TWI689710B - 熱電堆感測元件之封裝結構 - Google Patents

熱電堆感測元件之封裝結構 Download PDF

Info

Publication number
TWI689710B
TWI689710B TW108124748A TW108124748A TWI689710B TW I689710 B TWI689710 B TW I689710B TW 108124748 A TW108124748 A TW 108124748A TW 108124748 A TW108124748 A TW 108124748A TW I689710 B TWI689710 B TW I689710B
Authority
TW
Taiwan
Prior art keywords
sensing element
layer
substrate
thermopile sensing
cavity
Prior art date
Application number
TW108124748A
Other languages
English (en)
Other versions
TW202102823A (zh
Inventor
官德華
潘宜邦
賴建鴻
黃祺昌
謝正雄
Original Assignee
久尹股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 久尹股份有限公司 filed Critical 久尹股份有限公司
Priority to TW108124748A priority Critical patent/TWI689710B/zh
Application granted granted Critical
Publication of TWI689710B publication Critical patent/TWI689710B/zh
Publication of TW202102823A publication Critical patent/TW202102823A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Radiation Pyrometers (AREA)

Abstract

本發明中熱電堆感測元件之封裝結構至少包含有：一基板、一熱電堆感測元件、一電路元件以及一光學元件，該基板具有至少一凹穴，該基板於該凹穴之兩側分別具有至少一導電線路，而該導電線路另端並設有至少一對外連接之導電接點，該熱電堆感測元件以及電路元件設置於該凹穴中，並分別與該導電線路形成電性連接，光學元件則將該凹穴覆蓋；其中，該熱電堆感測元件具有複數外露之金屬墊，且以複數金屬墊朝向該基板之方向與該導電線路一端形成電性連接，而不需以打線方式即可構成電性連接，可降低整體體積大小。

Description

熱電堆感測元件之封裝結構
本發明係有關一種熱電堆感測元件之免打線封裝結構。
早期之熱電偶多用金屬細絲製成，如銅-康銅(Cu-Constantan)，而後發現半導體材料有更高的熱電係數，所以大力發展半導體熱電偶作為微弱熱輻射檢測。熱電偶之原理為利用二種不同金屬(導體)構成環路時，當冷熱二接合點的溫度不同時，環路中就會產生電壓，此種熱電特性即稱之為席貝克效應(Seebeck effect)。藉由量測席貝克電壓之大小即可知道熱電偶二端之溫差，進而測定與校正溫度。然而，單個熱電偶提供的熱電電壓有限，所以串聯數十個或上百個熱電偶，構成所謂的熱電堆(thermopile)，藉以提升熱電電壓訊號。此熱電電壓係與熱電偶數目、材料之熱電係數、冷熱接合點溫差等數值之乘積成正比。
習知之熱電堆感測元件主要係採用標準之T0-5或T0-18金屬電晶體封裝，此封裝結構係在前面之金屬封蓋前端打洞後再填補上適當的紅外線穿透材料，此穿透材料通常會鍍上一抗反射膜，以提升紅外線穿透率及配合應用需求率定出適當之穿透波段。然而，此種金屬電晶體包裝製程繁複，體積大且成本昂貴，且其在進行印刷電路製作時，亦與目前採用之表面黏著技術製程不相容，且傳統的封裝技術係以PCB板為承載基板，再於基板表面上黏著有熱感測元件及電路元件，需要額外的加工製程，實不利於量產，且會增加電路板尺寸材料、人工與時間等生產成本。
如第1圖所示為熱電堆感測元件之另種封裝結構，熱電堆感測元件11和熱敏電阻12則搭載於封裝基板13之上，更且被收容於封蓋14，整體成為一紅外線感測器。其中，熱電堆感測元件11係利用打線製程封裝於封裝基板13之上，亦即利用兩金屬線15構成與封裝基板13之電性連接；雖然這種打線技術係廣泛地應用於各種產業中，但仍有一些缺點。這些缺點包括成本、封裝尺寸、打線封裝之散熱特性以及可靠性不佳等。另一個缺點在於，置於輸入/輸出焊接區域與封裝接腳之接線會改變元件之特性。例如，接線會增加線路之電感。還有一個缺點就是，打線後所存在的金屬線，增加了整體紅外線感測器的體積，無法達到輕薄短小之需求。
有鑑於此，本發明提供一種熱電堆感測元件之免打線封裝結構，為其主要目的者。
為達上揭目的，本發明之熱電堆感測元件之封裝結構，至少包含： 一基板，具有至少一凹穴，該基板於該凹穴之兩側分別具有至少一導電線路，該導電線路一端係外露於該凹穴處，而該導電線路另端並設有至少一對外連接之導電接點； 一熱電堆感測元件，設置於該凹穴中，該熱電堆感測元件具有一基材，其一側係具有一凹入之空腔部，且該基材上設置有至少一熱電偶，以及一絕緣層覆蓋於該熱電偶上，另在該熱電偶周圍設有外露於該絕緣層之複數金屬墊，該熱電堆感測元件以複數金屬墊朝向該基板之方向與該導電線路一端形成電性連接； 一電路元件，設置於該凹穴中，並與該導電線路一端形成電性連接；以及 一光學元件，係設於該基板之一側，並將該凹穴覆蓋。
在一較佳態樣中，熱電堆感測元件以及該電路元件係為成組配置方式置於該凹穴中。
在一較佳態樣中，電路元件係為熱敏電阻。
在一較佳態樣中，光學元件係為濾光片。
在另一較佳態樣中，基板係為多層電路板其係具有由下至上堆疊之第一層、第二層及第三層，該第二層及該第三層分別具有一第二槽口及一第三槽口，由該第一層以及第二、第三槽口構成該凹穴，該第二槽口之大小係小於該第三槽口，該第一層以及第二層分別具有導電線路，而該熱電堆感測元件係位於該第三槽口且以該金屬墊連接於該第二層之導電線路，該電路元件則位於該第二槽口且電性連接於該第一層之導電線路。
除非另外說明，否則本申請說明書和申請專利範圍中所使用的下列用語具有下文給予的定義。請注意，本申請說明書和申請專利範圍中所使用的單數形用語「一」意欲涵蓋在一個以及一個以上的所載事項，例如至少一個、至少二個或至少三個，而非意味著僅僅具有單一個所載事項。此外，申請專利範圍中使用的「包含」、「具有」等開放式連接詞是表示請求項中所記載的元件或成分的組合中，不排除請求項未載明的其他組件或成分。亦應注意到用語「或」在意義上一般也包括「及/或」，除非內容另有清楚表明。本申請說明書和申請專利範圍中所使用的用語「約(about)」或「實質上(substantially)」，是用以修飾任何可些微變化的誤差，但這種些微變化並不會改變其本質。
請參閱第2圖所示為本發明中熱電堆感測元件之封裝結構示意圖所示。本發明中熱電堆感測元件之封裝結構至少包含有：一基板20、一熱電堆感測元件30、一電路元件40以及一光學元件50；其中：
基板20具有至少一凹穴21，如圖所示之實施例中，該基板20係為多層電路板可以為高分子材質或陶瓷材質，該基板20係具有由下至上堆疊之第一層22、第二層23及第三層24，該第二層23及該第三層24分別具有一第二槽口231及一第三槽口241，由該第一層22以及第二、第三槽口231、241構成該凹穴21，該第二槽口231之大小係小於該第三槽口241，該基板20於該凹穴21兩側之第一層22以及第二層23分別具有至少一導電線路25，該導電線路25一端係外露於該凹穴21處，而該導電線路25另端並設有至少一對外連接之導電接點26。其中，該基板可以為多層陶瓷基材低溫共燒而成，並藉由該基板作為該熱電堆感測元件30及電路元件40之散熱媒介。
熱電堆感測元件30設置於該凹穴21中，該熱電堆感測元件30具有一基材31，其一側係具有一凹入之空腔部32，且該基材31上設置有至少一熱電偶33，以及一絕緣層34覆蓋於該熱電偶33上，另在該熱電偶33周圍設有外露於該絕緣層34之複數金屬墊35，該熱電堆感測元件30以複數金屬墊35朝向該基板20之方向與該導電線路25一端形成電性連接。
電路元件40設置於該凹穴21中，並與該導電線路25一端形成電性連接，該電路元件40係為熱敏電阻。
光學元件50係設於該基板20之一側，並將該凹穴21覆蓋，該光學元件係為濾光片。
上述之熱電堆感測元件30以及該電路元件40係為成組配置方式置於該凹穴21中，封裝後之整體結構可作為接觸式或非接觸式感溫裝置，用於測量溫度，其原理係利用通過熱電堆感測元件30進行感測，並經由熱電堆感測元件30內冷熱兩個接點的溫差比較及換算，即可將所量測的溫度輸出再轉換成數字顯示；其中熱接點的溫度是待測源的溫度所產生的紅外線輻射導入；而電路元件40係為決定形成於熱電堆感測元件30之基準溫度，即為使用做為決定冷接點之溫度。而該光學元件50(可提升紅外線穿透率及配合應用需求率定出適當之穿透波段。
其中，本案封裝結構中該熱電堆感測元件30係位於該第三槽口241且以該金屬墊35連接於該第二層23之導電線路25，該電路元件40則位於該第二槽口231且電性連接於該第一層22之導電線路25；上述之電性連接可利用一導電墊27構成，該導電墊27係可選自銲錫，以形成一無引線晶片承載封裝(Leadless Chip Carrier，LCC)形式之表面黏著結構，或該導電墊27係可選自焊接腳，以形成一小外型封裝(SOIC)形式之表面黏著結構，或該導電墊27係可選自銲錫球，以形成一球柵陣列封裝(BGA)形式之表面黏著結構，並利用該導電接點直接構裝於一電路板上，本發明之封裝結構製作為表面黏著結構不但利於大量生產，更可大為降低體積及重量，更加符合輕薄短小之需求。
綜上所述，本發明提供熱電堆感測元件一種較佳可行之封裝結構，爰依法提呈發明專利之申請；本發明之技術內容及技術特點巳揭示如上，然而熟悉本項技術之人士仍可能基於本發明之揭示而作各種不背離本案發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。
11:熱電堆感測元件 12:熱敏電阻 13:封裝基板 14:封蓋 15:金屬線 20:基板 21:凹穴 22:第一層 23:第二層 231:第二槽口 24:第三層 241:第三槽口 25:導電線路 26:導電接點 27:導電墊 30:熱電堆感測元件 31:基材 32:空腔部 33:熱電偶 34:絕緣層 35:金屬墊 40:電路元件 50:光學元件
第1圖係為習有熱電堆感測元件之封裝結構示意圖。 第2圖係為本發明中熱電堆感測元件之封裝結構示意圖。
20:基板
21:凹穴
22:第一層
23:第二層
231:第二槽口
24:第三層
241:第三槽口
25:導電線路
26:導電接點
27:導電墊
30:熱電堆感測元件
31:基材
32:空腔部
33:熱電偶
34:絕緣層
35:金屬墊
40:電路元件
50:光學元件

Claims (6)

  1. 一種熱電堆感測元件之封裝結構，至少包含： 一基板，具有至少一凹穴，該基板於該凹穴之兩側分別具有至少一導電線路，該導電線路一端係外露於該凹穴處，而該導電線路另端並設有至少一對外連接之導電接點； 一熱電堆感測元件，設置於該凹穴中，該熱電堆感測元件具有一基材，其一側係具有一凹入之空腔部，且該基材上設置有至少一熱電偶，以及一絕緣層覆蓋於該熱電偶上，另在該熱電偶周圍設有外露於該絕緣層之複數金屬墊，該熱電堆感測元件以複數金屬墊朝向該基板之方向與該導電線路一端形成電性連接； 一電路元件，設置於該凹穴中，並與該導電線路一端形成電性連接；以及 一光學元件，係設於該基板之一側，並將該凹穴覆蓋。
  2. 如請求項1所述之熱電堆感測元件之封裝結構，其中，該熱電堆感測元件以及該電路元件係為成組配置方式置於該凹穴中。
  3. 如請求項2所述之熱電堆感測元件之封裝結構，其中，該電路元件係為熱敏電阻。
  4. 如請求項1所述之熱電堆感測元件之封裝結構，其中，該光學元件係為濾光片。
  5. 如請求項1至4任一項所述之熱電堆感測元件之封裝結構，其中，該基板係為多層電路板其係具有由下至上堆疊之第一層、第二層及第三層，該第二層及該第三層分別具有一第二槽口及一第三槽口，由該第一層以及第二、第三槽口構成該凹穴，該第二槽口之大小係小於該第三槽口，該第一層以及第二層分別具有導電線路，而該熱電堆感測元件係位於該第三槽口且以該金屬墊連接於該第二層之導電線路，該電路元件則位於該第二槽口且電性連接於該第一層之導電線路。
  6. 如請求項5所述之熱電堆感測元件之封裝結構，其中，該多層電路板係為高分子材質或陶瓷材質。
TW108124748A 2019-07-12 2019-07-12 熱電堆感測元件之封裝結構 TWI689710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108124748A TWI689710B (zh) 2019-07-12 2019-07-12 熱電堆感測元件之封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108124748A TWI689710B (zh) 2019-07-12 2019-07-12 熱電堆感測元件之封裝結構

Publications (2)

Publication Number Publication Date
TWI689710B true TWI689710B (zh) 2020-04-01
TW202102823A TW202102823A (zh) 2021-01-16

Family

ID=71134242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124748A TWI689710B (zh) 2019-07-12 2019-07-12 熱電堆感測元件之封裝結構

Country Status (1)

Country Link
TW (1) TWI689710B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200736587A (en) * 2006-01-25 2007-10-01 Hamamatsu Photonics Kk Infrared absorber and thermal infrared detector
EP1039280B1 (en) * 1999-03-24 2010-05-12 Ishizuka Electronics Corp. Thermopile-type infrared sensor and process for producing the same
US20180356290A1 (en) * 2015-11-26 2018-12-13 Sensirion Ag Infrared device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1039280B1 (en) * 1999-03-24 2010-05-12 Ishizuka Electronics Corp. Thermopile-type infrared sensor and process for producing the same
TW200736587A (en) * 2006-01-25 2007-10-01 Hamamatsu Photonics Kk Infrared absorber and thermal infrared detector
US20180356290A1 (en) * 2015-11-26 2018-12-13 Sensirion Ag Infrared device

Also Published As

Publication number Publication date
TW202102823A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
US20050081905A1 (en) Thermopile IR detector package structure
US7871848B2 (en) Semiconductor power module package without temperature sensor mounted thereon and method of fabricating the same
CN106935519B (zh) 半导体封装构造及其制造方法
US9099294B1 (en) Molded leadframe substrate semiconductor package
US6975025B2 (en) Semiconductor chip package and method of manufacturing same
TWI689710B (zh) 熱電堆感測元件之封裝結構
US20140247859A1 (en) Semiconductor package and method of estimating surface temperature of semiconductor device including the same
CN111900244A (zh) 绝缘板载热电堆传感器元器件及其制作方法
TWI639216B (zh) 埋入式基板封裝結構
KR100862947B1 (ko) 적외선 온도 센서 및 적외선 온도 센서 모듈
JP4635901B2 (ja) モジュールパッケージ
WO2022166587A1 (zh) 红外温度传感器以及电子设备
CN2658728Y (zh) 热电堆红外线感测组件的封装结构
TWI603505B (zh) 封裝基板
TW201911979A (zh) 電路板以及封裝後晶片
TW449894B (en) Face-to-face multi-chip package
US20230026571A1 (en) Thermal sensor package
TWM486762U (zh) 感溫裝置結構改良
TWM555065U (zh) 電子封裝件及其封裝基板
TWI573230B (zh) 封裝件及其封裝基板
TW202306057A (zh) 熱感測封裝
Maierna et al. Electronic Packaging for MEMS Infrared Sensor With Filtered Optical Window
KR101533796B1 (ko) 온도 센서 패키지 및 그 제조 방법
US6972489B2 (en) Flip chip package with thermometer
Barton et al. Reliability evaluation of a silicon-on-silicon MCM-D package