TWI688119B - 圖案化磊晶基板及半導體結構 - Google Patents

圖案化磊晶基板及半導體結構 Download PDF

Info

Publication number
TWI688119B
TWI688119B TW108117777A TW108117777A TWI688119B TW I688119 B TWI688119 B TW I688119B TW 108117777 A TW108117777 A TW 108117777A TW 108117777 A TW108117777 A TW 108117777A TW I688119 B TWI688119 B TW I688119B
Authority
TW
Taiwan
Prior art keywords
substrate
dimensional patterns
area
dimensional
region
Prior art date
Application number
TW108117777A
Other languages
English (en)
Other versions
TW202044612A (zh
Inventor
許廣元
嚴千智
賴彥霖
Original Assignee
錼創顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 錼創顯示科技股份有限公司 filed Critical 錼創顯示科技股份有限公司
Priority to TW108117777A priority Critical patent/TWI688119B/zh
Priority to US16/669,526 priority patent/US11063181B2/en
Application granted granted Critical
Publication of TWI688119B publication Critical patent/TWI688119B/zh
Publication of TW202044612A publication Critical patent/TW202044612A/zh
Priority to US17/243,577 priority patent/US11495709B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

一種圖案化磊晶基板,包括基材以及多個立體圖案。基材具有第一區與環繞第一區的第二區。第一區與第二區以共中心方式配置。立體圖案與基材一體成型且排列於基材上。立體圖案包括多個第一立體圖案以及多個第二立體圖案。第一立體圖案配置於第一區。第二立體圖案配置於第二區。第一立體圖案的尺寸規格不同於第二立體圖案的尺寸規格。

Description

圖案化磊晶基板及半導體結構
本發明是有關於一種基板結構與半導體結構,且特別是有關於一種圖案化磊晶基板與應用此圖案化磊晶基板的半導體結構。
隨著光電科技的進步,許多光電元件的體積逐漸往小型化發展。在製作微型發光二極體的製程中,需要在一種材料(如磊晶基板)上長出另一種不同的材料(如磊晶結構),此時須考慮到兩者材質的熱膨脹係數與晶格原子間匹配程度。基板因加熱製程時的熱溫差或熱膨脹係數不同以及晶格不匹配(lattice mismatch)造成應力不均,使磊晶基板邊緣產生翹曲,導致後續製程良率降低。
本發明提供一種圖案化磊晶基板,可避免因加熱製程而導致邊緣翹曲的現象,可提升後續製程的良率。
本發明還提供一種半導體結構,其包括上述的圖案化磊晶基板,具有良好的光電特性及可靠度。
本發明還提供一種半導體結構,可用於調節全波段波長均勻性。
本發明的圖案化磊晶基板包括基材以及多個立體圖案。基材具有第一區與環繞第一區的第二區。第一區與第二區以共中心方式配置。立體圖案與基材一體成型且排列於基材上。立體圖案包括多個第一立體圖案以及多個第二立體圖案。第一立體圖案配置於第一區。第二立體圖案配置於第二區。第一立體圖案的尺寸規格不同於第二立體圖案的尺寸規格。
在本發明的一實施例中,上述的每一立體圖案的形狀包括圓柱體、多邊柱體、圓錐體或多邊錐體。
在本發明的一實施例中,上述的每一第一立體圖案於基材上具有第一正投影面積,而每一第二立體圖案於基材上具有第二正投影面積,且第一正投影面積大於第二正投影面積。
在本發明的一實施例中,上述的每一第一立體圖案於基材上具有第一垂直高度,而每一第二立體圖案於基材上具有第二垂直高度。每一第一立體圖案於基材上具有第一底寬,而每一第二立體圖案於基材上具有第二底寬。第一垂直高度大於第二垂直高度,而第一底寬大於第二底寬。
在本發明的一實施例中,上述的每一立體圖案具有底寬與高度,而高度與底寬的比值介於0.2至0.9之間。
在本發明的一實施例中,上述的高度大於等於10奈米且小於等於1500奈米,而底寬大於等於0.1微米且小於等於2微米。
在本發明的一實施例中,上述任兩相鄰的第一立體圖案之間具有第一間距,而任兩相鄰的第二立體圖案之間具有第二間距,且第一間距小於第二間距。
在本發明的一實施例中,上述任兩相鄰的立體圖案之間具有間距,且間距小於等於0.5微米。
在本發明的一實施例中,上述的第一區佔基材的比值為0.4到0.8。
在本發明的一實施例中,上述的基材更具有環繞第二區的第三區,而第三區與第二區及第一區以共中心方式配置。立體圖案更包括第三立體圖案。第三立體圖案配置於第三區,且第三立體圖案的尺寸規格不同於第二立體圖案的尺寸規格及第一立體圖案的尺寸規格。
在本發明的一實施例中,上述的第一區佔基材的比值為0.4到0.8,而第二區佔基材的比值為0.1到0.5。
在本發明的一實施例中,上述的每一第一立體圖案於基材上具有第一正投影面積。每一第二立體圖案於基材上具有第二正投影面積。每一第三立體圖案於基材上具有第三正投影面積。由每一第一立體圖案往每一第三立體圖案的徑向方向上,第一正投影面積、第二正投影面積及第三正投影面積呈一漸進式變化。
在本發明的一實施例中,上述的每一第一立體圖案於基材上具有第一垂直高度。每一第二立體圖案於基材上具有第二垂直高度。每一第三立體圖案於基材上具有第三垂直高度。由每一第一立體圖案往每一第三立體圖案的徑向方向上,第一垂直高度、第二垂直高度及第三垂直高度呈一漸進式變化。
在本發明的一實施例中,上述的相鄰第一立體圖案之間具有第一間距,相鄰第二立體圖案之間具有第二間距,相鄰第三立體圖案之間具有第三間距。由每一第一立體圖案往每一第三立體圖案的徑向方向上,第一間距、第二間距及第三間距呈一漸進式變化。
在本發明的一實施例中,上述每一第一立體圖案於基材上具有第一底寬,而每一第二立體圖案於基材上具有第二底寬,且每一第三立體圖案於基材上具有第三底寬。由每一第一立體圖案往每一第三立體圖案的徑向方向上,第一底寬、第二底寬及第三底寬呈一漸進式變化。
在本發明的一實施例中,上述漸進式變化的變化率介於1%至5%。
本發明的半導體結構包括圖案化磊晶基板、第一型半導體層、發光層以及第二型半導體層。圖案化磊晶基板包括基材以及多個立體圖案。基材具有第一區與環繞第一區的第二區,其中第一區與第二區以共中心方式配置。立體圖案與基材一體成型且排列於基材上。立體圖案包括多個第一立體圖案以及多個第二立體圖案。第一立體圖案配置於第一區。第二立體圖案配置於第二區。第一立體圖案的尺寸規格不同於第二立體圖案的尺寸規格。第一型半導體層配置於圖案化磊晶基板上。發光層配置於第一型半導體層上。第二型半導體層配置於發光層上。
在本發明的一實施例中,上述的基材更具有環繞第二區的第三區,而第三區與第二區及第一區以共中心方式配置。立體圖案更包括多個第三立體圖案,而第三立體圖案配置於第三區,且第三立體圖案的尺寸規格不同於第二立體圖案的尺寸規格及第一立體圖案的尺寸規格。
本發明的半導體結構包括第一型半導體層、多個立體圖案、發光層以及第二型半導體層。第一型半導體層具有彼此相對的頂表面與底表面。底表面具有第一區與環繞第一區的第二區。第一區與第二區以共中心方式配置。立體圖案與第一型半導體層一體成型且排列於第一型半導體層的底表面上。立體圖案包括多個第一立體圖案以及多個第二立體圖案。第一立體圖案配置於第一區。第二立體圖案配置於第二區。第一立體圖案的尺寸規格不同於第二立體圖案的尺寸規格。發光層配置於第一型半導體層的頂表面上。第二型半導體層配置於發光層上。
在本發明的一實施例中,上述的第一型半導體層更具有環繞第二區的第三區,而第三區與第二區及第一區以共中心方式配置。立體圖案更包括多個第三立體圖案,第三立體圖案配置於第三區,且第三立體圖案的尺寸規格不同於第二立體圖案的尺寸規格及第一立體圖案的尺寸規格。
基於上述,在本發明的圖案化磊晶基板的設計中,立體圖案與基材一體成型,且基材的第一區與第二區以共中心方式配置,而位於第一區的第一立體圖案的尺寸規格不同於位於第二區的第二立體圖案的尺寸規格。藉此,可有效地避免習知基板因加熱製程而導致邊緣翹曲的現象,可提升後續製程的良率。此外,應用本發明的圖案化磊晶基板的半導體結構,則可具有良好的光電特性及可靠度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A是本發明一實施例的一種圖案化磊晶基板的俯視示意圖,圖1B是圖1A的圖案化磊晶基板沿著線A-A′的剖面示意圖。請先參考圖1A,本實施例的圖案化磊晶基板100a包括基材110a以及多個立體圖案120a。基材110a具有中心點C,且基材110a具有第一區112a與環繞第一區112a的第二區114a。特別是,基材110a的第一區112a與第二區114a是以共中心方式配置。更具體來說,基材110a的第一區112a與第二區114a是以共中心方式配置,但不限於此。特別說明是,第一區112a佔基材110a的比值為0.4到0.8。若第一區112a佔基材110a的比值小於0.4或大於0.8,則較難改善邊緣翹曲的現象。此處,基材110a為適於磊晶成長的基板,例如是藍寶石基板、矽晶圓基板、碳化矽基板或高分子基板,但不限於此。
須說明的是,在本實施例中,是將基材110a劃分為共中心的兩區(即第一區112a與第二區114a),且第一區112a與第二區114a分別為圓形輪廓,但不限於此。在其他未繪示的實施例中,亦可以將基材劃分為共中心的三區或更多區,且每一區的形狀可以是矩形、多角形或其他合適的形狀。
再者,本實施例的立體圖案120a與基材110a一體成型,意即立體圖案120a與基材110a為相同材質且無縫連接。如圖1A所示,本實施例的立體圖案120a是呈陣列排列於基材110a上,且立體圖案120a包括多個第一立體圖案122a以及多個第二立體圖案124a。第一立體圖案122a配置於第一區112a,而第二立體圖案124a配置於第二區114a。於未繪示的實施例中,第一立體圖案及第二立體圖案亦可以呈非陣列排列。特別是,第一立體圖案122a的尺寸規格不同於第二立體圖案的尺寸規格124a。
詳細來說,每一第一立體圖案122a於基材110a上具有第一正投影面積,而每一第二立體圖案124a於基材110a上具有第二正投影面積。在本實施例中,第一正投影面積大於第二正投影面積。也就是說,位於基材110a的第一區112a的第一立體圖案122a的尺寸規格大於位於第二區114a的第二立體圖案124a的尺寸規格。
請參考圖1B,以剖面圖觀之,每一立體圖案120a的剖面形狀為凸狀圖案,但並不以此為限。詳細來說,第一立體圖案122a具有第一垂直高度H1與第一底寬W1,且與相鄰的第一立體圖案122a之間具有第一間距P1。第二立體圖案124a具有第二垂直高度H2與第二底寬W2,且與相鄰的第二立體圖案124a之間具有第二間距P2。在本實施例中,第一垂直高度H1大於第二垂直高度H2,而第一底寬W1大於第二底寬W2,且第一間距P1小於第二間距。也就是說,位於基材110a的第一區112a的第一立體圖案122a的尺寸規格大於位於第二區114a的第二立體圖案124a的尺寸規格。透過第二立體圖案124a的尺寸規格較小的設計,可使在磊晶過程中分散應力,降低磊晶基板邊緣產生翹曲的情況。當然,在其他未繪示的實施例中,亦可以依據需求,而使位於基材的第一區的第一立體圖案的尺寸規格小於位於第二區的第二立體圖案的尺寸規格,此仍屬於本發明所欲保護的範圍。特別說明的是,此處尺寸規格包括正投影面積、垂直高度、底寬或相鄰的立體圖案之間的間距,只要任一不同,便是尺寸規格不同。
更具體來說,在一較佳的實施例中,立體圖案120a的高度H與底寬W的比值例如是介於0.2至0.9之間。當高度H與底寬W的比值大於0.9時,會使後續形成在此圖案化磊晶基板100a上的磊晶結構(未繪示)出現缺陷。反之,當高度H與底寬W的比值小於0.2時,則會無法提升後續形成在此圖案化磊晶基板100a上的磊晶結構的發光效率。在一更佳的實施例中,立體圖案120a的高度H例如是大於等於10奈米且小於等於1500奈米時,可使後續形成在此圖案化磊晶基板100a上的磊晶結構可具有良好的出光效率。在另一更佳的實施例中,立體圖案120a的底寬W例如是大於等於0.1微米且小於等於2微米,可使後續形成在此圖案化磊晶基板100a上的磊晶結構可具有良好的出光效率。此外,任兩相鄰的立體圖案120a之間具有間距P,較佳地,間距P小於等於0.5微米,可使後續形成在此圖案化磊晶基板100a上的磊晶結構具有較佳的出光效率。
簡言之,本實施例的圖案化磊晶基板100a的設計中,立體圖案120a與基材110a一體成型,且基材110a的第一區112a與第二區114a以共中心方式配置。特別是,配置於基材110a的第一區112a的第一立體圖案122a的尺寸規格不同於配置在第二區114a的第二立體圖案124a的尺寸規格。藉此,可有效地避免習知基板因加熱製程而導致邊緣翹曲的現象。也就是說,本實施例的圖案化磊晶基板100a可透過立體圖案120a的設計來提升後續製程的良率。
值得一提的是,本發明並不限制立體圖案120a的結構型態。於一實施例中,請參考圖2A,圖案化磊晶基板100b的立體圖案120b在基材110a上呈現圓錐體,使用圓錐體可使後續形成在此圖案化磊晶基板100a上的磊晶結構具有較佳的出光效率及出光光型。或者是,請參考圖2B,圖案化磊晶基板100c的立體圖案120c於基材110a上呈現圓柱體。或者是,請參考圖2C,圖案化磊晶基板100d的立體圖案120d的剖面形狀為凹陷圖案,意即從基材110d的上表面113d往下表面115d的方向凹陷。當然,在其他未繪示的實施例中,立體圖案亦可分別選自多邊柱體、多邊錐體、其他適當的形狀或其組合,於此並不加以限制。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖3A是本發明另一實施例的一種圖案化磊晶基板的俯視示意圖,圖3B是圖3A的圖案化磊晶基板沿著線B-B′的剖面示意圖。請先同時參考圖1A與圖3A,本實施例的圖案化磊晶基板100e與前述的圖案化磊晶基板100a相似,兩者的差異在於:圖案化磊晶基板100e更具有環繞第二區114e的第三區116e,且第三區116e與第一區112e及第二區114e以共中心方式配置。此處,第一區112e佔基材110e的比值為0.4到0.8,而第二區114e佔基材110e的比值為0.1到0.5,可改善邊緣翹曲的現象。再者,立體圖案120e更包括多個第三立體圖案126e,其中第三立體圖案126e配置於基材110e的第三區116e。特別是,第三立體圖案126e的尺寸規格不同於第二立體圖案124e的尺寸規格及第一立體圖案122e的尺寸規格。
詳細來說,每一第一立體圖案122e於基材110e上具有第一正投影面積。每一第二立體圖案124e於基材110e上具有第二正投影面積。每一第三立體圖案126e於基材110e上具有第三正投影面積。由每一第一立體圖案122e往每一第三立體圖案126e的徑向方向上,第一正投影面積、第二正投影面積及第三正投影面積呈漸進式減小。也就是說,依序從基材110e的第一區112e、第二區114e及第三區116e,第一立體圖案122e、第二立體圖案124e及第三立體圖案126e於基材110e上的正投影面積呈漸進式變化且逐漸變小。
更進一步來說,第一立體圖案122e於基材110e上的正投影面積大於第二立體圖案124e於基材110e上的正投影面積,且第二立體圖案124e於基材110e上的正投影面積大於第三立體圖案126e於基材110e上的正投影面積。在其他未繪示的實施例中,第一正投影面積、第二正投影面積及第三正投影面積亦可呈漸進式增加,於此並不加以限制。較佳地,漸進式變化的變化率例如是介於1%至5%,意即,第一正投影面積與第三正投影面積的差值與第一正投影面積的比例為1%至5%。
更具體來說,請參考圖3B,以剖面圖觀之,第一立體圖案122e具有第一垂直高度H1與第一底寬W1,且與相鄰的第一立體圖案122e之間具有第一間距P1。第二立體圖案124e具有第二垂直高度H2與第二底寬W2,且與相鄰的第二立體圖案124e之間具有第二間距P2。第三立體圖案126e具有第三垂直高度H3與第三底寬W3,且與相鄰的第三立體圖案126e之間具有第三間距P3。特別是,由第一立體圖案122e往第三立體圖案126e的徑向方向上,意即,依序從基材110e的第一區112e、第二區114e及第三區116e,第一垂直高度H1、第二垂直高度H2及第三垂直高度H3呈漸進式減小,且第一底寬W1、第二底寬W2及第三底寬W3呈漸進式減小,而第一間距P1、第二間距P2及第三間距P3呈漸進式增大。
更詳細來說,第一垂直高度H1大於第二垂直高度H2,且第二垂直高度H2大於第三垂直高度H3,而第一間距P1小於第二間距P2,且第二間距P2小於第三間距P3。在其他未繪示的實施例中,第一垂直高度、第二垂直高度及第三垂直高度亦可呈漸進式增加,而第一間距、第二間距及第三間距亦可呈漸進式減小,於此並不加以限制。較佳地,漸進式變化的變化率介於1%至5%,意即,第一垂直高度H1與第三垂直高度H3的差值與第一垂直高度H1的比例為1%至5%,而第一間距P1與第三間距P3的差值與第一間距P1的比例為1%至5%。
簡言之,在本實施例的圖案化磊晶基板100e的設計中,立體圖案120e與基材110e一體成型,且基材110e的第一區112e、第二區114e及第三區116e以共中心方式配置。特別是,立體圖案120e從基材110e的中央往邊緣的徑向方向上呈漸進式變化。藉此,可有效地避免習知基板因加熱製程而導致邊緣翹曲的現象。也就是說,本實施例的圖案化磊晶基板100e可透過立體圖案120e的設計來提升後續製程的良率。
圖4是本發明又一實施例的一種圖案化磊晶基板的俯視示意圖。請同時參考圖3A與圖4,本實施例的圖案化磊晶基板100f與前述的圖案化磊晶基版100e相似,兩者差異在於:本實施例的圖案化磊晶基板100f的基材110f,其第一區112f、第二區114f與第三區116f是以共中心C的方式配置,其中第一區112f、第二區114f與第三區116f的形狀分別為矩形。由每一第一立體圖案122f往每一第三立體圖案126f的徑向方向上,第一正投影面積、第二正投影面積及第三正投影面積呈漸進式增大。也就是說,依序從基材110f的第一區112f、第二區114f及第三區116f,第一立體圖案122f、第二立體圖案124f及第三立體圖案126f於基材110f上的正投影面積呈漸進式變化且逐漸變大。
詳細而言,第一立體圖案122f於基材110f上的正投影面積小於第二立體圖案124f於基材110f上的正投影面積,且第二立體圖案124f於基材110f上的正投影面積小於第三立體圖案126f於基材110f上的正投影面積。在其他未繪示的實施例中,第一正投影面積、第二正投影面積及第三正投影面積亦可呈漸進式減小,於此並不加以限制。
值得一提的是,於其他未繪示的實施例中,由第一立體圖案往第三立體圖案的徑向方向上,第一立體圖案、第二立體圖案及第三立體圖案的第一垂直高度、該第二垂直高度及該第三垂直高度亦可呈現漸進式減小,或者是,第一立體圖案、第二立體圖案及第三立體圖案的第一間距、第二間距及第三間距呈漸進式增大,此仍屬於本發明所欲保護的範圍。
圖5A是本發明一實施例的一種半導體結構的剖面示意圖。請參照圖5A,本實施例的半導體結構10a包括圖1B的圖案化磊晶基板100a、第一型半導體層130、發光層140以及第二型半導體層150。具體而言,第一型半導體層130配置於圖案化磊晶基板100a上,而發光層140配置於第一型半導體層130上,且第二型半導體層150配置於發光層140上。也就是說,第一型半導體層130及第二型半導體層150分別配置於發光層140的兩側。此處,第一型半導體層130、發光層140與第二型半導體層150可定義為磊晶結構。
由於本實施例的半導體結構10a應用圖1B的圖案化基材100a,其中立體圖案120a與基材110a一體成型,且基材110a的第一區112a與第二區114a以共中心方式配置。特別是,配置於基材110a的第一區112a的第一立體圖案122a的尺寸規格不同於配置在第二區114a的第二立體圖案124a的尺寸規格。藉此,可有效地避免習知基板因加熱製程而導致邊緣翹曲的現象。換言之,應用圖1B的圖案化磊晶基板100a可提升磊晶結構的製程良率,而使半導體結構10a具有良好的光電特性及可靠度。特別說明的是,本實施例的半導體結構10a例如是應用於微型發光二極體(Micro LED)的半導體結構,其高度小於等於6微米且寬度小於等於100微米。透過奈米級的圖案化磊晶基板100a的立體圖案120a尺寸規格不同,而使半導體結構10a具有更佳的光電特性及可靠度,但應理解本發明的實施例不限於此。
圖5B是本發明另一實施例的一種半導體結構的剖面示意圖。請參照圖5B,本實施例的半導體結構10b與前述的半導體結構10a相似,兩者的差異在於:本實施例的半導體結構10b應用圖3B的圖案化磊晶基板100e,更具有環繞第二區114e的第三區116e,且第三區116e與第一區112e及第二區114e以共中心方式配置。再者,立體圖案120e更包括多個第三立體圖案126e,其中第三立體圖案126e配置於基材110e的第三區116e。特別是,第三立體圖案126e的尺寸規格不同於第二立體圖案124e的尺寸規格及第一立體圖案122e的尺寸規格。
圖6A是本發明又一實施例的一種半導體結構的剖面示意圖。請參照圖6A,本實施例的半導體結構10c包括第一型半導體層130′、多個立體圖案136、發光層140′以及第二型半導體層150′。第一型半導體層130′具有彼此相對的頂表面132與底表面134,其中底表面134具有第一區1302與環繞第一區1302的第二區1304,且第一區1302與第二區1304以共中心方式配置。立體圖案136與第一型半導體層130’一體成型且陣列排列於第一型半導體層130′的底表面134上。此處,本實施例的立體圖案136為凹陷圖案,但在其他未繪示的實施例中,立體圖案也可以是凸狀圖案或其他合適的圖案,本發明不以此為限。更具體而言,本實施例的立體圖案136包括第一立體圖案1362以及第二立體圖案1364。第一立體圖案1362配置於第一區1302,而第二立體圖案1364案配置於第二區1304。第一立體圖案1362的尺寸規格不同於第二立體圖案1364的尺寸規格。發光層140′配置於第一型半導體層130′的頂表面132上,而第二型半導體層150′配置於發光層140′上。
在本實施的半導體結構10c中,立體圖案136與第一型半導體層130’一體成型,且第一型半導體層130’的底表面134的第一區1302與第二區1304以共中心的方式配置。特別是,位於第一區1302的第一立體圖案1362的尺寸規格不同於位於第二區1304的第二立體圖案1364的尺寸規格。藉此,可調節發光層140’的全波段波長均勻性,而使半導體結構10c具有較佳地出光效率。
圖6B是本發明又一實施例的一種半導體結構的剖面示意圖。請參照圖6B,本實施例的半導體結構10d與前述的半導體結構10c相似,兩者的差異在於:本實施例的半導體結構10d更具有環繞第二區1304的第三區1306,且第三區1306與第一區1302及第二區1304以共中心方式配置。再者,立體圖案136更包括多個第三立體圖案1366,其中第三立體圖案1366配置於第一型半導體層130’的第三區1306。特別是,第三立體圖案1366的尺寸規格不同於第二立體圖案1364的尺寸規格及第一立體圖案1362的尺寸規格。
綜上所述,在本發明的圖案化磊晶基板的設計中,立體圖案與基材一體成型,且基材的不同區皆是以共中心方式配置,而位於不同區內的立體圖案的尺寸規格不同。藉此,可有效地避免習知基板因加熱製程而導致邊緣翹曲的現象,可提升後續製程的良率。於本發明的一實施例中,不同區內的立體圖案的尺寸規格(如正投影面積、垂直高度或間距等),可從基材的中心往邊緣的徑向方向上呈漸進式變化(如逐漸增大或逐漸減小),藉此避免邊緣翹曲的現象。此外,應用本發明的圖案化磊晶基板的半導體結構,則可具有良好的光電特性及可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、10b、10c、10d:半導體結構 100a、100b、100c、100d、100e、100f:圖案化磊晶基板 110a、110d、110e、110f:基材 112a、112e、112f、1302:第一區 113d:上表面 114a、114e、114f、1304:第二區 115d:下表面 116e、116f、1306:第三區 120a、120b、120c、120d、120e、120f、136:立體圖案 122a、122e、122f、1362:第一立體圖案 124a、124e、124f、1364:第二立體圖案 126e、126f、1366:第三立體圖案 130、130′:第一半導體層 132:頂表面 134:底表面 140、140′:發光層 150、150′:第二半導體層 C:中心 H:垂直距離 H1:第一垂直距離 H2:第二垂直距離 H3:第三垂直距離 P:間距 P1:第一間距 P2:第二間距 P3:第三間距 W:底寬 W1:第一底寬 W2:第二底寬 W3:第三底寬
圖1A是本發明一實施例的一種圖案化磊晶基板的俯視示意圖。 圖1B是圖1A的圖案化磊晶基板沿著線A-A’的剖面示意圖。 圖2A是本發明另一實施例的一種圖案化磊晶基板的局部立體示意圖。 圖2B是本發明又一實施例的一種圖案化磊晶基板的局部立體示意圖。 圖2C是本發明又一實施例的一種圖案化磊晶基板的剖面示意圖。 圖3A是本發明另一實施例的一種圖案化磊晶基板的俯視示意圖。 圖3B是圖3A的圖案化磊晶基板沿著線B-B’的剖面示意圖。 圖4是本發明又一實施例的一種圖案化磊晶基板的俯視示意圖。 圖5A是本發明一實施例的一種半導體結構的剖面示意圖。 圖5B是本發明另一實施例的一種半導體結構的剖面示意圖。 圖6A是本發明又一實施例的一種半導體結構的剖面示意圖。 圖6B是本發明又一實施例的一種半導體結構的剖面示意圖。
100a:圖案化磊晶基板
110a:基材
112a:第一區
114a:第二區
120a:立體圖案
122a:第一立體圖案
124a:第二立體圖案
H:垂直距離
H1:第一垂直距離
H2:第二垂直距離
P:間距
P1:第一間距
P2:第二間距
W:底寬
W1:第一底寬
W2:第二底寬

Claims (20)

  1. 一種圖案化磊晶基板,包括:一基材,具有一第一區與環繞該第一區的一第二區,其中該第一區與該第二區以共中心方式配置;以及多個立體圖案,與該基材一體成型且排列於該基材上,該些立體圖案包括:多個第一立體圖案,配置於該第一區;以及多個第二立體圖案,配置於該第二區,其中該些第一立體圖案的尺寸規格不同於該些第二立體圖案的尺寸規格,且該些第二立體圖案環繞該些第一立體圖案。
  2. 如申請專利範圍第1項所述的圖案化磊晶基板,其中各該立體圖案的形狀包括圓柱體、多邊柱體、圓錐體或多邊錐體。
  3. 如申請專利範圍第1項所述的圖案化磊晶基板,其中各該第一立體圖案於該基材上具有一第一正投影面積,各該第二立體圖案於該基材上具有一第二正投影面積,且該第一正投影面積大於該第二正投影面積。
  4. 如申請專利範圍第1項所述的圖案化磊晶基板,其中各該第一立體圖案於該基材上具有一第一垂直高度,各該第二立體圖案於該基材上具有一第二垂直高度,各該第一立體圖案於該基材上具有一第一底寬,各該第二立體圖案於該基材上具有一第二底寬,且該第一垂直高度大於該第二垂直高度,該第一底寬大於該第二底寬。
  5. 如申請專利範圍第1項所述的圖案化磊晶基板,其中各該立體圖案具有一底寬與一高度,而該高度與該底寬的比值介於0.2至0.9之間。
  6. 如申請專利範圍第5項所述的圖案化磊晶基板,其中該高度大於等於10奈米且小於等於1500奈米,該底寬大於等於0.1微米且小於等於2微米。
  7. 如申請專利範圍第1項所述的圖案化磊晶基板,其中任兩相鄰的該些第一立體圖案之間具有一第一間距,任兩相鄰的該些第二立體圖案之間具有一第二間距,且該第一間距小於該第二間距。
  8. 如申請專利範圍第1項所述的圖案化磊晶基板,其中任兩相鄰的該些立體圖案之間具有一間距,且該間距小於等於0.5微米。
  9. 如申請專利範圍第1項所述的圖案化磊晶基板,其中該第一區佔該基材的比值為0.4到0.8。
  10. 如申請專利範圍第1項所述的圖案化磊晶基板,其中該基材更具有環繞該第二區的一第三區,而該第三區與該第二區及該第一區以共中心方式配置,且該些立體圖案更包括多個第三立體圖案,該些第三立體圖案配置於該第三區,且該些第三立體圖案的尺寸規格不同於該些第二立體圖案的尺寸規格及該些第一立體圖案的尺寸規格。
  11. 如申請專利範圍第10項所述的圖案化磊晶基板,該第一區佔該基材的比值為0.4到0.8,而該第二區佔該基材的比值為0.1到0.5。
  12. 如申請專利範圍第10項所述的圖案化磊晶基板,其中各該第一立體圖案於該基材上具有一第一正投影面積,各該第二立體圖案於該基材上具有一第二正投影面積,各該第三立體圖案於該基材上具有一第三正投影面積,由各該第一立體圖案往各該第三立體圖案的徑向方向上,該第一正投影面積、該第二正投影面積及該第三正投影面積呈一漸進式變化。
  13. 如申請專利範圍第10項所述的圖案化磊晶基板,其中各該第一立體圖案於該基材上具有一第一垂直高度,各該第二立體圖案於該基材上具有一第二垂直高度,各該第三立體圖案於該基材上具有一第三垂直高度,由各該第一立體圖案往各該第三立體圖案的徑向方向上,該第一垂直高度、該第二垂直高度及該第三垂直高度呈一漸進式變化。
  14. 如申請專利範圍第10項所述的圖案化磊晶基板,其中相鄰兩該些第一立體圖案之間具有一第一間距,相鄰兩該些第二立體圖案之間具有一第二間距,相鄰兩該些第三立體圖案之間具有一第三間距,由各該第一立體圖案往各該第三立體圖案的徑向方向上,該第一間距、該第二間距及該第三間距呈一漸進式變化。
  15. 如申請專利範圍第10項所述的圖案化磊晶基板,其中各該第一立體圖案於該基材上具有一第一底寬,各該第二立體圖 案於該基材上具有一第二底寬,各該第三立體圖案於該基材上具有一第三底寬,由各該第一立體圖案往各該第三立體圖案的徑向方向上,該第一底寬、該第二底寬及該第三底寬呈一漸進式變化。
  16. 如申請專利範圍第12至15項中任一項所述的圖案化磊晶基板,其中該漸進式變化的變化率介於1%至5%。
  17. 一種半導體結構,包括:一圖案化磊晶基板,包括:一基材,具有一第一區與環繞該第一區的一第二區,其中該第一區與該第二區以共中心方式配置;以及多個立體圖案,與該基材一體成型且排列於該基材上,該些立體圖案包括:多個第一立體圖案,配置於該第一區;以及多個第二立體圖案,配置於該第二區,其中該些第一立體圖案的尺寸規格不同於該些第二立體圖案的尺寸規格,且該些第二立體圖案環繞該些第一立體圖案;一第一型半導體層,配置於該圖案化磊晶基板上;一發光層,配置於該第一型半導體層上;以及一第二型半導體層,配置於該發光層上。
  18. 如申請專利範圍第17項所述的半導體結構,其中該基材更具有環繞該第二區的一第三區,而該第三區與該第二區及該第一區以共中心方式配置,且該些立體圖案更包括多個第三立體圖案,該些第三立體圖案配置於該第三區,且該些第三立體圖案 的尺寸規格不同於該些第二立體圖案的尺寸規格及該些第一立體圖案的尺寸規格。
  19. 一種半導體結構,包括:一第一型半導體層,具有彼此相對的一頂表面與一底表面,該底表面具有一第一區與環繞該第一區的一第二區,其中該第一區與該第二區以共中心方式配置;多個立體圖案,與該第一型半導體層一體成型且排列於該第一型半導體層的該底表面上,該些立體圖案包括:多個第一立體圖案,配置於該第一區;以及多個第二立體圖案,配置於該第二區,其中該些第一立體圖案的尺寸規格不同於該些第二立體圖案的尺寸規格,且該些第二立體圖案環繞該些第一立體圖案;一發光層,配置於該第一型半導體層的該頂表面上;以及一第二型半導體層,配置於該發光層上。
  20. 如申請專利範圍第19項所述的半導體結構,其中該第一型半導體層更具有環繞該第二區的一第三區,而該第三區與該第二區及該第一區以共中心方式配置,且該些立體圖案更包括多個第三立體圖案,該些第三立體圖案配置於該第三區,且該些第三立體圖案的尺寸規格不同於該些第二立體圖案的尺寸規格及該些第一立體圖案的尺寸規格。
TW108117777A 2019-05-23 2019-05-23 圖案化磊晶基板及半導體結構 TWI688119B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108117777A TWI688119B (zh) 2019-05-23 2019-05-23 圖案化磊晶基板及半導體結構
US16/669,526 US11063181B2 (en) 2019-05-23 2019-10-31 Patterned epitaxial substrate and semiconductor structure
US17/243,577 US11495709B2 (en) 2019-05-23 2021-04-29 Patterned epitaxial substrate and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108117777A TWI688119B (zh) 2019-05-23 2019-05-23 圖案化磊晶基板及半導體結構

Publications (2)

Publication Number Publication Date
TWI688119B true TWI688119B (zh) 2020-03-11
TW202044612A TW202044612A (zh) 2020-12-01

Family

ID=70767056

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117777A TWI688119B (zh) 2019-05-23 2019-05-23 圖案化磊晶基板及半導體結構

Country Status (2)

Country Link
US (1) US11063181B2 (zh)
TW (1) TWI688119B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652728A (zh) * 2020-12-29 2021-04-13 合肥视涯技术有限公司 一种显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495709B2 (en) * 2019-05-23 2022-11-08 PlayNitride Display Co., Ltd. Patterned epitaxial substrate and semiconductor structure
CN114967214B (zh) * 2022-05-30 2023-10-27 京东方科技集团股份有限公司 显示装置和显示装置的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM432142U (en) * 2011-12-21 2012-06-21 Lucemitek Co Ltd Patterning substrate and optoelectronic semiconductor component
TW201242085A (en) * 2011-04-01 2012-10-16 Genesis Photonics Inc Light emitting diode structure and fabrication method thereof
TW201633582A (zh) * 2014-12-16 2016-09-16 Lg顯示器股份有限公司 薄膜電晶體陣列基板及其製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774759B (zh) * 2018-04-30 2022-08-21 晶元光電股份有限公司 發光元件及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201242085A (en) * 2011-04-01 2012-10-16 Genesis Photonics Inc Light emitting diode structure and fabrication method thereof
TWM432142U (en) * 2011-12-21 2012-06-21 Lucemitek Co Ltd Patterning substrate and optoelectronic semiconductor component
TW201633582A (zh) * 2014-12-16 2016-09-16 Lg顯示器股份有限公司 薄膜電晶體陣列基板及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652728A (zh) * 2020-12-29 2021-04-13 合肥视涯技术有限公司 一种显示面板及显示装置
US12058884B2 (en) 2020-12-29 2024-08-06 Seeya Optronics Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
US11063181B2 (en) 2021-07-13
TW202044612A (zh) 2020-12-01
US20200373460A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
TWI688119B (zh) 圖案化磊晶基板及半導體結構
KR100669142B1 (ko) 발광 소자와 이의 제조 방법
US9478705B2 (en) Solid state light emitting devices based on crystallographically relaxed structures
CN101606248B (zh) 锥形光子晶体发光器件
JP6074669B2 (ja) 発光ダイオードパッケージ及びその製造方法
JP7278301B2 (ja) パターン形成された表面を有するスーパーストレートを備える半導体発光デバイス
TW201316440A (zh) 晶圓載具
US20090032834A1 (en) Highly efficient led with microcolumn array emitting surface
TW201248934A (en) Solid state lighting devices having improved color uniformity and associated methods
US8754436B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20180026096A1 (en) Semiconductor wafers with reduced bow and warpage
TW202226574A (zh) 整合在單一晶圓上之三色光源
US20210119080A1 (en) Micro light emitting diode chip and micro light emitting diode wafer
US10411159B2 (en) Patterned substrate and light emitting diode wafer
US11495709B2 (en) Patterned epitaxial substrate and semiconductor structure
CN111987199A (zh) 图案化磊晶基板及半导体结构
TWI484663B (zh) 半導體發光元件及其製作方法
WO2022047784A1 (zh) 一种晶片承载盘
TWI568020B (zh) Semiconductor wafers and methods for fabricating semiconductor wafers
US20150171279A1 (en) Epitaxial substrate, method thereof, and light emitting diode
TWI797700B (zh) 磊晶結構及微型發光元件
TWI693726B (zh) 微型發光元件及微型發光元件結構
US20110300337A1 (en) Substrate for light-emitting diode
CN115642213A (zh) 一种图形化衬底及其制作方法
KR101844944B1 (ko) 기판 형성 방법