TWI685749B - 用於通信波形的短位址模式 - Google Patents

用於通信波形的短位址模式 Download PDF

Info

Publication number
TWI685749B
TWI685749B TW107124538A TW107124538A TWI685749B TW I685749 B TWI685749 B TW I685749B TW 107124538 A TW107124538 A TW 107124538A TW 107124538 A TW107124538 A TW 107124538A TW I685749 B TWI685749 B TW I685749B
Authority
TW
Taiwan
Prior art keywords
address
slave
shortened
bits
register
Prior art date
Application number
TW107124538A
Other languages
English (en)
Other versions
TW201908983A (zh
Inventor
金奎漢
關明 卜
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201908983A publication Critical patent/TW201908983A/zh
Application granted granted Critical
Publication of TWI685749B publication Critical patent/TWI685749B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本發明提供用於資料通信之系統、方法及設備。一種作為一匯流排主控器操作的裝置可偵測一串列匯流排上的支援用於一縮短位址模式之一或多個從屬器接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形。該匯流排主控器可接著基於該一或多個從屬器之一數量來計算以一二進位形式定址該一或多個從屬器所需的從屬器位址位元之一數目，且針對該一或多個從屬器分別產生縮短從屬器位址。每一縮短從屬器位址之一長度為從屬器位址位元之該數目。該匯流排主控器可接著將一產生的縮短從屬器位址指派至該一或多個從屬器中之每一者，且使用一指派的縮短從屬器位址經由該串列匯流排將該波形發送至一從屬器。

Description

用於通信波形的短位址模式
本發明大體上係關於通信裝置，且更特定言之，係關於使用一波形中之一從屬器位址欄位及/或一暫存器位址欄位中之一縮短位址，在主控裝置與從屬裝置之間傳達波形。
串列介面已變為用於各種設備中之積體電路(IC)裝置之間的數位通信的較佳方法。舉例而言，行動通信設備可使用包括射頻收發器、攝影機、顯示系統、使用者介面、控制器、儲存器及其類似者之IC裝置執行某些功能並提供能力。業內已知的通用串列介面包括框間積體電路(I2C或I²C)串列匯流排及其導出項及替代物，包括由行動工業處理器介面(MIPI)聯盟定義的介面，諸如I3C及射頻前端(RFFE)介面。
在行動裝置中，可在處理器中執行感測器處理，該處理器在處理時接通，而在未處理時斷開。功率消耗取決於處理器之通電時間。對於I2C協定，通電時間可為處理時間與IO時間之組合，其中IO時間為在匯流排上傳達資料時所歷經的時間。對於I3C協定，通電時間亦可為處理時間與IO時間之組合。若I3C協定可相比I2C協定促進較短IO時間，則相較於I2C之通電時間，I3C協定之通電時間可縮減。因此，需要用於藉由縮減I3C通信中之IO時間來節省能量(降低裝置功率消耗)的技術。
本發明之某些態樣係關於用於藉由使用將在裝置之間進行傳達之一訊框/波形的一從屬器位址欄位及/或一暫存器位址欄位中之一縮短位址，來縮減一處理器之一IO時間的系統、設備、方法及技術。
在本發明之各種態樣中，一種由作為一匯流排主控器操作之一裝置執行的方法可包括：偵測一串列匯流排上的支援一縮短位址模式之一或多個從屬器，該縮短位址模式用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形；基於該一或多個從屬器之一數量來計算以一二進位形式定址該一或多個從屬器所需的從屬器位址位元之一數目；針對該一或多個從屬器分別產生縮短從屬器位址，其中每一縮短從屬器位址之一長度為從屬器位址位元之該數目；將一產生的縮短從屬器位址指派至該一或多個從屬器中之每一者；及使用一指派的縮短從屬器位址經由該串列匯流排將該波形發送至一從屬器。
在一態樣中，從屬器位址位元之該數目小於7個位元。在另一態樣中，若該一或多個從屬器之該數量為1個從屬器，則從屬器位址位元之該計算數目為1個位元；若該一或多個從屬器之該數量為2至4個從屬器，則從屬器位址位元之該計算數目為2個位元；若該一或多個從屬器之該數量為5至8個從屬器，則從屬器位址位元之該計算數目為3個位元；且若該一或多個從屬器之該數量為9至16個從屬器，則從屬器位址位元之該計算數目為4個位元。
在一態樣中，該方法進一步包括偵測該從屬器內的暫存器之一數量；基於暫存器之該數量來計算以一二進位形式定址該等暫存器所需的暫存器位址位元之一數目；針對該等暫存器分別產生縮短暫存器位址，其中每一縮短暫存器位址之一長度為暫存器位址位元之該數目；及將一產生的縮短暫存器位址指派至該等暫存器中之每一者，其中該波形係使用該指派的縮短暫存器位址發送至該從屬器。
在一態樣中，暫存器位址位元之該數目小於8個位元。在另一態樣中，若暫存器之該數量為1個暫存器，則暫存器位址位元之該計算數目為1個位元；若暫存器之該數量為2至4個暫存器，則暫存器位址位元之該計算數目為2個位元；若暫存器之該數量為5至8個暫存器，則暫存器位址位元之該計算數目為3個位元；若暫存器之該數量為9至16個暫存器，則暫存器位址位元之該計算數目為4個位元；且若暫存器之該數量為17至32個暫存器，則暫存器位址位元之該計算數目為5個位元。
在一態樣中，該偵測包括偵測該從屬器是否支援一縮減欄位模式或一組合位址模式。因此，若該從屬器支援該縮減欄位模式，則該指派的縮短從屬器位址及該指派的縮短暫存器位址佔據該波形中之不同欄位。否則，若該從屬器支援該組合位址模式，則該指派的縮短從屬器位址及該指派的縮短暫存器位址佔據該波形中之同一欄位。
在一態樣中，該方法進一步包括發送以下項中之至少一者：至該從屬器的啟動該縮短位址模式之一第一指示，或至該從屬器的去啟動該縮短位址模式之一第二指示。
在本發明之各種態樣中，一種匯流排主控器設備可經組態以：偵測該串列匯流排上的支援一縮短位址模式之一或多個從屬器，該縮短位址模式用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形；基於該一或多個從屬器之一數量來計算以一二進位形式定址該一或多個從屬器所需的從屬器位址位元之一數目；針對該一或多個從屬器分別產生縮短從屬器位址，其中每一縮短從屬器位址之一長度為從屬器位址位元之該數目；將一產生的縮短從屬器位址指派至該一或多個從屬器中之每一者；及使用一指派的縮短從屬器位址經由該串列匯流排將該波形發送至一從屬器。該匯流排主控器設備可經進一步組態以偵測該從屬器內的暫存器之一數量；基於暫存器之該數量來計算以一二進位形式定址該等暫存器所需的暫存器位址位元之一數目；針對該等暫存器分別產生縮短暫存器位址，其中每一縮短暫存器位址之一長度為暫存器位址位元之該數目；及將一產生的縮短暫存器位址指派至該等暫存器中之每一者，其中該波形係使用該指派的縮短暫存器位址發送至該從屬器。該匯流排主控器設備可經進一步組態以發送以下項中之至少一者：至該從屬器的啟動該縮短位址模式之一第一指示，或至該從屬器的去啟動該縮短位址模式之一第二指示。
在本發明之各種態樣中，一種匯流排主控器設備可具有：用於偵測一串列匯流排上的支援一縮短位址模式之一或多個從屬器的構件，該縮短位址模式用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形；用於基於該一或多個從屬器之一數量來計算以一二進位形式定址該一或多個從屬器所需的從屬器位址位元之一數目的構件；用於針對該一或多個從屬器分別產生縮短從屬器位址的構件，其中每一縮短從屬器位址之一長度為從屬器位址位元之該數目；用於將一產生的縮短從屬器位址指派至該一或多個從屬器中之每一者的構件；用於使用一指派的縮短從屬器位址經由該串列匯流排將該波形發送至一從屬器的構件；用於偵測該從屬器內的暫存器之一數量的構件；用於基於暫存器之該數量來計算以一二進位形式定址該等暫存器所需的暫存器位址位元之一數目的構件；用於針對該等暫存器分別產生縮短暫存器位址的構件，其中每一縮短暫存器位址之一長度為暫存器位址位元之該數目；用於將一產生的縮短暫存器位址指派至該等暫存器中之每一者的構件，其中該波形係使用該指派的縮短暫存器位址發送至該從屬器；及用於發送以下項中之至少一者的構件：至該從屬器的啟動該縮短位址模式之一第一指示，或至該從屬器的去啟動該縮短位址模式之一第二指示。
在本發明之各種態樣中，揭示一種處理器可讀儲存媒體。該儲存媒體可為一非暫時性儲存媒體，且可儲存在由一或多個處理器執行時使得該一或多個處理器執行以下操作的程式碼：偵測一串列匯流排上的支援一縮短位址模式之一或多個從屬器，該縮短位址模式用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形；基於該一或多個從屬器之一數量來計算以一二進位形式定址該一或多個從屬器所需的從屬器位址位元之一數目；針對該一或多個從屬器分別產生縮短從屬器位址，其中每一縮短從屬器位址之一長度為從屬器位址位元之該數目；將一產生的縮短從屬器位址指派至該一或多個從屬器中之每一者；使用一指派的縮短從屬器位址經由該串列匯流排將該波形發送至一從屬器；偵測該從屬器內的暫存器之一數量；基於暫存器之該數量來計算以一二進位形式定址該等暫存器所需的暫存器位址位元之一數目；針對該等暫存器分別產生縮短暫存器位址，其中每一縮短暫存器位址之一長度為暫存器位址位元之該數目；將一產生的縮短暫存器位址指派至該等暫存器中之每一者，其中該波形係使用該指派的縮短暫存器位址發送至該從屬器；及發送以下項中之至少一者：至該從屬器的啟動該縮短位址模式之一第一指示，或至該從屬器的去啟動該縮短位址模式之一第二指示。
在本發明之各種態樣中，一種由耦接至一串列匯流排之一從屬器執行的方法可包括：向一匯流排主控器指示該從屬器支援用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形的一縮短位址模式；自該匯流排主控器接收該縮短從屬器位址之一指派，其中該縮短從屬器位址之一長度等效於以一二進位形式定址該串列匯流排上的支援該縮短位址模式之一數量之從屬器所需的從屬器位址位元之一數目；及基於該縮短從屬器位址自該匯流排主控器接收該波形。
在一態樣中，從屬器位址位元之該數目小於7個位元。在另一態樣中，若從屬器之該數量為1個從屬器，則從屬器位址位元之該數目為1個位元；若從屬器之該數量為2至4個從屬器，則從屬器位址位元之該數目為2個位元；若從屬器之該數量為5至8個從屬器，則從屬器位址位元之該數目為3個位元；及若從屬器之該數量為9至16個從屬器，則從屬器位址位元之該數目為4個位元。
在一態樣中，該方法可進一步包括向該匯流排主控器指示該從屬器內的暫存器之一數量；及自該匯流排主控器接收分別針對該數量之暫存器的縮短暫存器位址之一指派，其中每一縮短暫存器位址之一長度等效於以一二進位形式定址該數量之暫存器所需的暫存器位址位元之一數目，其中該波形係基於一指派的縮短暫存器位址自該匯流排主控器接收。
在一態樣中，其中暫存器位址位元之該數目小於8個位元。在另一態樣中，若暫存器之該數量為1個暫存器，則暫存器位址位元之該數目為1個位元；若暫存器之該數量為2至4個暫存器，則暫存器位址位元之該數目為2個位元；若暫存器之該數量為5至8個暫存器，則暫存器位址位元之該數目為3個位元；若暫存器之該數量為9至16個暫存器，則暫存器位址位元之該數目為4個位元；及若暫存器之該數量為17至32個暫存器，則暫存器位址位元之該數目為5個位元。
在一態樣中，該指示包括指示該從屬器是否支援一縮減欄位模式或一組合位址模式。因此，若該從屬器支援該縮減欄位模式，則該縮短從屬器位址及該縮短暫存器位址佔據該波形中之不同欄位。否則，若該從屬器支援該組合位址模式，則該縮短從屬器位址及該縮短暫存器位址佔據該波形中之同一欄位。
在一態樣中，該方法可進一步包括接收以下項中之至少一者：來自該匯流排主控器的啟動該縮短位址模式之一第一指示，或來自該匯流排主控器的去啟動該縮短位址模式之一第二指示。
在本發明之各種態樣中，一種從屬裝置可經組態以：向一匯流排主控器指示該從屬裝置支援用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形的一縮短位址模式；自該匯流排主控器接收該縮短從屬器位址之一指派，其中該縮短從屬器位址之一長度等效於以一二進位形式定址該串列匯流排上的支援該縮短位址模式之一數量之從屬器所需的從屬器位址位元之一數目；基於該縮短從屬器位址自該匯流排主控器接收該波形；向該匯流排主控器指示該從屬裝置內的暫存器之一數量；自該匯流排主控器接收分別針對該數量之暫存器的縮短暫存器位址之一指派，其中每一縮短暫存器位址之一長度等效於以一二進位形式定址該數量之暫存器所需的暫存器位址位元之一數目，其中該波形係基於一指派的縮短暫存器位址自該匯流排主控器接收；及接收以下項中之至少一者：來自該匯流排主控器的啟動該縮短位址模式之一第一指示，或來自該匯流排主控器的去啟動該縮短位址模式之一第二指示。
在本發明之各種態樣中，一種從屬裝置可具有：用於向一匯流排主控器指示該從屬裝置支援用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形的一縮短位址模式的構件；用於自該匯流排主控器接收該縮短從屬器位址之一指派的構件，其中該縮短從屬器位址之一長度等效於以一二進位形式定址該串列匯流排上的支援該縮短位址模式之一數量之從屬器所需的從屬器位址位元之一數目；用於基於該縮短從屬器位址自該匯流排主控器接收該波形的構件；用於向該匯流排主控器指示該從屬裝置內的暫存器之一數量的構件；用於自該匯流排主控器接收分別針對該數量之暫存器的縮短暫存器位址之一指派的構件，其中每一縮短暫存器位址之一長度等效於以一二進位形式定址該數量之暫存器所需的暫存器位址位元之一數目，其中該波形係基於一指派的縮短暫存器位址自該匯流排主控器接收；及用於接收以下項中之至少一者的構件：來自該匯流排主控器的啟動該縮短位址模式之一第一指示，或來自該匯流排主控器的去啟動該縮短位址模式之一第二指示。
在本發明之一個態樣中，揭示一種處理器可讀儲存媒體。該儲存媒體可為一非暫時性儲存媒體，且可儲存在由一或多個處理器執行時使得該一或多個處理器執行以下操作的程式碼：向一匯流排主控器指示該從屬裝置支援用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形的一縮短位址模式；自該匯流排主控器接收該縮短從屬器位址之一指派，其中該縮短從屬器位址之一長度等效於以一二進位形式定址該串列匯流排上的支援該縮短位址模式之一數量之從屬器所需的從屬器位址位元之一數目；基於該縮短從屬器位址自該匯流排主控器接收該波形；向該匯流排主控器指示該從屬裝置內的暫存器之一數量；自該匯流排主控器接收分別針對該數量之暫存器的縮短暫存器位址之一指派，其中每一縮短暫存器位址之一長度等效於以一二進位形式定址該數量之暫存器所需的暫存器位址位元之一數目，其中該波形係基於一指派的縮短暫存器位址自該匯流排主控器接收；及接收以下項中之至少一者：來自該匯流排主控器的啟動該縮短位址模式之一第一指示，或來自該匯流排主控器的去啟動該縮短位址模式之一第二指示。
對相關申請案之交叉參考
本申請案主張2017年7月25日在美國專利及商標局中申請的非臨時申請案第15/658,748號的優先級及益處。
下文結合附圖闡述之詳細描述意欲作為對各種組態之描述，且並不意欲表示可實踐本文中所描述之概念的僅有組態。出於提供對各種概念之透徹理解之目的，實施方式包括具體細節。然而，對於熟習此項技術者而言，以下情形將為顯而易見的：可在無此等具體細節之情況下實踐此等概念。在一些情況下，熟知結構及組件係以方塊圖形式展示，以便避免混淆此類概念。
現將參看各種設備及方法來呈現電信系統之若干態樣。將由各種區塊、模組、組件、電路、步驟、處理程序、演算法等(統稱為「元件」)在以下詳細描述中描述且在附圖中說明此等設備及方法。此等元件可使用電子硬體、電腦軟體或其任何組合來予以實施。是否將此等元件實施為硬體或軟體取決於特定應用程式及強加於整個系統上之設計約束。概述
包括多個SoC之裝置及其他IC裝置常常採用可包括串列匯流排或其他資料通信鏈路的共用通信介面以將處理器與數據機及其他周邊裝置連接。串列匯流排或其他資料通信鏈路可根據所界定之多個標準或協定而操作。在一項實例中，串列匯流排可根據I2C、I3C及/或RFFE協定操作。
本文所揭示之某些態樣提供方法、電路及系統，其經調適以偵測一串列匯流排上的支援一縮短位址模式之一或多個從屬器，該縮短位址模式用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形；基於該一或多個從屬器之一數量來計算以一二進位形式定址該一或多個從屬器所需的從屬器位址位元之一數目；及針對該一或多個從屬器分別產生縮短從屬器位址。每一縮短從屬器位址之一長度為從屬器位址位元之該數目。因此，可將一產生的縮短從屬器位址指派至該一或多個從屬器中之每一者，且該波形可使用一指派的縮短從屬器位址被發送至一從屬器。就此而論，用於在該串列匯流排上傳達該波形的一IO時間得以縮減，因此縮減一裝置通電時間並增大能量節省。採用串列 資料鏈路的設備之實例
根據某些態樣，串列資料鏈路可用於互連電子裝置，該等電子裝置為一設備之子組件，該設備諸如：蜂巢式電話、智慧型電話、會話起始協定(SIP)電話、膝上型電腦、筆記型電腦、迷你筆記型電腦、智能本、個人數位助理(PDA)、衛星無線電、全球定位系統(GPS)裝置、智慧型家庭裝置、智慧型照明、多媒體裝置、視訊裝置、數位音訊播放器(例如，MP3播放器)、攝影機、遊戲控制台、娛樂裝置、汽車組件、可穿戴計算裝置(例如，智慧型手錶、健康或健身跟蹤器、護目鏡等)、電器、感測器、安全性裝置、自動販賣機、智慧型儀錶、無人駕駛飛機、多旋翼飛行器或任何其他類似功能裝置。
圖1說明可採用資料通信匯流排之設備100的實例。設備100可包括具有多個電路或裝置104、106及/或108的處理電路102，其可實施於一或多個特殊應用積體電路(ASIC)或SoC中。在一個實例中，設備100可為通信裝置且處理電路102可包括在ASIC 104、一或多個周邊裝置106及收發器108中提供的處理裝置，該收發器允許設備與無線電存取網路、核心存取網路、網際網路及/或另一網路通信。
ASIC 104可具有一或多個處理器112、一或多個數據機110、機載記憶體114、匯流排介面電路116及/或其他邏輯電路或功能。處理電路102可藉由可提供應用程式設計介面(API)層之作業系統來控制，該應用程式設計介面層允許一或多個處理器112執行駐留於機載記憶體114或提供於處理電路102上的其他處理器可讀儲存器122中之軟體模組。軟體模組可包括儲存於機載記憶體114或處理器可讀儲存器122中之指令及資料。ASIC 104可存取其機載記憶體114、處理器可讀儲存器122及/或在處理電路102外部的儲存器。機載記憶體114、處理器可讀儲存器122可包括唯讀記憶體(ROM)或隨機存取記憶體(RAM)、電可抹除可程式化ROM (EEPROM)、快閃卡或可用於處理系統及計算平台的任何記憶體裝置。處理電路102可包括、實施或存取本地資料庫或其他參數儲存器，其可維持操作參數及用以組態及操作設備100及/或處理電路102的其他資訊。本地資料庫可使用暫存器、資料庫模組、快閃記憶體、磁性媒體、EEPROM、軟碟或硬碟或其類似者來實施。處理電路102亦可以可操作方式耦接至外部裝置，諸如顯示器126、操作者控制器(諸如開關或按鈕128、130及/或整合式或外部小鍵盤132)以及其他組件。使用者介面模組可經組態以經由專用通信鏈路或經由一或多個串列資料互連件運用顯示器126、小鍵盤132等操作。
處理電路102可提供允許某些裝置104、106及/或108通信的一或多個匯流排118a、118b、120。在一個實例中，ASIC 104可包括一匯流排介面電路116，其包括電路、計數器、定時器、控制邏輯及其他可組態電路或模組之組合。在一項實例中，匯流排介面電路116可經組態以根據通信規範或協定操作。處理電路102可包括或控制一功率管理功能，其組態及管理設備100之操作。
圖2說明包括連接至串列匯流排230之多個裝置202、220及222a至222n的設備200之某些態樣。裝置202、220及222a至222n可包括一或多個半導體IC裝置，諸如應用程式處理器、SoC或ASIC。裝置202、220及222a至222n中之每一者可包括、支援或操作為數據機、信號處理裝置、顯示驅動器、攝影機、使用者介面、感測器、感測器控制器、媒體播放器、收發器及/或其他此等組件或裝置。經由串列匯流排230之裝置202、220及222a至222n之間的通信係藉由匯流排主控器220控制。某些類型匯流排可支援多個匯流排主控器220。
設備200可包括當根據I2C、I3C或其他協定操作串列匯流排230時通信的多個裝置202、220及222a至222n。至少一個裝置202、222a至222n可經組態以操作為串列匯流排230上之從屬裝置。在一項實例中，從屬裝置202可經調適以提供一控制功能204。在一些實例中，控制功能204可包括支援顯示器、影像感測器之電路及模組，及/或控制對環境狀況進行量測之一或多個感測器並與其通信的電路及模組。從屬裝置202可包括組態暫存器206或其他儲存器224、控制邏輯212、收發器210及線驅動器/接收器214a及214b。控制邏輯212可包括諸如狀態機、定序器、信號處理器或通用處理器之處理電路。收發器210可包括接收器210a、傳輸器210c及共同電路210b，包括時序、邏輯及儲存電路及/或裝置。在一項實例中，傳輸器210c基於藉由時脈產生電路208提供的一或多個信號228中之時序編碼及傳輸資料。
裝置202、220及/或222a至222n中之兩者或大於兩者可根據本文所揭示之某些態樣及特徵而調適以經由共同匯流排支援複數個不同通信協定，該等協定可包括I2C及/或I3C協定。在一些情況下，使用I2C協定通信之裝置可與使用I3C協定通信之裝置共存於相同2線介面上。在一項實例中，I3C協定可支援提供6百萬位元每秒(Mbps)與16 Mbps之間的資料速率的操作模式與提供較高效能之一或多個可選高資料速率(HDR)操作模式。 I2C協定可符合實際上I2C標準，其實現範圍可介於100千位元每秒(kbps)與3.2百萬位元每秒(Mbps)之間的資料速率。 I2C及I3C協定可界定在2線串列匯流排230上傳輸的信號之電氣及時序態樣，外加匯流排控制之資料格式及態樣。在一些態樣中，I2C及I3C協定可界定影響與串列匯流排230相關聯之特定信號位準的直流電(DC)特性，及/或影響在串列匯流排230上傳輸的信號之特定時序態樣的交流電(AC)特性。在一些實例中，2線串列匯流排230在第一導線218上傳輸資料及在第二導線216上傳輸時脈信號。在一些情況下，可在發信狀態中編碼資料，或在第一導線218及第二導線216之發信狀態中轉變資料。
圖3為說明採用RFFE匯流排308以耦接各種前端裝置312至317之裝置302的實例之方塊圖300。數據機304可包括將數據機304耦接至RFFE匯流排308之RFFE介面310。數據機304可與基頻處理器306通信。所說明裝置302可體現於行動通信裝置、行動電話、行動計算系統、行動電話、筆記本電腦、平板計算裝置、媒體播放器、遊戲裝置、可穿戴計算及/或通信裝置、電器或其類似者中之一或多者中。在各種實例中，裝置302可使用一或多個基頻處理器306、數據機304、多個通信鏈路308、320，及各種其他匯流排、裝置及/或不同功能性實施。在圖3中所說明之實例中，RFFE匯流排308可耦接至RF積體電路(RFIC) 312，其可包括一或多個控制器，及/或組態及控制RF前端之特定態樣的處理器。RFFE匯流排308可將RFIC 312耦接至交換器313、RF調諧器314、功率放大器(PA) 315、低雜訊放大器(LNA) 316及功率管理模組317。I3C 短位址模式
圖4說明I2C協定400之實例通電時間及I3C協定450之實例通電時間。
I2C及串列周邊介面(SPI)協定已用於主控器(例如，處理器內部)與從屬器(例如，加速計、迴轉儀、磁力計或其他感測器裝置)之間的通信中。I3C規範可藉由增大時脈速度且改良協定來提供較高頻寬。
在行動裝置中，可在處理器中執行感測器處理，該處理器在處理時接通，而在未處理時斷開。功率消耗取決於處理器之通電時間。參看圖4，對於I2C協定400，通電時間402被定義為處理時間404與IO時間406之組合，其中IO時間為在匯流排上傳達資料時所歷經的時間。對於I3C協定450，通電時間452被定義為處理時間454與IO時間456之組合。如圖4中所見，因為I3C協定450相比I2C協定促進較短IO時間，所以相較於I2C協定400之通電時間402，I3C協定450之通電時間452可縮減。本發明描述用於藉由進一步縮減I3C通信中之IO時間來節省能量(降低功率消耗)的額外技術。
可藉由縮減處理器之IO時間來節省藉由裝置所消耗的能量。本發明提供用於藉由使用以下項中之縮短位址來縮減IO時間的方法：I3C訊框之1)從屬器位址欄位及/或2)暫存器位址欄位。
圖5說明I3C訊框/波形之實例。舉例而言，第一I3C訊框500可為I3C私用寫入傳送。第一I3C訊框500開始於起始位元(S) 502，且之後為廣播位址欄位504 (例如，7'h7E)。廣播位址欄位504可通常為7位元長，且指示I3C主控器將進行通信之從屬器。第一I3C訊框500進一步包括暫存器位址欄位506，其可通常為8位元長，且識別從屬器內的待存取以執行一操作的暫存器。
舉例而言，第二I3C訊框530可為I3C私用寫入傳送。第二I3C訊框530開始於重複起始位元(Sr) 532，且之後為動態從屬器位址欄位534。動態從屬器位址欄位534可通常為7位元長，且指示I3C主控器將進行通信之從屬器。第二I3C訊框530進一步包括暫存器位址欄位536，其可通常為8位元長，且識別從屬器內的待存取以執行一操作的暫存器。
舉例而言，第三I3C訊框560可為I3C私用讀取傳送。第三I3C訊框560開始於起始位元(S) 562，且之後為廣播位址欄位564 (例如，7'h7E)。廣播位址欄位564可通常為7位元長，且指示I3C主控器將進行通信之從屬器。第三I3C訊框560進一步包括暫存器位址欄位566，其可通常為8位元長，且識別從屬器內的待存取以執行一操作的暫存器。縮短從屬器位址
圖6說明行動裝置中之實例感測器連接圖600。在實例中，處理器602包括I3C主控器604。 I3C主控器604經由I3C匯流排606連接至數個從屬裝置(例如，感測器裝置)。舉例而言，I3C主控器可連接至加速計與迴轉儀(A&G)感測器608、磁感測器610、環境光感測器(ALS) 612、壓力感測器614及電容式感測器616。
在一態樣中，I3C規範指定對可供使用之數個位址的限制。舉例而言，可存在可用於由從屬裝置使用的108個位址。I3C主控器604可將108位址中之任一者自由分配至每一從屬裝置。因此，從屬裝置608、610、612、614及616中之每一者可在分配之後具有專用動態位址。
在一態樣中，可將僅僅幾個感測器裝置整合於行動裝置中。舉例而言，低層智慧型電話可包括1或2個感測器，而高層智慧型電話可包括6個感測器(可能至多16個感測器)。因此，可僅僅使用I3C訊框之7位元從屬器位址欄位中的3至4個位元，經由二進位格式識別/定址行動裝置中之所有可能感測器。7位元從屬器位址欄位中之剩餘位元可係冗餘的，此係因為其未用以識別感測器。
在一實例中，若行動裝置(例如，智慧型電話)包括位於同一I3C匯流排上的5個感測器裝置(例如，感測器裝置608、610、612、614及616)，則僅僅需要5個從屬器位址來識別所有5個感測器裝置。此外，可僅僅使用7位元從屬器位址欄位中之3個位元經由二進位格式識別/定址所有5個感測器裝置，此係由於該等3個位元能夠指派有二進位值之組合以覆蓋最大8個從屬器位址。縮短暫存器位址
圖7說明實例感測器裝置之感測器暫存器圖700。在一態樣中，在存取感測器裝置內的特定暫存器時利用I3C IO波形之暫存器位址欄位(參見上文圖5)。通常，暫存器位址欄位使用時脈時序之8個位元，而不管感測器裝置內的暫存器之數目如何。類似於縮短從屬器位址欄位，行動裝置可藉由使用縮短暫存器位址欄位消耗較少能量。
參看圖7，實例感測器裝置可僅僅具有如感測器暫存器圖700中所示的18個暫存器。因此，將需要僅僅5個位元來識別所有18個暫存器且存取所有暫存器內容。亦即，可使用8位元暫存器位址欄位中之僅僅5個位元經由二進位格式識別/定址所有18個暫存器，此係由於該等5個位元能夠指派有二進位值之組合以覆蓋最大32個暫存器位址。就此而論，使用暫存器位址欄位中之僅僅5個位元而非正常8個位元將在傳達波形時縮減IO時序。短位址模式中之成框
圖8說明處於正常模式中之I3C訊框800的實例。舉例而言，I3C訊框800可為I3C私用讀取傳送。 I3C訊框800可包括從屬器位址欄位802，其為7位元長，且指示I3C主控器將會進行通信的從屬裝置。I3C訊框800進一步包括暫存器位址欄位804，其為8位元長，且識別從屬裝置內的I3C主控器意圖存取之暫存器。
在一態樣中，行動裝置可在I3C訊框內利用縮短位址技術，以在I3C通信期間消耗較少功率。縮短位址技術可包括縮短I3C訊框中之從屬器位址欄位及暫存器位址欄位。可根據以下項縮短I3C訊框內的從屬器位址及暫存器位址：1)縮減欄位模式；及2)組合位址模式，其將在下文進行描述。
圖8進一步說明處於縮減欄位模式中之I3C訊框830的實例。在縮減欄位模式中，I3C訊框830與正常模式I3C訊框800保持相同格式，但從屬器位址欄位及暫存器位址欄位得以縮短。因此，在圖8中所示之實例中，縮減欄位I3C訊框830可包括4位元長之從屬器位址欄位832及3位元長之暫存器位址欄位834。特別地，儘管I3C訊框830向從屬器位址欄位832指定4位元之長度，但從屬器位址欄位830可意欲具有足以定址行動裝置中之所有可能感測器的小於7個位元之任何數目個位元的長度。此外，儘管I3C訊框830針對暫存器位址欄位834指定3位元之長度，但暫存器位址欄位834可意欲具有足以定址從屬裝置內之所有可能暫存器的小於8個位元之任何數目個位元的長度。
圖8進一步說明處於組合位址模式中之I3C訊框860的實例。在組合位址模式中，縮短從屬器位址及縮短暫存器位址被組合且置放於I3C訊框之單一欄位中。在圖8中所示之實例中，經組合之位址I3C訊框860包括7位元長之單一組合位址欄位862，其中7位元欄位862之4個位元藉由從屬器位址佔據，且7位元欄位862之3個位元藉由暫存器位址佔據。經組合之位址欄位862替換正常從屬器位址欄位(例如，從屬器位址欄位802)。此外，正常暫存器位址欄位(例如，暫存器位址欄位804)不存在於經組合之位址模式I3C訊框860中。特別地，儘管I3C訊框860向從屬器位址指定4位元之長度，但從屬器位址可意欲具有足以定址行動裝置中之所有可能感測器，且能夠配合於與組合位址欄位862中之暫存器位址位元共用的空間內的小於7個位元之任何數目個位元的長度。此外，儘管I3C訊框860向暫存器位址指定3位元之長度，但暫存器位址可意欲具有足以定址從屬裝置內之所有可能暫存器，且能夠配合於與組合位址欄位862中之從屬器位址位元共用的空間內的小於8個位元之任何數目個位元的長度。
圖9說明處於正常模式中之I3C訊框900、處於縮減欄位模式中之I3C訊框930，及處於組合位址模式中之I3C訊框960的IO時間縮減的實例。在所展示之實例中，IO時間縮減涉及經由正常模式I3C訊框900、縮減欄位模式I3C訊框930及組合位址模式I3C訊框960自感測器讀取一個位元組之資料。
在一實例中，5個感測器裝置可耦接至I3C匯流排。因此，可使用4位元從屬器位址欄位來定址I3C匯流排上的所有可能感測器裝置。此外，每一感測器裝置可具有總共8個暫存器。因此，可使用3位元暫存器位址欄位來定址感測器裝置內的所有可能暫存器。因此，縮減欄位I3C訊框930可包括4位元長之從屬器位址欄位932及3位元長之暫存器位址欄位934。此外，組合位址I3C訊框960可包括7位元長之單一組合位址欄位962，其中7位元欄位962之4個位元藉由從屬器位址佔據，且7位元欄位962之3個位元藉由暫存器位址佔據。
如圖9中所示，當使用正常模式I3C訊框900時，I3C主控器需要39個時脈循環(位元計數=39)以自感測器裝置讀取一個位元組之資料。當使用縮減欄位模式I3C訊框930時，I3C主控器需要僅僅28個時脈循環(位元計數=28)以自感測器裝置讀取一個位元組之資料。當使用組合位址模式I3C訊框960時，I3C主控器需要僅僅27個時脈循環(位元計數=27)以自感測器裝置讀取一個位元組之資料。因此，縮減欄位模式I3C訊框930相較於正常模式I3C訊框900節省約28%之IO時間，且組合位址模式I3C訊框960相較於正常模式I3C訊框900節省約30%之IO時間。
圖10說明識別用於縮短從屬器位址模式中之4位元從屬器位址選擇的可用位址之數目的表1000。圖11說明識別用於縮短從屬器位址模式中之3位元從屬器位址選擇的可用位址之數目的表1100。
在一態樣中，縮短位址模式可在藉由I3C主控器及從屬器兩者實施的情況下提供能量節省益處。如先前所提及，I3C規範可限制可用以識別從屬裝置之可用位址的數目。舉例而言，I3C規範可界定供從屬器位址使用的108個可用位址。所有其他位址可受限制或經預留。
在縮短位址模式中，可使用I3C訊框之欄位(例如，7位元欄位)中的僅僅前幾個位元。省略該欄位中之剩餘位元。因此，從屬器位址部分可相比欄位中之正常情況(縮減欄位模式)早點結束，或將兩個位址部分(例如，從屬器位址部分及暫存器位址部分)併入至該欄位中(組合位址模式)。縮短從屬器位址可經選擇使得所省略之位元不會落於藉由I3C規範限制或預留的任何位址中。
參看圖10之表1000，基於I3C規範，10個位址可用於使用7位元位址欄位在4位元縮短從屬器位址模式中識別從屬裝置。舉例而言，10個可用位址為其中7位元欄位之前4個位元為{0 0 0 1}、{0 0 1 0}、{0 0 1 1}、{0 1 0 0}、{0 1 0 1}、{0 1 1 0}、{1 0 0 0}、{1 0 0 1}、{1 0 1 0}及{1 1 0 0}的位址。
參看圖11之表1100，基於I3C規範，3個位址可用於使用7位元位址欄位在3位元縮短從屬器位址模式中識別從屬裝置。舉例而言，3個可用位址為其中7位元欄位之前3個位元為{0 0 1}、{0 1 0}及{1 0 0}的位址。
圖12為說明介於I3C主控器1202與I3C從屬器1252之間的IO階段處的位址映射/重映射之圖式1200。在初始化期間，I3C主控器1202可自耦接至I3C匯流排1230之所有I3C從屬器1252讀取特性資訊。特性資訊可包括匯流排特性暫存器(BCR)及裝置特性暫存器(DCR)，其描述從屬裝置之角色、能力及裝置類型。除BCR及DCR之外，I3C主控器1202可讀取保持於I3C從屬器1252內的縮短位址模式暫存器1254，以得知從屬器是否支援縮短位址模式，且得知從屬器內的暫存器之數目。I3C主控器1202可指派動態從屬器位址，例如，正常(7位元)從屬器位址及縮短(小於7位元)從屬器位址。I3C主控器1202亦可維持縮短位址模式暫存器1204。
若I3C主控器1202感測到I3C匯流排1230上的縮短位址操作模式係可能/有益的，則I3C主控器1202可告知I3C從屬器1252變為縮短位址模式，且使得縮短位址模式暫存器中之作用中模式欄位切換至縮短位址模式。若I3C主控器1202感測到I3C匯流排1230上需要正常位址操作模式，則I3C主控器1202可告知I3C從屬器1252變為正常位址模式，且使得縮短位址模式暫存器中之作用中模式欄位切換至正常位址模式。為易於硬體/軟體研發，可在正常位址模式中完成所有內部操作，而可限制縮短操作模式(若允用)出現在IO階段。
圖13為說明用於主控裝置及從屬裝置的縮短位址模式暫存器之實例的圖式1300。在實例中，處理器1302包括I3C主控器1304。 I3C主控器1304經由I3C匯流排1306連接至數個從屬裝置(例如，感測器裝置)。舉例而言，I3C主控器1304可連接至第一從屬器(從屬器1) 1308、第二從屬器(從屬器2) 1310、第三從屬器(從屬器3) 1312、第四從屬器(從屬器4) 1314及第五從屬器(從屬器5) 1316。
在一實例操作中，具有正常位址模式能力之從屬器及具有縮短位址模式能力之從屬器兩者可均連接於同一I3C匯流排1306上。 I3C主控器1304及從屬器1308、1310、1312、1314及1316維持縮短位址模式暫存器。因此，基於圖13中所示之實例暫存器值，從屬器1 1308無法在縮短位址模式中操作(縮短位址模式能力={0 0}à否)。從屬器2 1310及從屬器4 1314能夠在縮短位址模式(亦即，縮減欄位模式)中操作，且當前在縮減欄位模式中運行(縮短位址模式能力={0 1}à縮減欄位；作用中模式={0 1}à縮減欄位)。從屬器3 1312能夠在縮短位址模式(亦即，縮減欄位模式)中操作，但當前在正常模式中運行(縮短位址模式能力={0 1}à縮減欄位；作用中模式={0 0}à正常)。從屬器5 1316能夠在縮短位址模式中操作，且當前在縮減欄位模式中運行(縮短位址模式能力={0 1}à縮減欄位；作用中模式={0 1}à縮減欄位)，但可在從屬器5 1316包括較大數目個暫存器(例如，135個暫存器)的情況下使得縮短暫存器模式去啟動(縮短暫存器模式={0}à去啟動)。處理電路及方法之實例
圖14為說明用於採用可經組態以執行本文所揭示之一或多個功能的處理電路1402之設備1400的硬體實施之簡化實例的概念圖。根據本發明之各種態樣，元件，或元件之任何部分，或如本文所揭示之元件的任何組合可使用處理電路1402來實施。處理電路1402可包括藉由硬體與軟體模組之某一組合控制的一或多個處理器1404。處理器1404之實例包括微處理器、微控制器、數位信號處理器(DSP)、ASIC、場可程式化閘陣列(FPGA)、可程式化邏輯裝置(PLD)、狀態機、定序器、閘控邏輯、離散硬體電路及經組態以執行貫穿本發明所描述之各種功能性的其他合適之硬體。一或多個處理器1404可包括執行特定功能並可藉由軟體模組1416中的一者而組態、擴充或控制之專用處理器。一或多個處理器1404可經由在初始化期間載入的軟體模組1416之組合而組態，且另外藉由在操作期間載入或卸載一或多個軟體模組1416而組態。
在所說明之實例中，可藉由匯流排架構來實施處理電路1402，該匯流排架構一般藉由匯流排1410來表示。匯流排1410可取決於處理電路1402之特定應用及總設計約束而包括任何數目個互連匯流排及橋接器。匯流排1410將包括一或多個處理器1404及儲存器1406之各種電路連結在一起。儲存器1406可包括記憶體裝置及大容量儲存裝置，且可在本文中稱為電腦可讀媒體及/或處理器可讀媒體。匯流排1410亦可連結各種其他電路，諸如時序源、定時器、周邊裝置、電壓調節器及功率管理電路。匯流排介面1408可提供介於匯流排1410與一或多個收發器1412之間的介面。收發器1412可經提供用於由處理電路支援之每一網路連接技術。在一些情況下，多個網路連接技術可共用在收發器1412中發現的電路系統或處理模組中之一些或全部。每一收發器1412提供用於經由傳輸媒體與各種其他設備通信的構件。取決於設備1400之本質，使用者介面1418 (例如，小鍵盤、顯示器、揚聲器、麥克風、操縱桿)亦可得以提供，且可直接地或經由匯流排介面1408以通信方式耦接至匯流排1410。
處理器1404可負責管理匯流排1410及負責可包括儲存於可包括儲存器1406之電腦可讀媒體中的軟體之執行的通用處理。就此而言，包括處理器1404之處理電路1402可用以實施本文所揭示之方法、功能及技術中的任一者。儲存器1406可用於儲存在執行軟體時由處理器1404操縱的資料，且軟體可經組態以實施本文所揭示之方法中的任一者。
處理電路1402中之一或多個處理器1404可執行軟體。軟體應廣泛地解釋為意謂指令、指令集、程式碼、碼段、程式碼、程式、子程式、軟體模組、應用程式、軟體應用程式、軟體套件、常式、次常式、物件、可執行碼、執行緒、程序、功能、演算法等，而不管其是被稱作軟體、韌體、介體、微碼、硬體描述語言抑或其他者。軟體可以電腦可讀形式駐留在儲存器1406或外部電腦可讀媒體中。外部電腦可讀媒體及/或儲存器1406可包括非暫時性電腦可讀媒體。借助於實例，非暫時性電腦可讀媒體包括磁性儲存裝置(例如，硬碟、軟碟、磁條)、光碟(例如，緊密光碟(CD)或數位多功能光碟(DVD))、智慧卡、快閃記憶體裝置(例如，「隨身碟」、卡、棒或保密磁碟)、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可程式化ROM (PROM)、可抹除PROM (EPROM)、電可抹除PROM (EEPROM)、暫存器、可移除式磁碟，及用於儲存可藉由電腦存取及讀取之軟體及/或指令的任何其他合適之媒體。藉助於實例，電腦可讀媒體及/或儲存器1406亦可包括載波、傳輸線，及用於傳輸可由電腦存取及讀取的軟體及/或指令的任何其他合適之媒體。電腦可讀媒體及/或儲存器1406可駐留在處理電路1402中，處理器1404中，處理電路1402外部，或在包括處理電路1402之多個實體上分佈。電腦可讀媒體及/或儲存器1406可實施於電腦程式產品中。藉助於實例，電腦程式產品可將電腦可讀媒體包括於封裝材料中。熟習此項技術者將認識到取決於特定應用及強加於整個系統上的總設計約束而最佳地實施呈現在整個本發明中之所描述功能性的方式。
儲存器1406可維持在可載入碼段、模組、應用程式、程式等(其可在本文中稱為軟體模組1416)中維持及/或組織的軟體。軟體模組1416中之每一者可包括指令及資料，其當安裝或載入於處理電路1402上並藉由一或多個處理器1404執行時促成控制一或多個處理器1404之操作的運行時間影像1414。當經執行時，某些指令可引起處理電路1402根據本文中所描述的某些方法、演算法及程序執行功能。
一些軟體模組1416可在處理電路1402之初始化期間載入，且此等軟體模組1416可組態處理電路1402以啟用本文所揭示之各種功能的執行。舉例而言，一些軟體模組1416可組態內部裝置及/或處理器1404之邏輯電路1422，並可管理對諸如收發器1412、匯流排介面1408、使用者介面1418、定時器、數學共處理器等之外部裝置的存取。軟體模組1416可包括控制程式及/或作業系統，其與中斷處理常式及裝置驅動器相互作用，並控制對由處理電路1402提供之各種資源的存取。資源可包括記憶體、處理時間、對收發器1412之存取、使用者介面1418等等。
處理電路1402之一或多個處理器1404可為多功能性，藉此一些軟體模組1416經載入並經組態以執行不同功能或相同功能之不同個例。一或多個處理器1404可另外經調適以管理回應於來自(例如)使用者介面1418、收發器1412及裝置驅動器之輸入而啟動的後台任務。為支援多個功能之執行，一或多個處理器1404可經組態以提供多任務環境，藉此複數個功能中的每一者經實施為視需要或所要而藉由一或多個處理器1404伺服的一組任務。在一個實例中，可使用通過不同任務之間的處理器1404之控制的時間共用程式1420實施多任務環境，藉此每一任務在完成任何未完成操作後及/或回應於諸如中斷之輸入而將一或多個處理器1404之控制返回至時間共用程式1420。當任務具有一或多個處理器1404之控制時，處理電路有效地特定用於藉由與控制任務相關聯的功能解決的目的。時間共用程式1420可包括作業系統、在循環基礎上傳送控制之主要迴路、根據功能之優先排序分配一或多個處理器1404之控制的功能，及/或藉由將一或多個處理器1404之控制提供至處置功能而對外部事件作出回應的中斷驅動主要迴路。
圖15為使用串列通信鏈路之通信方法的流程圖1500。該方法可在作為一匯流排主控器操作之一裝置處執行(例如，圖14之設備1400或圖16之設備1600)。
在區塊1502處，裝置可偵測一串列匯流排上的支援一縮短位址模式之一或多個從屬器，該縮短位址模式用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形。
在區塊1504處，裝置可基於該一或多個從屬器之一數量來計算以一二進位形式定址該一或多個從屬器所需的從屬器位址位元之一數目。在一項實例中，從屬器位址位元之數目可小於7個位元，其中7個位元為I3C波形中之正常從屬器位址欄位的長度。在另一實例中，從屬器位址位元之計算數目可為如下：若一或多個從屬器之數量為1個從屬器，則為1個位元；若一或多個從屬器之數量為2至4個從屬器，則為2個位元；若一或多個從屬器之數量為5至8個從屬器，則為3個位元；且若一或多個從屬器之數量為9至16個從屬器，則為4個位元。
在區塊1506處，裝置可針對該一或多個從屬器分別產生縮短從屬器位址，其中每一縮短從屬器位址之一長度為從屬器位址位元之該數目。
在區塊1508處，裝置可將產生的縮短從屬器位址指派至該一或多個從屬器中之每一者。在區塊1518處，裝置可視情況將啟動縮短位址模式之指示發送至從屬器。此後，在區塊1520處，裝置可使用指派的縮短從屬器位址，經由串列匯流排將波形發送至從屬器。
在本發明之一個態樣中，在偵測串列匯流排上的支援縮短位址模式之一或多個從屬器(區塊1502)之後，裝置可繼續區塊1510，其中裝置可偵測從屬器內的暫存器之一數量。
在區塊1512處，裝置可基於暫存器之數量來計算以二進位形式定址暫存器所需的暫存器位址位元之數目。在一項實例中，暫存器位址位元之數目小於8個位元，其中8個位元為I3C波形中之正常暫存器位址欄位的長度。在另一實例中，暫存器位址位元之計算數目可為如下：若暫存器之數量為1個暫存器，則為1個位元；若暫存器之數量為2至4個暫存器，則為2個位元；若暫存器之數量為5至8個暫存器，則為3個位元；暫存器之數量為9至16個暫存器，則為4個位元；且若暫存器之數量為17至32個暫存器，則為5個位元。
在區塊1514處，裝置可針對暫存器分別產生縮短暫存器位址，其中每一縮短暫存器位址之長度為暫存器位址位元之數目。
在區塊1516處，裝置可將產生的縮短暫存器位址指派至該等暫存器中之每一者。裝置可接著繼續區塊1518，以視需要將啟動縮短位址模式之指示發送至從屬器。此後，在區塊1520處，裝置可使用指派的縮短從屬器位址及指派的縮短暫存器位址將波形發送至從屬器。
在一態樣中，在區塊1502處的偵測可包括裝置偵測從屬器是否支援縮減欄位模式或組合位址模式。因此，若從屬器支援縮減欄位模式，則指派的縮短從屬器位址及指派的縮短暫存器位址可佔據波形中的不同欄位。替代地，若從屬器支援組合位址模式，則指派的縮短從屬器位址及指派的縮短暫存器位址可佔據波形中的同一欄位。
在區塊1522處，裝置可視情況將去啟動縮短位址模式之指示發送至從屬器。
圖16為說明用於採用處理電路1602支援與本發明之一或多個態樣相關之操作的設備1600的硬體實施之簡化實例的圖式(例如，與上文所描述之圖15之方法相關的態樣)。處理電路通常具有可包括微處理器、微控制器、數位信號處理器、定序器及狀態機中之一或多者的處理器1616。處理電路1602可實施有匯流排架構(總體上由匯流排1620表示)。匯流排1620可取決於處理電路1602之特定應用及整體設計約束而包括任何數目個互連匯流排及橋接器。匯流排1620將包括一或多個處理器及/或硬體模組之各種電路連結在一起，表示為處理器1616、模組或電路1604、1606、1608、1610、可組態以經由連接件或導線1614通信的線/匯流排介面電路1612及電腦可讀儲存媒體1618。匯流排1620亦可連結此項技術中已熟知且因此將並不更進一步描述之各種其他電路，諸如時序源、周邊裝置、電壓調節器及功率管理電路。
處理器1616負責一般處理，包括執行儲存於電腦可讀儲存媒體1618上之程式碼/指令。程式碼/指令在由處理器1616執行時使處理電路1602執行上文針對任何特定設備描述的各種功能。電腦可讀儲存媒體亦可用於儲存藉由處理器1616在執行軟體時操縱的資料，該資料包括用經由連接件或導線1614傳輸之符號進行解碼的資料，該等連接件或導線可經組態為資料通道及時脈通道。處理電路1602進一步包括模組/電路1604、1606、1608及1610中之至少一者。模組/電路1604、1606、1608及1610可為在處理器1616中運行的駐留/儲存於電腦可讀儲存媒體1618中的軟體模組，耦接至處理器1616之一或多個硬體模組，或其某一組合。模組/電路1604、1606、1608及/或1610可包括微控制器指令、狀態機組態參數或其某一組合。
在一個組態中，設備1600包括：從屬器/暫存器偵測模組及/或電路1604，其經組態以經由介面電路1612偵測串列匯流排上的支援用於接收具有縮短從屬器位址或縮短暫存器位址中之至少一者之波形的縮短位址模式之一或多個從屬器，且經組態以經由介面電路1612偵測從屬器內的暫存器之數量；位元長度計算模組及/或電路1606，其經組態以基於該一或多個從屬器之數量來計算以二進位形式定址該一或多個從屬器所需的從屬器位址位元之數目，且基於暫存器之數量來計算以二進位形式定址暫存器所需的暫存器位址位元之數目；位址產生/指派模組及/或電路1608，其經組態以：針對該一或多個從屬器分別產生縮短從屬器位址，其中每一縮短從屬器位址之長度為從屬器位址位元之該數目；將產生的縮短從屬器位址指派至該一或多個從屬器中之每一者；針對該等暫存器分別產生縮短暫存器位址，其中每一縮短暫存器位址之長度為暫存器位址位元之數目；及將產生的縮短暫存器位址指派至該等暫存器中之每一者；及波形/指示發送模組及/或電路1610，其經組態以經由介面電路1612，使用指派的縮短從屬器位址及指派的縮短暫存器位址經由串列匯流排將波形發送至從屬器，且經組態以經由介面電路1612，發送至從屬器的啟動縮短位址模式之指示或至從屬器的去啟動縮短位址模式之指示中之至少一者。
圖17為使用串列通信鏈路之通信方法的流程圖1700。方法可在耦接至串列匯流排之從屬裝置處執行(例如，圖14之設備1400或圖18之設備1800)。
在區塊1702處，從屬裝置可向匯流排主控器指示該從屬裝置支援用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形的一縮短位址模式。
在區塊1704處，從屬裝置可自匯流排主控器接收縮短從屬器位址之一指派，其中縮短從屬器位址之長度等效於以二進位形式定址串列匯流排上的支援縮短位址模式之一數量之從屬器所需的從屬器位址位元之數目。在一項實例中，從屬器位址位元之數目小於7個位元，其中7個位元為I3C波形中之正常從屬器位址欄位的長度。在另一實例中，從屬器位址位元之數目可為如下：若從屬器之數量為1個從屬器，則為1個位元；若從屬器之數量為2至4個從屬器，則為2個位元；若從屬器之數量為5至8個從屬器，則為3個位元；且若從屬器之數量為9至16個從屬器，則為4個位元。
在區塊1710處，從屬裝置可視情況自匯流排主控器接收啟動縮短位址模式之一指示。此後，在區塊1712處，從屬裝置可基於縮短從屬器位址自匯流排主控器接收波形。
在本發明之一個態樣中，在向匯流排主控器指示縮短從屬器位址模式之支援(區塊1702)之後，從屬裝置可繼續區塊1706，其中從屬裝置可指示從屬器內的暫存器之一數量。
在區塊1708處，從屬裝置可自匯流排主控器接收分別針對該數量之暫存器的縮短暫存器位址之指派，其中每一縮短暫存器位址之長度等效於以二進位形式定址該數量之暫存器所需的暫存器位址位元之數目。在一項實例中，暫存器位址位元之數目小於8個位元，其中8個位元為I3C波形中之正常暫存器位址欄位的長度。在另一實例中，暫存器位址位元之數目可為如下：若暫存器之數量為1個暫存器，則為1個位元；若暫存器之數量為2至4個暫存器，則為2個位元；若暫存器之數量為5至8個暫存器，則為3個位元；暫存器之數量為9至16個暫存器，則為4個位元；且若暫存器之數量為17至32個暫存器，則為5個位元。
從屬裝置可接著繼續區塊1710，以視需要自匯流排主控器接收啟動縮短位址模式之指示。此後，在區塊1712處，從屬裝置可基於縮短從屬器位址及縮短暫存器位址自匯流排主控器接收波形。
在一態樣中，在區塊1702處的指示可包括從屬裝置指示從屬裝置支援縮減欄位模式抑或組合位址模式。因此，若從屬裝置支援縮減欄位模式，則縮短從屬器位址及縮短暫存器位址佔據波形中之不同欄位。替代地，若從屬裝置支援組合位址模式，則縮短從屬器位址及縮短暫存器位址佔據波形中之同一欄位。
在區塊1714處，從屬裝置可視情況自匯流排主控器接收去啟動縮短位址模式之一指示。
圖18為說明用於採用處理電路1802支援與本發明之一或多個態樣相關之操作的設備1800的硬體實施之簡化實例的圖式(例如，與上文所描述之圖17之方法相關的態樣)。處理電路通常具有可包括微處理器、微控制器、數位信號處理器、定序器及狀態機中之一或多者的處理器1816。可藉由匯流排架構實施處理電路1802，該匯流排架構一般藉由匯流排1820來表示。匯流排1820可取決於處理電路1802之特定應用及總設計約束而包括任何數目個互連匯流排及橋接器。匯流排1820將包括一或多個處理器及/或硬體模組之各種電路連結在一起，表示為處理器1816、模組或電路1804、1806、1808、1810、可組態以經由連接件或導線1814通信的線/匯流排介面電路1812及電腦可讀儲存媒體1818。匯流排1820亦可連結此項技術中已熟知且因此將並不更進一步描述之各種其他電路，諸如時序源、周邊裝置、電壓調節器及功率管理電路。
處理器1816負責一般處理，包括執行儲存於電腦可讀儲存媒體1818上之程式碼/指令。程式碼/指令在由處理器1816執行時使處理電路1802執行上文針對任何特定設備描述的各種功能。電腦可讀儲存媒體亦可用於儲存藉由處理器1816在執行軟體時操縱的資料，該資料包括用經由連接件或導線1814傳輸之符號進行解碼的資料，該等連接件或導線可經組態為資料通道及時脈通道。處理電路1802進一步包括模組/電路1804、1806、1808及1810中之至少一者。模組/電路1804、1806、1808、及1810可為在處理器1816中運行的駐留/儲存在電腦可讀儲存媒體1818中的軟體模組，耦接至處理器1816之一或多個硬體模組，或其某一組合。模組/電路1804、1806、1808及/或1810可包括微控制器指令、狀態機組態參數或其某一組合。
在一個組態中，設備1800包括：模式/暫存器指示模組及/或電路1804，其經組態以經由介面電路1812向匯流排主控器指示該從屬器支援用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形的一縮短位址模式，且向匯流排主控器指示從屬器內的暫存器之一數量；位址指派接收模組及/或電路1806，其經組態以經由介面電路1812，自匯流排主控器接收縮短從屬器位址之一指派，其中縮短從屬器位址之長度等效於以二進位形式定址串列匯流排上的支援縮短位址模式之一數量之從屬器所需的從屬器位址位元之數目，且自匯流排主控器接收分別針對該數量之暫存器的縮短暫存器位址之指派，其中每一縮短暫存器位址之長度等效於以二進位形式定址該數量之暫存器所需的暫存器位址位元之數目；模式指示接收模組及/或電路1808，其經組態以經由介面電路1812接收來自匯流排主控器的啟動縮短位址之指示或來自匯流排主控器的去啟動縮短位址模式之指示中之至少一者；及波形接收模組及/或電路1810，其經組態以經由介面電路1812基於縮短從屬器位址及指派的縮短暫存器位址自匯流排主控器接收波形。
應理解，所揭示程序中之步驟的特定次序或層次為例示性方法之說明。基於設計偏好，應理解，可重新配置程序中之步驟的特定次序或層次。另外，可組合或省略一些步驟。隨附方法請求項以樣本次序呈現各種步驟之元件，且並不意謂受限於所呈現之特定次序或層次。
提供先前描述以使任何熟習此項技術者能夠實踐本文中所描述之各種態樣。對此等態樣之各種修改對於熟習此項技術者而言將為顯而易見的，且本文中定義之一般原理可應用於其他態樣。因此，申請專利範圍不意欲限於本文中所展示的態樣，而是將被賦予與語言申請專利範圍一致的完整範圍，其中以單數形式參考一元件不意欲意謂「一個且僅有一個」，除非明確地如此陳述，而是表示「一或多個」。除非另外特定地陳述，否則術語「一些」指代一或多個。一般熟習此項技術者已知或稍後將知曉的貫穿本發明所描述之各種態樣的元件之所有結構及功能等效物以引用的方式明確地併入本文中，且意欲由申請專利範圍涵蓋。此外，本文中所揭示之任何內容均不意欲專用於公眾，無論申請專利範圍中是否明確敍述此揭示內容。沒有申請專利範圍元件將被解釋為手段加功能，除非元件係使用片語「用於……之構件」來明確地敍述。
100‧‧‧設備102‧‧‧處理電路104‧‧‧特殊應用積體電路(ASIC)106‧‧‧周邊裝置108‧‧‧收發器110‧‧‧數據機112‧‧‧處理器114‧‧‧機載記憶體116‧‧‧匯流排介面電路118a‧‧‧匯流排118b‧‧‧匯流排120‧‧‧匯流排122‧‧‧處理器可讀儲存器126‧‧‧顯示器128‧‧‧開關或按鈕130‧‧‧開關或按鈕132‧‧‧小鍵盤200‧‧‧設備202‧‧‧從屬裝置204‧‧‧控制功能206‧‧‧組態暫存器208‧‧‧時脈產生電路210‧‧‧收發器210a‧‧‧接收器210b‧‧‧共同電路210c‧‧‧傳輸器212‧‧‧控制邏輯214a‧‧‧線驅動器/接收器214b‧‧‧線驅動器/接收器216‧‧‧第二導線218‧‧‧第一導線220‧‧‧裝置222a-222n‧‧‧裝置224‧‧‧儲存器228‧‧‧信號230‧‧‧串列匯流排300‧‧‧方塊圖302‧‧‧裝置304‧‧‧數據機306‧‧‧基頻處理器308‧‧‧RFFE匯流排310‧‧‧RFFE介面312‧‧‧RF積體電路(RFIC)313‧‧‧交換器314‧‧‧RF調諧器315‧‧‧功率放大器(PA)316‧‧‧低雜訊放大器(LNA)317‧‧‧功率管理模組320‧‧‧通信鏈路400‧‧‧I2C協定402‧‧‧通電時間404‧‧‧處理時間406‧‧‧IO時間450‧‧‧I3C協定452‧‧‧通電時間454‧‧‧處理時間456‧‧‧IO時間500‧‧‧第一I3C訊框502‧‧‧起始位元(S)504‧‧‧廣播位址欄位506‧‧‧暫存器位址欄位530‧‧‧第二I3C訊框532‧‧‧重複起始位元(Sr)534‧‧‧動態從屬器位址欄位536‧‧‧暫存器位址欄位560‧‧‧第三I3C訊框562‧‧‧起始位元(S)564‧‧‧廣播位址欄位566‧‧‧暫存器位址欄位600‧‧‧感測器連接圖602‧‧‧處理器604‧‧‧I3C主控器606‧‧‧I3C匯流排608‧‧‧加速計與迴轉儀(A&G)感測器610‧‧‧磁感測器612‧‧‧環境光感測器(ALS)614‧‧‧壓力感測器616‧‧‧電容式感測器700‧‧‧感測器暫存器圖800‧‧‧I3C訊框802‧‧‧從屬器位址欄位804‧‧‧暫存器位址欄位830‧‧‧縮減欄位I3C訊框832‧‧‧從屬器位址欄位834‧‧‧暫存器位址欄位860‧‧‧組合位址I3C訊框862‧‧‧組合位址欄位900‧‧‧正常模式I3C訊框930‧‧‧縮減欄位模式I3C訊框932‧‧‧從屬器位址欄位934‧‧‧暫存器位址欄位960‧‧‧組合位址模式I3C訊框962‧‧‧組合位址欄位1000‧‧‧表1100‧‧‧表1200‧‧‧圖式1202‧‧‧I3C主控器1204‧‧‧縮短位址模式暫存器1230‧‧‧I3C匯流排1252‧‧‧I3C從屬器1254‧‧‧縮短位址模式暫存器1300‧‧‧圖式1302‧‧‧處理器1304‧‧‧I3C主控器1306‧‧‧I3C匯流排1308‧‧‧第一從屬器(從屬器1)1310‧‧‧第二從屬器(從屬器2)1312‧‧‧第三從屬器(從屬器3)1314‧‧‧第四從屬器(從屬器4)1316‧‧‧第五從屬器(從屬器5)1400‧‧‧設備1402‧‧‧處理電路1404‧‧‧處理器1406‧‧‧儲存器1408‧‧‧匯流排介面1410‧‧‧匯流排1412‧‧‧收發器1414‧‧‧運行時間影像1416‧‧‧軟體模組1418‧‧‧使用者介面1420‧‧‧時間共用程式1422‧‧‧邏輯電路1500‧‧‧流程圖1502-1520‧‧‧區塊1600‧‧‧設備1602‧‧‧處理電路1604‧‧‧從屬器/暫存器偵測模組及/或電路1606‧‧‧位元長度計算模組及/或電路1608‧‧‧位址產生/指派模組及/或電路1610‧‧‧波形/指示發送模組及/或電路1612‧‧‧線/匯流排介面電路1614‧‧‧連接件或導線1616‧‧‧處理器1618‧‧‧電腦可讀儲存媒體1620‧‧‧匯流排1700‧‧‧流程圖1702-1714‧‧‧區塊1800‧‧‧設備1802‧‧‧處理電路1804‧‧‧模式/暫存器指示模組及/或電路1806‧‧‧位址指派接收模組及/或電路1808‧‧‧模式指示接收模組及/或電路1810‧‧‧波形接收模組及/或電路1812‧‧‧線/匯流排介面電路1814‧‧‧連接件或導線1818‧‧‧電腦可讀儲存媒體1820‧‧‧匯流排
圖1說明根據複數個可用標準中之一者選擇性地操作的採用介於IC裝置之間的資料鏈路之設備。
圖2說明採用介於IC裝置之間的資料鏈路之設備的系統架構。
圖3說明採用RFFE匯流排以耦接各種射頻前端裝置之裝置。
圖4說明I2C協定之實例通電時間及I3C協定之實例通電時間。
圖5說明I3C訊框/波形之實例。
圖6說明行動裝置中之實例感測器連接圖。
圖7說明實例感測器裝置之感測器暫存器圖。
圖8說明處於正常模式中之I3C訊框、處於縮減欄位模式中之I3C訊框，及處於組合位址模式中之I3C訊框的實例。
圖9說明處於正常模式中之I3C訊框、處於縮減欄位模式中之I3C訊框，及處於組合位址模式中之I3C訊框的IO時間縮減的實例。
圖10說明識別用於縮短從屬器位址模式中之4位元從屬器位址選擇的可用位址之數目的表。
圖11說明識別用於縮短從屬器位址模式中之3位元從屬器位址選擇的可用位址之數目的表。
圖12為說明介於I3C主控器與I3C從屬器之間的IO階段處的位址映射/重映射之圖式。
圖13為說明用於主控裝置及從屬裝置的縮短位址模式暫存器之實例的圖式。
圖14為說明採用可根據本文所揭示之某些態樣調適的處理電路之設備之實例的方塊圖。
圖15為在根據本文所揭示之某些態樣調適之匯流排主控裝置處執行的資料通信方法之流程圖。
圖16為說明用於採用根據本文所揭示之某些態樣調適之處理電路的傳輸設備的硬體實施之實例的圖式。
圖17為在根據本文所揭示之某些態樣調適之從屬裝置處執行的資料通信方法之流程圖。
圖18為說明用於採用根據本文所揭示之某些態樣調適之處理電路的接收設備的硬體實施之實例的圖式。
800‧‧‧I3C訊框
802‧‧‧從屬器位址欄位
804‧‧‧暫存器位址欄位
830‧‧‧縮減欄位I3C訊框
832‧‧‧從屬器位址欄位
834‧‧‧暫存器位址欄位
860‧‧‧組合位址I3C訊框
862‧‧‧組合位址欄位

Claims (24)

  1. 一種在作為一匯流排主控器操作之一裝置處執行的方法，其包含：偵測一串列匯流排上的支援一縮短位址模式之一或多個從屬器，該縮短位址模式用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形；基於該一或多個從屬器之一數量來計算以一二進位形式定址該一或多個從屬器所需的從屬器位址位元之一數目；針對該一或多個從屬器分別產生縮短從屬器位址，其中每一縮短從屬器位址之一長度為從屬器位址位元之該數目；將一產生的縮短從屬器位址指派至該一或多個從屬器中之每一者；將一第一指示發送至一從屬器以啟動該縮短位址模式；使用一指派的縮短從屬器位址經由該串列匯流排將該波形發送至該從屬器；及將一第二指示發送至該從屬器以去啟動該縮短位址模式。
  2. 如請求項1之方法，其中從屬器位址位元之該數目小於7個位元。
  3. 如請求項1之方法，其中：若該一或多個從屬器之該數量為1個從屬器，則從屬器位址位元之該計算數目為1個位元；若該一或多個從屬器之該數量為2至4個從屬器，則從屬器位址位元之該計算數目為2個位元； 若該一或多個從屬器之該數量為5至8個從屬器，則從屬器位址位元之該計算數目為3個位元；及若該一或多個從屬器之該數量為9至16個從屬器，則從屬器位址位元之該計算數目為4個位元。
  4. 如請求項1之方法，其進一步包括：偵測該從屬器內的暫存器之一數量；基於暫存器之該數量來計算以一二進位形式定址暫存器所需的暫存器位址位元之一數目；針對該等暫存器分別產生縮短暫存器位址，其中每一縮短暫存器位址之一長度為暫存器位址位元之該數目；及將一產生的縮短暫存器位址指派至該等暫存器中之每一者，其中該波形係使用一指派的縮短暫存器位址發送至該從屬器。
  5. 如請求項4之方法，其中暫存器位址位元之該數目小於8個位元。
  6. 如請求項4之方法，其中：若暫存器之該數量為1個暫存器，則暫存器位址位元之該計算數目為1個位元；若暫存器之該數量為2至4個暫存器，則暫存器位址位元之該計算數目為2個位元；若暫存器之該數量為5至8個暫存器，則暫存器位址位元之該計算數目為3個位元； 若暫存器之該數量為9至16個暫存器，則暫存器位址位元之該計算數目為4個位元；且若暫存器之該數量為17至32個暫存器，則暫存器位址位元之該計算數目為5個位元。
  7. 如請求項4之方法，其中：該偵測包括偵測該從屬器是否支援一縮減欄位模式或一組合位址模式，若該從屬器支援該縮減欄位模式，則該指派的縮短從屬器位址及該指派的縮短暫存器位址佔據該波形中之不同欄位，且若該從屬器支援該組合位址模式，則該指派的縮短從屬器位址及該指派的縮短暫存器位址佔據該波形中之同一欄位。
  8. 一種匯流排主控器設備，其包含：一介面電路，其經組態以將該匯流排主控器設備耦接至一串列匯流排；及一處理電路，其經組態以：偵測該串列匯流排上的支援一縮短位址模式之一或多個從屬器，該縮短位址模式用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形，基於該一或多個從屬器之一數量來計算以一二進位形式定址該一或多個從屬器所需的從屬器位址位元之一數目，針對該一或多個從屬器分別產生縮短從屬器位址，其中每一縮短 從屬器位址之一長度為從屬器位址位元之該數目，將一產生的縮短從屬器位址指派至該一或多個從屬器中之每一者，將一第一指示發送至一從屬器以啟動該縮短位址模式，使用一指派的縮短從屬器位址經由該串列匯流排將該波形發送至該從屬器，及將一第二指示發送至該從屬器以去啟動該縮短位址模式。
  9. 如請求項8之匯流排主控器設備，其中從屬器位址位元之該數目為小於7個位元。
  10. 如請求項8之匯流排主控器設備，其中該處理電路經進一步組態以：偵測該從屬器內的暫存器之一數量；基於暫存器之該數量來計算以一二進位形式定址暫存器所需的暫存器位址位元之一數目；針對該等暫存器分別產生縮短暫存器位址，其中每一縮短暫存器位址之一長度為暫存器位址位元之該數目；及將一產生的縮短暫存器位址指派至該等暫存器中之每一者，其中該波形係使用一指派的縮短暫存器位址發送至該從屬器。
  11. 如請求項10之匯流排主控器設備，其中暫存器位址位元之該數目小於8個位元。
  12. 如請求項10之匯流排主控器設備，其中：該處理電路經進一步組態以偵測該從屬器是否支援一縮減欄位模式或一組合位址模式，若該從屬器支援該縮減欄位模式，則該指派的縮短從屬器位址及該指派的縮短暫存器位址佔據該波形中之不同欄位，且若該從屬器支援該組合位址模式，則該指派的縮短從屬器位址及該指派的縮短暫存器位址佔據該波形中之同一欄位。
  13. 一種在耦接至一串列匯流排之一從屬器處執行的方法，其包含：向一匯流排主控器指示該從屬器支援用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形的一縮短位址模式；自該匯流排主控器接收該縮短從屬器位址之一指派，其中該縮短從屬器位址之一長度等效於以一二進位形式定址該串列匯流排上的支援該縮短位址模式之一數量之從屬器所需的從屬器位址位元之一數目；自該匯流排主控器接收一第一指示以啟動該縮短位址模式；基於該縮短從屬器位址自該匯流排主控器接收該波形；及自該匯流排主控器接收一第二指示以去啟動該縮短位址模式。
  14. 如請求項13之方法，其中從屬器位址位元之該數目小於7個位元。
  15. 如請求項13之方法，其中：若從屬器之該數量為1個從屬器，則從屬器位址位元之該數目為1個位元； 若從屬器之該數量為2至4個從屬器，則從屬器位址位元之該數目為2個位元；若從屬器之該數量為5至8個從屬器，則從屬器位址位元之該數目為3個位元；及若從屬器之該數量為9至16個從屬器，則從屬器位址位元之該數目為4個位元。
  16. 如請求項13之方法，其進一步包括：向該匯流排主控器指示該從屬器內的暫存器之一數量；及自該匯流排主控器接收分別針對該數量之暫存器的縮短暫存器位址之一指派，其中每一縮短暫存器位址之一長度等效於以一二進位形式定址該數量之暫存器所需的暫存器位址位元之一數目，其中該波形係基於一指派的縮短暫存器位址自該匯流排主控器接收。
  17. 如請求項16之方法，其中暫存器位址位元之該數目小於8個位元。
  18. 如請求項16之方法，其中：若暫存器之該數量為1個暫存器，則暫存器位址位元之該數目為1個位元；若暫存器之該數量為2至4個暫存器，則暫存器位址位元之該數目為2個位元；若暫存器之該數量為5至8個暫存器，則暫存器位址位元之該數目為3 個位元；若暫存器之該數量為9至16個暫存器，則暫存器位址位元之該數目為4個位元；且若暫存器之該數量為17至32個暫存器，則暫存器位址位元之該數目為5個位元。
  19. 如請求項16之方法，其中：該指示包括指示該從屬器是否支援一縮減欄位模式或一組合位址模式，若該從屬器支援該縮減欄位模式，則該指派的縮短從屬器位址及該指派的縮短暫存器位址佔據該波形中之不同欄位，且若該從屬器支援該組合位址模式，則該指派的縮短從屬器位址及該指派的縮短暫存器位址佔據該波形中之同一欄位。
  20. 一種從屬裝置，其包含：一介面電路，其經組態以將該從屬裝置耦接至一串列匯流排；及一處理電路，其經組態以：向一匯流排主控器指示該從屬裝置支援用於接收具有一縮短從屬器位址或一縮短暫存器位址中之至少一者之一波形的一縮短位址模式，自該匯流排主控器接收該縮短從屬器位址之一指派，其中該縮短從屬器位址之一長度等效於以一二進位形式定址該串列匯流排上的支援該縮短位址模式之一數量之從屬器所需的從屬器位址位元之一 數目；自該匯流排主控器接收一第一指示以啟動該縮短位址模式；基於該縮短從屬器位址自該匯流排主控器接收該波形；及自該匯流排主控器接收一第二指示以去啟動該縮短位址模式。
  21. 如請求項20之從屬裝置，其中從屬器位址位元之該數目小於7個位元。
  22. 如請求項20之從屬裝置，其中該處理電路經進一步組態以：向該匯流排主控器指示該從屬裝置內的暫存器之一數量；及自該匯流排主控器接收分別針對該數量之暫存器的縮短暫存器位址之一指派，其中每一縮短暫存器位址之一長度等效於以一二進位形式定址該數量之暫存器所需的暫存器位址位元之一數目，其中該波形係基於一指派的縮短暫存器位址自該匯流排主控器接收。
  23. 如請求項22之從屬裝置，其中暫存器位址位元之該數目小於8個位元。
  24. 如請求項22之從屬裝置，其中：該處理電路經進一步組態以指示該從屬裝置是否支援一縮減欄位模式或一組合位址模式，若該從屬裝置支援該縮減欄位模式，則該指派的縮短從屬器位址及 該指派的縮短暫存器位址佔據該波形中之不同欄位，且若該從屬裝置支援該組合位址模式，則該指派的縮短從屬器位址及該指派的縮短暫存器位址佔據該波形中之同一欄位。
TW107124538A 2017-07-25 2018-07-16 用於通信波形的短位址模式 TWI685749B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/658,748 2017-07-25
US15/658,748 US10372663B2 (en) 2017-07-25 2017-07-25 Short address mode for communicating waveform

Publications (2)

Publication Number Publication Date
TW201908983A TW201908983A (zh) 2019-03-01
TWI685749B true TWI685749B (zh) 2020-02-21

Family

ID=63244960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107124538A TWI685749B (zh) 2017-07-25 2018-07-16 用於通信波形的短位址模式

Country Status (4)

Country Link
US (1) US10372663B2 (zh)
CN (1) CN110945492A (zh)
TW (1) TWI685749B (zh)
WO (1) WO2019022985A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113301181B (zh) * 2021-05-19 2023-08-22 漳州科华技术有限责任公司 并机地址识别系统及机柜

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552515B (en) * 1999-08-30 2003-09-11 Intel Corp Input/output (I/O) address translation in a bridge proximate to a local I/O bus
US20040059965A1 (en) * 2002-08-06 2004-03-25 Network Equipment Technologies, Inc. Synchronous serial data communication bus
GB2518716A (en) * 2013-07-18 2015-04-01 John Wood Serial data bus
US20150227204A1 (en) * 2014-02-13 2015-08-13 Mide Technology Corporation Bussed haptic actuator system and method
US20170192918A1 (en) * 2015-12-30 2017-07-06 Mediatek Singapore Pte. Ltd. System comprising a master device and a slave device having multiple integrated circuit die, wireless communication unit and method therefor
US20170199832A1 (en) * 2016-01-13 2017-07-13 Qualcomm Incorporated Signaling protocols for radio frequency front-end control interface (rffe) buses
TW201729080A (zh) * 2015-12-18 2017-08-16 英特爾公司 用於排列序列之指令及邏輯

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7013178B2 (en) 2002-09-25 2006-03-14 Medtronic, Inc. Implantable medical device communication system
US7908334B2 (en) 2006-07-21 2011-03-15 Cardiac Pacemakers, Inc. System and method for addressing implantable devices
CN101477505B (zh) * 2008-12-23 2012-11-21 无锡中星微电子有限公司 一种主、从设备之间通过总线传输数据的方法
DE102011006728B4 (de) * 2011-04-04 2019-11-14 Ifm Electronic Gmbh Verfahren zur Erzeugung eines Blinksignals an einem Slave in einem Master-Slave-Bussystem der Automatisierungstechnik
KR101733273B1 (ko) 2012-06-01 2017-05-24 블랙베리 리미티드 다중 포맷 오디오 시스템들에서의 확률적 로크 보장 방법에 기초한 범용 동기화 엔진
US9710423B2 (en) * 2014-04-02 2017-07-18 Qualcomm Incorporated Methods to send extra information in-band on inter-integrated circuit (I2C) bus
US9798684B2 (en) 2015-04-21 2017-10-24 Blackberry Limited Bus communications with multi-device messaging
CN106445857A (zh) * 2015-08-12 2017-02-22 西门子公司 主从式系统及其总线地址的配置方法、从站
US9990316B2 (en) * 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface
CN106547718A (zh) * 2016-12-08 2017-03-29 东莞钜威动力技术有限公司 一种总线地址的分配方法和电池管理系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552515B (en) * 1999-08-30 2003-09-11 Intel Corp Input/output (I/O) address translation in a bridge proximate to a local I/O bus
US20040059965A1 (en) * 2002-08-06 2004-03-25 Network Equipment Technologies, Inc. Synchronous serial data communication bus
GB2518716A (en) * 2013-07-18 2015-04-01 John Wood Serial data bus
US20150227204A1 (en) * 2014-02-13 2015-08-13 Mide Technology Corporation Bussed haptic actuator system and method
TW201729080A (zh) * 2015-12-18 2017-08-16 英特爾公司 用於排列序列之指令及邏輯
US20170192918A1 (en) * 2015-12-30 2017-07-06 Mediatek Singapore Pte. Ltd. System comprising a master device and a slave device having multiple integrated circuit die, wireless communication unit and method therefor
US20170199832A1 (en) * 2016-01-13 2017-07-13 Qualcomm Incorporated Signaling protocols for radio frequency front-end control interface (rffe) buses

Also Published As

Publication number Publication date
US10372663B2 (en) 2019-08-06
CN110945492A (zh) 2020-03-31
US20190034374A1 (en) 2019-01-31
TW201908983A (zh) 2019-03-01
WO2019022985A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
US20170168966A1 (en) Optimal latency packetizer finite state machine for messaging and input/output transfer interfaces
US20180329857A1 (en) Hardware event priority sensitive programmable transmit wait-window for virtual gpio finite state machine
TW201923606A (zh) 針對多執行環境之i3c頻帶內中斷
US10642778B2 (en) Slave master-write/read datagram payload extension
US10445270B2 (en) Configuring optimal bus turnaround cycles for master-driven serial buses
TWI822849B (zh) 混合模式射頻前端介面
US20180357199A1 (en) Slave-to-slave communication in i3c bus topology
TW201923603A (zh) 異質虛擬通用輸入/輸出
US20180329837A1 (en) Input/output direction decoding in mixed vgpio state exchange
TW201923605A (zh) 多分支匯流排中之裝置，事件及訊息參數相關性
US10496562B1 (en) Low latency virtual general purpose input/output over I3C
US10140243B2 (en) Enhanced serial peripheral interface with hardware flow-control
US10733121B2 (en) Latency optimized I3C virtual GPIO with configurable operating mode and device skip
TW201904255A (zh) 在虛擬通用目的輸入/輸出及訊息介面中建立操作組態之方法
TWI685749B (zh) 用於通信波形的短位址模式
TW201937902A (zh) 用於低延遲事件訊息之多點虛擬通用輸入/輸出
TW202112117A (zh) 用於射頻設備的模組內串列通訊介面
EP3475836A1 (en) Accelerated i3c master stop
KR20230019830A (ko) 시스템 전력 관리 인터페이스에 대한 확인응답들의 제공
US20200042248A1 (en) Technique of register space expansion with branched paging
TW202412471A (zh) 使用埠聚集提高射頻前端（ｒｆｆｅ）輸送量

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees