TW201937902A - 用於低延遲事件訊息之多點虛擬通用輸入/輸出 - Google Patents

用於低延遲事件訊息之多點虛擬通用輸入/輸出 Download PDF

Info

Publication number
TW201937902A
TW201937902A TW107136825A TW107136825A TW201937902A TW 201937902 A TW201937902 A TW 201937902A TW 107136825 A TW107136825 A TW 107136825A TW 107136825 A TW107136825 A TW 107136825A TW 201937902 A TW201937902 A TW 201937902A
Authority
TW
Taiwan
Prior art keywords
vgi
message
code field
command code
datagram
Prior art date
Application number
TW107136825A
Other languages
English (en)
Inventor
拉藍 傑 米序拉
理查 多明尼克 韋特費爾德
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201937902A publication Critical patent/TW201937902A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45579—I/O management, e.g. providing access to device drivers or storage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明描述經調適以經由一多點串行匯流排傳輸共存管理介面(CxMi)訊息之系統、方法及設備。一種在耦接至一多點串行匯流排之一裝置處執行的方法包括：編碼CxMi狀態作為一或多個虛擬通用輸入/輸出(VGI)訊息，及在一資料報之一命令碼欄位中經由該多點串行匯流排傳輸該等VGI訊息，該資料報定址至耦接至該多點串行匯流排之一或多個裝置。該串行匯流排可根據一RFFE協定、SPMI協定來操作。

Description

用於低延遲事件訊息之多點虛擬通用輸入/輸出
本發明大體上係關於經由一共用串行匯流排進行的串行通信，且更明確而言係關於使與該共用串行匯流排相關聯的延遲最佳化。
行動通信裝置可包括多種組件，該等組件包括電路板、積體電路(IC)裝置及/或系統單晶片(SoC)裝置。該等組件可包括處理裝置、使用者介面組件、儲存器及經由共用資料通信匯流排通信的其他周邊組件，該等匯流排係諸如多點串行匯流排或並行匯流排。通用串行介面為業界所知，包括積體電路間(I2C或I²C)串行匯流排以及其衍生物及替代物。某些串行介面標準及協定由行動業界處理器介面(MIPI)聯盟定義，包括I3C、系統功率管理介面(SPMI)以及射頻前端(RFFE)介面標準及協定。
RFFE介面界定用於控制各種射頻(RF)前端裝置的通信介面，前端裝置包括功率放大器(PA)、低雜訊放大器(LNA)、天線調諧器、濾波器、感測器、功率管理裝置、交換器等。此等裝置可同置於單一IC裝置中或經提供於多個IC裝置中。在行動通信裝置中，多個天線及無線電收發器可支援多個並行RF鏈路。SPMI標準及協定提供可實施於基頻或應用程式處理器與周邊組件之間的硬體介面。在一些實施中，SPMI經部署以支援裝置內的功率管理操作。
在許多情況下，多點串行介面可經提供以支援應用程式處理器與某些周邊裝置之間的高優先權、低延遲通信，及其他較低優先權通信。當耦接至串行匯流排之多個裝置係同時在作用中時，延遲可不利地受到影響。降級之延遲可導致串行匯流排上丟棄之封包、會話逾時及再傳輸的增大。延遲可防止將串行匯流排用於諸如即時發信及控制的某些低延遲應用程式，且額外通信鏈路可用以以增大之實體輸入/輸出接腳、連接器及導線的成本處置即時通信。由於行動通信裝置繼續提供較大層級功能性，因此需要改良之串行通信技術來改良以減小數目個實體連接耦接周邊裝置及應用程式處理器的串行匯流排上之優先權訊務的延遲及/或處置。
本發明之某些態樣係關於經由多點串行匯流排傳達共存管理介面(CxMi)訊息作為多點通用輸入/輸出(MP-VGI)訊息的系統、設備、方法及技術。
在本發明之各種態樣中，一種在耦接至一多點串行匯流排之一裝置處執行的方法包括在一虛擬通用輸入/輸出(VGI)訊息中編碼CxMi狀態資訊，及在一資料報之一命令碼欄位中經由該多點串行匯流排傳輸該VGI訊息，該資料報定址至耦接至該多點串行匯流排之一或多個裝置。
在一個態樣中，該多點串行匯流排根據一RFFE協定或一SPMI協定操作。在一個態樣中，該一或多個裝置維持至少一個暫存器，該至少一個暫存器經組態以使得該一或多個裝置之一匯流排介面識別出，該命令碼欄位攜載該VGI訊息。該方法可包括組態該命令碼欄位中之一第一位元以具有指示該命令碼欄位攜載一暫存器0寫入命令的一值。
在一些態樣中，該方法可包括增大該命令碼欄位之大小，其中添加至該命令碼欄位之一或多個額外位元用以攜載該VGI訊息的一部分。至少一個裝置可維持一組態暫存器，該組態暫存器識別該命令碼欄位之該大小且使得一對應裝置能夠或不能夠將該命令碼欄位處理為一VGI訊息。
在某些態樣中，該方法包括將一資料報定址至一魔術位址，該魔術位址經組態以識別出該資料報攜載一VGI訊息。該一或多個裝置中之每一者可維持一組態暫存器，該組態暫存器識別該魔術位址且使得一對應裝置能夠或不能夠將該命令碼欄位處理為一VGI訊息。該魔術位址可根據一SPMI或RFFE協定在該資料報之一從屬位址欄位中傳輸。
在一個態樣中，該一或多個裝置藉由捕捉贏得一仲裁之一從屬裝置的一發送從屬位址而識別出該發送從屬位址。在一個態樣中，該方法包括格式化該CxMi狀態資訊為該VGI訊息中的一WCI-2訊息。
在本發明之各種態樣中，一種資料通信設備具有一處理器及經組態以將該設備耦接至一多點串行匯流排的一匯流排介面。該處理器可經組態以：將CxMi狀態資訊編碼於一VGI訊息中；提供該VGI訊息於一資料報之一命令碼欄位中，該資料報定址至耦接至該多點串行匯流排之一或多個裝置；及使得該匯流排介面經由該多點串行匯流排傳輸該資料報。
在本發明之各種態樣中，一種暫時性或非暫時性處理器可讀儲存媒體可具有一或多個指令，該一或多個指令在藉由一處理器電路之至少一個處理器或狀態機執行時使得該處理電路：將CxMi狀態資訊編碼於一VGI訊息中，及在一資料報之一命令碼欄位中經由該多點串行匯流排傳輸該VGI訊息，該資料報定址至耦接至該多點串行匯流排之一或多個裝置。
在本發明之各種態樣中，一種可操作以經由一多點串行匯流排傳達CxMi資訊的設備包括用於在一VGI訊息中編碼CxMi狀態資訊之構件，及用於在一資料報之一命令碼欄位中經由該多點串行匯流排傳輸該VGI訊息的構件，該資料報定址至耦接至該多點串行匯流排之一或多個裝置。
對相關申請案之交叉參考
本申請案主張2018年10月17日於美國專利及商標局申請的非臨時專利申請案第16/162,508及2017年12月5日於美國專利及商標局申請之臨時專利申請案第62/594,967號的優先級及權益。
下文結合附圖闡述之詳細描述意欲作為對各種組態之描述，且並不意欲表示可實踐本文中所描述之概念的僅有組態。出於提供對各種概念之透徹理解之目的，實施方式包括具體細節。然而，對於熟習此項技術者而言，以下情形將為顯而易見的：可在無此等具體細節之情況下實踐此等概念。在一些情況下，熟知結構及組件係以方塊圖形式展示，以便避免混淆此類概念。
現將參考各種設備及方法來呈現本發明之若干態樣。將由各種區塊、模組、組件、電路、步驟、程序、演算法等(統稱為「元件」)在以下詳細描述中描述且在附圖中說明此等裝置及方法。此等元素可使用電子硬體、電腦軟體或其任何組合來予以實施。將此等元素實施為硬體抑或軟體取決於特定應用及強加於整個系統上之設計約束。
概述
包括蜂巢式電話之行動通信裝置可裝備有多個無線電，該等無線電使得裝置能夠同時維持多個網路連接。一個無線電之操作可經由如下各者與另一無線電之操作干擾：電磁、導電及/或電容干擾，諸如處理器、電力、天線及或無線電收發器資源之系統資源上的衝突需求。行動通信裝置可包括共存管理功能及/或電路以減輕共存問題。
圖1說明經調適以支援共存管理功能之系統100的某些態樣。系統可包括應用程式處理器102，其經由串行匯流排120耦接至一或多個周邊裝置104、106、108、110。應用程式處理器102之介面電路128可作為匯流排主控器操控，從而控制經由串行匯流排120的通信。應用程式處理器102可管理或控制多個無線電104、108、110，該等無線電中之每一者可包括一或多個數據機、收發器、天線等。在一些情況下，多個無線電104、108、110可共用某些電路、天線及其他資源。系統100可包括共存管理器106，其可為獨立裝置及/或可使用設置於一或多個裝置102、104、106、108、110中的共存管理功能及電路112、114、116a、116b、118a、118b。在一個實例中，共存管理器106可分別經由點對點CxMi鏈路122、124與無線電104、108通信。在另一實例中，兩個無線電108、110中之共存管理功能可經由點對點CxMi鏈路126互動。設置於無線電104、108、110及/或共存管理器106中之CxMi實體介面電路可係基於UART。每一CxMi鏈路122、124、126消耗每一裝置上之至少兩個接腳用於全雙工操作。
實例行動裝置可包括各種無線電以為使用者提供多種功能。出於此實例之目的，蜂巢式電話可包括用於語音及資料之第三代(3G)、第四代(4G)及/或第五代(5G)無線電，IEEE 802.11(WiFi)無線電，全球定位系統(GPS)無線電，及/或藍芽無線電，其中兩個或多於兩個無線電可同時操作。
共存管理器106及/或共存功能及電路112、114、116a、116b、118a、118b可經組態以管理各別無線電104、108、110之操作以便避免與各別無線電104、108、110之間的衝突相關聯之干擾及/或其他效能降級。共存管理功能通常需要命令、組態及其他資訊之確定性通信。基於點對點UART之鏈路可提供足夠低之延遲以支援共存管理功能。習知共用通信鏈路及通信協定可能未能滿足支援共存管理功能需要的延遲要求。
本文中所揭示之某些態樣提供系統、設備及技術，CxMi通信鏈路藉由該等系統、設備及技術可經虛擬化，使得CxMi資訊可經由串行匯流排經及時地輸送作為虛擬通用輸入/輸出(VGPIO或VGI)，該串行匯流排經組態作為多點VGI(MP-VGI)匯流排操作。
採用串行資料鏈路的設備之實例
根據某些態樣，串行資料鏈路可用於互連電子裝置，該等電子裝置係設備之子組件，該設備係諸如：蜂巢式電話、智慧型手機、會話起始協定(SIP)電話、膝上型電腦、筆記型電腦、迷你筆記型電腦、智慧筆記型電腦、個人數位助理(PDA)、衛星無線電、全球定位系統(GPS)裝置、智慧型家庭裝置、智能型照明裝置、多媒體裝置、視訊裝置、數位音訊播放器(例如，MP3播放器)、攝影機、遊戲控制台、娛樂裝置、載具組件、可穿戴式計算裝置(例如，智慧型手錶、健康或健身跟蹤器、護目鏡等)、電器、感測器、安全性裝置、自動販賣機、智慧型儀錶、無人駕駛飛機、多旋翼飛行器或任何其他類似功能裝置。
圖2說明設備200之某些態樣，該設備包括耦接至串行匯流排220之多個裝置202及2220 至222N 。裝置202及2220 至222N 可實施於諸如應用程式處理器、SoC或ASIC之一或多個半導體IC裝置中。在各種實施中，裝置202及2220 至222N 可包括、支援以下各者或作為以下各者操作：數據機、信號處理裝置、顯示驅動器、攝影機、使用者介面、感測器、感測器控制器、媒體播放器、收發器及/或其他此類組件或裝置。在一些實例中，從屬裝置2220 至222N 中之一或多者可用以控制、管理或監視感測器裝置。裝置202與2220 至222N 之間經由串行匯流排220的通信係由匯流排主控器202控制。某些類型之匯流排可支援多個匯流排主控器202。
在一個實例中，主控裝置202可包括介面控制器204，該介面控制器可管理對串行匯流排之存取、組態從屬裝置2220 至222N 之動態位址及/或產生待在串行匯流排220之時脈線218上傳輸的時脈信號228。主控裝置202可包括組態暫存器206或其他儲存器224，及經組態以處置協定及/或較高層級功能之其他控制邏輯212。控制邏輯212可包括一諸如狀態機、定序器、信號處理器或通用處理器之處理電路。主控裝置202包括收發器210及線驅動器/接收器214a及214b。收發器210可包括接收器、傳輸器及共同電路，其中共同電路可包括時序、邏輯及儲存電路及/或裝置。在一個實例中，傳輸器基於由時脈產生電路208提供之時脈信號228中之時序來編碼及傳輸資料。其他時序時脈226可由控制邏輯212及其他功能、電路或模組使用。
至少一個裝置2220 至222N 可經組態以在串行匯流排220上作為從屬裝置操作，且可包括支援顯示器、影像感測器之電路及模組，及/或控制及與量測環境條件之一或多個感測器通信的電路及模組。在一個實例中，經組態以作為從屬裝置操作之從屬裝置2220 可提供控制功能、模組或電路232，其包括支援顯示器、影像感測器之電路及模組，及/或控制及與量測環境條件之一或多個感測器通信的電路及模組。從屬裝置2220 可包括組態暫存器234或其他儲存器236、控制邏輯242、收發器240及線驅動器/接收器244a及244b。控制邏輯242可包括諸如狀態機、定序器、信號處理器或通用處理器之處理電路。收發器210可包括接收器、傳輸器及共同電路，其中共同電路可包括時序、邏輯及儲存電路及/或裝置。在一個實例中，傳輸器基於由時脈產生及/或恢復電路246提供之時脈信號248中之時序來編碼及傳輸資料。時脈信號248可自接收自時脈線218之信號導出。其他時序時脈238可由控制邏輯242及其他功能、電路或模組使用。
串行匯流排220可根據RFFE、I2C、I3C、SPMI或其他協定操作。至少一個裝置202、2220 至222N 可經組態以在串行匯流排220上作為主控裝置及從屬裝置操作。兩個或兩個以上裝置202、2220 至222N 可經組態以在串行匯流排220上作為主控裝置操作。
在一些實施中，可根據I3C協定來操作串行匯流排220。使用I3C協定通信的裝置可與使用I2C協定通信之裝置共存於同一串行匯流排220上。I3C協定可支援不同通信模式，包括與I2C協定相容之單資料速率(SDR)模式。高資料速率(HDR)模式可提供在6百萬位元每秒(Mbps)與16 Mbps之間的資料傳送速率，且一些HDR模式可提供更高資料傳送速率。I2C協定可符合提供資料速率之I2C標準，該等資料速率可在100千位元每秒(kbps)與3.2 Mbps之間變動。除匯流排控制件之資料格式及態樣外，I2C及I3C協定亦可定義在2線串行匯流排220上傳輸之信號的電及時序態樣。在一些態樣中，I2C及I3C協定可定義影響與串行匯流排220相關聯之某些信號位準的直流電(DC)特性，及/或影響在串行匯流排220上傳輸之信號之某些時序態樣的交流電(AC)特性。在一些實例中，2線串行匯流排220在資料線216上傳輸資料且在時脈線218上傳輸時脈信號。在一些情況下，可在發信狀態中編碼資料，或在資料線216及時脈線218之發信狀態中轉變資料。
圖3係說明晶片組或裝置302中之通信鏈路的組態之第二實例的方塊圖300，該晶片組或裝置採用多個RFFE匯流排330、332、334以耦接各種RF前端裝置318、320、322、324、326、328。在此實例中，數據機304包括將數據機304耦接至第一RFFE匯流排330之RFFE介面308。數據機304可經由一或多個通信鏈路310、336與基頻處理器306及射頻IC (RFIC 312)通信。所說明裝置302可體現於以下各者中的一或多者中：行動通信裝置、行動電話、行動計算系統、行動電話、筆記本電腦、平板計算裝置、媒體播放器、遊戲裝置、可穿戴計算及/或通信裝置、電器或其類似者中。
在各種實例中，裝置302可藉由一或多個基頻處理器306、數據機304、RFIC 312、多個通信鏈路310、336、多個RFFE匯流排330、332、334及/或其他類型匯流排實施。裝置302可包括其他處理器、電路、模組且可經組態用於各種操作及/或不同功能性。在圖3中所說明之實例中，數據機經由其RFFE介面308及第一RFFE匯流排330耦接至RF調諧器318。RFIC 312可包括一或多個RFFE介面314、316、控制器、狀態機及/或處理器，其組態及控制RF前端之某些態樣。RFIC 312可經由其RFFE介面314中之第一者及第二RFFE匯流排332與PA 320及功率追蹤模組322通信。RFIC 312可與交換器324及一或多個LNA 326、328通信。
MIPI聯盟SPMI標準及協定指定硬體介面，該硬體介面可實施於基頻或應用程式處理器與周邊組件之間以支援包括與功率管理操作相關之資料通信的多種資料通信功能。圖4說明包括資料通信鏈路410、412的系統400之實例，其中資料通信鏈路410、412中之每一者經組態為根據SPMI協定操作的兩線串行匯流排。在一個實例中，第一資料通信鏈路410可用於連接應用程式處理器402之整合電力控制器與第一功率管理積體電路(PMIC 406)中之電壓調節系統，且第二資料通信鏈路412可用於連接數據機4041 之整合電力控制器與第二PMIC 408中的電壓調節系統。資料通信鏈路410、412可用以準確監視並控制給定工作負荷或應用所要求的處理器效能位準，並基於效能位準即時動態控制各種供應電壓。資料通信鏈路410、412可用以攜載應用程式處理器402與第一PMIC 406之間及/或數據機4041 與第二PMIC 408之間的其他類型之資料。SPMI資料通信鏈路可經實施為用以連接多種不同裝置及攜載其他類型之資料的多點串行鏈路。一些SPMI資料通信鏈路可經最佳化用於即時功率管理功能。一些SPMI資料通信鏈路可用作為裝置提供高速度低延遲連接的共用匯流排，其中資料傳輸可根據經指派給不同訊務類別之優先權來管理。
說明於圖4中之系統400包括應用程式處理器402，其可充當各種資料通信鏈路422、424、多個周邊裝置4041 至404N 及一或多個PMIC 406上的主機裝置。應用程式處理器402及數據機4041 可使用功率管理介面耦接至各別PMIC 406、408，該功率管理介面使用SPMI主控器414、418實施。SPMI主控器414、418與在PMIC 406、408中提供的對應SPMI從屬器416、420通信以促進對PMIC 406、408之即時控制。應用程式處理器402可使用不同類型資料通信鏈路410、412耦接至周邊裝置4041 至404N 中之每一者。舉例而言，資料通信鏈路410、412可根據諸如RFFE、SPMI、I3C協定之一或多個協定操作。
匯流排延遲可影響串行匯流排處置高優先權、即時及/或其他時間約束訊息的能力。低延遲訊息或需要低匯流排延遲之訊息可係關於感測器狀態、裝置產生之即時事件及虛擬化通用輸入/輸出(GPIO)。在一個實例中，匯流排延遲可經量測為訊息變得可用於傳輸與訊息之遞送之間經過的時間。在另一實例中，匯流排延遲可經量測為訊息變得可用於傳輸與訊息之傳輸的開始之間經過的時間。可使用對匯流排延遲之其他量測。匯流排延遲通常包括當傳輸較高優先級訊息時引發的延遲，中斷處理，終止串行匯流排上之程序中之異動所需要的時間，傳輸引起在傳輸模式與接收模式之間的匯流排回轉、匯流排仲裁及/或藉由協定指定的命令傳輸之命令的時間。
虛擬GPIO訊息為低延遲訊息的一個實例。其他低延遲訊息包括諸如類型0及類型2之WCI-2訊息類型(參見圖7中之訊息類型指示符0x00、0x02)及攜載常規或非事件訊息的訊息。行動通信裝置及與行動通信裝置相關或連接至行動通信裝置之其他裝置愈來愈提供較大能力、效能及功能性。在許多情況下，行動通信裝置併有使用多種通信鏈路連接的多個IC裝置。舉例而言，圖5說明包括應用程式處理器502及多個周邊裝置504、506、508之設備500。在實例中，每一周邊裝置504、506、508經由可根據相互不同的協定操作之各別通信鏈路510、512、514與應用程式處理器502通信。應用程式處理器502與每一周邊裝置504、506、508之間的通信可涉及在應用程式處理器502與周邊裝置504、506、508之間攜載控制或命令信號的額外線。此等額外線可被稱為旁頻帶GPIO 520、522、524，且在一些情況下，旁頻帶GPIO 520、522、524所必需的連接之數目可超出通信鏈路510、512、514所用的連接之數目。
GPIO提供可經定製用於特定應用之通用接腳/連接點。舉例而言，GPIO接腳可程式化以根據應用需要充當輸出接腳、輸入接腳或雙向接腳。在一個實例中，應用程式處理器502可指派及/或組態數個GPIO接腳以與諸如數據機之周邊裝置504、506、508進行交握發信或處理器間通信(IPC)。當使用交握發信時，旁頻帶發信可係對稱的，其中發信係藉由應用程式處理器502及周邊裝置504、506、508傳輸及接收。在增加裝置複雜度情況下，用於IPC通信之GPIO接腳的增加之數目可顯著增加製造成本並限制用於其他系統層級周邊介面之GPIO可用性。在一些裝置中，可經由資料通信鏈路俘獲、串行化及傳輸與通信鏈路相關聯的GPIO之狀態。在一個實例中，所俘獲的GPIO狀態可經由根據RFFE、I2C、I3C、SPMI或其他協定操作之多點串行匯流排在封包中之虛擬GPIO (VGI)訊息中予以傳輸。
圖6說明使用多點串行匯流排610以耦接包括主機SoC 602及數個周邊裝置612之各種裝置的設備600之實例。主機SoC 602可包括虛擬GPIO有限狀態機(VGI FSM 606)及匯流排介面604，其中匯流排介面604與一或多個周邊裝置612中之對應I3C匯流排介面614合作，以在主機SoC 602與周邊裝置612之間提供通信鏈路。每一周邊裝置612包括VGI FSM 616。在所說明之實例中，在SoC 602與周邊裝置612之間進行交換的訊息可經由根據RFFE、I2C、I3C、SPMI或其他協定之多點串行匯流排610串行化及傳輸。在一些實例中，主機SoC 602可包括或支援多種類型之介面，包括I2C介面及/或RFFE介面。在其他實例中，主機SoC 602可包括可用以使用I2C、I3C、RFFE及/或另一合適之協定通信的可組態介面。在各種實例中，多點串行匯流排610可經由資料線618傳輸資料信號，且經由時脈線620傳輸時脈信號。
CxMi 通信之實例
圖7說明習知CxMi實施700之實例，該習知CxMi實施可包括可以4 Mbp操作的點對點、基於UART之鏈路。在實例中，第一數據機702經組態以使用行動無線服務(MWS)無線電存取技術操作，且第二數據機706經組態用於藍芽(BT)通信。數據機702、706經由二線基於UART之點對點CxMi鏈路704交換CxMi訊息、命令及/或控制資訊。在一個實例中，資料以4百萬位元/秒(Mbp)在CxMi鏈路704上計時。經由CxMi鏈路704傳送之每一8位元位元組的資料前面為起始位元且繼之以停止位元，且傳輸在10個時脈循環中或在2.5 µs內實現。
圖7包括用於無線共存介面(WCI)之資料報720的實例。在一些實施中，資料報720可符合WCI-2資料報或與該WCI-2資料報相容，該WCI-2資料報經界定以使用基於UART之介面通信。資料報包括類型指示符欄位722及訊息欄位724。類型指示符欄位722具有識別訊息欄位724之內容的3位元之長度。8個訊息類型界定於圖7中之表740中。類型-0訊息742具有值0x00，且可用嚴格延遲目標攜載類VGI事件訊息。當CxMi鏈路704以4 Mbp操作時，對於總計10個位元，包括類型-0訊息742之傳輸包括1個起始位元、8個資料位元及一個停止位元。舉例而言，傳輸時間為2.5 µs，且類型0訊息742經受硬式即時確定性約束，其中傳輸預期為在小於3 µs之時間內完成。
本文中所揭示之某些態樣使得CxMi訊息能夠經由MP-VGI匯流排作為VGI予以傳輸。圖8說明系統800之實例，該系統經調適以在指定及/或應用程式界定之時間約束內輸送CxMi訊息。訊息可包括一或多個類型-0訊息742。多點串行匯流排812將應用程式處理器802耦接至一或多個數據機814、816、818。應用程式處理器802可包括虛擬GPIO有限狀態機(VGI FSM 804)及實體匯流排介面(PHY 806)，其中PHY 806在數據機814、816、818中與對應PHY 820、822、824合作以提供應用程式處理器802與數據機814、816、818之間的通信鏈路。每一數據機814、816、818包括VGI FSM 828、830、832。在所說明之實例中，應用程式處理器802與數據機814、816、818之間的通信可根據RFFE、SPMI或其他協定經由多點串行匯流排812串行化及傳輸。
VGI FSM 804、828、830、832可經組態以辨識攜載CxMi訊息之資料報，且此等訊息可係針對將實體CxMi GPIO接腳之狀態轉換為VGI以供傳輸且將所接收VGI轉換為實體CxMi GPIO接腳之狀態的對應CxMi編碼器/解碼器808、834、836、838。每一CxMi編碼器/解碼器808、834、836、838可包括判定CxMi至VGI轉換之模式的組態暫存器。在一些實施中，CxMi至VGI轉換包括將非類型-0訊息饋入至接收控制CPU中之適當訊息儲集器。
針對CxMi VGI之SPMI/RFFE資料報
圖9說明分別根據SPMI協定及RFFE協定之暫存器-0寫入命令的資料報結構900、920。暫存器-0寫入命令在藉由SPMI協定及RFFE協定兩者界定之最短資料報中傳輸。在兩個協定中，資料報結構900、920以兩位元序列開始狀況(SSC 902、922)繼之以四位元從屬位址904、924或其他裝置識別符之傳輸開始。接著傳輸8位元命令碼906、926。8位元命令碼906、926為僅當前界定之命令碼，其具有設定為1之最高有效位元(MSB 912、932)。命令碼906、926繼之以同位位元908、928及匯流排駐留發信910、930。在SPMI協定中，確認/非確認位元914在第二匯流排駐留發信916之前傳輸。其他SPMI及RFFE包括額外欄位，該等額外欄位包括例如暫存器位址欄位及一或多個資料位元組。
根據本文中所揭示之某些態樣，SPMI及RFFE協定中之暫存器-0寫入命令可經調適以在藉由CxMi協定界定之時序約束內攜載CxMi資訊。暫存器-0寫入命令可根據兩種模式中之一者組態。主控裝置及從屬裝置兩者中之組態暫存器810可用以在兩個模式之間進行選擇。第一模式(MP-VGI模式A)資料報及第二模式(MP-VGI模式B)資料報可替代習知暫存器-0寫入命令在串行匯流排上予以傳輸。
圖10說明針對基於SPMI之MP-VGI之模式A資料報1000的實例。在模式A中，先前固定8位元長度之寫入暫存器-0資料報可重新界定為可變長度欄位。在一個實例中，擴展有效負載可適應介於7位元與15位元之間的資料報大小。在另一實例中，有效負載包括高達兩個位元組，該兩個位元組可提供傳輸裝置位址及/或VGI低延遲參數資料。
在圖10中，第一最小長度資料報1002可藉由含有7個可用資訊位元之一位元組有效負載來傳輸。第二可變長度資料報1004可藉由額外1至8位元之有效負載來傳輸以在8位元與15位元之有效負載資料之間達成，而第三最大長度資料報1006可藉由15位元之有效負載資料來傳輸。當根據SPMI協定傳輸時，18個匯流排時脈循環用以傳輸最小長度資料報1002，且27個匯流排時脈循環用以傳輸最大長度資料報1006。
圖11說明針對基於RFFE之MP-VGI之模式A資料報1100的實例。在模式A中，先前固定8位元長度之寫入暫存器-0資料報可重新界定為可變長度欄位。在一個實例中，擴展有效負載可適應介於7位元與15位元之間的資料報大小。在另一實例中，有效負載包括高達兩個位元組，該兩個位元組可提供傳輸裝置位址及/或VGI低延遲參數資料。
第一最小長度資料報1102可藉由含有7個可用資訊位元之一位元組有效負載來傳輸。第二可變長度資料報1104可藉由額外1至8位元之有效負載來傳輸以在8位元與15位元之有效負載資料之間達成，而第三最大長度資料報1106可藉由15位元之有效負載資料來傳輸。當根據RFFE協定傳輸時，16個匯流排時脈循環用以傳輸最小長度資料報1102，且25個匯流排時脈循環用以傳輸最大長度資料報1106。
圖12說明分別針對基於SPMI之MP-VGI及基於RFFE之MP-VGI的模式B寫入暫存器-0資料報1200的實例。模式B寫入暫存器-0資料報1202、1208藉由魔術位址1204、1210識別，該魔術位址替換習知SPMI或RFFE資料報中的從屬位址欄位。魔術位址1204、1210選擇一或多個裝置來接收模式B資料報1202、1208，且明確地識別模式B寫入暫存器-0資料報1202、1208之命令碼欄位1206、1212的內容為包括CxMi VGI。舉例而言，經由習知UART介面傳輸之資料報720(參見圖7)中的8位元位元組可攜載於模式B資料報1202、1208之命令碼欄位1206、1212中。18個匯流排時脈循環用以根據SPMI協定傳輸模式B寫入暫存器-0資料報1002，且16個匯流排時脈循環用以根據RFFE協定傳輸模式B寫入暫存器-0資料報1208。魔術位址1204、1210可識別接收端裝置及/或目的地位址。在一些實施中，接收端裝置可藉由捕捉贏得仲裁之從屬位址來識別發送裝置之獨特位址(例如，從屬位址)。
亦參考係關於使得7位元與15位元之間的資料報有效負載能夠在經修改命令訊框中傳輸之模式A(附加位元組)操作的圖10及圖11，圖13及圖14說明可設置於涉及多重無線電共存管理之實施中的資料報1300、1400。資料報1300、1400可攜載有效負載，該等有效負載包括係關於存在於傳輸裝置中之當前或即將來臨之無線電狀態的識別及/或參數，從而使得具有嵌入式無線電之接收裝置對此等參數採取動作以減輕干擾。在一些實例中，參數可包括無線電識別符或無線電ID，且可提供以下資訊：
• 無線電類型例如傳輸無線電載波為以下各者中之一或多者：蜂巢式(3G/LTE/5G)、WiFi、藍芽等，藉此載波意謂射頻頻譜之離散區段。
• 載波之數目：離散作用中傳輸載波之數目。
• 無線電頻帶(頻率)、無線電載波之頻率，例如，800 MHz、900 MHz、1800 MHz、1900 MHz、2400 MHz、5800 MHz、28000 MHz、38000 MHz
• 無線電操作模式，例如，FDD(分頻雙工)或TDD(分時雙工)，從而指出一組作用中載波內之每一載波可以不同模式操作。
• 無線電並行性，例如，傳輸無線電由其獨立頻率上之兩個獨立電話/傳輸器組成。在蜂巢式LTE中通常被稱作DSDA(雙待、雙重存取)，且在WLAN中常常被稱作DBS(同步雙頻帶)。在蜂巢式LTE中，無線電並行性之形式為LTE載波聚合(CA)，包括頻帶內CA(例如，同一頻帶中之兩個載波，例如針對頻帶40之頻帶內CA)及頻帶間CA(例如，B7+B3)，且其中每一載波可個別/聯合地具有與其他無線電之共存問題。
• 無線電TX功率，指定每一作用中傳輸載波的功率位準。其亦可包括用於限制接收器之無線電在即將來臨傳輸中的功率之指令。
• 無線電時序，指定作用中TDD載波之時序或時序偏移。
• 無線電子訊框，指定作用中FDD載波之作用中子訊框標記。
無線電ID參數集可經編碼於「碼空間」內之「碼」中諸如以供包括於MP-VGI模式A中。舉例而言，在一個實施中，當15個位元識別出以供在MP-VGI模式A中傳輸時，215 或32,768個可能碼可用。在另一實施中，15個位元之某部分可用以識別廣播訊息經發送至之目的地無線電或用於某其他功能，從而減小可用碼之數目。舉例而言，當15個位元中之3個位元用以識別目的地無線電時，15個位元中之12個位元提供212 或4096個可能碼。
在一些實施中，無線電ID填充函數用以或經組態以將無線電ID資訊封裝或編碼於15位元碼中。作為一實例，無線電類型可識別諸如3G、4G LTE及/或5G之無線電存取技術(RAT)，或諸如Wi-Fi、藍芽(BT)之RAT。載波之數目可經界定，其中載波包括射頻頻譜之離散片段。
在一個實例中，以下參數分別應用至三個所界定之載波：
· 無線電頻帶可為：800 MHz、900 MHz、2400 MHz。
· 無線電操作模式(TDD或FDD)可為：FDD、FDD、TDD，其中TDD指分時雙工模式，且FDD指分頻雙工模式。
· 無線電並行性可為：WWAN、WWAN、WLAN。
· 無線電TX功率可為：30 dBm、20 dBm、13 dBm。
· 無線電時序可為：0 ms、0 ms、10 ms。
· 無線電子訊框可為：10、0、0。
在此實例中，識別出之參數可經分組，此係由於「(3, 800, 900, 2400, FDD, FDD, TDD, WWAN, WWAN, WLAN, 30, 20, 13, 0, 0, 10, 10, 0, 0)」可編碼至可用之32,768碼空間內的一個15位元碼中。舉例而言，識別出之參數可識別為來自可用32,768碼之碼「32000」，且所有接收裝置將對碼「32000」進行解碼以識別無線電參數。雖然此表示一個寫碼及解碼方案，但任何其他方案適用於在7-15位元有效負載中表示無線電參數。
圖15說明MP-VGI模式B在系統1500中以支援無線電ID參數之輸送的使用，該等無線電ID參數可習知地經由WCI-2 UART鏈路輸送。主控裝置1516及從屬裝置1502可經組態以經由MP-VGI鏈路1512來交換無線電ID參數1520。MP-VGI鏈路1512可使用根據本文中所揭示之SPMI模式A協定中的某些操作之串行匯流排來實施。在從屬裝置1502處接收到之資料報1104可提供至自資料報1104之有效負載中擷取資訊位元1518的協定處理常式1504。資訊位元1518可經轉遞至模組或電路1506，該模組或電路經組態以自有效負載擷取無線電ID參數1520。無線電ID參數1520可經提供至無線電ID解碼器1508。
圖16說明可根據本文中所揭示之某些態樣調適的包括一或多個裝置1602、1626a至1626n的系統1600。一個裝置1602包括經由實體層電路1608耦接至多線串行匯流排1620的SPMI及/或RFFE協定處理常式1606，該多線串行匯流排1620具有時脈線1622及資料線1624。SPMI及/或RFFE協定處理常式1606可包括或耦接至處置CxMi VGI訊務之CxMi邏輯。一或多個CxMi功能可藉由控制暫存器1604組態，該等控制暫存器包括模式A組態暫存器1610及模式B組態暫存器1612。
在一個實例中，模式A組態暫存器1610包括判定模式A是否經啟用之第一位元(位元7)、判定是否啟用同位檢查之第二位元(位元3)，及指示多少個擴展位元包括於寫入暫存器-0資料報中從而指示1至8個擴展位元的位元群組(位元[2:0])。其他位元可經預留用於其他用途。
在另一實例中，模式B組態暫存器1612包括判定模式B是否經啟用之第一位元(位元7)及界定魔術位址1204、1210之位元群組(位元[3:0])。其他位元可用於或經預留用於其他用途。可提供多個模式B組態暫存器1612，其中每一模式B組態暫存器1612提供針對魔術位址1204、1210之值。
圖17說明根據本文中揭示之某些態樣的系統1700，該系統啟用及/或支援WCI-2 UART介面與MP-VGI介面之間的選擇以供在從屬裝置1702與主控裝置1716之間通信。在一個實例中，串行資料鏈路1708具有WCI-2 UART鏈路1712(參見圖7)及多點MP-VGI鏈路1714。在另一實例中，串行資料鏈路1708可針對作為第一資料交換之點對點WCI-2 UART鏈路及作為針對第二資料交換的多點MP-VGI介面之操作可組態。MP-VGI介面可以SPMI模式B(參見圖14及圖16)操作，從而在資料報1720(如圖中所例示7)中攜載同一WCI-2協定位元組。WCI-2協定位元組包括3位元類型欄位及5位元資料欄位。因為同一功能WCI-2協定8位元資料報橫越每一介面攜載，所以裝置可使用介面選擇器1704及/或多工器在兩個介面之間進行選擇。WCI-2協定位元組可經發送至內部子系統，從而啟用所需晶片間介面UART或MP-VGI之選擇。在某些實施中，WCI-2有效負載可藉由擷取器電路1706擷取並提供至舊版WCI-2 UART介面，從而使得舊版WCI-2 UART介面在不需要對內部子系統之修改情況下與MP-VGI介面一起使用。在一個實例中，被導向至舊版WCI-2 UART介面之VGI訊息可經解碼以控制舊版WCI-2 UART介面處之實體GPIO狀態。在另一實例中，舊版WCI-2 UART介面處之實體GPIO狀態可編碼於VGI訊息中從而經由MP-VGI介面傳輸。
圖18提供UART傳輸延遲分量1802與SPMI傳輸延遲分量1804之比較1800。UART傳輸延遲分量1802最初與實體層傳輸延遲1806相關聯，該實體層傳輸延遲對應於藉由UART用以傳輸8位元位元組需要的10個位元之傳輸時間。與晶片上邏輯傳播延遲相關聯之基礎結構延遲1808可計算為20 ns。SPMI傳輸延遲分量1804包括：實體層傳輸延遲1810，其對應於經由以26 MHz計時之串行匯流排傳輸的18個位元之傳輸時間、計算為針對進展中傳輸之完成及匯流排仲裁時間1812的組合時間1814之延遲時間。與晶片上邏輯傳播延遲相關聯之基礎結構延遲1816可計算為20 ns。SPMI傳輸可藉由用以備用之額外時間1818實現。
圖19提供UART傳輸延遲分量1902與RFFE傳輸延遲分量1904之比較1900。UART傳輸延遲分量1902最初與實體層傳輸延遲1906相關聯，該實體層傳輸延遲對應於藉由UART用以傳輸8位元位元組需要的10個位元之傳輸時間。與晶片上邏輯傳播延遲相關聯之基礎結構延遲1908可計算為20 ns。RFFE傳輸延遲分量1904包括：實體層傳輸延遲1910，其對應於經由以26 MHz計時之串行匯流排傳輸的18個位元之傳輸時間；及計算為針對進展中傳輸之完成及匯流排仲裁時間1912的組合時間1914之延遲時間。與晶片上邏輯傳播延遲相關聯之基礎結構延遲1916可計算為20 ns。RFFE傳輸可藉由用以備用之額外時間1918實現。
處理電路及方法之實例
圖20為說明用於設備2000之硬體實施的實例之圖解。在一些實例中，設備2000可執行本文中所揭示之一或多個功能。根據本發明之各種態樣，元件，或元件之任何部分，或如本文所揭示之元件的任何組合可使用處理電路2002來實施。處理電路2002可包括受硬體與軟體模組之某一組合控制的一或多個處理器2004。處理器2004之實例包括微處理器、微控制器、數位信號處理器(DSP)、SoC、ASIC、場可程式化閘陣列(FPGA)、可程式化邏輯裝置(PLD)、狀態機、定序器、閘控邏輯、離散硬體電路及經組態以執行貫穿本發明所描述之各種功能性的其他合適之硬體。一或多個處理器2004可包括執行特定功能並可藉由軟體模組2016中之一者而組態、擴充或控制的專用處理器。一或多個處理器2004可經由在初始化期間載入的軟體模組2016之組合而組態，且藉由在操作期間載入或卸載一或多個軟體模組2016而進一步組態。
在所說明之實例中，處理電路2002可實施有通常由匯流排2010表示的匯流排架構。匯流排2010可取決於處理電路2002之特定應用及整體設計約束而包括任何數目個互連匯流排及橋接器。匯流排2010將包括一或多個處理器2004及儲存器2006之各種電路鏈接在一起。儲存器2006可包括記憶體裝置及大容量儲存裝置，且可在本文中稱為電腦可讀媒體及/或處理器可讀媒體。匯流排2010亦可鏈接各種其他電路，諸如時序源、計時器、周邊裝置、電壓調節器及功率管理電路。匯流排介面2008可在匯流排2010與一或多個收發器2012a、2012b之間提供一介面。收發器2012a、2012b可經提供用於藉由處理電路支援之每一網路連接技術。在一些情況下，多個網路連接技術可共用在收發器2012a、2012b中發現的電路或處理模組之一些或全部。每一收發器2012a、2012b提供用於經由傳輸媒體與各種其他設備通信的構件。在一個實例中，收發器2012a可用於將設備2000耦接至多線匯流排。在另一實例中，收發器2012b可用於連接設備2000至無線電存取網路。取決於設備2000之本質，使用者介面2018(例如，鍵盤、顯示器、揚聲器、麥克風、操縱桿)亦可經提供，且可直接或經由匯流排介面2008以通信方式耦接至匯流排2010。
處理器2004可負責管理匯流排2010且負責可包括軟體之執行的通用處理，該軟體儲存於可包括儲存器2006之電腦可讀媒體中。就此而言，包括處理器2004之處理電路2002可用於實施本文中所揭示之方法、功能及技術中的任一者。儲存器2006可用於儲存在執行軟體時藉由處理器2004操縱的資料，且軟體可經組態以實施本文中所揭示之方法中的任一者。
處理電路2002中之一或多個處理器2004可執行軟體。軟件應廣泛地解釋為意謂指令、指令集、碼、碼段、程式碼、程式、子程式、軟體模組、應用程式、軟體應用程式、套裝軟體、常式、子常式、目標、可執行碼、執行緒、程序、功能、演算法等，無論是被稱作軟體、韌體、中間軟體、微碼、硬體描述語言抑或其他者。軟體可以電腦可讀形式駐留在儲存器2006或外部電腦可讀媒體中。外部電腦可讀媒體及/或儲存器2006可包括非暫時性電腦可讀媒體。藉助於實例，非暫時性電腦可讀媒體包括磁性儲存裝置(例如，硬碟、軟碟、磁條)、光碟(例如，緊密光碟(CD)或數位影音光碟(DVD))、智慧型卡、快閃記憶體裝置(例如，「隨身碟」、卡、棒或保密磁碟)、RAM、ROM、可程式化維度記憶體(PROM)、包括EEPROM之可抹除PROM(EPROM)、暫存器、可卸除式磁碟，及用於儲存可藉由電腦存取並讀取之軟體及/或指令的任何其他合適媒體。藉助於實例，電腦可讀媒體及/或儲存器2006亦可包括載波、傳輸線，及用於傳輸可由電腦存取及讀取的軟體及/或指令的任何其他合適之媒體。電腦可讀媒體及/或儲存器2006可駐留在處理電路2002中、處理器2004中、處理電路2002外部，或在包括處理電路2002之多個實體上分佈。電腦可讀媒體及/或儲存器2006可體現於電腦程式產品中。藉助於實例，電腦程式產品可將電腦可讀媒體包括於封裝材料中。熟習此項技術者將認識到如何取決於特定應用及強加於整個系統上的總設計約束而最佳地實施呈現在整個本發明中之所描述功能性。
儲存器2006可維持在可在本文中稱為軟體模組2016之可載入碼段、模組、應用程式、程式等中維持及/或組織的軟體。軟體模組2016中之每一者可包括指令及資料，其在安裝或載入於處理電路2002上並藉由一或多個處理器2004執行時促成控制一或多個處理器2004之操作的執行時間影像2014。當經執行時，某些指令可使得處理電路2002根據本文中所描述的某些方法、演算法及程序來執行功能。
軟體模組2016中之一些可在處理電路2002之初始化期間載入，且此等軟體模組2016可組態處理電路2002以啟用本文中所揭示之各種功能的執行。舉例而言，一些軟體模組2016可組態處理器2004之內部裝置及/或邏輯電路2022，且可管理對諸如收發器2012a、2012b、匯流排介面2008、使用者介面2018、計時器、數學共處理器等之外部裝置的存取。軟體模組2016可包括控制程式及/或作業系統，該作業系統與中斷處理常式及裝置驅動器相互作用，並控制對由處理電路2002提供之各種資源的存取。資源可包括記憶體、處理時間、對收發器2012a、2012b之存取、使用者介面2018等等。
處理電路2002之一或多個處理器2004可為多功能的，藉此軟體模組2016中之一些經載入且經組態以執行不同功能或相同功能的不同個例。一或多個處理器2004可另外經調適以管理回應於來自(例如)使用者介面2018、收發器2012a、2012b及裝置驅動程式之輸入而起始的背景任務。為支援多個功能之執行，一或多個處理器2004可經組態以提供多任務環境，藉此複數個功能中的每一者經實施為根據需要或所需藉由一或多個處理器2004伺服的一組任務。在一個實例中，可使用通過不同任務之間的處理器2004之控制的時間共用程式2020來實施多任務環境，藉此每一任務在完成任何未完成操作後及/或回應於諸如中斷之輸入而將一或多個處理器2004之控制傳回至時間共用程式2020。當任務具有一或多個處理器2004之控制時，處理電路有效地專用於藉由與控制任務相關聯的功能解決的目的。時間共用程式2020可包括作業系統、在循環基礎上傳遞控制之主要迴路、根據功能之優先排序分配一或多個處理器2004之控制的功能，及/或藉由將一或多個處理器2004之控制提供至處置功能而回應於外部事件的中斷驅動主要迴路。
用於最佳化虛擬GPIO延遲之方法可包括剖析各種輸入源的動作，該等源包括待傳輸之GPIO信號狀態、參數及/或訊息的源。輸入源可包括硬體事件、組態資料、遮罩參數及暫存器位址。封包特定延遲估計器可用以基於剖析之參數估計用於對應封包類型之延遲。待用於傳輸之封包類型可基於針對可用封包類型計算或判定的最小延遲而選擇。所選擇之封包類型可使用命令碼來識別，該命令碼可與待傳輸之有效負載一起經提供至封包化器。命令碼亦可反映待用以傳輸有效負載之協定。在一些實施中，用以傳輸有效負載之實體鏈路可根據不同協定或一或多個協定之不同變體而操作。待用於傳輸有效負載的協定可基於與各種可用協定或協定之變體相關聯的延遲而選擇。
圖21為用於經由多點串行匯流排傳達CxMi資訊之方法的流程圖2100。方法可藉由耦接至串行匯流排之傳輸裝置執行。串行匯流排可根據多點協定操作。該串行匯流排可根據一RFFE、SPMI或其他協定來操作。在區塊2102處，傳輸裝置可將CxMi狀態資訊編碼於VGI訊息中。在區塊2104處，傳輸裝置可在資料報的命令碼欄位中經由多點串行匯流排傳輸VGI訊息，該資料報定址至耦接至多點串行匯流排之一或多個其他裝置。該傳輸裝置可格式化該CxMi狀態資訊為VGI訊息中的一WCI-2訊息。
多點串行匯流排可根據一RFFE協定或一SPMI協定操作。一或多個其他裝置可維持至少一個暫存器，該至少一個暫存器經組態以使得一或多個其他裝置之匯流排介面識別出命令欄位攜載VGI訊息。傳輸裝置可組態該命令碼欄位中之一第一位元以具有指示該命令碼欄位攜載一暫存器0寫入命令的一值。
在一些實施中，傳輸裝置可增大命令碼欄位之大小。添加至命令碼欄位之一或多個額外位元可用以攜載VGI訊息的一部分。在一些情況下，其他裝置中之至少一者維持一組態暫存器，該組態暫存器包括命令碼欄位之大小且使得其他裝置能夠或不能夠將命令碼欄位處理為VGI訊息。傳輸裝置可定址資料報至魔術位址，該魔術位址經組態以識別出資料報攜載一VGI訊息。在一些實例中，其他裝置中之每一者可維持一組態暫存器，該組態暫存器識別該魔術位址且使得其他裝置能夠或不能夠將該命令碼欄位處理為一VGI訊息。該魔術位址可根據一SPMI或RFFE協定在該資料報之一從屬位址欄位中傳輸。
在某些實例中，一或多個其他裝置可藉由捕捉贏得仲裁程序之從屬裝置的發送從屬位址來識別發送從屬位址(例如，傳輸裝置的)。
圖22為說明採用處理電路2202之設備2200的硬體實施之簡化實例的圖。處理電路通常具有可包括一或多個微處理器、微控制器、數位信號處理器、定序器及/或狀態機的控制器或處理器2216。處理電路2202可實施有匯流排架構(總體上由匯流排2220表示)。匯流排2220可取決於處理電路2202之特定應用及整體設計約束而包括任何數目個互連匯流排及橋接器。匯流排2220將包括一或多個處理器及/或硬體模組之各種電路鏈接在一起，該等處理器及/或硬體模組由控制器或處理器2216、模組或電路2204、2206及2208以及處理器可讀儲存媒體2218表示。一或多個實體層電路及/或模組2214可經提供以支援經由使用多線匯流排2212實施的通信鏈路、經由天線2222(至例如無線電存取網路)等之通信。匯流排2220亦可鏈接此項技術中已熟知且因此將並不更進一步描述之各種其他電路，諸如時序源、周邊裝置、電壓調節器及電力管理電路。
處理器2216負責一般處理，包括儲存於處理器可讀儲存媒體2218上的軟體、程式碼及/或指令之執行。處理器可讀儲存媒體可包括非暫時性儲存媒體。軟體在由處理器2216執行時使處理電路2202執行上文針對任何特定設備所描述的各種功能。處理器可讀儲存媒體可用於儲存當執行軟體時藉由處理器2216操控的資料。處理電路2202進一步包括模組2204、2206及2208中之至少一者。模組2204、2206及2208可為在處理器2216中執行的駐留/儲存在處理器可讀儲存媒體2218中的軟體模組，耦接至處理器2216之一或多個硬體模組，或其某一組合。模組2204、2206及2208可包括微控制器指令、狀態機組態參數，或其某一組合。
在一個組態中，設備2200包括經調適以產生CxMi訊息之模組及/或電路2208、經調適以編碼CxMi訊息於VGI訊息中的模組及/或電路2206，及經調適以組態SPMI或RFFE協定中之命令碼及其他資料報欄位的模組及/或電路2204。
在一些實施中，設備2200包括匯流排介面，該匯流排介面包括經組態以將設備耦接至多點串行匯流排之實體層電路及/或模組2214；及處理器2216。設備2200可包括產生CxMi訊息之共存管理模組或電路，其中CxMi訊息經由匯流排介面在資料報之命令碼欄位中在VGI訊息中傳輸，該資料報定址至耦接至多點串行匯流排的一或多個裝置。
在一個實例中，處理器2216經組態以將CxMi狀態資訊編碼於一VGI訊息中，提供該VGI訊息於一資料報之一命令碼欄位中，該資料報定址至耦接至該多點串行匯流排之一或多個其他裝置，及使得該匯流排介面經由該多點串行匯流排傳輸該資料報。多點串行匯流排可根據一RFFE或SPMI協定來操作。一或多個其他裝置可維持暫存器，該暫存器經組態以使得其各別匯流排介面識別出命令碼欄位攜載VGI訊息。處理器2216可經組態以組態該命令碼欄位中之一第一位元以具有指示該命令碼欄位攜載一暫存器0寫入命令的一值。處理器2216可經組態以增大命令碼欄位之大小，且可使用一或多個額外位元，該一或多個額外位元添加至命令碼欄位以攜載在VGI訊息的一部分。其他裝置中之一者可維持一組態暫存器，該組態暫存器包括該命令碼欄位之該大小且使得其他裝置能夠或不能夠將該命令碼欄位處理為一VGI訊息。
處理器2216可經組態以定址資料報至魔術位址，該魔術位址經組態以識別出資料報攜載一VGI訊息。其他裝置中之每一者可維持一組態暫存器，該組態暫存器包括該魔術位址且使得其他裝置能夠或不能夠將命令碼欄位處理為一VGI訊息。該魔術位址可根據一SPMI或RFFE協定在該資料報之一從屬位址欄位中傳輸。處理器2216可經組態以格式化該CxMi狀態資訊為VGI訊息中的一WCI-2訊息。
處理器可讀儲存媒體2218可具有一或多個指令，該一或多個指令在由至少一個處理器2216或處理電路2202之狀態機執行時使得處理電路編碼CxMi狀態資訊於VGI訊息中，且經由多點串行匯流排在資料報之命令碼欄位中傳輸VGI訊息，該資料報定址至耦接至多點串行匯流排的一或多個裝置。一或多個指令可進一步使得處理電路2202組態命令碼欄位之第一位元具有指示命令碼欄位攜載暫存器0寫入命令的值。一或多個指令可進一步使得處理電路2202增大命令碼欄位之大小。添加至命令碼欄位之一或多個額外位元可用以攜載VGI訊息的一部分。一或多個裝置中之每一者可維持一組態暫存器，該組態暫存器包括命令碼欄位之大小，且使得對應裝置能夠或不能夠將命令碼欄位處理為VGI訊息。
一或多個指令可進一步使得處理電路2202定址VGI訊息至魔術位址，該魔術位址經組態以識別出資料報攜載VGI訊息。一或多個裝置中之每一者可維持一組態暫存器，該組態暫存器包括魔術位址且使得對應裝置能夠或不能夠將命令碼欄位處理為一VGI訊息。該魔術位址可根據一SPMI或RFFE協定在該資料報之一從屬位址欄位中傳輸。
一或多個指令可進一步使得處理電路2202來格式化CxMi狀態資訊為VGI訊息中的WCI-2訊息。一或多個指令可進一步使得處理電路2202使用資料報之從屬位址欄位來定址一或多個裝置，該從屬位址欄位在傳輸中的命令碼欄位之前。
應理解，所揭示程序中之步驟的特定次序或層次為例示性方法之說明。基於設計偏好，應理解，可重新配置程序中之步驟的特定次序或層次。另外，可組合或省略一些步驟。隨附方法技術方案以樣本次序呈現各種步驟之元件，且並不意謂受限於所呈現之特定次序或層次。
提供先前描述以使任何熟習此項技術者能夠實踐本文中所描述之各種態樣。對此等態樣之各種修改對於熟習此項技術者而言將為顯而易見，且本文中定義之一般原理可應用於其他態樣。因此，申請專利範圍不意欲限於本文中所展示的態樣，而是將被賦予與語言技術方案一致的完整範圍，其中以單數形式參考一元件不意欲意謂「一個且僅有一個」，除非明確地如此陳述，而是表示「一或多個」。除非另外特定地陳述，否則術語「一些」指一或多個。一般熟習此項技術者已知或稍後將知曉的貫穿本發明所描述之各種態樣的元件之所有結構及功能等效物以引用的方式明確地併入本文中，且意欲由申請專利範圍涵蓋。此外，本文中所揭示之任何內容均不意欲專用於公眾，無論申請專利範圍中是否明確敍述此揭示內容。無申請專利範圍元件將被解釋為手段加功能，除非元件係使用片語「用於……之構件」來明確地敍述。
100‧‧‧系統
102‧‧‧應用程式處理器
104‧‧‧周邊裝置/無線電
106‧‧‧周邊裝置
108‧‧‧周邊裝置/無線電
110‧‧‧周邊裝置/無線電
112‧‧‧共存管理功能及電路
114‧‧‧共存管理功能及電路
116a‧‧‧共存管理功能及電路
116b‧‧‧共存管理功能及電路
118a‧‧‧共存管理功能及電路
118b‧‧‧共存管理功能及電路
120‧‧‧串行匯流排
122‧‧‧點對點共存管理介面(CxMi)鏈路
124‧‧‧點對點共存管理介面(CxMi)鏈路
126‧‧‧點對點共存管理介面(CxMi)鏈路
128‧‧‧介面電路
200‧‧‧設備
202‧‧‧主控裝置
204‧‧‧介面控制器
206‧‧‧暫存器
208‧‧‧時脈產生電路
210‧‧‧收發器
212‧‧‧其他控制邏輯
214a‧‧‧線驅動器/接收器
214b‧‧‧線驅動器/接收器
216‧‧‧資料線
218‧‧‧時脈線
220‧‧‧串行匯流排
2220至222N‧‧‧從屬裝置
224‧‧‧儲存器
226‧‧‧時序時脈
228‧‧‧時脈信號
232‧‧‧控制功能、模組或電路
234‧‧‧組態暫存器
236‧‧‧其他儲存器
238‧‧‧其他時序時脈
240‧‧‧收發器
242‧‧‧控制邏輯
244a‧‧‧線驅動器/接收器
244b‧‧‧線驅動器/接收器
246‧‧‧時脈產生及/或恢復電路
248‧‧‧時脈信號
300‧‧‧方塊圖
302‧‧‧晶片組或裝置
304‧‧‧數據機
308‧‧‧射頻前端(RFFE)介面
310‧‧‧通信鏈路
312‧‧‧射頻積體電路(RFIC)
314‧‧‧射頻前端(RFFE)介面
316‧‧‧射頻前端(RFFE)介面
318‧‧‧射頻(RF)前端裝置/射頻(RF)調諧器
320‧‧‧射頻(RF)前端裝置
322‧‧‧射頻(RF)前端裝置/功率追蹤模組
324‧‧‧射頻(RF)前端裝置/交換器
326‧‧‧射頻(RF)前端裝置/低雜訊放大器(LNA)
328‧‧‧射頻(RF)前端裝置/低雜訊放大器(LNA)
330‧‧‧射頻前端(RFFE)匯流排
332‧‧‧射頻前端(RFFE)匯流排
334‧‧‧射頻前端(RFFE)匯流排
336‧‧‧通信鏈路
400‧‧‧系統
402‧‧‧應用程式處理器
4041‧‧‧數據機
4041至404N‧‧‧周邊裝置
406‧‧‧功率管理積體電路(PMIC)
408‧‧‧第二功率管理積體電路(PMIC)
410‧‧‧資料通信鏈路
412‧‧‧資料通信鏈路
414‧‧‧系統功率管理介面(SPMI)主控器
416‧‧‧系統功率管理介面(SPMI)從屬器
418‧‧‧系統功率管理介面(SPMI)主控器
420‧‧‧系統功率管理介面(SPMI)從屬器
422‧‧‧資料通信鏈路
424‧‧‧資料通信鏈路
500‧‧‧設備
502‧‧‧應用程式處理器
504‧‧‧周邊裝置
506‧‧‧周邊裝置
508‧‧‧周邊裝置
510‧‧‧通信鏈路
512‧‧‧通信鏈路
514‧‧‧通信鏈路
520‧‧‧旁頻帶通用輸入/輸出(GPIO)
522‧‧‧旁頻帶通用輸入/輸出(GPIO)
524‧‧‧旁頻帶通用輸入/輸出(GPIO)
600‧‧‧設備
602‧‧‧主機系統單晶片(SoC)
604‧‧‧匯流排介面
606‧‧‧虛擬通用輸入/輸出有限狀態機(VGI FSM)
610‧‧‧多點串行匯流排
612‧‧‧周邊裝置
614‧‧‧I3C匯流排介面
616‧‧‧虛擬通用輸入/輸出有限狀態機(VGI FSM)
618‧‧‧資料線
620‧‧‧時脈線
700‧‧‧習知共存管理介面(CxMi)實施
702‧‧‧第一數據機
704‧‧‧二線基於UART之點對點共存管理介面(CxMi)鏈路
706‧‧‧數據機
720‧‧‧資料報
722‧‧‧類型指示符欄位
724‧‧‧訊息欄位
740‧‧‧表
742‧‧‧類型-0訊息
800‧‧‧系統
802‧‧‧應用程式處理器
804‧‧‧虛擬通用輸入/輸出有限狀態機(VGI FSM)
806‧‧‧實體匯流排介面(PHY)
808‧‧‧共存管理介面(CxMi)編碼器/解碼器
810‧‧‧組態暫存器
812‧‧‧多點串行匯流排
814‧‧‧數據機
816‧‧‧數據機
818‧‧‧數據機
820‧‧‧對應實體匯流排介面(PHY)
822‧‧‧對應實體匯流排介面(PHY)
824‧‧‧對應實體匯流排介面(PHY)
828‧‧‧虛擬通用輸入/輸出有限狀態機(VGI FSM)
830‧‧‧虛擬通用輸入/輸出有限狀態機(VGI FSM)
832‧‧‧虛擬通用輸入/輸出有限狀態機(VGI FSM)
834‧‧‧共存管理介面(CxMi)編碼器/解碼器
836‧‧‧共存管理介面(CxMi)編碼器/解碼器
838‧‧‧共存管理介面(CxMi)編碼器/解碼器
900‧‧‧資料報結構
902‧‧‧序列開始狀況(SSC)
904‧‧‧四位元從屬位址
906‧‧‧8位元命令碼
908‧‧‧同位位元
910‧‧‧匯流排駐留發信
912‧‧‧最高有效位元(MSB)
914‧‧‧確認/非確認位元
916‧‧‧第二匯流排駐留發信
920‧‧‧資料報結構
922‧‧‧序列開始狀況(SSC)
924‧‧‧四位元從屬位址
926‧‧‧8位元命令碼
928‧‧‧同位位元
930‧‧‧匯流排駐留發信
932‧‧‧最高有效位元(MSB)
1000‧‧‧模式A資料報
1002‧‧‧第一最小長度資料報
1004‧‧‧第二可變長度資料報
1006‧‧‧第三最大長度資料報
1100‧‧‧模式A資料報
1102‧‧‧第一最小長度資料報
1104‧‧‧第二可變長度資料報
1106‧‧‧第三最大長度資料報
1200‧‧‧模式B寫入暫存器-0資料報
1202‧‧‧模式B寫入暫存器-0資料報
1204‧‧‧魔術位址
1206‧‧‧命令碼欄位
1208‧‧‧模式B寫入暫存器-0資料報
1210‧‧‧魔術位址
1212‧‧‧命令碼欄位
1300‧‧‧資料報
1400‧‧‧資料報
1500‧‧‧系統
1502‧‧‧從屬裝置
1504‧‧‧協定處理常式
1506‧‧‧模組或電路
1508‧‧‧無線電ID解碼器
1512‧‧‧多點虛擬通用輸入/輸出(MP-VGI)鏈路
1516‧‧‧主控裝置
1518‧‧‧資訊位元
1520‧‧‧無線電ID參數
1600‧‧‧系統
1602‧‧‧裝置
1604‧‧‧控制暫存器
1606‧‧‧系統功率管理介面(SPMI)及/或射頻前端(RFFE)協定處理常式
1608‧‧‧實體層電路
1610‧‧‧模式A組態暫存器
1612‧‧‧模式B組態暫存器
1620‧‧‧多線串行匯流排
1622‧‧‧時脈線
1624‧‧‧資料線
1626a至1626n‧‧‧裝置
1700‧‧‧系統
1702‧‧‧從屬裝置
1704‧‧‧介面選擇器
1706‧‧‧擷取器電路
1708‧‧‧串行資料鏈路
1712‧‧‧無線共存介面-2 UART鏈路
1714‧‧‧多點虛擬通用輸入/輸出(MP-VGI)鏈路
1716‧‧‧主控裝置
1720‧‧‧資料報
1800‧‧‧比較
1802‧‧‧UART傳輸延遲分量
1804‧‧‧系統功率管理介面(SPMI)傳輸延遲分量
1808‧‧‧基礎結構延遲
1810‧‧‧實體層傳輸延遲
1812‧‧‧匯流排仲裁時間
1814‧‧‧組合時間
1818‧‧‧額外時間
1900‧‧‧比較
1902‧‧‧UART傳輸延遲分量
1904‧‧‧射頻前端(RFFE)傳輸延遲分量
1908‧‧‧基礎結構延遲
1910‧‧‧實體層傳輸延遲
1912‧‧‧匯流排仲裁時間
1914‧‧‧組合時間
1918‧‧‧額外時間
2000‧‧‧設備
2002‧‧‧處理電路
2004‧‧‧處理器
2006‧‧‧儲存器
2008‧‧‧匯流排介面
2010‧‧‧匯流排
2012a‧‧‧收發器
2012b‧‧‧收發器
2014‧‧‧執行時間影像
2016‧‧‧軟體模組
2018‧‧‧使用者介面
2020‧‧‧時間共用程式
2022‧‧‧內部裝置及/或邏輯電路
2100‧‧‧用於經由多點串行匯流排傳達共存管理介面(CxMi)資訊之方法的流程圖
2102‧‧‧區塊
2104‧‧‧區塊
2200‧‧‧設備
2202‧‧‧處理電路
2204‧‧‧模組或電路
2206‧‧‧模組或電路
2208‧‧‧模組或電路
2212‧‧‧多線匯流排
2214‧‧‧實體層電路及/或模組
2216‧‧‧控制器或處理器
2218‧‧‧處理器可讀儲存媒體
2220‧‧‧匯流排
2222‧‧‧天線
圖1說明經調適以支援共存管理功能之系統100的某些態樣。
圖2說明用於採用在IC裝置之間的資料鏈路的設備之系統架構。
圖3說明採用RFFE匯流排以耦接各種射頻前端裝置之裝置。
圖4說明根據本文所揭示之某些態樣的採用SPMI匯流排以耦接各種裝置的裝置。
圖5說明包括耦接至多個周邊裝置之應用程式處理器的設備。
圖6說明根據本文中所揭示之某些態樣的使用多點串行匯流排耦接各種裝置的設備。
圖7說明習知CxMi實施的實例。
圖8說明經調適以在所界定之時間約束內輸送CxMi訊息之系統的實例。
圖9說明根據SPMI及RFFE協定之暫存器-0寫入命令的資料報結構。
圖10說明根據本文中所揭示之某些態樣的基於SPMI之MP-VGI的資料報之第一實例。
圖11說明根據本文中揭示之某些態樣的基於RFFE之MP-VGI的資料報之第二實例。
圖12說明根據本文中揭示之某些態樣的基於SPMI之MP-VGI及基於RFFE之MP-VGI的資料報之第三實例。
圖13及圖14說明根據本文中揭示之某些態樣的支援多重無線電共存管理的資料報。
圖15說明根據本文中揭示之某些態樣的無線電-ID參數使用MP-VGI模式B之輸送。
圖16說明根據本文中所揭示之某些態樣的包括一或多個裝置之系統，該一或多個裝置可經調適以支援針對CxMi之MP-VGI。
圖17說明根據本文中揭示之某些態樣的介於WCI-2 UART與MP-VGI介面之間的選擇。
圖18提供UART傳輸延遲分量與SPMI傳輸延遲分量之間的比較。
圖19提供UART傳輸延遲分量與RFFE傳輸延遲分量之間的比較。
圖20說明採用可根據本文所揭示之某些態樣調適的處理電路的設備之一個實例。
圖21為說明本文所揭示之某些態樣的流程圖。
圖22說明針對根據本文中所揭示之某些態樣調適的設備之硬體實施的實例。

Claims (30)

  1. 一種用於經由一多點串行匯流排傳達共存管理介面(CxMi)資訊的方法，該方法包含： 將CxMi狀態資訊編碼於一虛擬通用輸入/輸出(VGI)訊息中；及 經由該多點串行匯流排在一資料報之一命令碼欄位中傳輸該VGI訊息，該資料報定址至耦接至該多點串行匯流排之一或多個裝置。
  2. 如請求項1之方法，其中該多點串行匯流排根據一射頻前端(RFFE)協定或一系統功率管理介面(SPMI)協定操作。
  3. 如請求項1之方法，其中該一或多個裝置維持至少一個暫存器，該至少一個暫存器經組態以使得該一或多個裝置之一匯流排介面識別出該命令碼欄位攜載該VGI訊息。
  4. 如請求項1之方法，其進一步包含： 組態該命令碼欄位之一第一位元以具有指示該命令碼欄位攜載一暫存器0寫入命令的一值。
  5. 如請求項1之方法，其進一步包含： 增大該命令碼欄位之大小，其中添加至該命令碼欄位之一或多個額外位元用以攜載該VGI訊息之一部分。
  6. 如請求項5之方法，其中該一或多個裝置中之至少一者維持一組態暫存器，該組態暫存器識別該命令碼欄位之該大小，且使得一對應裝置能夠或不能夠將該命令碼欄位處理為一VGI訊息。
  7. 如請求項1之方法，其進一步包含： 將該資料報定址至一魔術位址，該魔術位址經組態以識別出該資料報攜載一VGI訊息。
  8. 如請求項7之方法，其中該一或多個裝置中之每一者維持一組態暫存器，該組態暫存器識別該魔術位址且使得一對應裝置能夠或不能夠將該命令碼欄位處理為一VGI訊息。
  9. 如請求項7之方法，其中該魔術位址根據一SPMI或RFFE協定在該資料報之一從屬位址欄位中傳輸。
  10. 如請求項1之方法，其中該一或多個裝置藉由捕捉贏得一仲裁之一從屬裝置之一發送從屬位址而識別出該發送從屬位址。
  11. 如請求項1之方法，其進一步包含： 將該CxMi狀態資訊格式化為該VGI訊息中的一WCI-2訊息。
  12. 一種資料通信設備，其包含： 一匯流排介面，其經組態以將該設備耦接至一多點串行匯流排；及 一處理器，其經組態以： 將共存管理介面(CxMi)狀態資訊編碼於一虛擬通用輸入/輸出(VGI)訊息中； 將該VGI訊息提供於一資料報之一命令碼欄位中，該資料報定址至耦接至該多點串行匯流排之一或多個裝置；及 使得該匯流排介面經由該多點串行匯流排傳輸該資料報。
  13. 如請求項12之設備，其中該多點串行匯流排根據一射頻前端(RFFE)協定或一系統功率管理介面(SPMI)協定操作。
  14. 如請求項12之設備，其中該一或多個裝置維持一或多個暫存器，該一或多個暫存器經組態以使得該一或多個裝置之一匯流排介面識別出該命令碼欄位攜載該VGI訊息。
  15. 如請求項12之設備，其中該處理器經進一步組態以： 組態該命令碼欄位之一第一位元以具有指示該命令碼欄位攜載一暫存器0寫入命令的一值。
  16. 如請求項12之設備，其中該處理器經進一步組態以： 增大該命令碼欄位之大小，其中添加至該命令碼欄位之一或多個額外位元用以攜載該VGI訊息之一部分。
  17. 如請求項16之設備，其中該一或多個裝置中之至少一者維持一組態暫存器，該組態暫存器識別該命令碼欄位之該大小，且使得一對應裝置能夠或不能夠將該命令碼欄位處理為一VGI訊息。
  18. 如請求項12之設備，其中該處理器經進一步組態以： 將該資料報定址至一魔術位址，該魔術位址經組態以識別出該資料報攜載一VGI訊息。
  19. 如請求項18之設備，其中該一或多個裝置中之每一者維持一組態暫存器，該組態暫存器包括該魔術位址且使得一對應裝置能夠或不能夠將該命令碼欄位處理為一VGI訊息。
  20. 如請求項18之設備，其中該魔術位址根據一SPMI或RFFE協定在該資料報之一從屬位址欄位中傳輸。
  21. 如請求項12之設備，其中該處理器經進一步組態以： 將該CxMi狀態資訊格式化為該VGI訊息中的一WCI-2訊息。
  22. 一種處理器可讀儲存媒體，其具有一或多個指令，該等指令在由一處理電路之至少一個處理器或狀態機執行時致使該處理電路進行以下操作： 將CxMi狀態資訊編碼於一虛擬通用輸入/輸出(VGI)訊息中；及 經由一多點串行匯流排在一資料報之一命令碼欄位中傳輸該VGI訊息，該資料報定址至耦接至該多點串行匯流排之一或多個裝置。
  23. 如請求項22之處理器可讀儲存媒體，其中該一或多個指令進一步致使該處理電路進行以下操作： 組態該命令碼欄位之一第一位元以具有指示該命令碼欄位攜載一暫存器0寫入命令的一值。
  24. 如請求項22之處理器可讀儲存媒體，其中該一或多個指令進一步致使該處理電路進行以下操作： 增大該命令碼欄位之大小，其中添加至該命令碼欄位之一或多個額外位元用以攜載該VGI訊息之一部分。
  25. 如請求項24之處理器可讀儲存媒體，其中該一或多個裝置中之至少一者維持一組態暫存器，該組態暫存器識別該命令碼欄位之該大小且使得一對應裝置能夠或不能夠將該命令碼欄位處理為一VGI訊息。
  26. 如請求項22之處理器可讀儲存媒體，其中該一或多個指令進一步致使該處理電路進行以下操作： 將該資料報定址至一魔術位址，該魔術位址經組態以識別出該資料報攜載一VGI訊息。
  27. 如請求項26之處理器可讀儲存媒體，其中該一或多個裝置中之每一者維持一組態暫存器，該組態暫存器包括該魔術位址，且使得一對應裝置能夠或不能夠將該命令碼欄位處理為一VGI訊息，且其中該魔術位址根據一SPMI或RFFE協定在該資料報之一從屬位址欄位中傳輸。
  28. 如請求項22之處理器可讀儲存媒體，其中該一或多個指令進一步致使該處理電路進行以下操作： 將該CxMi狀態資訊格式化為該VGI訊息中的一WCI-2訊息。
  29. 如請求項22之處理器可讀儲存媒體，其中該一或多個指令進一步致使該處理電路進行以下操作： 使用該資料報中之一從屬位址欄位定址該一或多個裝置，該從屬位址欄位在傳輸上先於該命令碼欄位。
  30. 一種可操作以經由一多點串行匯流排傳達共存管理介面(CxMi)資訊的設備，該設備包含： 用於將CxMi狀態資訊編碼於一虛擬通用輸入/輸出(VGI)訊息中之構件；及 用於經由該多點串行匯流排在一資料報之一命令碼欄位中傳輸該VGI訊息之構件，該資料報定址至耦接至該多點串行匯流排之一或多個裝置。
TW107136825A 2017-12-05 2018-10-18 用於低延遲事件訊息之多點虛擬通用輸入/輸出 TW201937902A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762594967P 2017-12-05 2017-12-05
US62/594,967 2017-12-05
US16/162,508 2018-10-17
US16/162,508 US20190171588A1 (en) 2017-12-05 2018-10-17 Multi-point virtual general-purpose input/output (mp-vgi) for low latency event messaging

Publications (1)

Publication Number Publication Date
TW201937902A true TW201937902A (zh) 2019-09-16

Family

ID=66658077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136825A TW201937902A (zh) 2017-12-05 2018-10-18 用於低延遲事件訊息之多點虛擬通用輸入/輸出

Country Status (3)

Country Link
US (1) US20190171588A1 (zh)
TW (1) TW201937902A (zh)
WO (1) WO2019112695A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11010327B2 (en) * 2019-07-23 2021-05-18 Qualcomm Incorporated I3C point to point
US11176069B2 (en) 2020-01-03 2021-11-16 Apple Inc. System for link management between multiple communication chips
EP4047873A1 (en) * 2021-02-19 2022-08-24 Infineon Technologies AG Method for mipi rffe address assignment and mipi rffe device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9497710B2 (en) * 2013-11-25 2016-11-15 Qualcomm Incorporated Multipoint interface shortest pulse width priority resolution
US20170168966A1 (en) * 2015-12-10 2017-06-15 Qualcomm Incorporated Optimal latency packetizer finite state machine for messaging and input/output transfer interfaces

Also Published As

Publication number Publication date
US20190171588A1 (en) 2019-06-06
WO2019112695A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
US10642778B2 (en) Slave master-write/read datagram payload extension
US20170168966A1 (en) Optimal latency packetizer finite state machine for messaging and input/output transfer interfaces
TWI822849B (zh) 混合模式射頻前端介面
US20180329857A1 (en) Hardware event priority sensitive programmable transmit wait-window for virtual gpio finite state machine
US10515044B2 (en) Communicating heterogeneous virtual general-purpose input/output messages over an I3C bus
US20180357199A1 (en) Slave-to-slave communication in i3c bus topology
US20180329837A1 (en) Input/output direction decoding in mixed vgpio state exchange
US10838898B2 (en) Bit-interleaved bi-directional transmissions on a multi-drop bus for time-critical data exchange
US20190227971A1 (en) Architecture for consolidating multiple sources of low-bandwidth data over a serial bus
TW201923605A (zh) 多分支匯流排中之裝置，事件及訊息參數相關性
US20190227962A1 (en) Function-specific communication on a multi-drop bus for coexistence management
US10579549B2 (en) Staggered transmissions on a multi-drop half-duplex bus
TW201937902A (zh) 用於低延遲事件訊息之多點虛擬通用輸入/輸出
US20190317911A1 (en) General purpose input output triggered interface message
US10733121B2 (en) Latency optimized I3C virtual GPIO with configurable operating mode and device skip
US10592441B2 (en) Bus communication enhancement based on identification capture during bus arbitration
TW202230152A (zh) 定時觸發器同步增強
TW202112117A (zh) 用於射頻設備的模組內串列通訊介面
US20180357067A1 (en) In-band hardware reset for virtual general purpose input/output interface
TW202125270A (zh) 基於序列執行來控制射頻前端觸發的應用時間
TW202213116A (zh) 符合即時控制的射頻共存管理匯流排