TWI822849B - 混合模式射頻前端介面 - Google Patents

混合模式射頻前端介面 Download PDF

Info

Publication number
TWI822849B
TWI822849B TW108132031A TW108132031A TWI822849B TW I822849 B TWI822849 B TW I822849B TW 108132031 A TW108132031 A TW 108132031A TW 108132031 A TW108132031 A TW 108132031A TW I822849 B TWI822849 B TW I822849B
Authority
TW
Taiwan
Prior art keywords
data
wire
clock
ssc
serial bus
Prior art date
Application number
TW108132031A
Other languages
English (en)
Other versions
TW202026900A (zh
Inventor
拉朗吉 米雪勒
李察多明尼克 維特佛德
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202026900A publication Critical patent/TW202026900A/zh
Application granted granted Critical
Publication of TWI822849B publication Critical patent/TWI822849B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

所描述的系統、裝置和方法使得能夠在使用單導線鏈路的設備與使用多導線鏈路的設備之間進行通訊。在主設備處執行的一種方法包括以下步驟：在串列匯流排的資料線上傳輸序列開始條件，該序列開始條件指示是否要與由該序列開始條件啟動的事務併發地在該串列匯流排的時鐘線上的時鐘信號中提供時鐘脈衝，當該序列開始條件指示將要在該時鐘信號中併發地提供該等時鐘脈衝時在該串列匯流排上傳輸第一資料包，以及當該序列開始條件指示將不在該時鐘信號中併發地提供該等時鐘脈衝時在該串列匯流排上傳輸第二資料包。第二資料包可以在資料信號中與嵌入式時序資訊一起傳輸。

Description

混合模式射頻前端介面
本專利申請案主張於2019年8月21日在美國專利商標局提出申請的非臨時專利申請案S/N. 16/546,495以及於2018年9月7日在美國專利商標局提出申請的臨時專利申請案S/N. 62/728,348的優先權和權益，該等申請案的全部內容經由援引如同在下文全面闡述一般且出於所有適用目的而被納入於此。
本案大體而言係關於串列通訊，並且更具體地係關於提供一種射頻前端介面，該射頻前端介面將配置成用於單導線通訊的設備和配置成用於雙導線通訊的設備耦合。
行動通訊設備可包括各種各樣的元件，包括電路板、積體電路（IC）元件及/或晶片上系統（SoC）元件。各元件可包括處理設備、使用者介面元件、儲存和經由共享資料通訊匯流排（其可包括多點串列匯流排或平行匯流排）進行通訊的其他周邊元件。業內已知的通用序列介面包括積體電路間（I2C或I2 C）序列介面及其衍生物和替換物。
行動行業處理器介面（MIPI）聯盟為改良的積體電路間（I3C）序列介面、射頻前端（RFFE）介面、系統功率管理介面（SPMI）和其他介面定義了標準和協定。例如，該等介面可被用於連接處理器、感測器和其他周邊設備。在一些介面中，多個匯流排主控被耦合至串列匯流排，以使得兩個或更多個設備可以充當用於在串列匯流排上傳輸的不同類型的訊息的匯流排主控。RFFE介面定義了可以用於控制各種射頻（RF）前端設備（包括功率放大器（PA）、低雜訊放大器（LNA）、天線調諧器、濾波器、感測器、功率管理設備、開關等）的通訊介面。該等元件可共置於單個IC元件中或者設在多個IC元件中。在行動通訊設備中，多個天線和無線電收發機可支援多個併發RF鏈路。在另一實例中，由MIPI聯盟定義的SPMI規範提供了可以在基頻或應用處理器與周邊元件之間實現的硬體介面。在一些實現中，部署了SPMI以支援設備內的功率管理操作。
隨著設備複雜性的增大，對於輸入/輸出引腳的需求亦增大並且存在對於簡化的匯流排架構的需求。
本案的某些態樣係關於可以支援與使用單導線鏈路的設備介面進行通訊而同時耦合至該單導線鏈路的一些設備使用多條導線進行通訊的系統、裝置、方法和技術。
在本案的各個態樣，一種在耦合至串列匯流排的主設備處執行的方法包括以下步驟：在串列匯流排的資料線上傳輸序列開始條件，該序列開始條件指示是否要與由該序列開始條件啟動的事務併發地在串列匯流排的時鐘線上的時鐘信號中提供時鐘脈衝，當該序列開始條件指示將要在該時鐘信號中併發地提供該等時鐘脈衝時在該串列匯流排上傳輸第一資料包，以及當該序列開始條件指示將不在該時鐘信號中併發地提供該等時鐘脈衝時在該串列匯流排上傳輸第二資料包。第二資料包可以在資料信號中與嵌入式時序資訊一起傳輸。
在一個態樣，該序列開始條件在指示將要在時鐘信號中併發地提供時鐘脈衝時具有第一歷時，並且在指示將不在該時鐘信號中併發地提供時鐘脈衝時具有比第一歷時更長的第二歷時。在某些態樣，使用脈寬調制編碼器來將第一資料編碼在資料信號中。可以使用相位調制編碼器來將第二資料編碼在資料信號中。該方法可包括以下步驟：在傳輸第二資料包之前在資料線上傳輸位元時序參考。該方法可包括以下步驟：使用第一時鐘頻率來控制序列開始條件的時序，以及使用第二時鐘頻率來脈寬調制資料信號。可以回應於位元時序參考來選擇第二時鐘頻率。
在本案的各個態樣，一種資料通訊裝置具有調適成將該裝置耦合至串列匯流排的兩條導線的介面電路，以及協定控制器。該協定控制器可被配置成：在串列匯流排的資料線上傳輸序列開始條件，該序列開始條件指示是否要與由該序列開始條件啟動的事務併發地在串列匯流排的時鐘線上的時鐘信號中提供時鐘脈衝，當該序列開始條件指示將要在該時鐘信號中併發地提供該等時鐘脈衝時在該串列匯流排上傳輸第一資料包，以及當該序列開始條件指示將不在該時鐘信號中併發地提供該等時鐘脈衝時在該串列匯流排上傳輸第二資料包。第二資料包可以在資料信號中與嵌入式時序資訊一起傳輸。
在本案的各個態樣，一種在耦合至串列匯流排的單導線從設備處執行的方法包括以下步驟：從串列匯流排的資料線接收第一序列開始條件，第一序列開始條件指示在第一序列開始條件之後傳輸的第一資料包將要與在該串列匯流排的時鐘線上傳輸的時鐘信號中的時鐘脈衝併發地傳輸，從資料線接收第二序列開始條件，第二序列開始條件指示在第二序列開始條件之後傳輸的第二資料包將要在資料信號中與嵌入式時鐘資訊一起傳輸，忽略第一資料包，以及解調該資料信號以提取第二資料包。
在一個態樣，第一序列開始條件和第二序列開始條件具有不同的歷時。在某些態樣，該方法包括以下步驟：使用脈寬調制解碼器來解調資料信號。該方法可以包括以下步驟：使用相位調制解碼器來解調資料信號。該方法可以包括以下步驟：在接收到第二序列開始條件之後從資料線接收位元時序參考。該方法可以包括以下步驟：使用從位元時序參考獲得的時序資訊來配置脈寬調制解碼器。
在本案的各個態樣，一種資料通訊裝置具有調適成將該裝置耦合至串列匯流排的兩條導線的介面電路，以及處理器。該處理器可被配置成：從串列匯流排的資料線接收第一序列開始條件，第一序列開始條件指示在第一序列開始條件之後傳輸的第一資料包將要與在該串列匯流排的時鐘線上傳輸的時鐘信號中的時鐘脈衝併發地傳輸，從該資料線接收第二序列開始條件，第二序列開始條件指示在第二序列開始條件之後傳輸的第二資料包將要在資料信號中與嵌入式時鐘資訊一起傳輸，忽略第一資料包，以及解調該資料信號以提取第二資料包。
以下結合附圖闡述的詳細描述意欲作為各種配置的描述，而無意表示可實踐本文所描述的概念的僅有配置。本詳細描述包括具體細節以提供對各種概念的透徹理解。然而，對於熟習此項技術者將顯而易見的是，沒有該等具體細節亦可以實踐該等概念。在一些例子中，以方塊圖形式圖示眾所周知的結構和元件以便避免湮沒此類概念。
現在將參照各種裝置和方法提供本發明的若干態樣。該等裝置和方法將在以下詳細描述中進行描述並在附圖中由各種方塊、模組、元件、電路、步驟、過程、演算法等（統稱為「元素」）來圖示。該等元素可使用電子硬體、電腦軟體，或其任何組合來實現。此類元素是實現成硬體還是軟體取決於具體應用和加諸於整體系統上的設計約束。概覽
包括多SoC的元件和其他IC元件通常採用可包括串列匯流排或其他資料通訊鏈路的共享通訊介面以將處理器與數據機和其他周邊設備相連接。串列匯流排或其他資料通訊鏈路可根據所定義的多個標準或協定來操作。例如，串列匯流排可以根據I2C、I3C、SPMI，及/或RFFE協定，或可以被配置成用於半雙工操作的其他協定來操作。涉及耦合至串列匯流排的設備的增大的功能性和操作複雜性，以及在支援應用、周邊設備、和感測器態樣施加的更嚴格的時序約束可能導致對於GPIO和通訊鏈路輸送量的更大需求。
本案的某些態樣係關於用於單導線上的使用脈寬調制（PWM）來在相同信號中組合時鐘和資料的通訊的技術。在一個態樣，匯流排主控可以被調適成在單導線（僅資料）上與一些從設備通訊並且在雙導線（資料和時鐘）上與其他設備通訊。協定控制器可以基於用於啟動事務的序列開始條件（SSC）的配置來發信號通知通訊的類型（單導線或雙導線）。
SSC的各個態樣是由RFFE協定定義的。高部分和低部分的歷時由協定指定，並且SSC中的轉變的上升時間和下降時間由協定定義。對SCLK線上所傳輸的時鐘信號的頻率的限制亦可以由協定定義。協定控制器可以被配置成傳輸經修改的SSC以指示何時要與單導線從設備進行事務。在某些實例中，協定控制器可以傳輸擴展長度的SSC以將單導線從設備作為用於通訊的目標。在一些實現中，協定控制器可以傳輸經縮短的SSC以將單導線從設備作為用於通訊的目標。在一些例子中，協定控制器可以傳輸具有經修改的上升時間和下降時間的SSC，以將單導線從設備作為用於通訊的目標。
在一個實例中，單導線從設備具有調適成將裝置耦合至串列匯流排的導線的介面電路，以及配置成從串列匯流排的資料線接收第一SSC的處理器，該SSC指示在第一SSC之後傳輸的第一資料包將要與在該串列匯流排的時鐘線上傳輸的時鐘信號中的時鐘脈衝併發地傳輸。處理器可以被配置成從資料線接收第二SSC，該第二SSC指示在第二SSC之後傳輸的第二資料包將要在資料信號中與嵌入式時鐘資訊一起傳輸。處理器可以被配置成忽略第一資料包並解調資料信號以提取第二資料包。該裝置可以具有被配置成解調資料信號的脈寬調制解碼器，及/或相位調制解碼器。
本文揭示的某些態樣可用於替換或補充串列匯流排協定（諸如I2C、I3C、SPMI，及/或RFFE協定），或基於UART、線多工UART（LM-UART）的點對點介面。某些態樣可適用於以半雙工模式或全雙工模式操作的串列匯流排。某些態樣可適用於點對點介面，包括基於UART的介面、線多工UART（LM-UART）介面。在一些實現中，本文揭示的某些態樣可以被部署以支援虛擬GPIO（VGI）訊息的交換。某些態樣可適用於多點介面及/或以點對點模式操作的介面。採用串列資料連結的裝置的實例
根據某些態樣，串列資料連結可被用於互連作為裝置（諸如蜂巢式電話、智慧型電話、通信期啟動協定（SIP）電話、膝上型設備、筆記本、小筆電、智慧型電腦、個人數位助理（PDA）、衛星無線電設備、全球定位系統（GPS）設備、智慧家用設備、智慧照明設備、多媒體設備、視訊設備、數位音訊播放機（例如，MP3播放機）、相機、遊戲控制台、娛樂設備、車載元件、可穿戴計算設備（例如，智慧手錶、健康或健身追蹤器、眼鏡等）、電器、感測器、安全設備、自動售貨機、智慧型儀器表、無人機、多旋翼飛行器，或任何其他類似的功能設備）的子元件的電子設備。
圖1圖示可採用資料通訊匯流排的裝置100的實例。裝置100可包括SoC、具有可在一或多個ASIC中或在SoC中實現的多個電路或設備104、106，及/或108的處理電路102。在一個實例中，裝置100可以是通訊設備，並且處理電路102可包括在ASIC 104中提供的處理設備、一或多個周邊設備106，以及收發機108，該收發機108使得該裝置能夠經由天線124與無線電存取網路、核心存取網路、網際網路及/或另一網路進行通訊。
ASIC 104可具有一或多個處理器112、一或多個數據機110、板載記憶體114、匯流排介面電路116及/或其他邏輯電路或功能。處理電路102可由可提供應用程式設計介面（API）層的作業系統來控制，該API層使得該一或多個處理器112能夠執行常駐在板載記憶體114或在處理電路102上提供的其他處理器可讀取儲存122中的軟體模組。軟體模組可包括儲存在板載記憶體114或處理器可讀取儲存122中的指令和資料。ASIC 104可存取其板載記憶體114、處理器可讀取儲存122，及/或在處理電路102外部的儲存。板載記憶體114、處理器可讀取儲存122可包括唯讀記憶體（ROM）或隨機存取記憶體（RAM）、電子可抹除可程式設計ROM（EEPROM）、快閃記憶卡，或可以在處理系統和計算平臺中使用的任何記憶體設備。處理電路102可包括、實現或存取本端資料庫或其他參數儲存，該本端資料庫或其他參數儲存可維護用於配置和操作裝置100及/或處理電路102的工作參數和其他資訊。本端資料庫可使用暫存器、資料庫模組、快閃記憶體、磁性媒體、EEPROM、軟碟或硬碟等來實現。處理電路102亦可以可操作地耦合至外部設備，諸如天線124、顯示器126、操作者控制項（諸如開關或按鈕128、130及/或整合或外部按鍵板132），以及其他元件。使用者介面模組可被配置成經由專用通訊鏈路或經由一或多個串列資料互連與顯示器126、外部按鍵板132等一起操作。
處理電路102可以提供使得某些設備104、106及/或108能夠進行通訊的一或多條匯流排118a、118b、120。在一個實例中，ASIC 104可包括匯流排介面電路116，其包括電路、計數器、計時器、控制邏輯和其他可配置電路或模組的組合。在一個實例中，匯流排介面電路116可被配置成根據通訊規範或協定來操作。處理電路102可包括或控制配置和管理裝置100的操作的功率管理功能。
圖2圖示包括耦合至串列匯流排220的多個設備202和2220 -222N 的裝置200的某些態樣。設備202和2220 -222N 可在一或多個半導體IC元件（諸如應用處理器、SoC或ASIC）中實現。在各種實現中，設備202和2220 -222N 可包括、支援或作為數據機、信號處理設備、顯示器驅動器、相機、使用者介面、感測器、感測器控制器、媒體播放機、收發機、RFFE設備及/或其他此類元件或設備來操作。在一些實例中，從設備2220 -222N 中的一者或多者可被用於控制、管理或監視感測器設備。設備202和2220 -222N 之間在串列匯流排220上的通訊由主設備202來控制。某些類型的匯流排可支援多個主設備202。
在一個實例中，主設備202可包括介面控制器204，該介面控制器204管理對串列匯流排的存取、為從設備2220 -222N 配置動態位址，及/或使得時鐘信號228要在串列匯流排220的時鐘線218上傳輸。主設備202可包括配置暫存器206或其他儲存224，以及被配置成處置協定及/或較高級別功能的其他控制邏輯212。控制邏輯212可包括處理電路，諸如狀態機、定序器、信號處理器或通用處理器。主設備202包括收發機210以及線驅動器/接收器214a和214b。收發機210可包括接收器、傳輸器和共用電路，其中共用電路可包括時序、邏輯和儲存電路及/或設備。在一個實例中，傳輸器基於由時鐘產生電路208提供的時鐘信號228中的時序來編碼和傳輸資料。其他時序時鐘226可由控制邏輯212和其他功能、電路或模組使用。
至少一個設備2220 -222N 可被配置成作為串列匯流排220上的從設備來操作，並且可包括支援顯示器、圖像感測器的電路和模組，及/或控制量測環境狀況的一或多個感測器並與之通訊的電路和模組。在一個實例中，配置成作為從設備來操作的從設備2220 可提供包括支援顯示器、圖像感測器的電路和模組，及/或控制量測環境狀況的一或多個感測器並與之通訊的電路和模組的控制功能、模組或電路232。從設備2220 可包括配置暫存器234或其他儲存236、控制邏輯242、收發機240以及線驅動器/接收器244a和244b。控制邏輯242可包括處理電路，諸如狀態機、定序器、信號處理器或通用處理器。收發機210可包括接收器、傳輸器和共用電路，其中共用電路可包括時序、邏輯和儲存電路及/或設備。在一個實例中，傳輸器基於由時鐘產生及/或恢復電路246所提供的時鐘信號248中的時序來編碼和傳輸資料。時鐘信號248可從接收自時鐘線218的信號中匯出。其他時序時鐘238可由控制邏輯242和其他功能、電路或模組使用。
串列匯流排220可根據RFFE、I2C、I3C、SPMI或另一協定來操作。至少一個設備202、2220 -222N 可被配置成選擇性地作為串列匯流排220上的主設備或從設備來操作。兩個或更多個設備202、2220 -222N 可以是可被配置成作為串列匯流排220上的主設備來操作的。
在一些實現中，串列匯流排220可根據I3C協定來操作。使用I3C協定來通訊的設備可與使用I2C協定來通訊的設備共存於相同的串列匯流排220上。I3C協定可支援不同通訊模式，包括與I2C協定相容的單倍資料速率（SDR）模式。高資料率（HDR）模式可提供介於6百萬位元每秒（Mbps）到16 Mbps之間的資料傳輸率，並且某些HDR模式可提供更高的資料傳輸率。I2C協定可遵循提供範圍可在100千位元每秒（kbps）到3.2 Mbps之間的資料率的實際I2C標準。除了資料格式和匯流排控制態樣，I2C和I3C協定亦可定義在雙線串列匯流排220上傳輸的信號的電氣和時序態樣。在一些態樣，I2C和I3C協定可定義影響與串列匯流排220相關聯的某些信號位準的直流（DC）特性，及/或影響在串列匯流排220上傳輸的信號的某些時序態樣的交流（AC）特性。在一些實例中，雙線串列匯流排220在資料線216上傳輸資料並在時鐘線218上傳輸時鐘信號。在一些例子中，資料可被編碼在資料線216和時鐘線218的信號傳遞狀態，或信號傳遞狀態轉變中。
圖3是圖示晶片組或設備302中的通訊鏈路的配置的實例的示圖300，該晶片組或設備302採用多個RFFE匯流排330、332、334來耦合各種RF前端設備318、320、322、324、326、328。在該實例中，數據機304包括RFFE介面308，其可將該數據機304耦合至第一RFFE匯流排330。數據機304可以經由相應的通訊鏈路310、336或在一些實現中經由共用通訊鏈路310或336來與基頻處理器306和射頻IC（RFIC 312）通訊。所圖示的設備302可以實施在以下一者或多者中：行動通訊設備、行動電話、行動計算系統、行動電話、筆記型電腦、平板計算設備、媒體播放機、遊戲設備、可穿戴計算設備、可穿戴通訊設備、電器等。
在各個實例中，設備302可以用一或多個基頻處理器306、數據機304、RFIC 312、多個通訊鏈路310、336、多個RFFE匯流排330、332、334，及/或其他類型的匯流排來實現。設備302可包括其他處理器、電路、模組並且可以被配置成用於各種操作及/或不同功能性。在圖3中所圖示的實例中，數據機304經由其RFFE介面308和第一RFFE匯流排330耦合至RF調諧器318。RFIC 312可包括一或多個RFFE介面314、316、控制器、狀態機，及/或配置和控制RF前端的某些態樣的處理器。在所圖示的實例中，RFIC 312經由其第一RFFE介面314和第二RFFE匯流排332來與PA 320和功率追蹤模組322通訊。在所圖示的實例中，RFIC 312經由其第二RFFE介面316和第三RFFE匯流排334來與開關324和一或多個LNA 326、328通訊。
匯流排等待時間可影響串列匯流排處置高優先順序、即時及/或其他受時間約束的訊息的能力。低等待時間訊息或者要求低匯流排等待時間的訊息可與感測器狀態、設備產生的即時事件和虛擬化GPIO有關。在一個實例中，匯流排等待時間可被量測為在訊息變得可供傳輸與對該訊息的遞送之間所逝去的時間。在另一實例中，匯流排等待時間可被量測為在訊息變得可供傳輸與對該訊息的傳輸開始之間所逝去的時間。可採用對匯流排等待時間的其他量測。匯流排等待時間通常包括在傳輸較高優先順序訊息時招致的延遲、中斷處理、終止串列匯流排上正在進行的資料包所需的時間、傳輸導致匯流排在傳輸模式和接收模式之間周轉的命令的時間、匯流排仲裁及/或協定指定的命令傳輸。
在一個實例中，等待時間敏感的訊息攜帶或包括共存訊息。可以在多系統平臺中傳輸共存訊息，以防止或減少某些類型的RFFE設備相互干擾的情況。可能是共存訊息的源或物件的RFFE設備包括，例如，開關324、LNA 326、328、PA 320和其他類型的設備，上述各項以產生設備間RF干擾及/或可能潛在地導致一或多個設備損壞的方式併發地操作。共存管理訊息可以在不同無線電存取技術、無線訂閱，及/或應用之間共享的某些設備之間交換。例如，開關324、LNA 326、328、PA 320，及/或天線可以由具有不同傳輸和接收排程的兩種不同的無線電存取技術共享，並且在設備開始使用一種無線電存取技術進行傳輸而同時使用另一種無線電存取技術進行接收的情況下可能損壞LNA 326、328或其他設備。可能相互干擾的設備可以交換共存管理（CxM）訊息，以准許每個設備發信號通知可能導致干擾或衝突的即將發生的動作。例如，兩個數據機304可以交換CxM訊息以便管理共享元件的操作。在習知系統中，可以使用專用串列鏈路來交換CxM訊息，每個專用串列鏈路使用雙導線或四導線通用非同步接收器/傳輸器（UART）來實現。在多無線電多應用系統中，CxM互連和其他設備互連可能消耗大量的實體輸入/輸出（I/O）引腳和互連，從而增大成本和佈線複雜性。
多點介面（諸如RFFE、SPMI、I3C等）可以減小用於在多個設備之間進行通訊的實體輸入/輸出（I/O）引腳的數目。支援多點串列匯流排上的通訊的協定定義了用於傳輸命令、控制和資料有效負荷的資料包結構。不同協定的資料包結構定義了某些共用特徵，包括用於選擇要接收或傳輸資料的設備的定址、時鐘產生和管理、中斷處理，以及設備優先順序。在本案中，可以採用RFFE協定的實例來說明本文揭示的某些態樣。然而，本文揭示的概念可適用於其他串列匯流排協定和標準。
根據本文揭示的某些態樣，雙導線串列匯流排可調適成在習知的雙導線模式和單導線模式中交替地操作。在一實例中，可以根據RFFE協定來操作串列匯流排，以使得時鐘和資料線被用於與耦合至該串列匯流排的雙導線從設備進行通訊，並且資料線在沒有時鐘信號的情況下被用於與耦合至該串列匯流排的單導線從設備進行通訊。匯流排主控可以使用脈寬調制來編碼傳輸到單導線從設備的資料。
圖4圖示了根據本案的某些態樣的其中單導線從設備404和雙導線從設備406可以共存並且其中匯流排主控402可以與單導線從設備404和雙導線從設備406兩者通訊的系統400。可在RFIC、數據機、應用處理器，或另一類型的設備中提供匯流排主控402。匯流排主控402至少經由雙導線串列匯流排408的SDATA線410來耦合至一或多個從設備404、406，該雙導線串列匯流排408亦具有SCLK線412。資料可以被編碼在SDATA線410上所傳輸的資料信號中，並且在雙導線通訊模式中，接收器可以使用在SCLK線412上傳輸的時鐘信號來提取該資料。在所圖示的實例中，串列匯流排408根據RFFE協定來操作。在其他實例中，串列匯流排408可根據諸如I3C協定、SPMI協定等的其他協定來操作。在所圖示的實例中，每個單導線從設備404和每個雙導線從設備406被耦合至SDATA線410。單導線從設備404被調適成用於單導線通訊模式，而雙導線從設備406亦被耦合至SCLK線412以接收在雙導線通訊模式中使用的時鐘信號。
匯流排主控402可以包括協定控制器414，該協定控制器414可以由具有處理器、控制器、狀態機或其他邏輯的處理電路來實現。協定控制器414可被配置成支援可被用於管理串列匯流排408的操作的一或多個協定。在一些實現中，協定控制器414可以可操作用於配置一或多個從設備404、406。協定控制器414可以決定作為將要在串列匯流排408上傳輸的資料的指定接收者的從設備404、406的配置，並且相應地可以將資料編碼在將要在SDATA線410上傳輸的信號中。在一些例子中，指向單導線從設備404和雙導線從設備406的組合的廣播訊息可以被發送兩次，一次在單導線通訊模式中並且一次在雙導線通訊模式中。附加地，協定控制器414可以決定是否及/或何時將要在SCLK線412上傳輸時鐘信號。在一些實現中，在資料以單導線通訊模式傳輸到一或多個單導線從設備404時，時鐘信號被抑制。
根據本文所揭示的某些態樣，在開始事務時，匯流排主控402可以在單導線從設備404與雙導線從設備406之間進行選擇。匯流排主控402可以使用不同的序列開始條件（SSC）來進行單導線和雙導線事務。在一些實現中，單導線從設備404及/或雙導線從設備406的某些介面特性可以是可配置的。例如，當基於定義被指定用於SDATA線410的電容的可配置暫存器設置來驅動SDATA線410時，耦合至串列匯流排408的單導線從設備404及/或雙導線從設備406可以匹配指定的匯流排電容。在其他例子中，可以將指定的匯流排電容硬佈線到單導線從設備404及/或雙導線從設備406中。
圖5圖示了包括由RFFE協定定義的SSC 504的RFFE序列開始時序500。串列匯流排408最初在閒置狀態中，其中SDATA線410和SCLK線412皆為低。匯流排主控402可以經由傳輸2位元SSC 504來啟動事務。可以經由匯流排主控402所使用的內部時鐘502的頻率來決定位元時間或每個位元的傳輸時間。內部時鐘502可以被選擇成在資料傳輸期間控制串列匯流排408的位元速率。SSC 504包括在SCLK線412保持低的同時在SDATA線410上所傳輸的脈衝。該脈衝包括1位元高部分506，並且繼之以1位元低部分508。SSC 504之後可以是從設備位址510。在習知RFFE操作中，資訊位元（包括有效負荷資料、位址和控制位元）在SCLK線412上提供時鐘脈衝時被取樣或擷取。在SSC 504的傳輸期間不提供時鐘脈衝，並且接收方設備辨識出在SCLK線412保持低時在SDATA線410上的信號傳遞狀態中的轉變指示控制信號傳遞。
SSC 504的各個態樣由RFFE協定定義，包括SSC 504的高部分506和低部分508的歷時。超前轉變512的上升時間（TR ）和脈衝終止轉變514的下降時間（TF ）亦由協定來定義。對在SCLK線412上傳輸的時鐘信號的頻率的限制可以經由設計、應用及/或經由定義RFFE協定的規範來定義。協定控制器414可以被配置成傳輸指示何時要與單導線從設備404進行事務的經修改的SSC。在某些實例中，協定控制器414可以傳輸擴展長度的SSC以將單導線從設備404作為用於通訊的目標及/或以指示將要在單導線通訊模式中進行事務，其中該擴展長度的SSC具有大於根據RFFE規範所提供的SSC脈衝的歷時的歷時。在一些實現中，協定控制器414可以傳輸經縮短的SSC以將單導線從設備404作為用於通訊的目標，其中該經縮短的SSC包括具有小於根據RFFE規範所提供的SSC脈衝的歷時的歷時的脈衝。在一些例子中，協定控制器414可以傳輸具有經修改的上升時間及/或下降時間的SSC，以將單導線從設備404作為用於通訊的目標。
根據本文所揭示的某些態樣，RFFE資料包可以在某些時間區間中被傳輸到單導線從設備404，並且在其他時間區間中被傳輸到雙導線從設備406，其中可以根據分時雙工（TDD）方案來提供該等時間區間。TDD方案可以按非正式的方式來實現，或者例如在繁忙的系統中可以實現形式化的時間共享方案。匯流排主控402與單導線從設備404之間交換的資料包預期將被雙導線從設備406忽略。匯流排主控402與雙導線從設備406之間交換的資料包預期將被單導線從設備404忽略。
根據某些態樣，舊式雙導線資料包由習知SSC 504辨識，該習知SSC 504指示將要在SDATA線410與SCLK線412兩者上提供信號傳遞。單導線資料包可以由包括SDATA線410上的唯一性脈衝時序簽名的SSC來辨識。在一個實例中，當SSC脈衝的歷時被保證超過習知SSC 504的高部分506（脈衝歷時）時，提供唯一性脈衝時序簽名。在另一實例中，唯一性脈衝時序簽名包括具有經修改的上升時間（TR ）和下降時間（TF ）的轉變，其中接收器裝備有斜率偵測電路。在各種實現中，用於單導線資料包的經修改的SSC提供了針對SDATA線410上所使用的調制方案來配置接收器的時序及/或控制資訊。在一個實例中，用於單導線資料包的經修改的SSC指示位元區間的歷時及/或該位元區間的中心點。在一些實例中，在經修改的SSC之後的時鐘週期中的信號傳遞指示位元區間的歷時及/或該位元區間的中心點。
在各種實現中，定義匯流排的閒置狀態的電壓位準可以是可配置的，或者可以在各實現之間變化。在一些實例中，在閒置狀態中，SDATA線410和SCLK線412處於低電壓（或零伏），而在其他實例中，在閒置狀態中，SDATA線410和SCLK線412處於高電壓位準。閒置狀態的電壓位準可以定義在脈寬調制資料信號中傳輸的脈衝的電壓位準，及/或用於表示相位調制資料信號中的資料的轉變的方向。圖5包括以不同的閒置狀態操作的系統520、540的一般化實例。在第一系統520中，匯流排主控522在串列匯流排526上與從設備524通訊，其中閒置狀態由低電壓位準530定義，而活躍脈衝上升至較高電壓位準528。串列匯流排526可以是單導線匯流排、雙導線匯流排，或具有多條資料線的匯流排。在一些例子中，串列匯流排526中的導線數目是可配置的，並且匯流排主控522和從設備524可具有可配置的通用輸入/輸出（GPIO）引腳，其可被配置成匹配串列匯流排526的配置。在一些實現中，匯流排主控522及/或從設備524可以具有預定義的GPIO配置。在某些實現中，匯流排主控522可以被設計成具有可以支援單導線、雙導線，或混合的單導線/雙導線應用中的操作的GPIO焊盤及/或引腳。
在第二系統540中，匯流排主控542在串列匯流排546上與從設備544通訊，其中閒置狀態由高電壓位準550定義，而活躍脈衝下降至較低電壓位準548。串列匯流排546可以是單導線匯流排、雙導線匯流排，或具有多條資料線的匯流排。在一些例子中，串列匯流排546中的導線數目是可配置的，並且匯流排主控542和從設備544可具有可配置的通用輸入/輸出（GPIO）引腳，其可被配置成匹配串列匯流排546的配置。在一些實現中，匯流排主控542及/或從設備544可以具有預定義的GPIO配置。在某些實現中，匯流排主控542可以被設計成具有可以支援單導線、雙導線，或混合的單導線/雙導線應用中的操作的GPIO焊盤及/或引腳。
圖6是圖示與使用單導線SSC相關的某些態樣的時序圖600。對於可適用於單導線和雙導線RFFE協定模式的所有指定的位元速率，單導線SSC滿足管控SSC脈衝的歷時的時序關係： TSSC _高 _單導線 >TSSC _高 _雙導線 。
在某些實現中，可以經由將用於雙導線事務的最小位元時鐘的頻率除以4來產生用於單導線事務的SSC脈衝。在圖6中所圖示的第一實例中，可以在SCLK線412上傳輸52 MHz內部時鐘信號602，以用26 MHz的位元速率來控制雙導線資料傳遞。SSP的歷時614對應於經由將內部時鐘信號602除以2來推導出的脈衝產生時鐘信號（在此為SSP52 604）的週期。在圖6中所圖示的第二實例中，在SCLK線412上傳輸以控制雙導線資料傳遞的時鐘信號是經由以下方式獲得的：將52 MHz內部時鐘信號602除以4以在SCLK線412上提供26 MHz（與SSP52 604相比較）的時鐘信號。在第二實例中，SSP的歷時618對應於經由將內部時鐘信號602除以4來推導出的時鐘信號（在此為SSP26 606）的週期。第一實例和第二實例表示其中匯流排主控可以按52 M位元/秒的最大資料率和26 M位元/秒的最小資料率來傳輸資料的實現。
根據本文所揭示的某些態樣，可以經由將52 MHz內部時鐘信號602除以8以提供13 M位元/秒的資料率來獲得可以與雙導線資料傳遞的兩個實例一起使用的第一單導線SSC脈衝，並且該單導線SSC具有對應於頻率為6.5 MHz的時鐘信號（在此為SSP13 608）的週期的歷時622。第一單導線SSC的歷時622至少是最短雙導線SSC的歷時的兩倍。
可以經由將52 MHz內部時鐘信號602除以16以提供6.5 M位元/秒的資料率來獲得可以與雙導線資料傳遞的兩個實例一起使用的第二單導線SSC脈衝，並且第二單導線SSC具有對應於頻率為3.25 MHz的時鐘信號（在此為SSP6.5 608）的週期的歷時626。第二單導線SSC的歷時626至少是最短雙導線SSC的歷時的四倍。
在一些實現中，可以使用其他時鐘分頻比來產生單導線SSC。例如，圖6中所圖示的第一實例中的雙導線SSC是經由將52 MHz內部時鐘信號602除以2以在SDATA線410上產生脈衝來產生的。在一些例子中，可以向單導線SSC提供52 MHz內部時鐘信號602的三個週期的脈衝寬度。後一種單導線SSC的脈衝歷時大於雙導線通訊實例中的任一者的脈衝寬度612、616，該等雙導線通訊實例具有分別對應於52 MHz內部時鐘信號602的一個週期和兩個週期的SSC脈衝寬度612、616。在一些例子中，可以充分限制雙導線通訊的最大資料率和最小資料率之間的變化，以使得能夠使用具有小於52 MHz內部時鐘信號602的三個週期、但大於任何可能的雙導線SSC的最大歷時的脈衝寬度的單導線SSC。
在另一實例中，可以向單導線SSC提供比任何雙導線SSC短的脈衝寬度。圖7圖示了具有短於對應的雙導線SSC的歷時714、716的歷時732的單導線SSC的實例。在該實例中，單導線SSC具有是52 MHz內部時鐘信號702的0.5個週期的脈衝寬度，而對應的雙導線SSC脈衝具有對應於52 MHz內部時鐘信號702的一個週期和兩個週期的寬度。
在一些實現中，當產生具有較慢的上升時間和下降時間歷時的單導線SSC脈衝時，可將單導線SSC脈衝與雙導線SSC區分開來。
在其中單導線從設備404和雙導線從設備406共存於串列匯流排408上的系統400中，當前通訊模式可以由被傳輸以開始事務的SSC的類型來指示。單導線SSC被傳輸以向一或多個單導線從設備404指示單導線事務緊隨其後。在某些實現中，單導線事務使用PWM編碼來進行。在單導線事務期間，匯流排主控402抑制在SCLK線412上的時鐘信號中傳輸脈衝。當不在SCLK線412上提供時鐘脈衝時（除了有效的雙導線SSC之外），雙導線從設備406忽略在SDATA線410上傳輸的資訊，並且雙導線從設備406忽略單導線事務。雙導線SSC被傳輸以向一或多個雙導線從設備406指示雙導線事務緊隨其後。在某些實現中，雙導線事務根據習知的RFFE協定來進行。單導線從設備404不辨識雙導線SSC，並且可以被配置成在雙導線事務期間忽略SDATA線410上的轉變。
在一些實現中，單導線從設備404在頻率態樣具有比匯流排主控402中的定時源更慢的定時源。在一些例子中，向匯流排主控402和單導線從設備404提供與確保單導線從設備404可以辨識由匯流排主控402在SDATA線410上傳輸的較高速度信號相稱的定時源。
圖8圖示了在多模式串列匯流排上進行的事務的實例800、820。在第一實例800中，由匯流排主控傳輸雙導線SSC 808。隨後，匯流排主控在SCLK線804上傳輸脈衝810，該等脈衝810指示及/或區分SDATA線802上的資料位元。在第一實例800中，傳輸以從設備位址位元812、814、816、818開始的資料包。雙導線SSC 808的歷時比為單導線SSC定義的歷時短，從而使得單導線從設備404忽略從設備位址位元812、814、816、818和任何後續資料傳輸直至偵測到有效的1位元SSC 822。在一些實現中，單導線從設備404中的線介面電路提供指示是否已經偵測到單導線SSC的偵測信號806。
在第二實例820中，由匯流排主控傳輸單導線SSC 822。隨後，匯流排主控閘控、抑制或以其他方式抑制在SCLK線804上傳輸的時鐘信號中傳輸脈衝。匯流排主控在SDATA線802上傳輸資訊。在第二實例820中，資訊可以開始於經PWM編碼的從設備位址位元824。當不在SCLK線804上提供脈衝時，雙導線從設備406可以被配置或調適成忽略經PWM編碼的從設備位址位元824。當已經偵測到單導線SSC 822時，單導線從設備404中的線介面電路在偵測信號806中提供至啟用狀態的轉變826。
圖9是圖示其中在雙導線從設備406處偵測單導線SSC的實例的流程圖900。單導線SSC進行單導線事務，該單導線事務是在抑制SCLK線804上的脈衝的同時進行的。在方塊902，雙導線從設備406等待SCLK線804上的時鐘脈衝以擷取來自SDATA線802的資料。在單導線事務期間沒有接收到脈衝。在方塊904，雙導線從設備406可以在等待SCLK線804上的時鐘脈衝的同時決定是否已經接收到另一SSC。若已經接收到另一SSC，則雙導線從設備406可以在方塊902處恢復或重啟等待。若尚未接收到另一SSC，則雙導線從設備406可以在方塊906處決定後SSC超時是否已經期滿。後SSC超時可被用於偵測傳輸方設備在SSC之後未能發送資料，或其他類型的信號傳遞錯誤。當後SSC超時尚未期滿時，雙導線從設備406可以在方塊902處繼續等待。當後SSC超時已經期滿時，雙導線從設備404可以在方塊908處返回至閒置狀態。閒置狀態可以對應於在匯流排停放週期（BPC）被傳輸以終止正常的雙導線事務之後的雙導線從設備404的狀態。
在一些例子中，單導線從設備404可以在雙導線事務正在進行中的同時偵測錯誤的單導線SSC。圖10圖示了其中在SDATA線1004上傳輸錯誤的單導線SSC 1010的實例1000。在該實例1000中，匯流排主控在SDATA線1004上傳輸雙導線SSC 1006以啟動雙導線事務。在SCLK 1002上提供一時鐘信號。在該事務的過程中，傳輸具有值0xFF的位元組。同位位元提供奇數同位，從而導致其中SDATA線1004處於高狀態的9位元傳輸1008。9位元傳輸1008滿足或超過被指定用於在SDATA線1004上傳輸的單導線SSC 1010的脈衝1012的最短歷時。9位元傳輸1008可能被視為或稱為錯誤的單導線SSC。
在一些實現中，單導線從設備404可以被配置或調適成在已經偵測到雙導線SSC 1006之後的最小時間段內忽略SDATA線1004上的傳輸。在一個實例中，由單導線從設備404中的線介面電路產生的偵測信號806（參見圖8）可以被調適成提供指示何時已經偵測到單導線SSC以及何時已經偵測到雙導線SSC的多位元信號。線介面電路可以產生偵測信號806，該偵測信號806在已經偵測到雙導線SSC之後的經配置的時間段內禁止單導線接收器的操作。
圖11是圖示根據本文所揭示的某些態樣的其中在調適成避免錯誤的單導線SSC偵測的單導線從設備404處偵測SSC的實例的流程圖1100。在方塊1102，單導線從設備404量測SSC的歷時。SSC的歷時可以決定是否已接收到單導線或雙導線SSC。在方塊1104，單導線從設備404決定已經接收到何種類型的SSC。當SSC的歷時大於雙導線SSC 1006的最大歷時時，單導線從設備404可以在方塊1106處進行單導線事務。在方塊1106處完成事務之後，單導線從設備404在方塊1108處進入後BPC狀態。當SSC的歷時小於單導線SSC 1010的最小歷時時，單導線從設備404可以在方塊1110處丟棄SSC。在方塊1112，單導線從設備404可以忽略及/或丟棄SDATA線1004上的轉變，直至該單導線從設備404在方塊1114處決定對應於雙導線事務（包含最大資料包）的預期歷時的禁用時段已經期滿。當單導線從設備404決定禁用時段已經期滿時，在方塊1108，單導線從設備404進入後BPC狀態。
圖12圖示了與在由根據本文揭示的某些態樣配置的單導線從設備404來進行的雙導線事務期間所使用的禁用時段1208相關聯的時序1200。圖12中圖示了關於雙導線事務1202、1204的時序的兩個實例。第一事務1202的歷時包括：雙導線SSC 1214和由RFFE協定定義的最短資料包1216的歷時。第二事務1204的歷時包括：雙導線SSC 1218和由RFFE協定定義的最大長度資料包1220的歷時。禁用時段1208包括：第二事務1204和保護頻帶1210的歷時。圖示了關於使用52 MHz時鐘信號的雙導線事務的時序1206。16位元組擴展暫存器寫事務1212的歷時可以按3 μs來計算，其在一些實現中可以被視為最大長度資料包1220。對應的禁用時段1208是4 µs，包括1 µs的保護頻帶1210。當使用26 MHz時鐘信號進行雙導線事務時，可將16位元組擴展暫存器寫事務的歷時按6 µs來計算，並且對應的禁用時段1208是7 µs，包括1 µs的保護頻帶1210。
圖13圖示了根據本文揭示的某些態樣的可以在單導線事務中使用的兩種調制模式1300、1320。根據某些態樣，單導線SSC用50％的工作週期來傳輸，並且在中點處包括轉變。單導線SSC的中點轉變提供顯式時序，該時序可被用於指示最佳取樣點及/或理想取樣點1306及/或產生取樣邊沿以用於擷取經PWM編碼的資料1304。單導線SSC可以提供用於從相位調制信號1322解碼相位調制資料1324的時序資訊。
第一調制模式1300採用脈寬調制，其中以在導線上傳輸的PWM信號1302中的脈衝寬度來對資料進行編碼。資料1304的位元值以在PWM信號1302中傳輸的脈衝1308、1310的寬度來編碼。經由使PWM信號1302轉變成高電壓狀態達一時間歷時（在本文中稱為脈衝寬度）來提供脈衝1308、1310。在該實例中，零位元值被表示為短脈衝1310，而具有值「1」的位元被表示為長脈衝1308。短脈衝1310可以被定義為小於傳輸時鐘週期1312的一半的脈衝，而長脈衝1308可被定義為大於傳輸時鐘週期1312的一半的脈衝。相應地，接收器可在每個傳輸時鐘週期1312的中間的取樣點1306處（如由理想取樣點1306所辨識的）擷取資料。
第二調制模式1320採用相位調制，其中以在導線上傳輸的相位調制信號1322的脈衝內的轉變的方向來對資料進行編碼。在所圖示的實例中，資料1324在每個傳輸時鐘週期1326的中心點處或附近發生的轉變中被編碼。零位元值被編碼為低到高轉變1330，而具有值「1」的位元被表示為高到低轉變1328。
將具有由雙導線SSC的週期的倍數來定義的週期的單導線SSC用作時序參考可能限制單導線SSC被用於單導線事務中的脈寬調制和相位調制時可獲得的資料率。降低的資料率可導致匯流排等待時間增大，此情形可能阻止串列匯流排在某些RFFE應用中的高效使用。在某些實現中，並且根據本文揭示的某些態樣，可以與單導線SSC分開地提供用於解碼脈寬調制信號和相位調制信號的時序資訊。
圖14是圖示與在單導線SSC的傳輸之後提供時序資訊有關的某些態樣的時序圖1400，其中該時序資訊配置對脈寬調制信號和相位調制信號進行解碼的接收器。時序圖1400的某些態樣是從圖6的時序圖600推導出來的，包括雙導線SSC 1412、1414和單導線SSC 1416、1418的時序。時序圖1400圖示了單導線和雙導線介面以及對應的使用從內部時鐘信號1402推導出來的不同時序參考1404、1406、1408、1410的SSC脈衝產生的實例。
在圖14中，位元時間參考信號傳遞1420提供可被用於對來自SDATA線的資料進行解碼的時序資訊。可以在單導線SSC 1416之後的時鐘週期中傳輸位元時間參考信號傳遞1420。位元時間參考信號傳遞1420可被用於指示要根據時鐘信號中的時序來提供資料位元區間1422，該時鐘信號具有與用於產生單導線SSC脈衝的時鐘信號不同的頻率。資料位元區間1422中的每一者可以攜帶一或多個資料位元，該等資料位元被編碼在根據本文揭示的某些態樣來傳輸的PWM信號1302或相位調制信號1322中。
在一些實現中，可使用聯合PWM和相位編碼來增大資料率，如圖15中所圖示的。圖15中的時序圖1500圖示了對第一組資料位元1512進行編碼的PWM編碼信號1502和對第二組資料位元1514進行編碼的相位調制信號1504。PWM編碼信號1502或相位調制信號1504圖示了將相應的調制技術用於與根據本文揭示的某些態樣進行操作的單導線從設備404交換資料。
在一些實現中，可在每個傳輸時鐘週期1508中編碼兩個資料位元。一位元PWM調制和一位元相位調制技術可以被組合以為每個位元區間提供四個信號傳遞模式。編碼表1540圖示了將兩個位元映射成聯合編碼的信號以用於在位元區間中傳輸的一個實例。一個位元被用於選擇相位，並且一個位元被用於選擇脈衝寬度。位元值與相位或脈衝寬度之間的關係可以由配置來定義。在一些例子中，可能無法分辨位元值與相位或脈衝寬度之間的一對一關聯性，並且可以任意性地指派四個可能的信號傳遞模式以表示兩位元二進位數值（範圍從「00」到「11」）。
在所圖示的實例中，聯合編碼的信號1506在每個傳輸時鐘週期1508的邊界1510、1516之間提供轉變1518、1520。第一組資料位元1512可以被編碼在邊界1510、1516的時序中。在所圖示的實例中，第一組資料位元1512中的位元值「1」導致在傳輸時鐘週期1508的開始處的較靠近邊界1510的轉變1518，並且第一組資料位元1512中具有值「0」的位元導致在傳輸時鐘週期1508的末尾處的較靠近邊界1516的轉變1520。第二組資料位元1514定義了在每個傳輸時鐘週期1508的邊界1510、1516之間提供的轉變1518、1520的轉變方向。第二組資料位元1514中的位元值「0」被編碼為低到高轉變1518，而第二組資料位元1514中具有值「1」的位元被表示為高到低轉變1520。
聯合的PWM和相位調制的使用可以被用於減少在單導線操作模式中傳輸資料包所需的時間。在一些實現中，聯合的PWM和相位調制可被用於增大單導線操作模式中的資料有效負荷的大小。用於單導線資料連結的資料包
本文揭示的某些態樣提供了可以在硬體受限的資料連結中使用的經最佳化協定。在一個實例中，基於RFFE協定的協定可被用於管理及/或控制串列匯流排上的單導線通訊，該串列匯流排耦合雙導線和單導線從設備404、406。在一些實現中，經最佳化的協定定義或重新定義支援RF前端設備之間的通訊的資料包結構。圖16圖示了可以遵循或相容於習知RFFE協定的資料包1600、1620。資料包1600、1620表示可以在由RFFE協定定義的資料包中傳輸的寫命令。
第一資料包1600對應於具有有限資料有效負荷容量的暫存器0寫命令。資料包1600開始於傳輸兩位元SSC 1602，繼之以從設備位址1604或其他設備辨識符。在第一資料包1600中，從設備位址1604具有四個位元。接下來傳輸8位元命令欄位1606，其中第一位元1612被置位以指示該命令是暫存器0寫命令。命令欄位1606亦攜帶七位元資料有效負荷。在第一資料包1600中，命令欄位1606可以包括同位位元1608，並且可以繼之以匯流排停放信號傳遞1610。
資料包1620表示可以在由RFFE協定定義的資料包中傳輸的通用寫命令。資料包1620開始於傳輸兩位元SSC 1622，繼之以4位元從設備位址1624或另一設備辨識符。接下來傳輸8位元命令碼1626。命令碼1626之後可以是同位位元1628。傳輸位址欄位1630，該位址欄位可以具有8位元長度或16位元長度（對於擴展暫存器寫命令而言）。位址欄位1630之後可以是同位位元1632。可以傳輸一或多個資料訊框1634，每個資料訊框帶有伴隨的同位位元1636。匯流排停放條件（BPC 1638）終止資料包1620。資料訊框1634中的每一者可以包括帶有同位位元1636的8位元位元組。
習知的RFFE匯流排架構採用具有兩個介面線的雙導線匯流排，包括時鐘線（SCLK）和資料線（SDATA）。在某些應用中，可能希望單導線從設備404經由雙導線匯流排的單個導線進行通訊。
本文揭示的某些態樣提供了一種協定結構，該協定結構可以以最小的管理負擔和減小的傳輸等待時間來支援單導線資料連結上的降低速度的操作。該等協定可被用於使用由單導線SSC啟動的資料包來雙向交換經PWM編碼的資料。在一些實現中，單導線SSC可以為接收器處的PWM及/或相位調制解碼提供取樣時序參考。在一些實現中，時序參考傳輸在單導線SSC之後，以為接收器處的PWM及/或相位調制解碼提供取樣時序參考。在一些態樣，RFFE匯流排可以在多種模式中操作，包括習知的雙導線RFFE模式和單導線RFFE模式。
圖17圖示了根據本文揭示的某些態樣的在經等待時間最佳化的協定被啟用時可以由單導線SSC啟動的資料包1700、1720、1740、1760的實例。資料包1700、1720、1740、1760的大小和配置可以針對不同的應用或實現而被不同地決定。在一個實例中，位元欄位的配置及/或含義可以隨應用及/或實現而變化。在另一實例中，資料包1700、1720、1740、1760的個體欄位的大小及/或整體大小可以隨應用及/或實現而變化。
在圖17中，第一資料包1700包括6位元暫存器位址欄位1710，其允許至多達64個暫存器被直接定址。在該實例中，單導線SSC 1702提供准許對PWM和相位調制資料進行解碼的時序資訊。單導線SSC 1702可以在一個時鐘週期中被提供50％的工作週期。在其他實例中，可能期望在單導線SSC 1702之後提供附加的位元時序參考，以改變用於傳輸資料位元的時脈速率。4位元從設備位址欄位1704可被用於在耦合至串列匯流排的單導線從設備404之間進行選擇。從設備位址欄位1704可以攜帶選擇多個單導線從設備404的唯一性從設備辨識符或群組辨識符。從設備位址欄位1704之後是1位元寫/讀指示符1706，其在第一狀態中指示將要在一或多個所定址的單導線從設備404處執行寫操作，並且在第二狀態中指示將要在一或多個所定址的單導線從設備404處執行讀操作。
在一些實現中，提供位元組計數欄位1708。所圖示的位元組計數欄位1708是1位元欄位，並且指示資料有效負荷1712攜帶一個或兩個位元組。位元組計數欄位1708可以更大以指示較大的有效負荷大小，或者可以被省略以指示固定的有效負荷大小。位元組計數欄位1708的內容的含義可以由配置來定義。例如，1位元值可以在一個或兩個位元組、無位元組與一個位元組、兩個位元組與四個位元組，或由配置指示的有效負荷大小的任何組合之間進行選擇。暫存器位址欄位1710在位元組計數欄位1708之後並且可以消耗控制欄位的其餘位元（此處是6個位元）。在一些實現中，暫存器位址欄位1710的大小例如可以由配置基於應用程式中的定址需要來獨立地定義。諸如2位元BPC 1714之類的封包結束信號傳遞跟隨在資料有效負荷1712之後。
在圖17中，第二資料包1720包括6位元暫存器位址欄位1730，其允許至多達64個暫存器被直接定址。暫存器位址欄位1730與同位位元1732一起傳輸。在該實例中，單導線SSC 1722提供准許對PWM和相位調制資料進行解碼的時序資訊。單導線SSC 1722可以在一個時鐘週期中被提供50％的工作週期。在其他實例中，可能期望在單導線SSC 1722之後提供附加的位元時序參考，以改變用於傳輸資料位元的時脈速率。4位元從設備位址欄位1724可被用於在耦合至串列匯流排的單導線從設備404之間進行選擇。從設備位址欄位1724可以攜帶選擇多個單導線從設備404的唯一性從設備辨識符或群組辨識符。從設備位址欄位1724之後是1位元寫/讀指示符1726，其在第一狀態中指示將要在一或多個所定址的單導線從設備404處執行寫操作，並且在第二狀態中指示將要在一或多個所定址的單導線從設備404處執行讀操作。
在一些實現中，提供位元組計數欄位1728。所圖示的位元組計數欄位1728是1位元欄位，並且指示資料有效負荷1734攜帶具有附加的同位1736的一個或兩個位元組。位元組計數欄位1728可以更大以指示較大的有效負荷大小，或者可以被省略以指示固定的有效負荷大小。位元組計數欄位1728的內容的含義可以由配置來定義。例如，1位元值可以在一個與兩個位元組、無位元組與一個位元組、兩個位元組與四個位元組，或由配置指示的有效負荷大小的任何組合之間進行選擇。暫存器位址欄位1730在位元組計數欄位1728之後並且可以消耗控制欄位的其餘位元（此處是6個位元）。同位位元1732可以提供所配置的及/或基於實現需要的奇數或偶數同位。在一些實現中，暫存器位址欄位1730的大小例如可以由配置基於應用程式中的定址需要來獨立地定義。諸如2位元BPC 1738之類的封包結束信號傳遞跟隨在資料有效負荷1734和相關聯的同位1736之後。作為同位1736傳輸的位元的數目可以由位元組計數欄位1728定義，其中例如針對資料有效負荷1734之每一者位元組傳輸一個同位位元。
在圖17中，第三資料包1740可被用作經修改的暫存器0寫資料包。第三資料包1740包括5位元暫存器位址欄位1752，其允許至多達32個暫存器被直接定址。在該實例中，單導線SSC 1742提供准許對PWM和相位調制資料進行解碼的時序資訊。單導線SSC 1742可以在一個時鐘週期中被提供50％的工作週期。在其他實例中，可能期望在單導線SSC 1742之後提供附加的位元時序參考，以改變用於傳輸資料位元的時脈速率。4位元從設備位址欄位1744可被用於在耦合至串列匯流排的單導線從設備404之間進行選擇。從設備位址欄位1744可以攜帶選擇多個單導線從設備404的唯一性從設備辨識符或群組辨識符。
在該實例中，從設備位址欄位1744之後是1位元暫存器0寫指示符1746，其可以將資料包1740辨識為經修改的暫存器0寫資料包。經修改的暫存器0寫資料包可以具有預定義的結構，其中可以出於特定的目的而重新定義一或多個欄位及/或位元。當在串列匯流排上進行低等待時間事務時，經修改的暫存器0寫資料包可以最大化寫入高優先順序暫存器的資料量。
1位元寫/讀指示符1748可以在第一狀態中決定將要在一或多個所定址的單導線從設備404處執行寫操作，並且在第二狀態中決定將要在一或多個所定址的單導線從設備404處執行讀操作。
在一些實現中，提供位元組計數欄位1750。所圖示的位元組計數欄位1750是1位元欄位，並且指示資料有效負荷1754攜帶一個或兩個位元組。位元組計數欄位1750可以更大以指示較大的有效負荷大小，或者可以被省略以指示固定的有效負荷大小。位元組計數欄位1750的內容的含義可以由配置來定義。例如，1位元值可以在一個或兩個位元組、無位元組與一個位元組、兩個位元組與四個位元組，或由配置指示的有效負荷大小的任何組合之間進行選擇。暫存器位址欄位1752在位元組計數欄位1728之後並且可以消耗控制欄位的其餘位元（此處是5個位元）。在一些實現中，暫存器位址欄位1752的大小例如可以由配置基於應用程式中的定址需要來獨立地定義。諸如2位元BPC 1756之類的封包結束信號傳遞跟隨在資料有效負荷1754之後。
在圖17中，第四資料包1760包括5位元暫存器位址欄位1772，其允許至多達32個暫存器被直接定址。暫存器位址欄位1772與同位位元1774一起傳輸。在該實例中，單導線SSC 1762提供允許對PWM和相位調制資料進行解碼的時序資訊。單導線SSC 1762可以在一個時鐘週期中被提供50％的工作週期。在其他實例中，可能期望在單導線SSC 1762之後提供附加的位元時序參考，以改變用於傳輸資料位元的時脈速率。4位元從設備位址欄位1764可被用於在耦合至串列匯流排的單導線從設備404之間進行選擇。從設備位址欄位1764可以攜帶選擇多個單導線從設備404的唯一性從設備辨識符或群組辨識符。
在該實例中，從設備位址欄位1764之後是1位元暫存器0寫指示符1766，其可以將資料包1760辨識為經修改的暫存器0寫資料包。經修改的暫存器0寫資料包可以具有預定義的結構，其中可以出於特定目的而重新定義一或多個欄位及/或位元。當在串列匯流排上進行低等待時間事務時，經修改的暫存器0寫資料包可以最大化寫入高優先順序暫存器的資料量。
1位元寫/讀指示符1768在第一狀態中指示將要在一或多個所定址的單導線從設備404處執行寫操作，並且在第二狀態中指示將要在一或多個所定址的單導線從設備404處執行讀操作。
在一些實現中，提供位元組計數欄位1770。所圖示的位元組計數欄位1770是1位元欄位，並且指示資料有效負荷1776攜帶具有附加同位1778的一個或兩個位元組。位元組計數欄位1770的大小可以被增大以指示較大的有效負荷大小，或者被省略以指示固定的有效負荷大小。位元組計數欄位1770的內容的含義可以由配置來定義。例如，1位元值可以在一個或兩個位元組、無位元組與一個位元組、兩個位元組與四個位元組，或由配置指示的有效負荷大小的任何組合之間進行選擇。暫存器位址欄位1772在位元組計數欄位1728之後並且可以消耗控制欄位的其餘位元（此處是5個位元）。同位位元1774可以提供所配置的及/或基於實現需要的奇數或偶數同位。在一些實現中，暫存器位址欄位1772的大小例如可以由配置基於應用程式中的定址需要來獨立地定義。諸如2位元BPC 1780之類的封包結束信號傳遞跟隨在資料有效負荷1776和相關聯的同位1778之後。作為同位1778傳輸的位元的數目可以由位元組計數欄位1770定義，其中例如針對資料有效負荷1776之每一者位元組傳輸一個同位位元。
在一些實現中，聯合的PWM和相位調制編碼可被用於增大資料包1700、1720、1740、1760中的資料有效負荷1712、1734、1754、1776的大小。在一些實例中，當使用聯合PWM和相位調制編碼時，每個控制欄位中的位元數目可被增大。在一些實例中，可以保持每個控制欄位中的位元數目。在後面的各實例中，某些欄位的含義可能改變；例如，當使用聯合PWM和相位調制編碼時，位元組計數欄位1708、1728、1750、1770可以變成字計數欄位。在一些實例中，可以改變某些控制欄位中的位元數目。在後面的各實例中，位元組計數欄位1708、1728、1750、1770的大小可以被加倍，從而反映資料有效負荷1712、1734、1754、1776的增大的大小。
本文揭示的某些態樣可以關於串列匯流排408上的低等待時間通訊。串列匯流排408可根據RFFE協定等來操作。在某些實現中，至少一個單導線從設備404被耦合至串列匯流排408的SDATA線410，並且一或多個雙導線從設備406被耦合至該串列匯流排408的SDATA線410和SCLK線412。雙導線從設備406可被配置成使用習知資料包來進行通訊，該習知資料包可以由例如RFFE協定來定義。單導線從設備404可以被配置成使用針對單導線上的傳輸而最佳化的資料包來進行通訊。單導線從設備404可以從SDATA線410中提取時鐘信號，其中該時鐘信號被嵌入在SDATA線410上所傳輸的資料信號中。在一個實例中，使用PWM、相位調制，或該等編碼方案的某種組合來對資料進行編碼。
根據某些態樣，耦合至串列匯流排的設備可以基於SSC的歷時來區分單導線和雙導線通訊模式。在一些實例中，可以從單導線SSC中提取與PWM和相位調制編碼有關的時序資訊。在一些例子中，一或多個附加的時鐘週期可被用於提供與PWM和相位調制編碼有關的時序資訊。
在某些實現中，可以用定義串列匯流排408的各個操作態樣的資訊來配置耦合至串列匯流排408的設備402、404、406。在一個實例中，該資訊可以定義SSC的配置和時序、要用於單導線通訊的編碼類型，及/或要用於單導線通訊的資料包的結構、配置和大小，及/或用於單導線通訊的資料包中所提供的各個欄位的格式、大小及/或含義。
設備402、404、406可以被全域配置及/或由群組或個體地配置。例如，匯流排主控402和單導線從設備404可以用與單導線資料包、SSC和編碼技術有關的資訊來配置。在一些例子中，當單導線通訊不影響雙導線從設備406的操作時，該雙導線從設備406不需要用與單導線通訊有關的資訊來配置。
配置可以被動態地執行，並且可以基於應用程式要求。配置可以在設備上電之後及/或在系統初始化或配置期間執行。在一些例子中，在設備402、404、406的製造期間及/或系統組裝或整合期間執行配置。
圖18是圖示可配置成用於多種協定（包括經等待時間最佳化的協定）的單導線從設備404的操作的流程圖1800。在上電重置或初始化之後，單導線從設備404可以在方塊1802處被配置成用於經等待時間最佳化的協定，並且可以使用圖17中所圖示的資料包1700、1720、1740、1760中的一者或多者來進行通訊。經等待時間最佳化的協定可以被定義為在單導線從設備404的製造、組裝及/或整合期間的預設配置。在一些例子中，可以經由應用程式來修改預設配置。
在方塊1804，單導線從設備404在經等待時間最佳化的協定模式中操作，其中在SDATA線410上進行的事務使用資料包1700、1720、1740、1760中的一者或多者來交換資訊。在方塊1806，單導線從設備404可以決定已經請求或命令了協定模式的改變。例如，可以請求或命令單導線從設備404改變至舊式RFFE協定模式。在一些例子中，可以經由配置暫存器設置來發信號通知或實現協定模式的改變，其中可以由匯流排主控402及/或常駐在單導線從設備404上的應用程式來寫入配置。在一個實例中，單導線從設備404可以在方塊1808處將協定模式改變成由MIPI聯盟定義的標準所指定的RFFE協定，包括RFFE協定v2.1、v3.0，或更晚版本。若在方塊1806處沒有指示或不需要協定模式的改變，則單導線從設備404可以在方塊1804處以經等待時間最佳化的協定模式繼續。
單導線從設備404可以在方塊1810處開始以舊式RFFE協定模式來操作。在方塊1812，單導線從設備404可以決定已經請求或命令了協定模式的改變，其中該單導線從設備404已經被請求或命令要改變至經等待時間最佳化的協定模式。在一些例子中，可以經由配置暫存器設置來發信號通知或實現協定模式的改變，其中可以由匯流排主控402及/或常駐在單導線從設備404上的應用程式來寫入配置。單導線從設備404可以在方塊1814處切換到經等待時間最佳化的協定模式，並且隨後可以在方塊1804處以經等待時間最佳化的協定模式來操作。若在方塊1812處沒有指示或不需要協定模式的改變，則單導線從設備404可以在方塊1810處以舊式RFFE協定模式繼續。處理電路和方法的實例
圖19是圖示裝置1900的硬體實現的實例的示圖。在一些實例中，裝置1900可以執行本文所揭示的一或多個功能。根據本案的各種態樣，可使用處理電路1902來實現本文所揭示的元素，或元素的任何部分，或者元素的任何組合。處理電路1902可包括一或多個處理器1904，其由硬體和軟體模組的某種組合來控制。處理器1904的實例包括微處理器、微控制器、數位信號處理器（DSP）、SoC、ASIC、現場可程式設計閘陣列（FPGA）、可程式設計邏輯設備（PLD）、狀態機、定序器、閘控邏輯、個別的硬體電路，以及其他配置成執行本案中通篇描述的各種功能性的合適硬體。一或多個處理器1904可包括執行特定功能並且可由各軟體模組1916之一來配置、增強或控制的專用處理器。一或多個處理器1904可經由在初始化期間載入的軟體模組1916的組合來配置，並且經由在操作期間載入或卸載一或多個軟體模組1916來進一步配置。
在所圖示的實例中，處理電路1902可以用由匯流排1910一般化地表示的匯流排架構來實現。取決於處理電路1902的具體應用和整體設計約束，匯流排1910可包括任何數目的互連匯流排和橋接器。匯流排1910將包括一或多個處理器1904和儲存1906的各種電路連結在一起。儲存1906可包括記憶體設備和大型儲存設備，並且在本文中可被稱為電腦可讀取媒體及/或處理器可讀取媒體。匯流排1910亦可連結各種其他電路，諸如定時源、計時器、周邊設備、穩壓器和功率管理電路。匯流排介面1908可提供匯流排1910與一或多個收發機1912a、1912b之間的介面。可針對處理電路所支援的每種聯網技術提供收發機1912a、1912b。在一些例子中，多種聯網技術可共享收發機1912a、1912b中找到的電路系統或處理模組中的一些或全部。每個收發機1912a、1912b提供用於經由傳輸媒體與各種其他裝置通訊的構件。在一個實例中，收發機1912a可被用於將裝置1900耦合至多線匯流排。在另一實例中，收發機1912b可被用於將裝置1900連接至無線電存取網路。取決於裝置1900的本質，亦可提供使用者介面1918（例如，按鍵板、顯示器、揚聲器、話筒、操縱桿），並且該使用者介面1918可直接或經由匯流排介面1908通訊地耦合至匯流排1910。
處理器1904可負責管理匯流排1910以及負責一般處理，包括對儲存在電腦可讀取媒體（其可包括儲存1906）中的軟體的執行。在該態樣，處理電路1902（包括處理器1904）可被用來實現本文中所揭示的方法、功能和技術中的任一種。儲存1906可被用於儲存處理器1904在執行軟體時操縱的資料，並且該軟體可被配置成實現本文中所揭示的方法中的任一種。
處理電路1902中的一或多個處理器1904可執行軟體。軟體應當被寬泛地解釋成意為指令、指令集、代碼、程式碼片段、程式碼、程式、副程式、軟體模組、應用程式、軟體應用程式、套裝軟體、常式、子常式、物件、可執行件、執行的執行緒、程序、函數、演算法等，無論其是用軟體、韌體、中間軟體、微代碼、硬體描述語言、還是其他術語來述及皆是如此。軟體可按電腦可讀取形式常駐在儲存1906中或常駐在外部電腦可讀取媒體中。外部電腦可讀取媒體及/或儲存1906可包括非暫時性電腦可讀取媒體。作為實例，非暫時性電腦可讀取媒體包括磁儲存設備（例如，硬碟、軟碟、磁條）、光碟（例如，壓縮光碟（CD）或數位多功能光碟（DVD））、智慧卡、快閃記憶體設備（例如，「快閃記憶體驅動器」、卡、棒，或鍵式驅動）、RAM、ROM、可程式設計唯讀記憶體（PROM）、可抹除PROM（EPROM）（包括EEPROM）、暫存器、可移除磁碟，以及任何其他用於儲存可由電腦存取和讀取的軟體及/或指令的合適媒體。作為實例，電腦可讀取媒體及/或儲存1906亦可包括載波、傳輸線，以及可由電腦存取和讀取的用於傳輸軟體及/或指令的任何其他合適媒體。電腦可讀取媒體及/或儲存1906可常駐在處理電路1902中、處理器1904中、在處理電路1902外部，或跨包括該處理電路1902在內的多個實體分佈。電腦可讀取媒體及/或儲存1906可實施在電腦程式產品中。作為實例，電腦程式產品可包括封裝材料中的電腦可讀取媒體。熟習此項技術者將認識到如何取決於具體應用和加諸於整體系統的整體設計約束來最佳地實現本案通篇提供的所描述的功能性。
儲存1906可以維護以可載入程式碼片段、模組、應用程式、程式等來維護及/或組織的軟體，其在本文中可被稱為軟體模組1916。每個軟體模組1916可包括在安裝或載入到處理電路1902上並由一或多個處理器1904執行時對運行時間映射1914做出貢獻的指令和資料，該運行時間映射1914控制一或多個處理器1904的操作。在被執行時，某些指令可使得處理電路1902執行根據本文中所描述的某些方法、演算法和過程的功能。
一些軟體模組1916可在處理電路1902的初始化期間被載入，並且該等軟體模組1916可配置處理電路1902以使得能夠執行本文中所揭示的各種功能。例如，一些軟體模組1916可配置處理器1904的內部設備及/或邏輯電路1922，並且可管理對外部設備（諸如，收發機1912a、1912b、匯流排介面1908、使用者介面1918、計時器、數學輔助處理器等）的存取。軟體模組1916可包括控制程式及/或作業系統，其與中斷處理常式和設備驅動程式互動並且控制對由處理電路1902提供的各種資源的存取。該等資源可包括記憶體、處理時間、對收發機1912a、1911b的存取、使用者介面1918等。
處理電路1902的一或多個處理器1904可以是多功能的，由此一些軟體模組1916被載入和配置成執行不同功能或相同功能的不同例子。一或多個處理器1904可附加地被調適成管理回應於來自例如使用者介面1918、收發機1912a、1912b和設備驅動程式的輸入而啟動的幕後工作。為了支援多個功能的執行，一或多個處理器1904可被配置成提供多工環境，由此複數個功能之每一者功能依須求或按期望實現為由一或多個處理器1904服務的任務集。在一個實例中，多工環境可使用分時程式1920來實現，分時程式1920在不同任務之間傳遞對處理器1904的控制，由此每個任務在完成任何未決操作之後及/或回應於輸入（諸如中斷）而將對一或多個處理器1904的控制返回給分時程式1920。當任務具有對一或多個處理器1904的控制時，處理電路有效地專用於由與控制方任務相關聯的功能所針對的目的。分時程式1920可包括作業系統、在循環法基礎上轉移控制權的主循環、根據各功能的優先順序化來分配對一或多個處理器1904的控制權的功能，及/或經由將對一或多個處理器1904的控制權提供給處置功能來對外部事件作出回應的中斷驅動式主循環。
用於最佳化虛擬GPIO等待時間的方法可包括以下步驟：解析各種輸入源（包括GPIO信號狀態、參數，及/或要傳輸的訊息的源）的動作。輸入源可包括硬體事件、配置資料、遮罩參數和暫存器位址。可採用因封包而異的等待時間估計器以基於經解析的參數來估計相應封包類型的等待時間。可基於針對可用封包類型所計算或決定的最小等待時間來選擇將用於傳輸的封包類型。可使用命令碼來辨識所選擇的封包類型，該命令碼可連同要傳輸的有效負荷一起被提供給封包化器。命令碼亦可反映將用於傳輸有效負荷的協定。在一些實現中，用於傳輸有效負荷的實體鏈路可根據不同協定或一或多個協定的不同變型來操作。可基於與各種可用協定或協定變型相關聯的等待時間來選擇用於傳輸有效負荷的協定。
圖20是可由耦合至串列匯流排的主設備執行的方法的流程圖2000。一或多個單導線從設備和一或多個雙導線從設備可被耦合至串列匯流排。主設備可以與單導線從設備交換經PWM編碼的資料訊框及/或經相位編碼的資料訊框。
在方塊2002，主設備可在串列匯流排的資料線上傳輸SSC。SSC指示是否將與由SSC啟動的事務併發地在串列匯流排的時鐘線上的時鐘信號中提供時鐘脈衝。時鐘線被耦合至雙導線從設備，而不被耦合至單導線從設備。時鐘脈衝在雙導線從設備參與事務時被傳輸。時鐘脈衝在單導線從設備參與事務時被抑制。
在方塊2004，主設備可決定將要在串列匯流排上進行的通訊類型。SSC的歷時對應於該通訊類型。在各種實例中，SSC在指示將要在時鐘信號中併發地提供時鐘脈衝時具有第一歷時，並且在指示將不在時鐘信號中併發地提供時鐘脈衝時具有比第一歷時更長的第二歷時。在一個實例中，進行單導線事務的單導線SSC具有大於進行雙導線事務的雙導線SSC的歷時的歷時。當SSC的歷時超過雙導線SSC的歷時時，主設備可以進行到方塊2008。當SSC的歷時沒有超過雙導線SSC的歷時時，主設備可以進行到方塊2006。
在方塊2006，當SSC指示將要在時鐘信號中併發地提供時鐘脈衝時，主設備可在串列匯流排上傳輸第一資料包。第一資料包與時鐘信號中的脈衝一起傳輸以使雙導線從設備能夠接收到第一資料包。
在方塊2008，當SSC指示將不在時鐘信號中併發地提供時鐘脈衝時，主設備可在串列匯流排上傳輸第二資料包。第二資料包是在資料信號中與嵌入式時序資訊一起傳輸的。第二資料包可指向一或多個單導線從設備。
在一些例子中，串列匯流排可能被保留或配置成用於單導線操作。在一個實例中，串列匯流排可以被耦合至單導線從設備404，並且沒有雙導線從設備406被耦合至該串列匯流排或在串列匯流排上是活躍的。在另一實例中，耦合至串列匯流排的所有設備皆被配置成及/或限制為單導線通訊模式。當雙導線通訊模式被禁用或禁止時，匯流排主控可以抑制具有第一歷時的SSC的傳輸，由此為單導線通訊模式保留串列匯流排。
在一些例子中，傳輸SSC包括：當決定資料線和時鐘線閒置時，在抑制時鐘線上的轉變的同時使得資料線的信號傳遞狀態從第一電壓位準轉變為第二電壓位準。閒置信號傳遞狀態可以由配置暫存器定義為第一電壓位準或第二電壓位準。脈衝的活躍位準可以與閒置狀態相反。
在某些實例中，使用脈寬調制編碼器來將第一資料編碼在資料信號中。可以使用相位調制編碼器來將第二資料編碼在資料信號中。主設備可以在傳輸第二資料包之前在資料線上傳輸位元時序參考。主設備可以使用第一時鐘頻率來控制SSC的時序。主設備可以使用第二時鐘頻率來脈寬調制資料信號。主設備可以回應於位元時序參考中的時序資訊來選擇第二時鐘頻率。
圖21是圖示採用處理電路2102的裝置2100的硬體實現的簡化實例的示圖。處理電路通常具有控制器或處理器2116，其可包括一或多個微處理器、微控制器、數位信號處理器、定序器及/或狀態機。處理電路2102可以用由匯流排2110一般化地表示的匯流排架構來實現。取決於處理電路2102的具體應用和整體設計約束，匯流排2110可包括任何數目的互連匯流排和橋接器。匯流排2110將包括一或多個處理器及/或硬體模組（由控制器或處理器2116、模組或電路2104、2106和2108以及處理器可讀取儲存媒體2118表示）的各種電路連結在一起。可提供一或多個實體層電路及/或模組2114以支援在使用多線匯流排2112實現的通訊鏈路上、經由天線或天線陣列2122（例如至無線電存取網路）等的通訊。匯流排2110亦可連結各種其他電路，諸如定時源、周邊設備、穩壓器和功率管理電路，該等電路在本領域中是眾所周知的，且因此將不再進一步描述。
處理器2116負責一般性處理，包括執行儲存在處理器可讀取儲存媒體2118上的軟體、代碼及/或指令。該處理器可讀取儲存媒體可包括非暫時性儲存媒體。該軟體在由處理器2116執行時使得處理電路2102執行上文針對任何特定裝置描述的各種功能。處理器可讀取儲存媒體亦可被用於儲存由處理器2116在執行軟體時操縱的資料。處理電路2102進一步包括模組2104、2106和2108中的至少一個模組。模組2104、2106和2108可以是在處理器2116中執行的軟體模組、常駐/儲存在處理器可讀取儲存媒體2118中的軟體模組、耦合至處理器2116的一或多個硬體模組，或其某種組合。模組2104、2106和2108可包括微控制器指令、狀態機配置參數，或其某種組合。
在一種配置中，裝置2100包括：調適成提供指示將要在串列匯流排上進行單導線事務還是雙導線事務的SSC的模組及/或電路2104。裝置2100可以包括：調適成在經PWM或相位調制的資料包中編碼資料的模組及/或電路2106，以及調適成配置和構造針對單導線和雙導線事務來最佳化的資料包的模組及/或電路2108。
在一個實例中，裝置2100包括實體層電路及/或模組2114，其實現調適成將裝置2100耦合至串列匯流排的介面電路。裝置2100可以具有協定控制器，該協定控制器被配置成：在串列匯流排的資料線上傳輸SSC，該SSC指示是否將要與由SSC啟動的事務併發地在串列匯流排的時鐘線上的時鐘信號中提供時鐘脈衝，當該SSC指示將要在時鐘信號中併發地提供時鐘脈衝時在該串列匯流排上傳輸第一資料包，以及當該SSC指示將不在時鐘信號中併發地提供時鐘脈衝時在該串列匯流排上傳輸第二資料包。第二資料包可以在資料信號中與嵌入式時序資訊一起傳輸。
SSC在指示將要在時鐘信號中併發地提供時鐘脈衝時可以具有第一歷時，並且在指示將不在時鐘信號中併發地提供時鐘脈衝時具有比第一歷時更長的第二歷時。
裝置2100可以包括：配置成將第一資料編碼在資料信號中的脈寬調制編碼器，及/或配置成將第二資料編碼在資料信號中的相位調制編碼器。
在一些實現中，協定控制器被進一步被配置成在傳輸第二資料包之前在資料線上傳輸位元時序參考。協定控制器可以被進一步配置成：使用第一時鐘頻率來控制SSC的時序，並且使用第二時鐘頻率來脈寬調制資料信號。可以回應於位元時序參考來選擇第二時鐘頻率。
處理器可讀取儲存媒體2118可以包括被配置成儲存用於實現本文揭示的一或多個方法或程序的代碼、指令，及/或參數的暫時性或非暫時性儲存設備。處理器可讀取儲存媒體2118可以包括用於在串列匯流排的資料線上傳輸SSC的代碼，該SSC指示是否要與由SSC啟動的事務併發地在串列匯流排的時鐘線上的時鐘信號中提供時鐘脈衝。處理器可讀取儲存媒體2118可以包括：用於在SSC指示將要在時鐘信號中併發地提供時鐘脈衝時在串列匯流排上傳輸第一資料包，以及在SSC指示將不在時鐘信號中併發地提供時鐘脈衝時在串列匯流排上傳輸第二資料包的代碼。第二資料包可以在資料信號中與嵌入式時序資訊一起傳輸。
圖22是可由耦合至串列匯流排的單導線從設備執行的方法的流程圖2200。至少一個匯流排主控被耦合至串列匯流排。一或多個單導線從設備和一或多個雙導線從設備可被耦合至串列匯流排。主設備可以與單導線從設備交換經PWM編碼的資料訊框及/或經相位編碼的資料訊框。
在方塊2202，單導線從設備可以從串列匯流排的資料線接收第一SSC。第一SSC指示在第一SSC之後傳輸的第一資料包將要與在串列匯流排的時鐘線上傳輸的時鐘信號中的時鐘脈衝併發地傳輸。在方塊2204，單導線從設備可以從資料線接收第二SSC。第二SSC可以指示在第二SSC之後傳輸的第二資料包將要與資料信號中的嵌入式時鐘資訊一起傳輸。第一SSC和第二SSC具有不同的歷時。在方塊2206，單導線從設備可以忽略第一資料包。在方塊2208，單導線從設備可以解調資料信號以提取第二資料包。
在某些實現中，單導線從設備可以使用脈寬調制解碼器來解調資料信號。單導線從設備可以使用相位調制解碼器來解調資料信號。單導線從設備可以在接收到第二SSC之後從資料線接收位元時序參考。單導線從設備可以使用從位元時序參考獲得的時序資訊來配置脈寬調制解碼器。
圖23是圖示採用處理電路2302的裝置2300的硬體實現的簡化實例的示圖。處理電路通常具有控制器或處理器2316，其可包括一或多個微處理器、微控制器、數位信號處理器、定序器及/或狀態機。處理電路2302可以用由匯流排2310一般化地表示的匯流排架構來實現。取決於處理電路2302的具體應用和整體設計約束，匯流排2310可包括任何數目的互連匯流排和橋接器。匯流排2310將包括一或多個處理器及/或硬體模組（由控制器或處理器2316、模組或電路2304、2306和2308以及處理器可讀取儲存媒體2318表示）的各種電路連結在一起。可提供一或多個實體層電路及/或模組2314以支援在使用多線匯流排2312實現的通訊鏈路上、經由天線或天線陣列2322（例如至無線電存取網路）等的通訊。匯流排2310亦可連結各種其他電路，諸如定時源、周邊設備、穩壓器和功率管理電路，該等電路在本領域中是眾所周知的，且因此將不再進一步描述。
處理器2316負責一般性處理，包括執行儲存在處理器可讀取儲存媒體2318上的軟體、代碼及/或指令。該處理器可讀取儲存媒體可包括非暫時性儲存媒體。該軟體在由處理器2316執行時使得處理電路2302執行上文針對任何特定裝置描述的各種功能。處理器可讀取儲存媒體亦可被用於儲存由處理器2316在執行軟體時操縱的資料。處理電路2302進一步包括模組2304、2306和2308中的至少一個模組。模組2304、2306和2308可以是在處理器2316中執行的軟體模組、常駐/儲存在處理器可讀取儲存媒體2318中的軟體模組、耦合至處理器2316的一或多個硬體模組，或其某種組合。模組2304、2306和2308可包括微控制器指令、狀態機配置參數，或其某種組合。
在一種配置中，裝置2300包括：調適成處理指示將要在串列匯流排上進行單導線事務還是雙導線事務的SSC的模組及/或電路2304。裝置2300可以包括：調適成從經PWM或相位調制的資料包解碼資料的模組及/或電路2306，以及調適成解構針對單導線和雙導線事務來最佳化的資料包的模組及/或電路2308。
在一個實例中，裝置2300包括實體層電路及/或模組2314，其實現調適成將裝置2300耦合至串列匯流排的介面電路。裝置2300可以具有協定控制器，該協定控制器被配置成：從串列匯流排的資料線接收第一SSC，第一SSC指示在第一SSC之後傳輸的第一資料包將要與在該串列匯流排的時鐘線上傳輸的時鐘信號中的時鐘脈衝併發地傳輸，從資料線接收第二SSC，第二SSC指示在第二SSC之後傳輸的第二資料包將要在資料信號中與嵌入式時鐘資訊一起傳輸，忽略第一資料包，以及解調資料信號以提取第二資料包。
第一SSC和第二SSC可以具有不同的歷時。協定控制器可被進一步被配置成使用脈寬調制解碼器來解調資料信號。協定控制器可被進一步被配置成使用相位調制解碼器來解調資料信號。協定控制器可被進一步被配置成在接收到第二SSC之後從資料線接收位元時序參考。協定控制器可被進一步被配置成使用從位元時序參考獲得的時序資訊來配置脈寬調制解碼器。
處理器可讀取儲存媒體2318可以包括被配置成儲存用於實現本文揭示的一或多個方法或程序的代碼、指令，及/或參數的暫時性或非暫時性儲存設備。處理器可讀取儲存媒體2318可以包括用於從串列匯流排的資料線接收第一SSC的代碼，第一SSC指示在第一SSC之後傳輸的第一資料包將要與在該串列匯流排的時鐘線上傳輸的時鐘信號中的時鐘脈衝併發地傳輸。處理器可讀取儲存媒體2318可以包括用於從資料線接收第二SSC的代碼，第二SSC指示在第二SSC之後傳輸的第二資料包將要在資料信號中與嵌入式時鐘資訊一起傳輸。處理器可讀取儲存媒體2318可以包括用於在忽略第一資料包的同時解調資料信號以提取第二資料包的代碼。
將理解，所揭示的過程中的步驟的特定順序或層次是示例性方法的說明。應理解，基於設計偏好，可以重新編排該等過程中各步驟的具體次序或層次。此外，一些步驟可被組合或被略去。所附方法請求項以取樣次序呈現各種步驟的元素，且並不意味著被限定於所提供的具體次序或層次。
提供先前描述是為了使任何熟習此項技術者均能夠實踐本文中所描述的各種態樣。對該等態樣的各種修改將容易為熟習此項技術者所明白，並且在本文中所定義的普適原理可被應用於其他態樣。因此，請求項並非意欲被限定於本文中所示的態樣，而是應被授予與語言上的請求項相一致的全部範疇，其中對元素的單數形式的引述除非特別聲明，否則並非意欲表示「有且僅有一個」，而是「一或多個」。除非特別另外聲明，否則術語「某個」指的是一或多個。本案通篇描述的各個態樣的元素為一般技術者當前或今後所知的所有結構上和功能上的等效方案經由引述被明確納入於此，且意欲被請求項所涵蓋。此外，本文中所揭示的任何內容皆並非意欲貢獻給公眾，無論此種揭示是否在申請專利範圍中被顯式地敘述。沒有任何請求項元素應被解釋為構件功能，除非該元素是使用短語「用於……的構件」來明確敘述的。
100:裝置 102:處理電路 104:ASIC 106:周邊設備 108:收發機 110:數據機 112:處理器 114:板載記憶體 116:匯流排介面電路 118a:匯流排 118b:匯流排 120:匯流排 122:處理器可讀取儲存 124:天線 126:顯示器 128:開關或按鈕 130:開關或按鈕 132:整合或外部按鍵板 200:裝置 202:主設備 204:介面控制器 206:配置暫存器 208:時鐘產生電路 210:收發機 212:控制邏輯 214a:線驅動器/接收器 214b:線驅動器/接收器 216:資料線 218:時鐘線 220:雙線串列匯流排 222-0:設備 222-1:設備 222-2:設備 222-N:設備 224:其他儲存 226:其他時序時鐘 228:時鐘信號 232:控制功能、模組或電路 234:配置暫存器 236:其他儲存 238:其他時序時鐘 240:收發機 242:控制邏輯 244a:線驅動器/接收器 244b:線驅動器/接收器 246:時鐘產生及/或恢復電路 248:時鐘信號 300:示圖 302:晶片組或設備 304:數據機 306:基頻處理器 308:RFFE介面 310:通訊鏈路 312:RFIC 314:第一RFFE介面 316:第二RFFE介面 318:RF調諧器 320:PA 322:功率追蹤模組 324:開關 326:LNA 328:LNA 330:第一RFFE匯流排 332:第二RFFE匯流排 334:第三RFFE匯流排 336:通訊鏈路 400:系統 402:匯流排主控 404:從設備 406:從設備 408:雙導線串列匯流排 410:SDATA線 412:SCLK線 414:協定控制器 500:RFFE序列開始時序 502:內部時鐘 504:SSC 506:1位元高部分 508:1位元低部分 510:從設備位址 512:超前轉變 514:脈衝終止轉變 520:第一系統 522:匯流排主控 524:從設備 526:串列匯流排 528:較高電壓位準 530:低電壓位準 540:第二系統 542:匯流排主控 544:從設備 546:串列匯流排 548:較低電壓位準 550:高電壓位準 600:時序圖 602:52 MHz內部時鐘信號 604:SSP52 606:SSP26 608:SSP13 612:脈衝寬度 614:歷時 616:脈衝寬度 618:歷時 622:歷時 626:歷時 702:52 MHz內部時鐘信號 714:歷時 716:歷時 732:歷時 800:實例 802:SDATA線 804:SCLK線 806:偵測信號 808:雙導線SSC 810:脈衝 812:從設備位址位元 814:從設備位址位元 816:從設備位址位元 818:從設備位址位元 820:實例 822:有效的1位元SSC 824:從設備位址位元 826:轉變 900:流程圖 902:方塊 904:方塊 906:方塊 908:方塊 1000:實例 1002:SCLK 1004:SDATA線 1006:雙導線SSC 1008:9位元傳輸 1010:單導線SSC 1012:脈衝 1100:流程圖 1102:方塊 1104:方塊 1106:方塊 1108:方塊 1110:方塊 1112:方塊 1114:方塊 1200:時序 1202:第一事務 1204:第二事務 1206:時序 1208:禁用時段 1210:保護頻帶 1212:16位元組擴展暫存器寫事務 1214:雙導線SSC 1216:最短資料包 1218:雙導線SSC 1220:最大長度資料包 1300:第一調制模式 1302:PWM信號 1304:資料 1306:理想取樣點 1308:脈衝 1310:脈衝 1312:傳輸時鐘週期 1320:第二調制模式 1322:相位調制信號 1324:資料 1326:傳輸時鐘週期 1328:高到低轉變 1330:低到高轉變 1400:時序圖 1402:內部時鐘信號 1404:時序參考 1406:時序參考 1408:時序參考 1410:時序參考 1412:雙導線SSC 1414:雙導線SSC 1416:單導線SSC 1418:單導線SSC 1420:位元時間參考信號傳遞 1422:資料位元區間 1500:時序圖 1502:PWM編碼信號 1504:相位調制信號 1506:聯合編碼的信號 1508:傳輸時鐘週期 1510:邊界 1512:第一組資料位元 1514:第二組資料位元 1516:邊界 1518:轉變 1520:轉變 1540:編碼表 1600:資料包 1602:兩位元SSC 1604:從設備位址 1606:8位元命令欄位 1608:同位位元 1610:匯流排停放信號傳遞 1612:第一位元 1620:資料包 1622:兩位元SSC 1624:4位元從設備位址 1626:8位元命令碼 1628:同位位元 1630:位址欄位 1632:同位位元 1634:資料訊框 1636:同位位元 1638:BPC 1700:資料包 1702:單導線SSC 1704:4位元從設備位址欄位 1706:1位元寫/讀指示符 1708:位元組計數欄位 1710:暫存器位址欄位 1712:資料有效負荷 1714:2位元BPC 1720:資料包 1722:單導線SSC 1724:從設備位址欄位 1726:1位元寫/讀指示符 1728:位元組計數欄位 1730:暫存器位址欄位 1732:同位位元 1734:資料有效負荷 1736:同位 1738:2位元BPC 1740:資料包 1742:單導線SSC 1744:4位元從設備位址欄位 1746:1位元暫存器0寫指示符 1748:1位元寫/讀指示符 1750:位元組計數欄位 1752:暫存器位址欄位 1754:資料有效負荷 1756:2位元BPC 1760:資料包 1762:單導線SSC 1764:從設備位址欄位 1766:1位元暫存器0寫指示符 1768:1位元寫/讀指示符 1770:位元組計數欄位 1772:暫存器位址欄位 1774:同位位元 1776:資料有效負荷 1778:同位 1780:2位元BPC 1800:流程圖 1802:方塊 1804:方塊 1806:方塊 1808:方塊 1810:方塊 1812:方塊 1814:方塊 1900:裝置 1902:處理電路 1904:處理器 1906:儲存 1908:匯流排介面 1910:匯流排 1912a:收發機 1912b:收發機 1914:運行時間映射 1916:軟體模組 1918:使用者介面 1920:分時程式 1922:邏輯電路 2000:流程圖 2002:方塊 2004:方塊 2006:方塊 2008:方塊 2100:裝置 2102:處理電路 2104:模組或電路 2106:模組及/或電路 2108:模組及/或電路 2110:匯流排 2112:多線匯流排 2114:實體層電路及/或模組 2116:處理器 2118:處理器可讀取儲存媒體 2122:天線或天線陣列 2200:流程圖 2202:方塊 2204:方塊 2206:方塊 2208:方塊 2300:裝置 2302:處理電路 2304:模組及/或電路 2306:模組及/或電路 2308:模組及/或電路 2310:匯流排 2312:多線匯流排 2314:實體層電路及/或模組 2316:處理器 2318:處理器可讀取儲存媒體 2322:天線或天線陣列
圖1圖示在諸IC元件之間採用根據複數個可用標準中的一者來選擇性地操作的資料連結的裝置。
圖2圖示在諸IC元件之間採用資料連結的裝置的系統架構。
圖3圖示了用於使用多個RFFE匯流排來耦合各種射頻前端設備的設備配置。
圖4圖示了根據本文所揭示的某些態樣的其中單導線從設備和雙導線從設備共存的系統。
圖5圖示了由RFFE協定定義的序列開始條件。
圖6是圖示根據本文揭示的某些態樣的與使用單導線SSC有關的某些態樣的時序圖。
圖7圖示了根據本文揭示的某些態樣的具有短於對應的雙導線SSC的歷時的歷時的單導線SSC的實例。
圖8圖示了根據本文所揭示的某些態樣的在多模式串列匯流排上進行的事務的實例。
圖9是圖示根據本文所揭示的某些態樣的其中在雙導線從設備處偵測單導線SSC的實例的流程圖。
圖10圖示了其中在SDATA線上傳輸錯誤的單導線SSC的實例。
圖11是圖示根據本文所揭示的某些態樣的其中在調適成避免錯誤的單導線SSC偵測的單導線從設備處偵測SSC的實例的流程圖。
圖12圖示了與在由根據本文揭示的某些態樣來配置的單導線從設備進行的雙導線事務期間使用的禁用時段相關聯的時序。
圖13圖示了根據本文揭示的某些態樣的可以在單導線事務中使用的兩種調制模式。
圖14是圖示根據本文揭示的某些態樣的與解碼脈寬調制信號和相位調制信號有關的單導線SSC的某些時序態樣的時序圖。
圖15圖示了根據本文揭示的某些態樣的包括PWM編碼資料和相位調制資料的信號。
圖16圖示了可以遵循或相容於RFFE協定的資料包結構。
圖17圖示了根據本文揭示的某些態樣的可以由單導線SSC啟動的資料包的實例。
圖18是圖示根據本文揭示的某些態樣的可配置成用於多種協定的單導線從設備的操作的流程圖。
圖19圖示了採用可根據本文所揭示的某些態樣調適的處理電路的裝置的一個實例。
圖20是圖示根據本文所揭示的某些態樣的用於在主設備處進行資料通訊的方法的流程圖。
圖21圖示了根據本文揭示的某些態樣來調適的匯流排主控裝置的硬體實現的實例。
圖22是圖示根據本文所揭示的某些態樣的用於在單導線從設備處進行資料通訊的方法的流程圖。
圖23圖示了根據本文揭示的某些態樣來調適的單導線從裝置的硬體實現的實例。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
400:系統
402:匯流排主控
404:從設備
406:從設備
408:雙導線串列匯流排
410:SDATA線
412:SCLK線
414:協定控制器

Claims (16)

  1. 一種資料通訊的方法，包括以下步驟：在一串列匯流排的一資料線上傳輸一序列開始條件，該序列開始條件指示是否要與由該序列開始條件啟動的一事務併發地在該串列匯流排的一時鐘線上的一時鐘信號中提供時鐘脈衝；當該序列開始條件指示將要在該時鐘信號中併發地提供該等時鐘脈衝時在該串列匯流排上傳輸一第一資料包；當該序列開始條件指示將不在該串列匯流排的該時鐘線上併發地提供時鐘脈衝時在該串列匯流排上傳輸一第二資料包，其中該第二資料包在一資料信號中與嵌入式時序資訊一起傳輸；及當該串列匯流排被保留用於單導線通訊模式時，抑制序列開始條件指示將要在該時鐘信號中併發地提供該等時鐘脈衝的傳輸。
  2. 如請求項1之方法，其中該序列開始條件在指示將要在該時鐘信號中併發地提供該等時鐘脈衝時具有一第一歷時，並且在指示將不在該串列匯流排的該時鐘線上併發地提供時鐘脈衝時具有比該第一歷時更長的一第二歷時。
  3. 如請求項1之方法，其中使用一脈寬調制編 碼器來將第一資料編碼在該資料信號中。
  4. 如請求項3之方法，其中使用一相位調制編碼器來將第二資料編碼在該資料信號中。
  5. 如請求項3之方法，進一步包括以下步驟：在傳輸該第二資料包之前在該資料線上傳輸一位元時序參考。
  6. 如請求項5之方法，進一步包括以下步驟：使用一第一時鐘頻率來控制該序列開始條件的時序；及使用一第二時鐘頻率來脈寬調制該資料信號。
  7. 如請求項6之方法，其中該第二時鐘頻率是由該位元時序參考來辨識的。
  8. 如請求項1之方法，其中傳輸該序列開始條件之步驟包括以下步驟：當該資料線和該時鐘線被決定為閒置時，在抑制該時鐘線上的轉變的同時使得該資料線的一信號傳遞狀態從一第一電壓位準轉變為一第二電壓位準，其中一閒置信號傳遞狀態由一配置暫存器定義為該第一電壓位準或該第二電壓位準。
  9. 一種資料通訊裝置，包括：調適成將該資料通訊裝置耦合至一串列匯流排的兩條導線的一介面電路；及 一協定控制器，其被配置成：在該串列匯流排的一資料線上傳輸一序列開始條件，該序列開始條件指示是否要與由該序列開始條件啟動的一事務併發地在該串列匯流排的一時鐘線上的一時鐘信號中提供時鐘脈衝；當該序列開始條件指示將要在該時鐘信號中併發地提供該等時鐘脈衝時在該串列匯流排上傳輸一第一資料包；當該序列開始條件指示將不在該串列匯流排的該時鐘線上併發地提供時鐘脈衝時在該串列匯流排上傳輸一第二資料包，其中該第二資料包是在一資料信號中與嵌入式時序資訊一起傳輸的；及當該串列匯流排被保留用於單導線通訊模式時，抑制序列開始條件指示將要在該時鐘信號中併發地提供該等時鐘脈衝的傳輸。
  10. 如請求項9之資料通訊裝置，其中該序列開始條件在指示將要在該時鐘信號中併發地提供該等時鐘脈衝時具有一第一歷時，並且在指示將不在該串列匯流排的該時鐘線上併發地提供時鐘脈衝時具有比該第一歷時更長的一第二歷時。
  11. 如請求項9之資料通訊裝置，進一步包 括：配置成將第一資料編碼在該資料信號中的一脈寬調制編碼器。
  12. 如請求項11之資料通訊裝置，進一步包括：配置成將第二資料編碼在該資料信號中的一相位調制編碼器。
  13. 如請求項11之資料通訊裝置，其中該協定控制器被進一步配置成：在傳輸該第二資料包之前在該資料線上傳輸一位元時序參考。
  14. 如請求項13之資料通訊裝置，其中該協定控制器被進一步配置成：使用一第一時鐘頻率來控制該序列開始條件的時序；及使用一第二時鐘頻率來脈寬調制該資料信號。
  15. 如請求項14之資料通訊裝置，其中該第二時鐘頻率是由該位元時序參考來辨識的。
  16. 如請求項9之資料通訊裝置，其中該協定控制器經由以下操作來傳輸該序列開始條件：當該資料線和該時鐘線被決定為閒置時，在抑制該時鐘線上的轉變的同時使得該資料線的一信號傳遞狀 態從一第一電壓位準轉變為一第二電壓位準，其中一閒置信號傳遞狀態由一配置暫存器定義為該第一電壓位準或該第二電壓位準。
TW108132031A 2018-09-07 2019-09-05 混合模式射頻前端介面 TWI822849B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862728348P 2018-09-07 2018-09-07
US62/728,348 2018-09-07
US16/546,495 US11119966B2 (en) 2018-09-07 2019-08-21 Mixed-mode radio frequency front-end interface
US16/546,495 2019-08-21

Publications (2)

Publication Number Publication Date
TW202026900A TW202026900A (zh) 2020-07-16
TWI822849B true TWI822849B (zh) 2023-11-21

Family

ID=69720772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108132031A TWI822849B (zh) 2018-09-07 2019-09-05 混合模式射頻前端介面

Country Status (5)

Country Link
US (1) US11119966B2 (zh)
EP (1) EP3847554B1 (zh)
CN (1) CN112639756B (zh)
TW (1) TWI822849B (zh)
WO (1) WO2020051299A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11176075B2 (en) 2018-11-08 2021-11-16 Qorvo Us, Inc. Hybrid bus hub circuit and related apparatus
US10707911B2 (en) * 2018-11-08 2020-07-07 Qorvo Us, Inc. Radio frequency front-end bus hub circuit and related apparatus
US11177856B2 (en) * 2020-02-03 2021-11-16 Qualcomm Incorporated Crosstalk amelioration systems and methods in a radio frequency front end (RFFE) communication system
US11275703B1 (en) 2020-09-17 2022-03-15 Qualcomm Incorporated Real-time control compliant radio frequency coexistence management bus
US11409683B2 (en) * 2020-12-22 2022-08-09 Dell Products L.P. Systems and methods for single-wire multi-protocol discovery and assignment to protocol-aware purpose-built engines
CN115686164A (zh) * 2021-07-26 2023-02-03 瑞昱半导体股份有限公司 供电端装置、供电系统以及非暂态电脑可读取媒体
US12092689B2 (en) 2021-12-08 2024-09-17 Qorvo Us, Inc. Scan test in a single-wire bus circuit
US11706048B1 (en) * 2021-12-16 2023-07-18 Qorvo Us, Inc. Multi-protocol bus circuit
US20230229616A1 (en) * 2022-01-20 2023-07-20 Qorvo Us, Inc. Slave-initiated communications over a single-wire bus
CN115203092B (zh) * 2022-07-12 2024-02-13 北京中科银河芯科技有限公司 一种单主多从的单线通信方法、装置及设备
US12051381B2 (en) * 2022-09-21 2024-07-30 Novatek Microelectronics Corp. Display driver and control method thereof
WO2024155393A1 (en) * 2023-01-19 2024-07-25 Qualcomm Incorporated Independent addressing of one-wire and two-wire devices on a shared rffe bus interface
US20240281401A1 (en) * 2023-02-17 2024-08-22 Qualcomm Incorporated Address assignment for devices coupled to a shared bus
US20240311228A1 (en) * 2023-03-14 2024-09-19 Qualcomm Incorporated Error handling for a mixed mode rffe bus
TWI845299B (zh) * 2023-05-10 2024-06-11 慧榮科技股份有限公司 快閃記憶體控制器、儲存裝置及快閃記憶體控制器的位址映射方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020120880A1 (en) * 2001-02-28 2002-08-29 Simon Thomas D. Calibrating return time
US20040210805A1 (en) * 2003-04-17 2004-10-21 Paul Kimelman Communication interface for diagnostic circuits of an integrated circuit
US20110128977A1 (en) * 2008-07-31 2011-06-02 Fujitsu Limited Data transfer device, data transmitting device, data receiving device, and data transfer method
US20110293035A1 (en) * 2010-05-27 2011-12-01 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
US20120278646A1 (en) * 2011-04-29 2012-11-01 Qualcomm Incorporated Waking a media bus
CN102918510A (zh) * 2010-05-28 2013-02-06 诺基亚公司 用于经由射频(rf)存储器标签传输数据的方法和装置
TWI534701B (zh) * 2011-08-26 2016-05-21 Ｄｔｓ股份有限公司 音訊調整系統
US20170262403A1 (en) * 2015-01-06 2017-09-14 Intel Corporation Digital interconnects with protocol-agnostic repeaters

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150234773A1 (en) 2014-02-18 2015-08-20 Qualcomm Incorporated Technique to avoid metastability condition and avoid unintentional state changes of legacy i2c devices on a multi-mode bus
US9710423B2 (en) * 2014-04-02 2017-07-18 Qualcomm Incorporated Methods to send extra information in-band on inter-integrated circuit (I2C) bus
US9350831B2 (en) 2014-04-30 2016-05-24 Broadcom Corporation System and method for enabling a dual-wire protocol
US10108511B2 (en) * 2015-06-15 2018-10-23 Qualcomm Incorporated Test for 50 nanosecond spike filter
US20170104607A1 (en) * 2015-10-13 2017-04-13 Qualcomm Incorporated Methods to avoid i2c void message in i3c

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020120880A1 (en) * 2001-02-28 2002-08-29 Simon Thomas D. Calibrating return time
US20040210805A1 (en) * 2003-04-17 2004-10-21 Paul Kimelman Communication interface for diagnostic circuits of an integrated circuit
US20110128977A1 (en) * 2008-07-31 2011-06-02 Fujitsu Limited Data transfer device, data transmitting device, data receiving device, and data transfer method
US20110293035A1 (en) * 2010-05-27 2011-12-01 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
CN102918510A (zh) * 2010-05-28 2013-02-06 诺基亚公司 用于经由射频(rf)存储器标签传输数据的方法和装置
US20120278646A1 (en) * 2011-04-29 2012-11-01 Qualcomm Incorporated Waking a media bus
TWI534701B (zh) * 2011-08-26 2016-05-21 Ｄｔｓ股份有限公司 音訊調整系統
US20170262403A1 (en) * 2015-01-06 2017-09-14 Intel Corporation Digital interconnects with protocol-agnostic repeaters

Also Published As

Publication number Publication date
TW202026900A (zh) 2020-07-16
EP3847554A1 (en) 2021-07-14
WO2020051299A1 (en) 2020-03-12
CN112639756A (zh) 2021-04-09
US11119966B2 (en) 2021-09-14
EP3847554B1 (en) 2022-01-26
US20200081859A1 (en) 2020-03-12
CN112639756B (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
TWI822849B (zh) 混合模式射頻前端介面
US10642778B2 (en) Slave master-write/read datagram payload extension
US10635630B2 (en) Flexible protocol and associated hardware for one-wire radio frequency front-end interface
US20170168966A1 (en) Optimal latency packetizer finite state machine for messaging and input/output transfer interfaces
TW201907314A (zh) 用於虛擬通用輸入/輸出有限狀態機器之硬體事件優先感測可程式化傳輸等待窗
US10838898B2 (en) Bit-interleaved bi-directional transmissions on a multi-drop bus for time-critical data exchange
US10572410B2 (en) Function-specific communication on a multi-drop bus for coexistence management
US10579549B2 (en) Staggered transmissions on a multi-drop half-duplex bus
TW201923603A (zh) 異質虛擬通用輸入/輸出
US11106620B1 (en) Mixed signal device address assignment
TW202014904A (zh) Ｉ３ｃ上的低等待時間虛擬通用輸入／輸出
US20190073327A1 (en) Ultra-short rffe datagrams for latency sensitive radio frequency front-end
US20200083875A1 (en) Master read from slave over pulse-width modulated half-duplex 1-wire bus
US20190171588A1 (en) Multi-point virtual general-purpose input/output (mp-vgi) for low latency event messaging
US10592441B2 (en) Bus communication enhancement based on identification capture during bus arbitration
CN110945492A (zh) 用于传达波形的短地址模式
TW202112117A (zh) 用於射頻設備的模組內串列通訊介面
US20190171611A1 (en) Protocol-framed clock line driving for device communication over master-originated clock line
US20180357067A1 (en) In-band hardware reset for virtual general purpose input/output interface
US12124400B2 (en) Independent addressing of one-wire and two-wire devices on a shared RFFE bus interface
US20240248870A1 (en) Independent addressing of one-wire and two-wire devices on a shared rffe bus interface
TW202412471A (zh) 使用埠聚集提高射頻前端（ｒｆｆｅ）輸送量