TWI683171B - 薄膜電晶體 - Google Patents
薄膜電晶體 Download PDFInfo
- Publication number
- TWI683171B TWI683171B TW107143780A TW107143780A TWI683171B TW I683171 B TWI683171 B TW I683171B TW 107143780 A TW107143780 A TW 107143780A TW 107143780 A TW107143780 A TW 107143780A TW I683171 B TWI683171 B TW I683171B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor pattern
- width
- thin film
- film transistor
- semiconductor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 201
- 239000010410 layer Substances 0.000 description 26
- 239000000463 material Substances 0.000 description 25
- 239000000758 substrate Substances 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- -1 polypropylenes Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229920001744 Polyaldehyde Polymers 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920000233 poly(alkylene oxides) Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920001470 polyketone Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 150000005846 sugar alcohols Polymers 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
一種薄膜電晶體包括多個半導體圖案、閘極、源極及汲極。多個半導體圖案彼此分離且在第一方向上排列。閘極與多個半導體圖案重疊。源極與汲極電性連接於多個半導體圖案。多個半導體圖案包括在第一方向上依序排列的第一半導體圖案、第二半導體圖案及第三半導體圖案。第一半導體圖案在第一方向上具有第一寬度W1。第二半導體圖案在第一方向上具有第二寬度W2，且W2＜W1。第三半導體圖案在第一方向上具有第三寬度W3，且W2＜W3。
Description
本發明是有關於一種主動元件，且特別是有關於一種薄膜電晶體。
隨著顯示科技的發展，顯示面板的應用範圍日益廣泛。近幾年來，顯示面板於車載裝置上的應用逐漸受到重視，舉凡車用儀表板、後視鏡、或多媒體顯示器都可見其蹤跡。此外，應用於車用顯示領域的顯示面板須通過更為嚴苛的信賴性（reliability）測試，以因應戶外較為嚴苛的操作環境，例如高溫、高濕及車用供電系統的高輸出功率。
然而，一般顯示面板所使用的薄膜電晶體在車載系統的高電壓驅動下，易產生更多的熱能，使薄膜電晶體的電性在長時間的操作下劣化，例如漏電流（leakage current）的增加及開啟電流（on current）的下降。因此，如何提升薄膜電晶體在高電壓操作下的散熱效率是各面板廠所亟欲解決的課題。
本發明提供一種薄膜電晶體，信賴性佳。
本發明一實施例的薄膜電晶體，包括多個半導體圖案、閘極、源極以及汲極。多個半導體圖案彼此分離且在第一方向上排列。閘極與多個半導體圖案重疊。源極與汲極電性連接於多個半導體圖案。多個半導體圖案包括在第一方向上依序排列的第一半導體圖案、第二半導體圖案及第三半導體圖案。第一半導體圖案在第一方向上具有第一寬度W1，第二半導體圖案在第一方向上具有第二寬度W2，第三半導體圖案在第一方向上具有第三寬度W3，W2＜W1，且W2＜W3。
在本發明的一實施例中，上述的薄膜電晶體的多個半導體圖案更包括第四半導體圖案。第四半導體圖案設置於第一半導體圖案與第二半導體圖案之間。第四半導體圖案在第一方向上具有第四寬度W4，W2≤W4＜W1。
在本發明的一實施例中，上述的薄膜電晶體的的多個半導體圖案更包括第五半導體圖案及第六半導體圖案。第五半導體圖案設置於第一半導體圖案與第四半導體圖案之間，且在第一方向上具有第五寬度W5，W4＜W5≤W1。第六半導體圖案設置於第二半導體圖案與第三半導體圖案之間，且在第一方向上具有第六寬度W6，W2＜W6≤W3。
在本發明的一實施例中，上述的薄膜電晶體的W1=W3=W5=W6，且W2=W4。
在本發明的一實施例中，上述的薄膜電晶體的第二半導體圖案與第四半導體圖案在第一方向上具有第一間距S1，第一半導體圖案與第五半導體圖案在第一方向上具有第二間距S2，第三半導體圖案與第六半導體圖案在第一方向上具有第三間距S3，S1＞S2，且S1＞S3。
在本發明的一實施例中，上述的薄膜電晶體的S2=S3。
在本發明的一實施例中，上述的薄膜電晶體的第一間距與第二間距的比值為S1/S2，而1.5≤S1/S2≤10。
在本發明的一實施例中，上述的薄膜電晶體的第一寬度與第二寬度的比值為W1/W2，而1.5≤W1/W2≤8。
在本發明的一實施例中，上述的薄膜電晶體的第一寬度與第二寬度的比值W1/W2符合下式：2≤W1/W2≤6。
基於上述，本發明之一實施例的薄膜電晶體包括依序排列且彼此分離的第一半導體圖案、第二半導體圖案及第三半導體圖案。由於第一半導體圖案、第二半導體圖案及第三半導體圖案彼此分離，且第二半導體圖案的第二寬度小於第一半導體圖案的第一寬度及第三半導體圖案的第三寬度，因此薄膜電晶體的散熱效率高，進而能提升薄膜電晶體在高電壓操作下的信賴性（reliability）。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於所附圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
圖1為本發明一實施例之薄膜電晶體10的示意圖。圖2為圖1之薄膜電晶體的剖面示意圖。特別是，圖2對應圖1的剖線A-A’。請參照圖1及圖2，本實施例之薄膜電晶體10適於設置在基板100上。而基板100的材質可為玻璃、石英、有機聚合物、或是不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料）、或是其它可適用的材料。
在本實施例中，薄膜電晶體10包括多個半導體圖案200。多個半導體圖案200彼此分離且沿方向D1排列於基板100上。詳細而言，多個半導體圖案200包括在方向D1上依序排列的第一半導體圖案210、第二半導體圖案220及第三半導體圖案230。第一半導體圖案210在方向D1上具有第一寬度W1。第二半導體圖案220在方向D1上具有第二寬度W2，且第二半導體圖案220的第二寬度W2小於第一半導體圖案210的第一寬度W1。第三半導體圖案230在方向D1上具有第三寬度W3，且第二半導體圖案220的第二寬度W2小於第三半導體圖案230的第三寬度W3。舉例而言，在本實施例中，第一半導體圖案210的第一寬度W1實質上等於第三半導體圖案230的第三寬度W3，但本發明不以此為限，根據其它實施例，第一半導體圖案210的第一寬度W1也可小於第三半導體圖案230的第三寬度W3。
多個半導體圖案200還可包括第四半導體圖案240，設置於第一半導體圖案210與第二半導體圖案220之間。第四半導體圖案240在方向D1上具有第四寬度W4，且第四半導體圖案240的第四寬度W4小於第一半導體圖案210的第一寬度W1。舉例而言，在本實施例中，第四半導體圖案240的第四寬度W4實質上等於第二半導體圖案220的第二寬度W2，但本發明不限於此，根據其它實施例，第四半導體圖案240的第四寬度W4可大於第二半導體圖案220的第二寬度W2。
在本實施例中，多個半導體圖案200還可包括第五半導體圖案250，設置於第一半導體圖案210與第四半導體圖案240之間。第五半導體圖案250在方向D1上具有第五寬度W5，且第五半導體圖案250的第五寬度W5大於第四半導體圖案240的第四寬度W4。舉例而言，在本實施例中，第五半導體圖案250的第五寬度W5實質上等於第一半導體圖案210的第一寬度W1，但本發明不限於此，根據其它實施例，第五半導體圖案250的第五寬度W5可小於第一半導體圖案210的第一寬度W1。
特別是，在本實施例中，薄膜電晶體10還可包括多個半導體圖案200，設置於第五半導體圖案250與第四半導體圖案240之間，且位於第五半導體圖案250與第四半導體圖案240之間的每一半導體圖案200在方向D1上的寬度實質上等於第四半導體圖案240的第四寬度W4，但本發明不以此為限。
多個半導體圖案200還可包括第六半導體圖案260，設置於第二半導體圖案220與第三半導體圖案230之間。第六半導體圖案260在方向D1上具有第六寬度W6，且第六半導體圖案260的第六寬度W6大於第二半導體圖案220的第二寬度W2。舉例而言，在本實施例中，第六半導體圖案260的第六寬度W6實質上等於第三半導體圖案230的第三寬度W3，但本發明不限於此，根據其它實施例，第六半導體圖案260的第六寬度W6可小於第三半導體圖案230的第三寬度W3。
特別是，在本實施例中，薄膜電晶體10還可包括多個半導體圖案200，設置於第二半導體圖案220與第六半導體圖案260之間，且位於第二半導體圖案220與第六半導體圖案260之間的每一半導體圖案200在方向D1上的寬度實質上等於第二半導體圖案220的第二寬度W2，但本發明不以此為限。
在本實施例中，第一半導體圖案210的第一寬度W1與第二半導體圖案220的第二寬度W2之比值為W1/W2，而1.5≤W1/W2≤8。如此一來，可增加薄膜電晶體10的散熱效率，進而提升薄膜電晶體10在高電壓操作下的信賴性（reliability）。舉例而言，在一較佳的實施例中，第一半導體圖案210的第一寬度W1與第二半導體圖案220的第二寬度W2之比值W1/W2可滿足2≤W1/W2≤6。也就是說，在一較佳的實施例中，第一半導體圖案210的第一寬度W1大於第二半導體圖案220的第二寬度W2，且第一半導體圖案210的面積也不致於過大，而使薄膜電晶體10具有適當尺寸，利於設置在顯示面板的各種所需的區域。
在本實施例中，第二半導體圖案220與第四半導體圖案240在方向D1上具有第一間距S1。第一半導體圖案210與第五半導體圖案250在方向D1上具有第二間距S2，且第一間距S1大於第二間距S2。第三半導體圖案230與第六半導體圖案260在方向D1上具有第三間距S3，且第一間距S1大於第三間距S3。舉例而言，在本實施例中，第一半導體圖案210及第五半導體圖案250的第二間距S2實質上等於第三半導體圖案230及第六半導體圖案260的第三間距S3，但本發明不限於此，根據其它實施例，第一半導體圖案210及第五半導體圖案250的第二間距S2也可小於第三半導體圖案230及第六半導體圖案260的第三間距S3。
在本實施例中，第二半導體圖案220與第四半導體圖案240的第一間距S1與第一半導體圖案210與第五半導體圖案250的第二間距S2之比值S1/S2（或S1/S3）介於1.5至10之間。然而，本發明不以此為限，根據其它實施例，第二半導體圖案220與第四半導體圖案240的第一間距S1與第一半導體圖案210與第五半導體圖案250的第二間距S2之比值S1/S2（或S1/S3）也可小於1.5且大於1。如此一來，可增加薄膜電晶體10的散熱效率，進而提升薄膜電晶體10在高電壓操作下的信賴性（reliability）。
在本實施例中，半導體圖案200的結構可為單層或多層；半導體圖案200的材質可包括非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物、或是其它合適的材料、或上述之組合）、或其他合適的材料、或含有摻雜物（dopant）於上述材料中、或上述之組合。
薄膜電晶體10更包括閘極400，與多個半導體圖案200重疊。閘極400在方向D1上延伸，且與多個半導體圖案200交錯設置。舉例而言，在本實施例中，薄膜電晶體10的閘極400可選擇性地具有第一直線部410及第二直線部420，分別重疊於每一半導體圖案200的不同兩區，但本發明不以此為限。根據其它實施例，薄膜電晶體10的閘極400僅具有重疊於多個半導體圖案200的一個直線部。特別是，在本實施例中，薄膜電晶體10的閘極400可以選擇性地設置在半導體圖案200上方，進而形成底部閘極型薄膜電晶體（Bottom-gate TFT）。然而，本發明不以此為限，根據其他的實施例，薄膜電晶體10也可是頂部閘極型薄膜電晶體（top-gate TFT）或其它適當型式的薄膜電晶體。
請參照圖2，薄膜電晶體10更包括絕緣層300，設置於閘極400與多個半導體圖案200之間。在本實施例中，絕緣層300具有多個第一接觸窗300a及多個第二接觸窗300b。多個第一接觸窗300a及多個第二接觸窗300b分別設置在薄膜電晶體10之閘極400的相對兩側，且重疊於多個半導體圖案200。在本實施例中，絕緣層300的材料包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、其他合適的材料、或上述至少二種材料的堆疊層）、有機材料、或其他合適的材料、或上述之組合。
在本實施例中，薄膜電晶體10還可包括平坦層500。平坦層500覆蓋閘極400及部分的絕緣層300。詳細而言，平坦層500具有重疊於多個第一接觸窗300a的多個第三接觸窗500a及重疊於多個第二接觸窗300b的多個第四接觸窗500b。在本實施例中，平坦層500的第三接觸窗500a與絕緣層300的第一接觸窗300a可切齊，平坦層500的第四接觸窗500b與絕緣層300的第二接觸窗300b可切齊；也就是說，平坦層500的第三接觸窗500a與絕緣層300的第一接觸窗300a可利用同一遮罩且於同一蝕刻製程中同時形成，平坦層500的第四接觸窗500b與絕緣層300的第二接觸窗300b可利用同一遮罩且於同一蝕刻製程中同時形成，但本發明不以此為限。
在本實施例中，平坦層500的材料包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層）、有機材料（例如：聚酯類、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類、或其它合適的材料、或上述之組合）、或其它合適的材料、或上述之組合。
請參照圖1及圖2，薄膜電晶體10還包括源極610與汲極620，設置於平坦層500上。在本實施例中，源極610與汲極620的延伸方向實質上可平行於閘極400之第一直線部410與第二直線部420的延伸方向，但本發明不以此為限。每一半導體圖案200具有第一部200a及第二部200b。每一半導體圖案200的第一部200a及第二部200b於基板100上之垂直投影分別位於閘極400於基板100上之垂直投影的相對兩側。
源極610電性連接於多個半導體圖案200的多個第一部200a之間，汲極620電性連接於多個半導體圖案200的多個第二部200b之間。詳細而言，在本實施例中，源極610填入平坦層500的多個第三接觸窗500a與絕緣層300的多個第一接觸窗300a，以電性連接於多個半導體圖案200之間，汲極620填入平坦層500的多個第四接觸窗500b與絕緣層300的多個第二接觸窗300b，以電性連接多個半導體圖案200。
舉例而言，在本實施例中，源極610與汲極620的材質可選擇性地相同；也就是說，源極610與汲極620可選擇性地形成於同一膜層，但本發明不以此為限。在本實施例中，基於導電性的考量，閘極400、源極610與汲極620的材料一般是使用金屬材料。然而，本發明不以此為限，根據其他實施例，閘極400、源極610與汲極620也可使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。
圖3為本發明一實施例之薄膜電晶體10在不同操作條件下的電流對電壓的特性曲線（I-V curve）圖。請參照圖3，曲線IV1代表本實施例之薄膜電晶體10於壓力測試（stress test）前，其源極610與汲極620之間所施加的偏壓（bias）等於0.1V時，所量測到的電流Ids對電壓Vgs的曲線，曲線IV2代表本實施例之薄膜電晶體10於壓力測試前，其源極610與汲極620之間所施加的偏壓等於10V時，所量測到的電流Ids對電壓Vgs的曲線，曲線IV3代表本實施例之薄膜電晶體10於壓力測試後，其源極610與汲極620之間所施加的偏壓等於0.1V時，所量測到的電流Ids對電壓Vgs的曲線，曲線IV4代表本實施例之薄膜電晶體10於壓力測試後，其源極610與汲極620之間所施加的偏壓等於10V時，所量測到的電流Ids對電壓Vgs的曲線。
透過曲線IV2及曲線IV4（或曲線IV1及曲線IV3）的比較可知，本實施例的薄膜電晶體10即使在長時間的壓力測試下，仍維持良好的操作電性，例如在薄膜電晶體10處於關閉狀態（switch off）下，其漏電流（leakage current）的大小與壓力測試前的漏電流之大小相當，在薄膜電晶體10處於開啟狀態（switch on）下，其開啟電流（on current）的大小與壓力測試前的開啟電流之大小相當。
綜上所述，本發明之一實施例的薄膜電晶體包括依序排列且彼此分離的第一半導體圖案、第二半導體圖案及第三半導體圖案。由於第一半導體圖案、第二半導體圖案及第三半導體圖案彼此分離，且第二半導體圖案的第二寬度小於第一半導體圖案的第一寬度及第三半導體圖案的第三寬度，因此薄膜電晶體的散熱效率高，進而能提升薄膜電晶體在高電壓操作下的信賴性（reliability）。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧薄膜電晶體
100‧‧‧基板
200、210、220、230、240、250、260‧‧‧半導體圖案
200a‧‧‧第一部
200b‧‧‧第二部
300‧‧‧絕緣層
300a‧‧‧第一接觸窗
300b‧‧‧第二接觸窗
400‧‧‧閘極
410‧‧‧第一直線部
420‧‧‧第二直線部
500‧‧‧平坦層
500a‧‧‧第三接觸窗
500b‧‧‧第四接觸窗
610‧‧‧源極
620‧‧‧汲極
D1、D2‧‧‧方向
S1‧‧‧第一間距
S2‧‧‧第二間距
S3‧‧‧第三間距
W1~W6‧‧‧第一寬度~第六寬度
A-A’、B-B’、C-C’‧‧‧剖線
圖1為本發明一實施例之薄膜電晶體的示意圖。 圖2為圖1之薄膜電晶體的剖面示意圖。 圖3為本發明一實施例之薄膜電晶體在不同操作條件下的電流對電壓的特性曲線（I-V curve）圖。
10‧‧‧薄膜電晶體
100‧‧‧基板
200、210、220、230、240、250、260‧‧‧半導體圖案
400‧‧‧閘極
410‧‧‧第一直線部
420‧‧‧第二直線部
500a‧‧‧第三接觸窗
500b‧‧‧第四接觸窗
610‧‧‧源極
620‧‧‧汲極
D1、D2‧‧‧方向
S1‧‧‧第一間距
S2‧‧‧第二間距
S3‧‧‧第三間距
W1~W6‧‧‧第一寬度~第六寬度
A-A’、B-B’、C-C’‧‧‧剖線
Claims (9)
- 一種薄膜電晶體，包括： 多個半導體圖案，彼此分離且在一第一方向上排列； 一閘極，與該些半導體圖案重疊；以及 一源極及一汲極，電性連接於該些半導體圖案， 其中該些半導體圖案包括在該第一方向上依序排列的一第一半導體圖案、一第二半導體圖案及一第三半導體圖案，該第一半導體圖案在該第一方向上具有一第一寬度W1，該第二半導體圖案在該第一方向上具有一第二寬度W2，該第三半導體圖案在該第一方向上具有一第三寬度W3，W2＜W1，且W2＜W3。
- 如申請專利範圍第1項所述的薄膜電晶體，其中該些半導體圖案更包括： 一第四半導體圖案，設置於該第一半導體圖案與該第二半導體圖案之間，其中該第四半導體圖案在該第一方向上具有一第四寬度W4，W2≤W4＜W1。
- 如申請專利範圍第2項所述的薄膜電晶體，其中該些半導體圖案更包括： 一第五半導體圖案，設置於該第一半導體圖案與該第四半導體圖案之間，其中該第五半導體圖案在該第一方向上具有一第五寬度W5，W4＜W5≤W1；以及 一第六半導體圖案，設置於該第二半導體圖案與該第三半導體圖案之間，其中該第六半導體圖案在該第一方向上具有一第六寬度W6，W2＜W6≤W3。
- 如申請專利範圍第3項所述的薄膜電晶體，其中W1=W3=W5=W6，且W2=W4。
- 如申請專利範圍第3項所述的薄膜電晶體，其中該第二半導體圖案與該第四半導體圖案在該第一方向上具有一第一間距S1，該第一半導體圖案與該第五半導體圖案在該第一方向上具有一第二間距S2，該第三半導體圖案與該第六半導體圖案在該第一方向上具有一第三間距S3，S1＞S2，且S1＞S3。
- 如申請專利範圍第5項所述的薄膜電晶體，其中S2=S3。
- 如申請專利範圍第6項所述的薄膜電晶體，其中該第一間距與該第二間距的比值為S1/S2，而1.5≤S1/S2≤10。
- 如申請專利範圍第1項所述的薄膜電晶體，其中該第一寬度與該第二寬度的比值為W1/W2，而1.5≤W1/W2≤8。
- 如申請專利範圍第1項所述的薄膜電晶體，其中該第一寬度與該第二寬度的比值W1/W2符合下式：2≤W1/W2≤6。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107143780A TWI683171B (zh) | 2018-12-05 | 2018-12-05 | 薄膜電晶體 |
| CN201910511828.6A CN110212024B (zh) | 2018-12-05 | 2019-06-13 | 薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107143780A TWI683171B (zh) | 2018-12-05 | 2018-12-05 | 薄膜電晶體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI683171B true TWI683171B (zh) | 2020-01-21 |
| TW202022467A TW202022467A (zh) | 2020-06-16 |
Family
ID=67792696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107143780A TWI683171B (zh) | 2018-12-05 | 2018-12-05 | 薄膜電晶體 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110212024B (zh) |
| TW (1) | TWI683171B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI332250B (en) * | 2003-03-04 | 2010-10-21 | Samsung Electronics Co Ltd | Amorphous-silicon thin film transistor and shift register having the same |
| US7977752B2 (en) * | 2006-06-26 | 2011-07-12 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, MOS thin-film transistor, and method of fabricating thin-film transistor |
| TW201227874A (en) * | 2010-12-17 | 2012-07-01 | Chunghwa Picture Tubes Ltd | Active device array substrate and method for reducing power consumption |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3597305B2 (ja) * | 1996-03-05 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置およびその作製方法 |
| CN100483735C (zh) * | 2006-10-09 | 2009-04-29 | 友达光电股份有限公司 | 晶体管的电极结构和包括该结构的像素结构及显示装置 |
| CN101217154B (zh) * | 2008-01-11 | 2011-06-01 | 友达光电股份有限公司 | 栅极驱动电路结构及显示面板 |
| CN101552294B (zh) * | 2009-05-05 | 2011-12-07 | 友达光电股份有限公司 | 底栅极薄膜晶体管与主动阵列基板 |
| KR20120042064A (ko) * | 2010-10-22 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 |
| CN104576755A (zh) * | 2014-12-30 | 2015-04-29 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、陈列基板及显示装置 |
| US10297694B2 (en) * | 2015-10-14 | 2019-05-21 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| CN105549278B (zh) * | 2016-01-11 | 2018-03-06 | 深圳市华星光电技术有限公司 | Ips型tft‑lcd阵列基板的制作方法及ips型tft‑lcd阵列基板 |
| CN106252418B (zh) * | 2016-09-22 | 2018-05-15 | 南京华东电子信息科技股份有限公司 | 一种薄膜晶体管 |
| KR20180064820A (ko) * | 2016-12-06 | 2018-06-15 | 삼성전자주식회사 | 반도체 장치 |
-
2018
- 2018-12-05 TW TW107143780A patent/TWI683171B/zh active
-
2019
- 2019-06-13 CN CN201910511828.6A patent/CN110212024B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI332250B (en) * | 2003-03-04 | 2010-10-21 | Samsung Electronics Co Ltd | Amorphous-silicon thin film transistor and shift register having the same |
| US7977752B2 (en) * | 2006-06-26 | 2011-07-12 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, MOS thin-film transistor, and method of fabricating thin-film transistor |
| TW201227874A (en) * | 2010-12-17 | 2012-07-01 | Chunghwa Picture Tubes Ltd | Active device array substrate and method for reducing power consumption |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110212024A (zh) | 2019-09-06 |
| CN110212024B (zh) | 2022-09-16 |
| TW202022467A (zh) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101413655B1 (ko) | 산화물 반도체 박막 트랜지스터의 제조 방법 | |
| US8530891B2 (en) | Field-effect transistor, and process for producing field-effect transistor | |
| US10297694B2 (en) | Semiconductor device and method for manufacturing same | |
| US9312353B2 (en) | Double gate type thin film transistor and organic light emitting diode display including the same | |
| KR19990006736A (ko) | 반도체 박막 및 반도체 장치 | |
| US20140061632A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| US20150129865A1 (en) | Semiconductor device and method for manufacturing same | |
| US20050218403A1 (en) | [low-temperature polysilicon thin film transistor and fabrication method thereof] | |
| US20070207574A1 (en) | Double gate thin-film transistor and method for forming the same | |
| US8198631B2 (en) | Display device and method of fabricating the same | |
| CN103579227A (zh) | 薄膜晶体管基板及其制造方法 | |
| US7608891B2 (en) | Thin film transistor, circuit apparatus and liquid crystal display | |
| US10461100B2 (en) | Display device having a different type of oxide semiconductor transistor | |
| JP6827270B2 (ja) | 半導体装置の作製方法 | |
| US20170148921A1 (en) | TFT, Array Substrate And Method of Forming the Same | |
| US11205729B2 (en) | Semiconductor device and method for manufacturing same | |
| US6365444B2 (en) | Process for forming polycrystalline thin film transistor liquid crystal display | |
| JP5828911B2 (ja) | 半導体装置、表示装置および半導体装置の製造方法 | |
| TWI726348B (zh) | 半導體基板 | |
| US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
| US8653531B2 (en) | Thin film transistor and display device | |
| CN105097553A (zh) | 一种用于软性显示器的薄膜晶体管的制造方法 | |
| CN109545820B (zh) | 显示装置和制造该显示装置的方法 | |
| JP5216339B2 (ja) | 半導体装置の作製方法 | |
| TWI683171B (zh) | 薄膜電晶體 |