CN110212024A - 薄膜晶体管 - Google Patents

Abstract

本发明公开了一种薄膜晶体管，包括多个半导体图案、栅极、源极及漏极。多个半导体图案彼此分离且在第一方向上排列。栅极与多个半导体图案重叠。源极与漏极电性连接于多个半导体图案。多个半导体图案包括在第一方向上依序排列的第一半导体图案、第二半导体图案及第三半导体图案。第一半导体图案在第一方向上具有第一宽度W1。第二半导体图案在第一方向上具有第二宽度W2，且W2<W1。第三半导体图案在第一方向上具有第三宽度W3，且W2<W3。

Description

薄膜晶体管

技术领域

本发明是有关于一种主动元件，且特别是有关于一种薄膜晶体管。

背景技术

随着显示科技的发展，显示面板的应用范围日益广泛。近几年来，显示面板于车载装置上的应用逐渐受到重视，举凡车用仪表板、后视镜、或多媒体显示器都可见其踪迹。此外，应用于车用显示领域的显示面板须通过更为严苛的信赖性(reliability)测试，以因应户外较为严苛的操作环境，例如高温、高湿及车用供电系统的高输出功率。

然而，一般显示面板所使用的薄膜晶体管在车载系统的高电压驱动下，易产生更多的热能，使薄膜晶体管的电性在长时间的操作下劣化，例如漏电流(leakage current)的增加及开启电流(on current)的下降。因此，如何提升薄膜晶体管在高电压操作下的散热效率是各面板厂所亟欲解决的课题。

发明内容

本发明提供一种薄膜晶体管，信赖性佳。

本发明一实施例的薄膜晶体管，包括多个半导体图案、栅极、源极以及漏极。多个半导体图案彼此分离且在第一方向上排列。栅极与多个半导体图案重叠。源极与漏极电性连接于多个半导体图案。多个半导体图案包括在第一方向上依序排列的第一半导体图案、第二半导体图案及第三半导体图案。第一半导体图案在第一方向上具有第一宽度W1，第二半导体图案在第一方向上具有第二宽度W2，第三半导体图案在第一方向上具有第三宽度W3，W2<W1，且W2<W3。

在本发明的一实施例中，上述的薄膜晶体管的多个半导体图案更包括第四半导体图案。第四半导体图案设置于第一半导体图案与第二半导体图案之间。第四半导体图案在第一方向上具有第四宽度W4，W2≤W4<W1。

在本发明的一实施例中，上述的薄膜晶体管的的多个半导体图案更包括第五半导体图案及第六半导体图案。第五半导体图案设置于第一半导体图案与第四半导体图案之间，且在第一方向上具有第五宽度W5，W4<W5≤W1。第六半导体图案设置于第二半导体图案与第三半导体图案之间，且在第一方向上具有第六宽度W6，W2<W6≤W3。

在本发明的一实施例中，上述的薄膜晶体管的W1＝W3＝W5＝W6，且W2＝W4。

在本发明的一实施例中，上述的薄膜晶体管的第二半导体图案与第四半导体图案在第一方向上具有第一间距S1，第一半导体图案与第五半导体图案在第一方向上具有第二间距S2，第三半导体图案与第六半导体图案在第一方向上具有第三间距S3，S1>S2，且S1>S3。

在本发明的一实施例中，上述的薄膜晶体管的S2＝S3。

在本发明的一实施例中，上述的薄膜晶体管的第一间距与第二间距的比值为S1/S2，而1.5≤S1/S2≤10。

在本发明的一实施例中，上述的薄膜晶体管的第一宽度与第二宽度的比值为W1/W2，而1.5≤W1/W2≤8。

在本发明的一实施例中，上述的薄膜晶体管的第一宽度与第二宽度的比值W1/W2符合下式：2≤W1/W2≤6。

基于上述，本发明的一实施例的薄膜晶体管包括依序排列且彼此分离的第一半导体图案、第二半导体图案及第三半导体图案。由于第一半导体图案、第二半导体图案及第三半导体图案彼此分离，且第二半导体图案的第二宽度小于第一半导体图案的第一宽度及第三半导体图案的第三宽度，因此薄膜晶体管的散热效率高，进而能提升薄膜晶体管在高电压操作下的信赖性(reliability)。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为本发明一实施例的薄膜晶体管的示意图。

图2为图1的薄膜晶体管的剖面示意图。

图3为本发明一实施例的薄膜晶体管在不同操作条件下的电流对电压的特性曲线(I-V curve)图。

其中，附图标记：

10：薄膜晶体管

100：基板

200、210、220、230、240、250、260：半导体图案

200a：第一部

200b：第二部

300：绝缘层

300a：第一接触窗

300b：第二接触窗

400：栅极

410：第一直线部

420：第二直线部

500：平坦层

500a：第三接触窗

500b：第四接触窗

610：源极

620：漏极

D1、D2：方向

S1：第一间距

S2：第二间距

S3：第三间距

W1～W6：第一宽度～第六宽度

A-A’、B-B’、C-C’：剖线

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于所附图式中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。

图1为本发明一实施例的薄膜晶体管10的示意图。图2为图1的薄膜晶体管的剖面示意图。特别是，图2对应图1的剖线A-A’。请参照图1及图2，本实施例的薄膜晶体管10适于设置在基板100上。而基板100的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。

在本实施例中，薄膜晶体管10包括多个半导体图案200。多个半导体图案200彼此分离且沿方向D1排列于基板100上。详细而言，多个半导体图案200包括在方向D1上依序排列的第一半导体图案210、第二半导体图案220及第三半导体图案230。第一半导体图案210在方向D1上具有第一宽度W1。第二半导体图案220在方向D1上具有第二宽度W2，且第二半导体图案220的第二宽度W2小于第一半导体图案210的第一宽度W1。第三半导体图案230在方向D1上具有第三宽度W3，且第二半导体图案220的第二宽度W2小于第三半导体图案230的第三宽度W3。举例而言，在本实施例中，第一半导体图案210的第一宽度W1实质上等于第三半导体图案230的第三宽度W3，但本发明不以此为限，根据其它实施例，第一半导体图案210的第一宽度W1也可小于第三半导体图案230的第三宽度W3。

多个半导体图案200还可包括第四半导体图案240，设置于第一半导体图案210与第二半导体图案220之间。第四半导体图案240在方向D1上具有第四宽度W4，且第四半导体图案240的第四宽度W4小于第一半导体图案210的第一宽度W1。举例而言，在本实施例中，第四半导体图案240的第四宽度W4实质上等于第二半导体图案220的第二宽度W2，但本发明不限于此，根据其它实施例，第四半导体图案240的第四宽度W4可大于第二半导体图案220的第二宽度W2。

在本实施例中，多个半导体图案200还可包括第五半导体图案250，设置于第一半导体图案210与第四半导体图案240之间。第五半导体图案250在方向D1上具有第五宽度W5，且第五半导体图案250的第五宽度W5大于第四半导体图案240的第四宽度W4。举例而言，在本实施例中，第五半导体图案250的第五宽度W5实质上等于第一半导体图案210的第一宽度W1，但本发明不限于此，根据其它实施例，第五半导体图案250的第五宽度W5可小于第一半导体图案210的第一宽度W1。

特别是，在本实施例中，薄膜晶体管10还可包括多个半导体图案200，设置于第五半导体图案250与第四半导体图案240之间，且位于第五半导体图案250与第四半导体图案240之间的每一半导体图案200在方向D1上的宽度实质上等于第四半导体图案240的第四宽度W4，但本发明不以此为限。

多个半导体图案200还可包括第六半导体图案260，设置于第二半导体图案220与第三半导体图案230之间。第六半导体图案260在方向D1上具有第六宽度W6，且第六半导体图案260的第六宽度W6大于第二半导体图案220的第二宽度W2。举例而言，在本实施例中，第六半导体图案260的第六宽度W6实质上等于第三半导体图案230的第三宽度W3，但本发明不限于此，根据其它实施例，第六半导体图案260的第六宽度W6可小于第三半导体图案230的第三宽度W3。

特别是，在本实施例中，薄膜晶体管10还可包括多个半导体图案200，设置于第二半导体图案220与第六半导体图案260之间，且位于第二半导体图案220与第六半导体图案260之间的每一半导体图案200在方向D1上的宽度实质上等于第二半导体图案220的第二宽度W2，但本发明不以此为限。

在本实施例中，第一半导体图案210的第一宽度W1与第二半导体图案220的第二宽度W2的比值为W1/W2，而1.5≤W1/W2≤8。如此一来，可增加薄膜晶体管10的散热效率，进而提升薄膜晶体管10在高电压操作下的信赖性(reliability)。举例而言，在一较佳的实施例中，第一半导体图案210的第一宽度W1与第二半导体图案220的第二宽度W2的比值W1/W2可满足2≤W1/W2≤6。也就是说，在一较佳的实施例中，第一半导体图案210的第一宽度W1大于第二半导体图案220的第二宽度W2，且第一半导体图案210的面积也不致于过大，而使薄膜晶体管10具有适当尺寸，利于设置在显示面板的各种所需的区域。

在本实施例中，第二半导体图案220与第四半导体图案240在方向D1上具有第一间距S1。第一半导体图案210与第五半导体图案250在方向D1上具有第二间距S2，且第一间距S1大于第二间距S2。第三半导体图案230与第六半导体图案260在方向D1上具有第三间距S3，且第一间距S1大于第三间距S3。举例而言，在本实施例中，第一半导体图案210及第五半导体图案250的第二间距S2实质上等于第三半导体图案230及第六半导体图案260的第三间距S3，但本发明不限于此，根据其它实施例，第一半导体图案210及第五半导体图案250的第二间距S2也可小于第三半导体图案230及第六半导体图案260的第三间距S3。

在本实施例中，第二半导体图案220与第四半导体图案240的第一间距S1与第一半导体图案210与第五半导体图案250的第二间距S2的比值S1/S2(或S1/S3)介于1.5至10之间。然而，本发明不以此为限，根据其它实施例，第二半导体图案220与第四半导体图案240的第一间距S1与第一半导体图案210与第五半导体图案250的第二间距S2的比值S1/S2(或S1/S3)也可小于1.5且大于1。如此一来，可增加薄膜晶体管10的散热效率，进而提升薄膜晶体管10在高电压操作下的信赖性(reliability)。

在本实施例中，半导体图案200的结构可为单层或多层；半导体图案200的材质可包括非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟镓锌氧化物、或是其它合适的材料、或上述的组合)、或其他合适的材料、或含有掺杂物(dopant)于上述材料中、或上述的组合。

薄膜晶体管10更包括栅极400，与多个半导体图案200重叠。栅极400在方向D1上延伸，且与多个半导体图案200交错设置。举例而言，在本实施例中，薄膜晶体管10的栅极400可选择性地具有第一直线部410及第二直线部420，分别重叠于每一半导体图案200的不同两区，但本发明不以此为限。根据其它实施例，薄膜晶体管10的栅极400仅具有重叠于多个半导体图案200的一个直线部。特别是，在本实施例中，薄膜晶体管10的栅极400可以选择性地设置在半导体图案200上方，进而形成底部栅极型薄膜晶体管(Bottom-gate TFT)。然而，本发明不以此为限，根据其他的实施例，薄膜晶体管10也可是顶部栅极型薄膜晶体管(top-gate TFT)或其它适当型式的薄膜晶体管。

请参照图2，薄膜晶体管10更包括绝缘层300，设置于栅极400与多个半导体图案200之间。在本实施例中，绝缘层300具有多个第一接触窗300a及多个第二接触窗300b。多个第一接触窗300a及多个第二接触窗300b分别设置在薄膜晶体管10的栅极400的相对两侧，且重叠于多个半导体图案200。在本实施例中，绝缘层300的材料包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其他合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其他合适的材料、或上述的组合。

在本实施例中，薄膜晶体管10还可包括平坦层500。平坦层500覆盖栅极400及部分的绝缘层300。详细而言，平坦层500具有重叠于多个第一接触窗300a的多个第三接触窗500a及重叠于多个第二接触窗300b的多个第四接触窗500b。在本实施例中，平坦层500的第三接触窗500a与绝缘层300的第一接触窗300a可切齐，平坦层500的第四接触窗500b与绝缘层300的第二接触窗300b可切齐；也就是说，平坦层500的第三接触窗500a与绝缘层300的第一接触窗300a可利用同一遮罩且于同一蚀刻制程中同时形成，平坦层500的第四接触窗500b与绝缘层300的第二接触窗300b可利用同一遮罩且于同一蚀刻制程中同时形成，但本发明不以此为限。

在本实施例中，平坦层500的材料包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料(例如：聚酯类、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类、或其它合适的材料、或上述的组合)、或其它合适的材料、或上述的组合。

请参照图1及图2，薄膜晶体管10还包括源极610与漏极620，设置于平坦层500上。在本实施例中，源极610与漏极620的延伸方向实质上可平行于栅极400的第一直线部410与第二直线部420的延伸方向，但本发明不以此为限。每一半导体图案200具有第一部200a及第二部200b。每一半导体图案200的第一部200a及第二部200b于基板100上的垂直投影分别位于栅极400于基板100上的垂直投影的相对两侧。

源极610电性连接于多个半导体图案200的多个第一部200a之间，漏极620电性连接于多个半导体图案200的多个第二部200b之间。详细而言，在本实施例中，源极610填入平坦层500的多个第三接触窗500a与绝缘层300的多个第一接触窗300a，以电性连接于多个半导体图案200之间，漏极620填入平坦层500的多个第四接触窗500b与绝缘层300的多个第二接触窗300b，以电性连接多个半导体图案200。

举例而言，在本实施例中，源极610与漏极620的材质可选择性地相同；也就是说，源极610与漏极620可选择性地形成于同一膜层，但本发明不以此为限。在本实施例中，基于导电性的考量，栅极400、源极610与漏极620的材料一般是使用金属材料。然而，本发明不以此为限，根据其他实施例，栅极400、源极610与漏极620也可使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层。

图3为本发明一实施例的薄膜晶体管10在不同操作条件下的电流对电压的特性曲线(I-V curve)图。请参照图3，曲线IV1代表本实施例的薄膜晶体管10于压力测试(stresstest)前，其源极610与漏极620之间所施加的偏压(bias)等于0.1V时，所测量到的电流Ids对电压Vgs的曲线，曲线IV2代表本实施例的薄膜晶体管10于压力测试前，其源极610与漏极620之间所施加的偏压等于10V时，所测量到的电流Ids对电压Vgs的曲线，曲线IV3代表本实施例的薄膜晶体管10于压力测试后，其源极610与漏极620之间所施加的偏压等于0.1V时，所测量到的电流Ids对电压Vgs的曲线，曲线IV4代表本实施例的薄膜晶体管10于压力测试后，其源极610与漏极620之间所施加的偏压等于10V时，所测量到的电流Ids对电压Vgs的曲线。

透过曲线IV2及曲线IV4(或曲线IV1及曲线IV3)的比较可知，本实施例的薄膜晶体管10即使在长时间的压力测试下，仍维持良好的操作电性，例如在薄膜晶体管10处于关闭状态(switch off)下，其漏电流(leakage current)的大小与压力测试前的漏电流的大小相当，在薄膜晶体管10处于开启状态(switch on)下，其开启电流(on current)的大小与压力测试前的开启电流的大小相当。

综上所述，本发明的一实施例的薄膜晶体管包括依序排列且彼此分离的第一半导体图案、第二半导体图案及第三半导体图案。由于第一半导体图案、第二半导体图案及第三半导体图案彼此分离，且第二半导体图案的第二宽度小于第一半导体图案的第一宽度及第三半导体图案的第三宽度，因此薄膜晶体管的散热效率高，进而能提升薄膜晶体管在高电压操作下的信赖性(reliability)。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (9)

1.一种薄膜晶体管，其特征在于，包括：

多个半导体图案，彼此分离且在一第一方向上排列；

一栅极，与该些半导体图案重叠；以及

一源极及一漏极，电性连接于该些半导体图案，

其中该些半导体图案包括在该第一方向上依序排列的一第一半导体图案、一第二半导体图案及一第三半导体图案，该第一半导体图案在该第一方向上具有一第一宽度W1，该第二半导体图案在该第一方向上具有一第二宽度W2，该第三半导体图案在该第一方向上具有一第三宽度W3，W2<W1，且W2<W3。

2.如权利要求1所述的薄膜晶体管，其特征在于，该些半导体图案更包括：

一第四半导体图案，设置于该第一半导体图案与该第二半导体图案之间，其中该第四半导体图案在该第一方向上具有一第四宽度W4，W2≤W4<W1。

3.如权利要求2所述的薄膜晶体管，其特征在于，该些半导体图案更包括：

一第五半导体图案，设置于该第一半导体图案与该第四半导体图案之间，其中该第五半导体图案在该第一方向上具有一第五宽度W5，W4<W5≤W1；以及

一第六半导体图案，设置于该第二半导体图案与该第三半导体图案之间，其中该第六半导体图案在该第一方向上具有一第六宽度W6，W2<W6≤W3。

4.如权利要求3所述的薄膜晶体管，其特征在于，W1＝W3＝W5＝W6，且W2＝W4。

5.如权利要求3所述的薄膜晶体管，其特征在于，该第二半导体图案与该第四半导体图案在该第一方向上具有一第一间距S1，该第一半导体图案与该第五半导体图案在该第一方向上具有一第二间距S2，该第三半导体图案与该第六半导体图案在该第一方向上具有一第三间距S3，S1>S2，且S1>S3。

6.如权利要求5所述的薄膜晶体管，其特征在于，S2＝S3。

7.如权利要求6所述的薄膜晶体管，其特征在于，该第一间距与该第二间距的比值为S1/S2，而1.5≤S1/S2≤10。

8.如权利要求1所述的薄膜晶体管，其特征在于，该第一宽度与该第二宽度的比值为W1/W2，而1.5≤W1/W2≤8。

9.如权利要求1所述的薄膜晶体管，其特征在于，该第一宽度与该第二宽度的比值W1/W2符合下式：2≤W1/W2≤6。