TWI681633B - 用於高頻訊號系統的時序控制裝置及方法 - Google Patents

用於高頻訊號系統的時序控制裝置及方法 Download PDF

Info

Publication number
TWI681633B
TWI681633B TW108107380A TW108107380A TWI681633B TW I681633 B TWI681633 B TW I681633B TW 108107380 A TW108107380 A TW 108107380A TW 108107380 A TW108107380 A TW 108107380A TW I681633 B TWI681633 B TW I681633B
Authority
TW
Taiwan
Prior art keywords
signal
clock
clock signal
sampling
output
Prior art date
Application number
TW108107380A
Other languages
English (en)
Other versions
TW202034630A (zh
Inventor
陳柏羽
劉曜嘉
李安明
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108107380A priority Critical patent/TWI681633B/zh
Priority to US16/675,311 priority patent/US10680606B1/en
Application granted granted Critical
Publication of TWI681633B publication Critical patent/TWI681633B/zh
Publication of TW202034630A publication Critical patent/TW202034630A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

本發明公開一種用於高頻訊號系統的時序控制裝置及方法，藉由控制重置訊號的觸發點，並將控制好的重置訊號與時脈訊號進行處理，以得到具有絕對時序關係的訊號組。

Description

用於高頻訊號系統的時序控制裝置及方法
本發明涉及一種時序控制裝置及方法，特別是涉及一種用於高頻訊號系統的時序控制裝置及方法。
在現有高速序列器/解除序列器(Serializer/Deserializer, SERDES)系統中，於高速介面下對同相/正交(in phase/quadrature, I/Q)訊號組進行同步取樣的電路，無論是在佈局或設計層級上均會遇到挑戰。
雖然可以使用獨立的除頻器介面對同相/正交時脈訊號分別除頻，以獨立控制個別訊號的時序，然而，除頻的結果會根據除頻器的重置狀態及同相/正交時脈訊號組之間的關係，而有數種不同的結果。
舉例而言，假設現有除頻器以時脈訊號的上升沿開始除頻，針對重置訊號與同相/正交時脈訊號組的關係，若同相/正交時脈訊號依序出現在重置訊號的上升沿觸發點之後，則除頻後的結果將維持同相時脈訊號領先於正交時脈訊號相位90度的關係。另一方面，若重置訊號的上升沿觸發點剛好出現在同相時脈訊號的上升沿及正交時脈訊號的上升沿之間，這將導致正交時脈訊號除頻的結果領先，而造成同相時脈訊號反而落後正交時脈訊號的相位90度。這樣的問題會造成電路在使用此同相/正交時脈訊號的除頻結果時，導致時序的錯亂。
故，如何通過電路設計的改良，保證同相/正交訊號組的先後順序，確保時脈正確的取樣關係，來避免同相/正交訊號組的時序錯亂，來克服上述的缺陷，已成為該項事業所欲解決的重要課題之一。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種用於高頻訊號系統的時序控制裝置及方法，其通過使用獨立取樣以及時脈選通技術來保證同相/正交訊號組的先後順序，以確保時脈正確的取樣關係。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種用於高頻訊號系統的時序控制裝置，其包括取樣電路及選通電路。取樣電路用於接收主重置訊號、第一時脈訊號、第二時脈訊號、第三時脈訊號及第四時脈訊號，其中第一時脈訊號至該第四時脈訊號各具有多個週期性訊號特徵點，該第一時脈訊號與該第二時脈訊號相位差為90度，該第三時脈訊號為該第一時脈訊號的反相訊號，該第四時脈訊號為該第二時脈訊號的反相訊號。該取樣電路包括預取樣器、第一取樣器、第二取樣器、第三取樣器、第四取樣器、第五取樣器及第六取樣器。預取樣器，其輸入端接收該主重置訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號的其中之一，並對該主重置訊號進行取樣產生預取樣訊號，其中該預取樣訊號具有一主觸發點。第一取樣器，其輸入端接收該預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該主觸發點270度的該週期性訊號特徵點者，以依據該訊號特徵對該預取樣訊號進行取樣，以在其第一輸出端輸出具有一第一預設觸發點的一第一預取樣訊號。第二取樣器，其輸入端接收該第一預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該第一預設觸發點270度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該第一預取樣訊號進行取樣，以在其第一輸出端輸出具有一第一觸發點的一第一重置訊號。第三取樣器，其輸入端接收該第一重置訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，其該些週期性訊號特徵中與該第一觸發點最近且落後270度者，以依據該訊號特徵對該第一重置訊號進行取樣，以在其第一輸出端輸出具有一第四觸發點的一第四重置訊號。第四取樣器，其輸入端接收該預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，其該些週期性訊號特徵點中落後該主觸發點360度者，以依據該訊號特徵對該預取樣訊號進行取樣，以在其第一輸出端輸出具有一第二預設觸發點的一第二預取樣訊號。第五取樣器，其輸入端接收該第二預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，其週期性訊號特徵中與該第二預設觸發點最近且落後270度者，以依據該週期性訊號特徵對該第二預取樣訊號進行取樣，以在其第一輸出端輸出具有一第二觸發點的一第二重置訊號。第六取樣器，其輸入端接收該第二預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，其該些週期性訊號特徵中與該第五觸發點最近且落後360度者，以依據該週期性訊號特徵對該第二預取樣訊號進行取樣，以在其第一輸出端輸出具有一第四觸發點的一第四重置訊號。選通電路包括第一開關電路、第二開關電路、第三開關電路及第四開關電路。第一開關電路，其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第一觸發點180度的該週期性訊號特徵點者，其選擇性的依據該第一重置訊號將其輸出端接地或通過其輸出端輸出一第一訊號。第二開關電路，其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第二觸發點180度的該週期性訊號特徵點者，其選擇性的依據該第二重置訊號將其輸出端接地或通過其輸出端輸出一第二訊號。第三開關電路，其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第三觸發點180度的該週期性訊號特徵點者，其選擇性的依據該第三重置訊號將其輸出端接地或通過其輸出端輸出一第三訊號。第四開關電路，其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第四觸發點180度的該週期性訊號特徵點者，其選擇性的依據該第四重置訊號將其輸出端接地或通過其輸出端輸出一第四訊號。其中，該第一訊號至該第四訊號具有一絕對時序關係。
為了解決上述的技術問題，本發明所採用的另外一技術方案是，提供一種用於高頻訊號系統的時序控制方法，其包括：以一取樣電路接收一主重置訊號、一第一時脈訊號、一第二時脈訊號、一第三時脈訊號及一第四時脈訊號，其中該第一時脈訊號至該第四時脈訊號各具有多個週期性訊號特徵點，該第一時脈訊號與該第二時脈訊號相位差為90度，該第三時脈訊號為該第一時脈訊號的反相訊號，該第四時脈訊號為該第二時脈訊號的反相訊號；配置該取樣電路的一預取樣器，以其輸入端接收該主重置訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號的其中之一，並對該主重置訊號進行取樣產生一預取樣訊號，其中該預取樣訊號具有一主觸發點；配置該取樣電路的一第一取樣器，以其輸入端接收該預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該主觸發點270度的該週期性訊號特徵點者，以依據該訊號特徵對該預取樣訊號進行取樣，並在其第一輸出端輸出具有一第一預設觸發點的一第一預取樣訊號；配置該取樣電路的一第二取樣器，以其輸入端接收該第一預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該第一預設觸發點270度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該第一預取樣訊號進行取樣，並在其第一輸出端輸出具有一第一觸發點的一第一重置訊號；配置該取樣電路的一第三取樣器，以其輸入端接收該第一重置訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，其該些週期性訊號特徵中與該第一觸發點最近且落後270度者，以依據該訊號特徵對該第一重置訊號進行取樣，並在其第一輸出端輸出具有一第四觸發點的一第四重置訊號；配置該取樣電路的一第四取樣器，以其輸入端接收該預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，其該些週期性訊號特徵點中落後該主觸發點360度者，並依據該訊號特徵對該預取樣訊號進行取樣，以在其第一輸出端輸出具有一第二預設觸發點的一第二預取樣訊號；配置該取樣電路的一第五取樣器，以其輸入端接收該第二預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，其週期性訊號特徵中與該第二預設觸發點最近且落後270度者，以依據該週期性訊號特徵對該第二預取樣訊號進行取樣，並在其第一輸出端輸出具有一第二觸發點的一第二重置訊號；配置該取樣電路的一第六取樣器，以其輸入端接收該第二預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，其該些週期性訊號特徵中與該第五觸發點最近且落後360度者，以依據該週期性訊號特徵對該第二預取樣訊號進行取樣，並在其第一輸出端輸出具有一第四觸發點的一第四重置訊號；配置一選通電路的一第一開關電路，以其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第一觸發點180度的該週期性訊號特徵點者，以選擇性的依據該第一重置訊號將其輸出端接地或通過其輸出端輸出一第一訊號；配置該選通電路的一第二開關電路，以其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第二觸發點180度的該週期性訊號特徵點者，以選擇性的依據該第二重置訊號將其輸出端接地或通過其輸出端輸出一第二訊號；配置該選通電路的一第三開關電路，以其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第三觸發點180度的該週期性訊號特徵點者，以選擇性的依據該第三重置訊號將其輸出端接地或通過其輸出端輸出一第三訊號；配置該選通電路的一第四開關電路，以其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第四觸發點180度的該週期性訊號特徵點者，以選擇性的依據該第四重置訊號將其輸出端接地或通過其輸出端輸出一第四訊號。其中，該第一訊號至該第四訊號具有一絕對時序關係。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“用於高頻訊號系統的時序控制裝置及方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。
應當可以理解的是，雖然本文中可能會使用到 “第一”、“第二”、“第三”等術語來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
請參閱圖1，其為本發明第一實施例的用於高頻訊號系統的時序控制裝置的電路架構圖。如圖1所示，本發明第一實施例提供一種用於高頻訊號系統的時序控制裝置1，其包括取樣電路10及選通電路12。如圖所示，取樣電路10具有輸入端In、時脈端Clk1、Clk2、Clk3及Clk4，分別用於接收主重置訊號CKRDY、第一時脈訊號IP、第二時脈訊號QP、第三時脈訊號IN及第四時脈訊號QN。取樣電路10用於將原本的主重置信號CKRDY處理後，延遲為多種時序，並分別通過輸出端Out11、Out12、Out13及Out14輸出第一重置訊號RST1、第二重置訊號RST2、第三重置訊號RST3及第四重置訊號RST4。取樣電路10亦可分別通過反相訊號輸出端OB1、OB2、OB3及OB4輸出第一重置訊號RST1、第二重置訊號RST2、第三重置訊號RST3及第四重置訊號RST4的反相訊號，如第一重置反相訊號RST1B、第二重置反相訊號RST2B、第三重置反相訊號RST3B及第四重置反相訊號RST4B。
另一方面，選通電路12具有用於接收第一重置訊號RST1、第二重置訊號RST2、第三重置訊號RST3及第四重置訊號RST4的第一控制端C11、C12、C13及C14，用於接收第一時脈訊號IP、第二時脈訊號QP、第三時脈訊號IN及第四時脈訊號QN的輸入端In1、In2、In3及In4，以及用於接收第一重置反相訊號RST1B、第二重置反相訊號RST2B、第三重置反相訊號RST3B及第四重置反相訊號RST4B的第二控制端C21、C22、C23及C24，選通電路12可選擇性的依據第一重置訊號RST1、第二重置訊號RST2、第三重置訊號RST3、第四重置訊號RST4、第一重置反相訊號RST1B、第二重置反相訊號RST2B、第三重置反相訊號RST3B及第四重置反相訊號RST4B，將輸出端Out21、Out22、Out23及Out24接地或輸出第一訊號S_IP、第二訊號S_QP、第三訊號S_IN及第四訊號S_QN。
以上僅用於概略說明本發明的時序控制裝置的架構及對應功能，其細節將於下文中詳細說明。
請參考圖2及圖3，其分別為本發明第一實施例的取樣電路的電路布局圖及取樣電路的訊號時序圖。如圖所示，取樣電路用於接收主重置訊號CKRDY、第一時脈訊號IP、第二時脈訊號QP、第三時脈訊號IN及第四時脈訊號PN，其中，主重置訊號CKRDY具有主觸發點MTP，而第一時脈訊號IP至第四時脈訊號QN各具有多個週期性訊號特徵點，此處，週期性訊號特徵點可為上升沿(rising edge)RE或下降沿(falling edge)FE。第一時脈訊號IP、第二時脈訊號QP、第三時脈訊號IN及第四時脈訊號PN可為常用於高頻訊號系統的IQ資料，其顯示正弦波的強度和相位的改變。如果正弦波的強度和相位變化是以有秩序、預先決定的方式來進行，就可以使用這些強度／相位變化將正弦波的資料編碼，這個過程稱為調變(modulation)。 調變是將高頻訊號依比例轉換為低頻訊號。高頻訊號稱為載子訊號 (carrier signal)，低頻訊號則稱為訊息訊號 (message signal)、資訊訊號(information signal)，或調變訊號 (modulating signal)。在RF通訊系統中，IQ 資料非常普遍，而且因為它在處理調變訊號時所提供的便利性，更常應用在訊號調變中，故不在此贅述。
因此，第一時脈訊號IP與第二時脈訊號QP相位差為90度，第三時脈訊號IN為第一時脈訊號IP的反相訊號，第四時脈訊號QN為第二時脈訊號QP的反相訊號。在本實施例中，取樣電路10可包括預取樣器PRE、第一取樣器DFF1、第二取樣器DFF2、第三取樣器DFF3、第四取樣器DFF4、第五取樣器DFF5及第六取樣器DFF6。此處，第一取樣器DFF1至第六取樣器DFF6可利用具有取樣功能的電路，例如本實施例採用上升沿觸發D型正反器(D-Flip Flop, DFF)，經過多次取樣，可藉此得到具有絕對時序關係的多個重置訊號。
續言之，預取樣器PRE，其輸入端接收主重置訊號CKRDY，其時脈端接收第一時脈訊號IP至第四時脈訊號QN的其中之一，以本實施例而言，即為第四時脈訊號QN，並對主重置訊號CKRDY進行取樣產生預取樣訊號Pre，其中預取樣訊號Pre具有主觸發點MTP。此處，由於主重置訊號CKRDY的上升緣位置未定，預取樣器PRE可用於產生預取樣訊號Pre，並通過第一時脈訊號IP至第四時脈訊號QN的其中之一確立主觸發點MTP的位置。
第一取樣器DFF1，其輸入端接收預取樣訊號Pre，其時脈端接收第一時脈訊號IP至第四時脈訊號QN中，具有落後主觸發點MTP 270度的週期性訊號特徵點者，以本實施例而言，即為第三時脈訊號IN，其上升沿落後主觸發點MTP 270度。因此，第一取樣器DFF1可依據此上升沿對預取樣訊號Pre進行取樣，以在其第一輸出端輸出具有第一預設觸發點P1的第一預取樣訊號Pre1。
第二取樣器DFF2，其輸入端接收第一預取樣訊號Pre1，其時脈端接收第一時脈訊號IP至該第四時脈訊號QN中，具有落後第一預設觸發點P1 270度的週期性訊號特徵點者，以本實施例而言，即為第二時脈訊號QP，其上升沿落後第一預設觸發點PP1 270度。因此，第二取樣器DFF2可依據此上升沿對第一預取樣訊號進行取樣Pre1，以在其第一輸出端輸出具有第一觸發點P1的第一重置訊號RST1。
第三取樣器DFF3，其輸入端接收第一重置訊號RST1，其時脈端接收該第一時脈訊號IP至該第四時脈訊號QN中，具有落後第一觸發點P1 270度者，以本實施例而言，即為第一時脈訊號IP，其上升沿落後第一觸發點P1 270度。第三取樣器DFF3可依據此上升沿對第一重置訊號RST進行取樣，以在其第一輸出端輸出具有第四觸發點P4的第四重置訊號RST4。
第四取樣器DFF4，其輸入端接收預取樣訊號Pre，其時脈端接收該第一時脈訊號IP至該第四時脈訊號PN中，具有落後主觸發點MTP 360度者。以本實施例而言，即為第一時脈訊號IP，其上升沿落後主觸發點MTP 360度。第四取樣器DFF4可依據此上升沿對預取樣訊號Pre進行取樣，以在其第一輸出端輸出具有第二預設觸發點PP2的第二預取樣訊號Pre2。
第五取樣器DFF5，其輸入端接收該第二預取樣訊號Pre2，其時脈端接收該第一時脈訊號IP至該第四時脈訊號QN中，具有落後第二預設觸發點PP2 270度者，以本實施例而言，即為第三時脈訊號IN，其上升沿落後第二預設觸發點PP2 270度。第五取樣器DFF5可依據此上升沿對第二預取樣訊號Pre2進行取樣，以在其第一輸出端輸出具有第二觸發點P2的第二重置訊號RST2。
第六取樣器DFF6，其輸入端接收該第二預取樣訊號Pre2，其時脈端接收該第一時脈訊號IP至該第四時脈訊號中，其時脈端接收該第一時脈訊號IP至該第四時脈訊號QN中，具有落後第二預設觸發點PP2 360度者，以本實施例而言，即為第四時脈訊號QN，其上升沿落後第二預設觸發點PP2 360度。第六取樣器DFF可依據此上升沿對第二預取樣訊號Pre2進行取樣，以在其第一輸出端輸出具有第三觸發點P3的第三重置訊號RST3。
其中，第二取樣器DFF2、該第三取樣器DFF3、該第五取樣器DFF5及該第六取樣器DFF6分別於其第二輸出端輸出與第一重置訊號RST1、第二重置訊號RST2、第三重置訊號RST3、第四重置訊號RST4反相的第一重置反相訊號RST1B、第二重置反相訊號RST2B、第三重置反相訊號RST3B及第四重置反相訊號RST4B，以用於後續控制選通電路12。
在本實施例中，雖然以上升沿作為週期性訊號特徵點，但在特定實施例中亦可以下降沿作為週期性訊號特徵點，且第一取樣器DFF1至第六取樣器DFF6可各為上升沿觸發D型正反器。
需要說明的是，在各取樣器中，選擇距離各觸發點270度或360度是用於在多次取樣中，以較為充裕的時間裕度達到相位控制的目的，同時確保各重置訊號的準確性。此外，原本的主重置信號CKRDY經過取樣電路10處理後，可延遲為具有多種時序的第一重置訊號RST1、第二重置訊號RST2、第三重置訊號RST3、第四重置訊號RST4。
請參考圖4及圖5，其分別為本發明第一實施例的選通電路的電路布局圖及選通電路的訊號時序圖。如圖所示，選通電路12包括第一開關電路TG1、第二開關電路TG2、第三開關電路TG3及第四開關電路TG4。
第一開關電路TG1，其輸入端接收該第一時脈訊號IP至該第四時脈訊號QN中具有落後第一觸發點P1 180度的週期性訊號特徵點者。換言之，即為第四時脈訊號QN，其具有落後第一觸發點P1 180度的上升沿。第一開關電路TG1可為傳輸閘(transmission gate)，可選擇性的依據第一重置訊號RST1將其輸出端接地或通過其輸出端輸出第一訊號S_IP。在本實施例中，第一開關電路TG1的輸出端可通過第一接地開關T1連接於接地端，第一接地開關T1的控制端由該第一重置反相訊號RSTB1控制，以用於形成第一訊號S_IP觸發前的低電位(即邏輯0)。
第二開關電路TG2，其輸入端接收該第一時脈訊號IP至該第四時脈訊號QN中具有落後第二觸發點P2 180度的週期性訊號特徵點者，換言之，即為第一時脈訊號IP，其具有落後第二觸發點P2 180度的上升沿。第二開關電路TG2可為傳輸閘(transmission gate)，可選擇性的依據第二重置訊號RST2將其輸出端接地或通過其輸出端輸出第二訊號S_QP。在本實施例中，第二開關電路TG2的輸出端可通過第二接地開關T2連接於接地端，第二接地開關T2的控制端由該第二重置反相訊號RSTB2控制，以用於形成第二訊號S_QP觸發前的低電位(即邏輯0)。
第三開關電路TG3，其輸入端接收第一時脈訊號IP至第四時脈訊號QN中具有落後第三觸發點P3 180度的週期性訊號特徵點者。換言之，即為第二時脈訊號QP，其具有落後第三觸發點P3 180度的上升沿。第三開關電路TG3可為傳輸閘(transmission gate)，可選擇性的依據第三重置訊號RST3將其輸出端接地或通過其輸出端輸出第三訊號S_IN。在本實施例中，第三開關電路TG3的輸出端可通過第三接地開關T3連接於接地端，第三接地開關T3的控制端由該第三重置反相訊號RSTB3控制，以用於形成第三訊號S_IN觸發前的低電位(即邏輯0)。
第四開關電路TG4，其輸入端接收第一時脈訊號IP至第四時脈訊號QN中具有落後第四觸發點180度的週期性訊號特徵點者，換言之，即為第三時脈訊號IN，其具有落後第四觸發點P4 180度的上升沿。第四開關電路TG4可為傳輸閘(transmission gate)，可選擇性的依據第四重置訊號RST4將其輸出端接地或通過其輸出端輸出第四訊號S_QN。在本實施例中，第四開關電路TG4的輸出端可通過第四接地開關T4連接於接地端，第四接地開關T4的控制端由該第四重置反相訊號RSTB4控制，以用於形成第四訊號S_QN觸發前的低電位(即邏輯0)。
藉此，可獲得具有絕對時序關係的第一訊號S_IP至第四訊號S_QN。換言之，假設此相位控制裝置是在主重置訊號CKRDY的主觸發點(此實施例為上升沿)MTP之後開始輸出，在主重置訊號CKRDY觸發之後，第一訊號S_IP至第四訊號S_QN才開始依序出現，如圖所示，在最領先的時脈訊號，即是第一訊號S_IP來臨之前，所有的時脈訊號都維持在logic 0，在第一訊號S_IP出現後才依序有第二訊號S_QP、第三訊號S_IN及第四訊號S_QN的出現，藉此保證各訊號路徑的輸入時序關係都是一樣的，因此取樣過的信號也會維持原本的相位關係。
[第二實施例]
請參閱圖6至圖9，其分別為本發明第二實施例的取樣電路的電路布局圖、取樣電路的訊號時序圖、選通電路的電路布局圖及選通電路的訊號時序圖。
如圖所示，本實施例與第一實施例不同之處在於，用於高頻訊號系統的時序控制裝置1更包括突波消除電路14，其輸入端接收一初始重置訊號ICKRDY，其時脈訊號端接收該第一時脈訊號IP至該第四時脈訊號QN的其中之一，以對初始重置訊號ICKRDY進行取樣並於輸出端輸出主重置訊號CKRDY。
在特定實施例中，突波消除電路可包括D型正反器GDFF1。D型正反器GDFF1的輸入端接收初始重置訊號ICKRDY，其時脈訊號端接收該第一時脈訊號IP至該第四時脈訊號QN的其中之一，例如，第二時脈訊號QP，以依據初始重置訊號ICKRDY的初始觸發點ITP對初始重置訊號ICKRDY進行取樣並於其輸出端輸出主重置訊號CKRDY。藉此，可確保輸入預取樣器PRE的主重置訊號CKRDY的突波被消除，可避免造成錯誤數位訊號的不良效應。
此時，由於新的主重置訊號CKRDY的相位與第一實施例不同，因此，對於第一取樣器DFF1至第六取樣器DFF6而言，輸入的時脈訊號將分別為第一時脈訊號IP、第四時脈訊號QN、第三時脈訊號IN、第二時脈訊號QP、第一時脈訊號IP及第二時脈訊號QP，如圖6及圖7所示，以分別產生新的第一重置訊號RST1至第四重置訊號RST4。
類似的，參照圖8及圖9，由於新的第一重置訊號RST1至第四重置訊號RST4的相位改變，需要分別將第二時脈訊號QP、第三時脈訊號IN、第四時脈訊號QN及第一時脈訊號IP輸入第一開關電路TG1至第四開關電路TG4，從而產生具有絕對時序關係的第一訊號S_IP至第四訊號S_QN。其中，第一重置訊號RST1至第四重置訊號RST4及第一訊號S_IP至第四訊號S_QN的產生方式類似於第一實施例，故不在此贅述。
[第三實施例]
請參考圖10，其為本發明第三實施例的用於高頻訊號系統的時序控制方法的流程圖。
在此實施例中，更提供一種用於高頻訊號系統的時序控制方法，其適用於前述第一實施例及第二實施例的時序控制電路，且電路操作方式類似，因此將省略重複描述。
如圖所示，用於高頻訊號系統的時序控制方法包括以下步驟：
步驟S100：以取樣電路接收主重置訊號、第一時脈訊號、第二時脈訊號、第三時脈訊號及第四時脈訊號。其中，如前述實施例中所述，主重置訊號具有主觸發點，第一時脈訊號至第四時脈訊號各具有多個週期性訊號特徵點，且第一時脈訊號與第二時脈訊號相位差為90度，第三時脈訊號為第一時脈訊號的反相訊號，第四時脈訊號為第二時脈訊號的反相訊號。
步驟S102：配置取樣電路的預取樣器，以其輸入端接收主重置訊號，其時脈端接收第一時脈訊號至第四時脈訊號的其中之一，並對主重置訊號進行取樣產生預取樣訊號。其中，預取樣訊號具有主觸發點。
步驟S104：配置取樣電路的第一取樣器，以其輸入端接收預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該主觸發點270度的週期性訊號特徵點者，以依據訊號特徵對預取樣訊號進行取樣，並在其第一輸出端輸出具有第一預設觸發點的第一預取樣訊號；
步驟S106：配置該取樣電路的一第二取樣器，以其輸入端接收該第一預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該第一預設觸發點270度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該第一預取樣訊號進行取樣，並在其第一輸出端輸出具有一第一觸發點的一第一重置訊號；
步驟S108：配置該取樣電路的一第三取樣器，以其輸入端接收該第一重置訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，其該些週期性訊號特徵中與該第一觸發點最近且落後270度者，以依據該訊號特徵對該第一重置訊號進行取樣，並在其第一輸出端輸出具有一第四觸發點的一第四重置訊號；
步驟S110：配置該取樣電路的一第四取樣器，以其輸入端接收預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，其該些週期性訊號特徵點中落後該主觸發點360度者，並依據該訊號特徵對預取樣訊號進行取樣，以在其第一輸出端輸出具有一第二預設觸發點的一第二預取樣訊號；
步驟S112：配置該取樣電路的一第五取樣器，以其輸入端接收該第二預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，其週期性訊號特徵中與該第二預設觸發點最近且落後270度者，以依據該週期性訊號特徵對該第二預取樣訊號進行取樣，並在其第一輸出端輸出具有一第二觸發點的一第二重置訊號；
步驟S114：配置該取樣電路的一第六取樣器，以其輸入端接收該第二預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，其該些週期性訊號特徵中與該第五觸發點最近且落後360度者，以依據該週期性訊號特徵對該第二預取樣訊號進行取樣，並在其第一輸出端輸出具有一第四觸發點的一第四重置訊號；
步驟S116：配置選通電路的第一開關電路至第四開關電路，分別接收落後第一觸發點至第四觸發點180度的時脈訊號，以選擇性的依據第一重置訊號至第四重置訊號將其輸出端接地或通過其輸出端輸出第一訊號至第四訊號。其具體方式可參照圖4及圖8的選通電路的電路布局圖，故不在此贅述。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的用於高頻訊號系統的時序控制方法，在各取樣器中，選擇距離各觸發點270度或360度的時脈訊號進行取樣，以在多次取樣中提供較為充裕的時間裕度達到相位控制的目的，同時確保各重置訊號的準確性。
此外，主重置信號經過取樣電路處理後，可延遲為具有多種時序的重置訊號組，據此控制選通電路，可獲得具有絕對時序關係的第一訊號至第四訊號。再者，通過設置突波消除電路，可確保輸入預取樣器的主重置訊號的突波被消除，可避免造成錯誤數位訊號的不良效應。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
1‧‧‧時序控制裝置 10‧‧‧取樣電路 12‧‧‧選通電路 In、In1、In2、In3、In4‧‧‧輸入端 Clk1、Clk2、Clk3、Clk4‧‧‧時脈端 CKRDY‧‧‧主重置訊號 IP‧‧‧第一時脈訊號 QP‧‧‧第二時脈訊號 IN‧‧‧第三時脈訊號 QN‧‧‧第四時脈訊號 Out11、Out12、Out13、Out14、Out21、Out22、Out23及Out24‧‧‧輸出端 RST1‧‧‧第一重置訊號 RST2‧‧‧第二重置訊號 RST3‧‧‧第三重置訊號 RST4‧‧‧第四重置訊號 OB1、OB2、OB3、OB4‧‧‧反相訊號輸出端 RST1B‧‧‧第一重置反相訊號 RST2B‧‧‧第二重置反相訊號 RST3B‧‧‧第三重置反相訊號 RST4B‧‧‧第四重置反相訊號 C11、C12、C13、C14‧‧‧第一控制端 C21、C22、C23、C24‧‧‧第二控制端 S_IP‧‧‧第一訊號 S_QP‧‧‧第二訊號 S_IN‧‧‧第三訊號 S_QN‧‧‧第四訊號 MTP‧‧‧主觸發點 RE‧‧‧上升沿 FE‧‧‧下降沿 PRE‧‧‧預取樣器 Pre‧‧‧預取樣訊號 DFF1‧‧‧第一取樣器 DFF2‧‧‧第二取樣器 DFF3‧‧‧第三取樣器 DFF4‧‧‧第四取樣器 DFF5‧‧‧第五取樣器 DFF6‧‧‧第六取樣器 PP1‧‧‧第一預設觸發點 Pre1‧‧‧第一預取樣訊號 P1‧‧‧第一觸發點 P4‧‧‧第四觸發點 PP2‧‧‧第二預設觸發點 Pre2‧‧‧第二預取樣訊號 P2‧‧‧第二觸發點 P3‧‧‧第三觸發點 TG1‧‧‧第一開關電路 TG2‧‧‧第二開關電路 TG3‧‧‧第三開關電路 TG4‧‧‧第四開關電路 T1‧‧‧第一接地開關 T2‧‧‧第二接地開關 T3‧‧‧第三接地開關 T4‧‧‧第四接地開關 14‧‧‧突波消除電路 ICKRDY‧‧‧初始重置訊號 ITP‧‧‧初始觸發點 GDFF1‧‧‧D型正反器
圖1為本發明第一實施例的用於高頻訊號系統的時序控制裝置的電路架構圖。
圖2為本發明第一實施例的取樣電路的電路布局圖。
圖3為本發明第一實施例的取樣電路的訊號時序圖。
圖4為本發明第一實施例的電路布局圖。
圖5為本發明第一實施例的選通電路的訊號時序圖。
圖6為本發明第二實施例的取樣電路的電路布局圖。
圖7為本發明第二實施例的取樣電路的訊號時序圖。
圖8為本發明第二實施例的選通電路的電路布局圖。
圖9為本發明第二實施例的選通電路的訊號時序圖。
圖10為本發明第三實施例的用於高頻訊號系統的時序控制方法的流程圖。
10‧‧‧取樣電路
CKRDY‧‧‧主重置訊號
IP‧‧‧第一時脈訊號
QP‧‧‧第二時脈訊號
IN‧‧‧第三時脈訊號
QN‧‧‧第四時脈訊號
RST1‧‧‧第一重置訊號
RST2‧‧‧第二重置訊號
RST3‧‧‧第三重置訊號
RST4‧‧‧第四重置訊號
RST1B‧‧‧第一重置反相訊號
RST2B‧‧‧第二重置反相訊號
RST3B‧‧‧第三重置反相訊號
RST4B‧‧‧第四重置反相訊號
DFF1‧‧‧第一取樣器
DFF2‧‧‧第二取樣器
DFF3‧‧‧第三取樣器
DFF4‧‧‧第四取樣器
DFF5‧‧‧第五取樣器
DFF6‧‧‧第六取樣器
Pre1‧‧‧第一預取樣訊號
Pre2‧‧‧第二預取樣訊號

Claims (10)

  1. 一種用於高頻訊號系統的時序控制裝置，其包括： 一取樣電路，用於接收一主重置訊號、一第一時脈訊號、一第二時脈訊號、一第三時脈訊號及一第四時脈訊號，其中該第一時脈訊號至該第四時脈訊號各具有多個週期性訊號特徵點，該第一時脈訊號與該第二時脈訊號相位差為90度，該第三時脈訊號為該第一時脈訊號的反相訊號，該第四時脈訊號為該第二時脈訊號的反相訊號，該取樣電路包括： 一預取樣器，其輸入端接收該主重置訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號的其中之一，並對該主重置訊號進行取樣產生一預取樣訊號，其中該預取樣訊號具有一主觸發點； 一第一取樣器，其輸入端接收該預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該主觸發點270度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該預取樣訊號進行取樣，以在其第一輸出端輸出具有一第一預設觸發點的一第一預取樣訊號； 一第二取樣器，其輸入端接收該第一預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該第一預設觸發點270度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該第一預取樣訊號進行取樣，以在其第一輸出端輸出具有一第一觸發點的一第一重置訊號； 一第三取樣器，其輸入端接收該第一重置訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該第一觸發點270度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該第一重置訊號進行取樣，以在其第一輸出端輸出具有一第四觸發點的一第四重置訊號； 一第四取樣器，其輸入端接收該預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該主觸發點360度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該預取樣訊號進行取樣，以在其第一輸出端輸出具有一第二預設觸發點的一第二預取樣訊號； 一第五取樣器，其輸入端接收該第二預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，其週期性訊號特徵中與該第二預設觸發點最近且落後270度者，以依據該週期性訊號特徵對該第二預取樣訊號進行取樣，以在其第一輸出端輸出具有一第二觸發點的一第二重置訊號；及 一第六取樣器，其輸入端接收該第二預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該第五觸發點360度的該週期性訊號特徵點者，以依據該週期性訊號特徵對該第二預取樣訊號進行取樣，以在其第一輸出端輸出具有一第四觸發點的一第四重置訊號；以及 一選通電路，包括： 一第一開關電路，其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第一觸發點180度的該週期性訊號特徵點者，其選擇性的依據該第一重置訊號將其輸出端接地或通過其輸出端輸出一第一訊號； 一第二開關電路，其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第二觸發點180度的該週期性訊號特徵點者，其選擇性的依據該第二重置訊號將其輸出端接地或通過其輸出端輸出一第二訊號； 一第三開關電路，其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第三觸發點180度的該週期性訊號特徵點者，其選擇性的依據該第三重置訊號將其輸出端接地或通過其輸出端輸出一第三訊號； 一第四開關電路，其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第四觸發點180度的該週期性訊號特徵點者，其選擇性的依據該第四重置訊號將其輸出端接地或通過其輸出端輸出一第四訊號， 其中該第一訊號至該第四訊號具有一絕對時序關係。
  2. 如申請專利範圍第1項所述的時序控制裝置，更包括一突波消除電路，其輸入端接收一初始重置訊號，其時脈訊號端接收與該預取樣器相同的該第一時脈訊號至該第四時脈訊號的其中之一，以對該初始重置訊號進行取樣並於其輸出端輸出該主重置訊號。
  3. 如申請專利範圍第2項所述的時序控制裝置，其中該突波消除電路包括一D型正反器。
  4. 如申請專利範圍第1項所述的時序控制裝置，其中該些訊號特徵點各為上升沿。
  5. 如申請專利範圍第4項所述的時序控制裝置，其中該第一取樣器至該第六取樣器各為上升沿觸發D型正反器。
  6. 如申請專利範圍第1項所述的時序控制裝置，其中該些訊號特徵點各為下降沿。
  7. 如申請專利範圍第6項所述的時序控制裝置，其中該第一取樣器至該第六取樣器各為下降沿觸發D型正反器。
  8. 如申請專利範圍第1項所述的時序控制裝置，其中該第二取樣器、該第三取樣器、該第五取樣器及該第六取樣器分別於其第二輸出端輸出與該第一重置訊號、該第二重置訊號、該第三重置訊號及該第四重置訊號反相的一第一重置反相訊號、一第二重置反相訊號、一第三重置反相訊號及一第四重置反相訊號。
  9. 如申請專利範圍第8項所述的時序控制裝置，其中該第一開關電路的輸出端通過一第一接地開關連接於接地端，該第一接地開關的控制端由該第一重置反相訊號控制； 其中該第二開關電路的輸出端通過一第二接地開關連接於接地端，該第二接地開關的控制端由該第二重置反相訊號控制； 其中該第三開關電路的輸出端通過一第三接地開關連接於接地端，該第三接地開關的控制端由該第三重置反相訊號控制； 其中該第四開關電路的輸出端通過一第四接地開關連接於接地端，該第四接地開關的控制端由該第四重置反相訊號控制。
  10. 一種用於高頻訊號系統的時序控制方法，其包括： 以一取樣電路接收一主重置訊號、一第一時脈訊號、一第二時脈訊號、一第三時脈訊號及一第四時脈訊號，其中該第一時脈訊號至該第四時脈訊號各具有多個週期性訊號特徵點，該第一時脈訊號與該第二時脈訊號相位差為90度，該第三時脈訊號為該第一時脈訊號的反相訊號，該第四時脈訊號為該第二時脈訊號的反相訊號； 配置該取樣電路的一預取樣器，以其輸入端接收該主重置訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號的其中之一，並對該主重置訊號進行取樣產生一預取樣訊號，其中該預取樣訊號具有一主觸發點； 配置該取樣電路的一第一取樣器，以其輸入端接收該預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該主觸發點270度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該預取樣訊號進行取樣，以在其第一輸出端輸出具有一第一預設觸發點的一第一預取樣訊號； 配置該取樣電路的一第二取樣器，以其輸入端接收該第一預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該第一預設觸發點270度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該第一預取樣訊號進行取樣，以在其第一輸出端輸出具有一第一觸發點的一第一重置訊號； 配置該取樣電路的一第三取樣器，以其輸入端接收該第一重置訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該第一觸發點270度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該第一重置訊號進行取樣，以在其第一輸出端輸出具有一第四觸發點的一第四重置訊號； 配置該取樣電路的一第四取樣器，以其輸入端接收該預取樣訊號，以其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該主觸發點360度的該週期性訊號特徵點者，以依據該週期性訊號特徵點對該預取樣訊號進行取樣，以在其第一輸出端輸出具有一第二預設觸發點的一第二預取樣訊號； 配置該取樣電路的一第五取樣器，以其輸入端接收該第二預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，其週期性訊號特徵中與該第二預設觸發點最近且落後270度者，以依據該週期性訊號特徵對該第二預取樣訊號進行取樣，以在其第一輸出端輸出具有一第二觸發點的一第二重置訊號；及 配置該取樣電路的一第六取樣器，其輸入端接收該第二預取樣訊號，其時脈端接收該第一時脈訊號至該第四時脈訊號中，具有落後該第五觸發點360度的該週期性訊號特徵點者，以依據該週期性訊號特徵對該第二預取樣訊號進行取樣，以在其第一輸出端輸出具有一第四觸發點的一第四重置訊號； 配置一選通電路的一第一開關電路，以其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第一觸發點180度的該週期性訊號特徵點者，以選擇性的依據該第一重置訊號將其輸出端接地或通過其輸出端輸出一第一訊號； 配置該選通電路的一第二開關電路，以其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第二觸發點180度的該週期性訊號特徵點者，以選擇性的依據該第二重置訊號將其輸出端接地或通過其輸出端輸出一第二訊號； 配置該選通電路的一第三開關電路，以其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第三觸發點180度的該週期性訊號特徵點者，以選擇性的依據該第三重置訊號將其輸出端接地或通過其輸出端輸出一第三訊號； 配置該選通電路的一第四開關電路，以其輸入端接收該第一時脈訊號至該第四時脈訊號中具有落後該第四觸發點180度的該週期性訊號特徵點者，以選擇性的依據該第四重置訊號將其輸出端接地或通過其輸出端輸出一第四訊號， 其中該第一訊號至該第四訊號具有一絕對時序關係。
TW108107380A 2019-03-06 2019-03-06 用於高頻訊號系統的時序控制裝置及方法 TWI681633B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108107380A TWI681633B (zh) 2019-03-06 2019-03-06 用於高頻訊號系統的時序控制裝置及方法
US16/675,311 US10680606B1 (en) 2019-03-06 2019-11-06 Timing control device and method for high frequency signal system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108107380A TWI681633B (zh) 2019-03-06 2019-03-06 用於高頻訊號系統的時序控制裝置及方法

Publications (2)

Publication Number Publication Date
TWI681633B true TWI681633B (zh) 2020-01-01
TW202034630A TW202034630A (zh) 2020-09-16

Family

ID=69942415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107380A TWI681633B (zh) 2019-03-06 2019-03-06 用於高頻訊號系統的時序控制裝置及方法

Country Status (2)

Country Link
US (1) US10680606B1 (zh)
TW (1) TWI681633B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220001578A (ko) * 2020-06-30 2022-01-06 삼성전자주식회사 대칭적인 구조를 갖는 클럭 변환 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233256B (en) * 2002-05-31 2005-05-21 Acard Technology Corp Method and apparatus for high-speed clock data recovery using low-speed circuits
US7482841B1 (en) * 2007-03-29 2009-01-27 Altera Corporation Differential bang-bang phase detector (BBPD) with latency reduction
US7822168B2 (en) * 2008-02-25 2010-10-26 Nec Electronics Corporation Frequency divider circuit
US20130208546A1 (en) * 2012-02-10 2013-08-15 Samsung Electronics Co., Ltd. Latency control circuit and semiconductor memory device comprising same
US8664983B1 (en) * 2012-03-22 2014-03-04 Altera Corporation Priority control phase shifts for clock signals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937013A (en) * 1997-01-03 1999-08-10 The Hong Kong University Of Science & Technology Subharmonic quadrature sampling receiver and design
US7403584B2 (en) * 2003-12-31 2008-07-22 Intel Corporation Programmable phase interpolator adjustment for ideal data eye sampling
US9716582B2 (en) * 2015-09-30 2017-07-25 Rambus Inc. Deserialized dual-loop clock radio and data recovery circuit
US10326620B2 (en) * 2017-05-31 2019-06-18 Kandou Labs, S.A. Methods and systems for background calibration of multi-phase parallel receivers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233256B (en) * 2002-05-31 2005-05-21 Acard Technology Corp Method and apparatus for high-speed clock data recovery using low-speed circuits
US7482841B1 (en) * 2007-03-29 2009-01-27 Altera Corporation Differential bang-bang phase detector (BBPD) with latency reduction
US7822168B2 (en) * 2008-02-25 2010-10-26 Nec Electronics Corporation Frequency divider circuit
US20130208546A1 (en) * 2012-02-10 2013-08-15 Samsung Electronics Co., Ltd. Latency control circuit and semiconductor memory device comprising same
US8664983B1 (en) * 2012-03-22 2014-03-04 Altera Corporation Priority control phase shifts for clock signals

Also Published As

Publication number Publication date
TW202034630A (zh) 2020-09-16
US10680606B1 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
US8686773B1 (en) In-system margin measurement circuit
JP2853894B2 (ja) 分周回路及びパルス信号作成回路
US7528756B2 (en) Analog-to-digital converter system with increased sampling frequency
CN109032498B (zh) 一种多fpga的多通道采集系统的波形量化同步方法
CN103364602A (zh) 一种可产生多路同步时钟的示波器
WO2008118343A1 (en) Analog-to-digital converter system with increased sampling frequency
CN104617926A (zh) 一种吞脉冲式时钟同步电路
TWI681633B (zh) 用於高頻訊號系統的時序控制裝置及方法
US10340904B2 (en) Method and apparatus for phase-aligned 2X frequency clock generation
WO2015096433A1 (zh) 一种扩展adc采样带宽的装置和方法
US6414540B2 (en) Input filter stage for a data stream, and method for filtering a data stream
US8812893B1 (en) Apparatus and methods for low-skew channel bonding
US8054103B1 (en) Synchronous clock multiplexing and output-enable
CN102790605B (zh) 异步信号同步器
CN113491082B (zh) 一种数据处理装置
CN112764363A (zh) 多通道延时控制电路
EP4227758A1 (en) Low overhead mesochronous digital interface
CN111697956B (zh) 用于高频讯号系统的时序控制装置及方法
CN115459744A (zh) 一种避免毛刺的时钟切换电路结构
WO2022126891A1 (zh) SerDes模块时钟网络架构
CN111446960B (zh) 一种时钟输出电路
US10873443B1 (en) Generating lower frequency multi-phase clocks using single high-frequency multi-phase divider
Zhang et al. Integrated radar signal processing using FPGA dynamic reconfiguration
CN103248343B (zh) 用于校正时钟占空比的边沿选择技术
US4975702A (en) CMOS waveform digitizer