TWI679712B - 感測器搭載晶圓 - Google Patents

Abstract

一種感測器搭載晶圓，其包括分別具有至少一凹槽之下部的第1晶圓和上部的第2晶圓，其中第2晶圓接合至第1晶圓。第1晶圓包括第1凹槽、第1絕緣膜、第1電極、第2電極和第1感測器電路。第1絕緣膜形成於第1凹槽內側及第1晶圓上表面上。第1電極自第1晶圓上表面的一側延伸至第1凹槽一側的內壁及底面而形成至第1絕緣膜上。第2電極在第1凹槽的底面與第1電極相隔，且自第1晶圓上表面的另一側延伸至第1凹槽另一側的內壁及底面而形成至第1絕緣膜上。第1感測器電路於第1凹槽的底面上電性接觸第1電極及第2電極。

Description

感測器搭載晶圓

本發明是有關於一種呈如下形態的感測器搭載晶圓：於內部搭載用以進行半導體製程監控的感測器電路，並且以支持於不同的溫度條件下實施的製程的方式接合有晶圓。

於半導體製造製程中，晶圓溫度的均勻性於管理材料表面構造、蒸鍍或蝕刻的物性方面為重要的要素。

於先前技術中，是於半導體的製造過程中間接地測定腔室內的溫度，但為了提高半導體的產率，以直接測定腔室的內部溫度和裝載於上述腔室的晶圓溫度的研究持續進行。

其中之一是晶圓的溫度感測技術，基於晶圓表面感測器(Sensor On Wafer，SOW)而介紹了將導線連接至各感測器的方式。

如上所述的將導線連接至各感測器的方式具有如下構造：於測試用晶圓上安裝感測器，利用導線連接各感測器。此種構造於生產單件時具有費用低廉的優點，但於量產時具有因用以連接導線的手工作業製程或用以實現導線的電絕緣的製程等另外的 固定而生產單價上升的缺點。

日本公開專利公報特開2011-59132號中介紹有於積體電路製造設備基板上檢測溫度的裝置。其中，圖1是用以說明先前技術的於基板上檢測溫度的構造的圖，呈於形成至基板20'的空腔28'內接合感測器30'，貫通以密封化合物填充感測器30'的密封層(potting layer)38而具備感測器導線36的構成，感測器導線36呈連接至用以傳輸感測值的電極的構成。

於如上所述的先前技術中，需要於形成至基板的空腔接合感測器的製程，並且，需要以密封層填充接合有感測器的空腔內部空間的製程，需要為了實現用以傳輸感測器的感測值的電性連接而需將導線連接至具備於空腔外部的電極的製程。並且，需將感測器密封於空腔內部，故而需要一種大於感測器的尺寸的足夠深的空腔。

並且，先前技術的溫度感測裝置具有僅於特定製程溫度下正常進行動作的極限範圍，故而無法於多個製程中複合使用。即，先前技術的溫度感測裝置無法通用於以不同的溫度條件實施的不同的製程，需根據製程溫度條件而使用專用的溫度感測裝置。例如，無法於高溫製程中使用耐受低製程溫度的溫度感測裝置。

本發明是鑒於上述內容而提出，其目的在於提供一種提高半導體產率，並且可不進行用以電性連接感測器與電極間的接合製程、將導線連接至感測器的製程或用以填充空腔內部空間的密封製程等多餘的製程而製造的感測器搭載晶圓。

本發明的又一目的在於提供一種可通用於不受製程溫度的限制而在高溫或低溫下實施的製程的感測器搭載晶圓。

用以達成上述目的的本發明的感測器搭載晶圓的特徵在於包括：下部的第1晶圓，具有至少一凹槽；及上部的第2晶圓，具有至少一凹槽，且接合至上述第1晶圓；且上述第1晶圓包括：第1凹槽(1st recess)；第1絕緣膜，形成於上述第1凹槽的內側上及上述第1晶圓的上表面；第1電極，自上述第1晶圓之上表面的一側延伸至上述第1凹槽一側的內壁及底面而形成至上述第1絕緣膜上；第2電極，在上述第1凹槽的底面與上述第1電極相隔，並且自上述第1晶圓之上表面的另一側延伸至上述第1凹槽另一側的內壁及底面而形成至上述第1絕緣膜上；及第1感測器電路，於上述第1凹槽的底面上電性接觸至上述第1電極與上述第2電極。

較佳為，上述第1晶圓與上述第2晶圓可於真空環境下接合。

較佳為，上述第1晶圓與上述第2晶圓可具有不同的厚度，上述第2晶圓具有相對大於上述第1晶圓的厚度。

較佳為，上述第2晶圓可包括第2凹槽(2nd recess)，上述第2凹槽形成為與上述第1凹槽相對，以在與上述第1晶圓接合時自上部覆蓋上述第1感測器電路。

較佳為，上述第1晶圓可更包括第3凹槽(3rd recess)、位在上述第3凹槽內側上的第2感測器電路、電性接觸至上述第2感測器電路的第3電極，上述第2晶圓包括用以橋接上述第2電極與上述第3電極的橋式電極。

較佳為，上述第1感測器電路可於上述第1凹槽的底面焊接至上述第1電極及上述第2電極。

較佳為，上述第1晶圓或上述第2晶圓的凹槽可具有傾斜的內壁。

較佳為，上述第1晶圓與上述第2晶圓可分別包括於外側上彼此垂直相對的至少一個接合墊。

較佳為，上述第2晶圓可包括：第4凹槽(4th recess)；第2絕緣膜，形成於上述第4凹槽的內側上及上述第2晶圓的上表面；第4電極，自上述第2晶圓之上表面的一側延伸至上述第4凹槽一側的內壁及底面而形成至上述第2絕緣膜上；第5電極，在上述第4凹槽的底面與上述第4電極相隔，並且自上述第2晶圓之上表面的另一側延伸至上述第4凹槽另一側的內壁及底面而形成至上述第2絕緣膜上；及第3感測器電路，於上述第4凹槽的底面上電性接觸至上述第4電極與上述第5電極。

更佳為，上述第1晶圓可於上表面更包括第6電極， 上述第6電極形成為與上述第2電極相隔，當上述第1晶圓與上述第2晶圓接合時，上述第6電極與上述第2晶圓的上述第4電極接觸，以電性連接上述第2晶圓。或者，上述第2晶圓可更包括第7電極，上述第7電極以與上述第4電極相隔的方式形成於上述第2晶圓的上表面，當上述第1晶圓與上述第2晶圓接合時，上述第7電極與上述第1晶圓的上述第2電極接觸，以電性連接上述第1晶圓。

更佳為，上述第3感測器電路可於上述第4凹槽的底面焊接至上述第4電極及上述第5電極。

較佳為，上述第1晶圓及上述第2晶圓可分別更包括：當上述第1晶圓與上述第2晶圓接合時，用於電性連接上述第1晶圓與上述第2晶圓間而彼此接觸的電極。

根據本發明，明顯地降低用以測定腔室內溫度之晶圓的整體構造的複雜度。

並且，不僅不需要用以接合感測器、密封感測器及形成導線的製程，而且不需要用以密封感測器的足夠深的空腔，故而可明顯地降低生產單價。

並且，於為了進行半導體製程監控而安裝本發明的晶圓時，可僅藉由改變上下配置構造的簡單操作而不受製程溫度限制地通用於在高溫或低溫下實施的製程。

10‧‧‧第1晶圓

11‧‧‧第1凹槽

12‧‧‧第1絕緣膜

13、14、23、24‧‧‧接合墊

15‧‧‧第1電極

16‧‧‧第2電極

17‧‧‧第3電極

18‧‧‧第1感測器電路

19‧‧‧焊接部

20‧‧‧第2晶圓

20'‧‧‧基板

21‧‧‧第2凹槽

22‧‧‧第2絕緣膜

25‧‧‧橋式電極

26‧‧‧第4凹槽

27‧‧‧第4電極

28‧‧‧第5電極

28'‧‧‧空腔

29‧‧‧第3感測器電路

30‧‧‧焊接部

30'‧‧‧感測器

31‧‧‧第6電極

32‧‧‧第7電極

36‧‧‧感測器導線

38‧‧‧密封層

40‧‧‧第2感測器電路

圖1是用以說明先前技術的於基板上檢測溫度的構造的圖。

圖2是表示本發明的一實施例的感測器搭載晶圓的構造的剖面圖。

圖3是表示圖2的實施例中的晶圓的接合形狀的剖面圖。

圖4是表示本發明的另一實施例的感測器搭載晶圓的構造的剖面圖。

圖5是表示圖4的實施例中的晶圓的接合形狀的剖面圖。

圖6是用以說明圖5中的電極間的電性連接構造的俯視圖。

圖7是表示本發明的一實施例的感測器搭載晶圓中的低溫用晶圓的構造的剖面圖。

圖8是表示本發明的一實施例的感測器搭載晶圓中的高溫用晶圓的構造的剖面圖。

圖9是表示本發明的一實施例的感測器搭載晶圓中的低溫用晶圓與高溫用晶圓的面對構造的剖面圖。

圖10是表示圖9的實施例中的晶圓的接合形狀的剖面圖。

圖11A和圖11B是用以說明本發明的一實施例的感測器搭載晶圓中的晶圓間的電性連接構造的另一例的剖面圖。

圖12是用以說明本發明的感測器搭載晶圓中的晶圓間的電性連接構造的俯視圖。

本發明的其他目的、特徵及優點根據參照隨附圖式的實施例的詳細說明而變明確。

以下，參照隨附圖式而對本發明的實施例的構成及其作用進行說明，圖中所示且根據圖式而說明的本發明的構成及作用是作為至少一個實施例而說明者，本發明的上述技術思想及其核心構成及作用並不限定於此。

以下，參照隨附圖式詳細地對本發明的感測器搭載晶圓的較佳的實施例進行說明。

圖2是表示本發明的一實施例的感測器搭載晶圓的構造的剖面圖，圖3是表示圖2的實施例中的晶圓的接合形狀的剖面圖。

參照圖2及圖3，本發明的一實施例的感測器搭載晶圓是第1晶圓10與第2晶圓20接合而形成。

第1晶圓10與第2晶圓20於真空環境下接合，因此第1晶圓10與第2晶圓20之間形成的空間可為與外部阻隔的真空狀態。

第1晶圓10形成下部構造，第2晶圓20接合至第1晶圓10的上部。

第1晶圓10具有形成特定深度之凹部的第1凹槽(1st recess)11。第1凹槽11可具有傾斜的內壁。

形成有第1凹槽(1st recess)11的第1晶圓10於整個 上表面具備第1絕緣膜12。第1絕緣膜12形成於包括第1凹槽11的底面與內側壁的內側及第1晶圓10的上表面。第1絕緣膜12可為矽氧化膜(SiO₂)或矽氮化膜(SiNx)。

第1晶圓10於形成有第1凹槽11的區域包括第1電極15及第2電極16。第1電極15自第1晶圓10的上表面的一側延伸至第1凹槽11一側的內壁及底面而形成至第1絕緣膜12上。第2電極16自第1晶圓的上表面的另一側延伸至第1凹槽11另一側的內壁及底面而形成至第1絕緣膜12上。另一方面，第1電極15與第2電極16較佳為不於第1凹槽11的底面連接而相隔地形成。

第1晶圓10於第1凹槽11的內部包括第1感測器電路18。

第1感測器電路18於第1凹槽11的底面電性接觸至第1電極15及第2電極16。第1感測器電路18可於第1凹槽11的底面焊接至第1電極15及第2電極16。作為一例，第1晶圓10可包括使第1感測器電路18電性接觸至第1電極15及第2電極16的球狀柵格陣列(Ball Grid Array)。

第1晶圓10可於外側包括至少一個接合墊13、14。接合墊可由與第1電極15及第2電極16相同的材質形成，因此可藉由與第1電極15及第2電極16相同的製程形成。

與第1晶圓10接合的第2晶圓20具有形成特定深度的凹部的第2凹槽(2nd recess)21。與第1凹槽11相同，第2 凹槽21亦可具有傾斜的內壁。

第2凹槽21是為了自上部覆蓋第1感測器電路18而形成，為此第2凹槽21較佳形成為與第1晶圓10的第1凹槽11相對。

第1凹槽11與第2凹槽21的尺寸較佳為考量第1感測器電路18的尺寸而形成，作為一例，因第1晶圓10與第2晶圓20接合而由第1凹槽11與第2凹槽21形成的內部空間的寬度及深度可考量第1感測器電路18的尺寸而形成。另一方面，第1凹槽11較佳為具有相對大於第2凹槽21的深度。

第2晶圓20可於外側包括至少一個接合墊23、24。上述接合墊23、24可由與第1晶圓10的接合墊13、14相同的材質形成。第2晶圓20所包括的接合墊23、24可藉由與之後說明的第4電極27及第5電極28相同的製程形成。

第1晶圓10的接合墊13、14與第2晶圓20的接合墊23、24彼此垂直相對，當第1晶圓10與第2晶圓20接合時，第1晶圓10的接合墊13、14與第2晶圓20的接合墊23、24物理性地結合。

圖4是表示本發明的另一實施例的感測器搭載晶圓的構造的剖面圖，圖5是表示圖4的實施例中的晶圓的接合形狀的剖面圖，圖6是用以說明圖5中的電極間的電性連接構造的俯視圖。

參照圖4至圖6，與圖2及圖3中所說明的感測器搭載 晶圓相比，本發明的另一實施例的感測器搭載晶圓為更包括用以電性連接感測器電路間的電極的構成。因此，於圖4至圖6的感測器搭載晶圓的說明中，對與圖2及圖3的感測器搭載晶圓相同的構成使用相同的符號，省略上述相同構成的說明。

本發明的感測器搭載晶圓除第1感測器電路18以外，可包括微控單元(MCU)、無線資料通訊電路、電池、無線充電電路、記憶體等，需藉由電極或電極線而將其等電性連接。另一方面，因複雜的電路設計而需視情形重疊地設計電極線，為了實現上述重疊部位的電性分離而需使用形成通孔來繞過一部分電極線的方法。

然而，於本發明中，應用如下構造：將用以電性連接電路間的電極分割形成至第1晶圓10與第2晶圓20，藉由接合第1晶圓10與第2晶圓20而使電極連接。圖4至圖6使用發揮用以連接此種電極間的橋接作用的橋式電極25。

第1晶圓10可更包括用以形成其他電路(即第2感測器電路40)的第3凹槽(3rd recess)(未繪示)。因此，第2感測器電路40提供於第3凹槽(未繪示)的內側。為了搭載第2感測器電路40，第1晶圓10不僅具有第3凹槽(未繪示)，而且可包括構造與上述第1電極15及第2電極16相同的電極，圖4至圖6所示的第3電極17為其中之一。

第3電極17以電性接觸至第2感測器電路40的方式形成至第1晶圓10。

於上述內容中，為了使第1感測器電路18與第2感測器電路40電性連接，第2電極16與第3電極17需物理性地連接，但第1晶圓10不具備此種物理連接元件。

因此，第2晶圓20具備用以物理性地連接第2電極16與第3電極17的橋式電極25。

橋式電極25用以橋接第2電極16與第3電極17，因第1晶圓10與第2晶圓20接合，使得橋式電極25的一端物理性地連接至第2電極16，而橋式電極25的另一端則物理性地連接至第3電極17。因此，藉由第2電極16、橋式電極25及第3電極17使得第1感測器電路18與第2感測器電路40電性連接。

圖7是表示本發明的一實施例的感測器搭載晶圓中的低溫用晶圓的構造的剖面圖，圖8是表示本發明的一實施例的感測器搭載晶圓中的高溫用晶圓的構造的剖面圖，圖9是表示本發明的一實施例的感測器搭載晶圓中的低溫用晶圓與高溫用晶圓的面對構造的剖面圖，圖10是表示圖9的實施例中的晶圓的接合形狀的剖面圖。

參照圖7至圖10，與圖2至圖6中所說明的感測器搭載晶圓相比，本發明的一實施例的感測器搭載晶圓為更包括感測器電路及用以電性連接上述感測器電路間的電極的構成。因此，於圖7至圖10的感測器搭載晶圓的說明中，對與圖2至圖6的感測器搭載晶圓相同的構成使用相同的符號，省略上述相同構成 的說明。

本發明的實施例的感測器搭載晶圓的基本構造為第1晶圓10與第2晶圓20接合而形成。

接合的第1晶圓10與第2晶圓20可具有不同的厚度。作為一例，第2晶圓20可具有相對大於第1晶圓10的厚度。

第1感測器電路18能夠以於第1凹槽11的底面電性接觸至第1電極15及第2電極16的方式焊接。為此，第1晶圓10包括用以焊接第1電極15及第2電極16與第1感測器電路18的焊接部19。作為一例，焊接部19可為使第1感測器電路18電性接觸至第1電極15及第2電極16的球狀柵格陣列(Ball Grid Array)。

與第1晶圓10接合的第2晶圓20具有形成特定深度的凹部的第2凹槽(2nd recess)21及第4凹槽(4th recess)26。與第1凹槽11相同，第2凹槽21亦可具有傾斜的內壁。並且，第4凹槽26亦可具有傾斜的內壁。

第2晶圓20於第4凹槽26的內側包括第3感測器電路29。

形成有第2凹槽21與第4凹槽26的第2晶圓20於整個上表面包括第2絕緣膜22。第2絕緣膜22形成於第2凹槽21的底面與內壁的內側、第4凹槽26的底面與內壁的內側及第2晶圓20的上表面。第2絕緣膜22可由與第1絕緣膜12相同的 氧化物或氮化物形成，可為矽氧化膜(SiO₂)或矽氮化膜(SiNx)。

第2晶圓20於形成有第4凹槽26的區域包括第4電極27及第5電極28。

第4電極27自第2晶圓20上表面的一側延伸至第4凹槽26一側的內壁及底面而形成。第5電極28自第2晶圓20上表面的另一側延伸至第4凹槽26另一側的內壁及底面而形成。另一方面，第4電極27與第5電極28較佳為不於第4凹槽26的底面連接而相隔地形成。

第3感測器電路29於第4凹槽26的底面電性接觸至第4電極27及第5電極28。第3感測器電路29可於第4凹槽26的底面焊接至第4電極27及第5電極28。為此，第2晶圓20包括用以焊接第4電極27及第5電極28與第3感測器電路29的焊接部30。作為一例，第2晶圓20可包括使第3感測器電路29電性接觸至第4電極27及第5電極28的球狀柵格陣列(Ball Grid Array)。

當第1晶圓10與第2晶圓20接合時，第1晶圓10的接合墊13、14與第2晶圓20的接合墊23、24按照彼此垂直相對的方式，使第1晶圓10的接合墊13、14與第2晶圓20的接合墊23、24物理性地結合。

圖11A和圖11B是用以說明本發明的一實施例的感測器搭載晶圓中的晶圓間的電性連接構造的另一例的剖面圖，圖12 是用以說明本發明的感測器搭載晶圓中的晶圓間的電性連接構造的俯視圖。

參照圖11A、圖11B及圖12，本發明的感測器搭載晶圓為了於第1晶圓10與第2晶圓20間電性連接，第1晶圓10可更包括與第2電極16相隔的第6電極31，第2晶圓20可更包括與第4電極27相隔的第7電極32。

第6電極31可形成至第1晶圓10的上表面，第7電極32可形成至第2晶圓20的上表面。

對第1晶圓10與第2晶圓20間的電性連接構造的示例進行說明。

作為一例，如圖10、圖11A及圖12所示，當第1晶圓10與第2晶圓20接合時，形成於第1晶圓10上表面的第6電極31可與形成於第2晶圓20上表面的第4電極27接觸而電性連接。此時，第2晶圓20較佳為不更包括與第4電極27相隔的第7電極32。

作為另一例，雖未繪示，但與上述電性連接的示例相似，當第1晶圓10與第2晶圓20接合時，形成於第2晶圓20上表面的第7電極32可與形成於第1晶圓10上表面的第2電極16接觸而電性連接。此時，第1晶圓10較佳為不更包括與第2電極16相隔的第6電極31。

作為又一例，如圖11B所示，當第1晶圓10與第2晶圓20接合時，形成於第1晶圓10上表面的第6電極31可與形 成於第2晶圓20上表面的第7電極32接觸而電性連接。

作為其他例，可不藉由如上述第6電極31或第7電極32的另外的電極間的接觸而是藉由第2電極16與第4電極27直接接觸來形成電性連接構造。

於本發明中，第1晶圓10或第2晶圓20可為絕緣性、堅固性及導熱性良好的矽類晶圓或陶瓷類晶圓。

於本發明中，電極或接合墊可由導電性良好的金屬、包括磁體的金屬或合金形成。

於如上所述的本發明中，說明為於第1晶圓10的第1凹槽11的內側與第2晶圓20的第4凹槽26的內側僅包括感測器電路18、29、40，但亦可為除上述感測器電路18、29、40以外的微控單元(MCU)、無線傳輸藉由感測器電路產生的感測資料的無線資料通訊電路、向多個電路供給電源的電池、對上述電池充入所需的電源的無線充電電路或儲存藉由感測器電路產生的感測資料及感測或資料傳輸的日誌資料等的記憶體等。因此，電路間的電性連接可根據橋式電極25的橋接作用而實現各種變更。

如上所述，本發明的實施例的感測器搭載晶圓無需用以將感測器電路連接至電極的導線，且無需用以將感測器電路結合至電極的接合製程。然而，藉由將感測器電路電性結合至電極的焊接而同時實現感測器電路的物理固定及電性連接。並且，藉由在真空環境下接合兩個晶圓而內部空間可保持真空狀態，因此 無需用以填充兩個晶圓之間的內部空間的密封製程。

於本發明中，能夠以將第1晶圓10配置至下部且將第2晶圓20配置至上部的方式接合，並且將第1晶圓10用作低溫用晶圓、將第2晶圓20用作高溫用晶圓。上述情形雖亦可藉由第2晶圓20具有相對大於第1晶圓10的厚度而實現，但可藉由將本發明的感測器搭載晶圓安裝至用以進行半導體製程監控的腔室內的配置構造而確定。

作為一例，於使用本發明的感測器搭載晶圓監控(測定)使用電漿的半導體製程的溫度的情形時，較佳為以第1晶圓10配置至下部且第2晶圓20配置至上部的方式裝載至腔室內。藉此，因第2晶圓20可耐受高溫而暴露於電漿，第1晶圓10以面對具備於腔室的夾盤(chuck)的方式裝載而可於更低的溫度下執行監控(測定)。可藉由相反地變更第1晶圓10與第2晶圓20的上下配置構造而裝載至腔室的方式通用於各種溫度條件下的製程監控。

至此為止，對本發明的較佳的實施例進行了說明，但於本發明所屬的技術領域內具有常識者可於不脫離本發明的本質特性的範圍內以變形的形態實施。

因此，此處所說明的本發明的實施例需以說明性的觀點進行考慮，而並非以限定性的觀點考慮，本發明的範圍由發明申請專利範圍表示，而並非上述說明，與該發明申請專利範圍處於等同的範圍內的所有差異點應解釋為包括於本發明。

Claims (14)

1. 一種感測器搭載晶圓，包括：下部的第1晶圓，具有至少一凹槽；以及上部的第2晶圓，具有至少一凹槽，且所述第2晶圓接合至所述第1晶圓，且所述第1晶圓包括：第1凹槽；第1絕緣膜，形成於所述第1凹槽的內側上及所述第1晶圓的上表面上；第1電極，自所述第1晶圓之上表面的一側延伸至所述第1凹槽一側的內壁及底面而形成至所述第1絕緣膜上；第2電極，在所述第1凹槽的底面與所述第1電極相隔，並且自所述第1晶圓之上表面的另一側延伸至所述第1凹槽另一側的內壁及底面而形成至所述第1絕緣膜上；第1感測器電路，於所述第1凹槽的底面上電性接觸至所述第1電極及所述第2電極；第3凹槽；第2感測器電路，位在所述第3凹槽的內側上；以及第3電極，電性接觸至所述第2感測器電路。
2. 如申請專利範圍第1項所述的感測器搭載晶圓，其中所述第1晶圓與所述第2晶圓於真空環境下接合。
3. 如申請專利範圍第1項所述的感測器搭載晶圓，其中所述第1晶圓與所述第2晶圓具有不同的厚度。
4. 如申請專利範圍第3項所述的感測器搭載晶圓，其中所述第2晶圓具有相對大於所述第1晶圓的厚度。
5. 如申請專利範圍第1項所述的感測器搭載晶圓，其中所述第2晶圓包括第2凹槽，所述第2凹槽形成為與所述第1凹槽相對，以在與所述第1晶圓接合時自上部覆蓋所述第1感測器電路。
6. 如申請專利範圍第1項所述的感測器搭載晶圓，其中所述第2晶圓包括用以橋接所述第2電極與所述第3電極的橋式電極。
7. 如申請專利範圍第1項所述的感測器搭載晶圓，其中所述第1感測器電路於所述第1凹槽的底面焊接至所述第1電極及所述第2電極。
8. 如申請專利範圍第1項所述的感測器搭載晶圓，其中所述第1晶圓或所述第2晶圓的所述至少一凹槽具有傾斜的內壁。
9. 如申請專利範圍第1項所述的感測器搭載晶圓，其中所述第1晶圓與所述第2晶圓分別包括於外側上彼此垂直相對的至少一個接合墊。
10. 如申請專利範圍第1項所述的感測器搭載晶圓，其中所述第2晶圓包括：第4凹槽；第2絕緣膜，形成於所述第4凹槽的內側上及所述第2晶圓的上表面；第4電極，自所述第2晶圓之上表面的一側延伸至所述第4凹槽一側的內壁及底面而形成至所述第2絕緣膜上；第5電極，在所述第4凹槽的底面與所述第4電極相隔，並且自所述第2晶圓之上表面的另一側延伸至所述第4凹槽另一側的內壁及底面而形成至所述第2絕緣膜上；以及第3感測器電路，於所述第4凹槽的底面上電性接觸至所述第4電極及所述第5電極。
11. 如申請專利範圍第10項所述的感測器搭載晶圓，其中所述第1晶圓於上表面更包括第6電極，所述第6電極形成為與所述第2電極相隔，當所述第1晶圓與所述第2晶圓接合時，所述第6電極與所述第2晶圓的所述第4電極接觸，以電性連接所述第2晶圓。
12. 如申請專利範圍第10項所述的感測器搭載晶圓，其中所述第2晶圓更包括第7電極，所述第7電極以與所述第4電極相隔的方式形成於所述第2晶圓的上表面，當所述第1晶圓與所述第2晶圓接合時，所述第7電極與所述第1晶圓的所述第2電極接觸，以電性連接所述第1晶圓。
13. 如申請專利範圍第10項所述的感測器搭載晶圓，其中所述第3感測器電路於所述第4凹槽的底面焊接所述第4電極及所述第5電極。
14. 如申請專利範圍第1項所述的感測器搭載晶圓，其中所述第1晶圓及所述第2晶圓分別更包括：當所述第1晶圓與所述第2晶圓接合時，用於電性連接所述第1晶圓與所述第2晶圓間而彼此接觸的電極。