KR101807495B1 - 듀얼타입 센서 탑재 웨이퍼 - Google Patents

듀얼타입 센서 탑재 웨이퍼 Download PDF

Info

Publication number
KR101807495B1
KR101807495B1 KR1020170057403A KR20170057403A KR101807495B1 KR 101807495 B1 KR101807495 B1 KR 101807495B1 KR 1020170057403 A KR1020170057403 A KR 1020170057403A KR 20170057403 A KR20170057403 A KR 20170057403A KR 101807495 B1 KR101807495 B1 KR 101807495B1
Authority
KR
South Korea
Prior art keywords
wafer
electrode
recess
sensor
bonded
Prior art date
Application number
KR1020170057403A
Other languages
English (en)
Inventor
배정운
Original Assignee
(주)에스엔텍
(주)이노페이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에스엔텍, (주)이노페이스 filed Critical (주)에스엔텍
Priority to KR1020170057403A priority Critical patent/KR101807495B1/ko
Application granted granted Critical
Publication of KR101807495B1 publication Critical patent/KR101807495B1/ko
Priority to PCT/KR2018/004753 priority patent/WO2018199601A1/ko
Priority to TW107114453A priority patent/TWI679712B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 본 발명은 반도체공정 모니터링을 위한 센서회로들을 내부에 탑재하면서도 서로 다른 온도 조건에서 실시되는 공정을 지원하도록 웨이퍼들이 본딩된 형태를 가지는 듀얼타입 센서 탑재 웨이퍼에 관한 것으로, 제1리세스(1st recess)의 내측에 제1센서회로를 구비하는 하부의 제1웨이퍼와, 제2리세스(2nd recess)의 내측에 제2센서회로를 구비하면서 상기 제1웨이퍼와 본딩되는 상부의 제2웨이퍼로 구성되어, 반도체 수율을 향상시키면서도 센서와 전극 간의 전기적 연결을 위한 본딩 공정이나 센서에 리드선을 연결하는 공정이나 캐비티 내부 공간을 메우기 위한 밀봉 공정 등의 불필요한 공정 없이 제조될 수 있으며, 공정온도의 제한 없이 고온이나 저온에서 실시되는 공정에 범용하게 사용 가능한 듀얼타입 센서 탑재 웨이퍼에 관한 발명이다.

Description

듀얼타입 센서 탑재 웨이퍼{dual-type sensor mounted wafer}
본 발명은 반도체공정 모니터링을 위한 센서회로들을 내부에 탑재하면서도 서로 다른 온도 조건에서 실시되는 공정을 지원하도록 웨이퍼들이 본딩된 형태를 가지는 듀얼타입 센서 탑재 웨이퍼에 관한 것이다.
반도체 제조 공정에서 웨이퍼 온도의 균일성은 재료 표면 구조, 증착이나 식각의 물성을 관리하는데 중요한 요소이다.
종래 기술에서는 반도체 제조에서 챔버 내의 온도를 간접적으로 측정하였으나 반도체 수율 향상을 위해 챔버의 내부 온도나 그 챔버에 로딩된 웨이퍼의 온도를 직접 측정하기 위한 연구가 계속되었다.
그 중 하나가 웨이퍼의 온도 센싱 기술로 SOW(Sensor On Wafer)에 기반하여 각 센서에 리드선을 연결하는 방식이 소개되었다.
상기와 같은 종래의 각 센서에 리드선을 연결하는 방식은, 테스트용 웨이퍼 상에 센서를 장착하고, 각각의 센서를 리드선으로 연결하는 구조를 가지고 있었다. 이러한 구조는 단품 생산 시에는 비용이 저렴한 장점을 가지지만 대량 생산 시에는 리드선 연결을 위한 수작업 공정이나 리드선의 전기적 절연을 위한 공정 등의 추가 고정에 의해 생산 단가가 상승하는 단점이 있었다.
일본 공개특허공보 특개2011-59132호는 집적 회로 제조 툴 기판상에서 온도를 검출하는 장치를 소개한 것이다. 그의 도 1은 종래 기술에 따른 기판 상에서 온도를 검출하는 구조를 설명하기 위한 다이어그램으로, 기판(20)에 형성되는 캐비티(28) 내에 센서(30)가 본딩되고, 센서(30)를 밀봉 화합물로 메우는 밀봉층(potting layer)(38)을 관통하여 센서 리드선(36)이 구비되는 구성이며, 센서 리드선(36)은 센싱 값을 전달하기 위한 전극에 연결되는 구성이다.
상기와 같은 종래 기술에서는 기판에 형성되는 캐비티에 센서를 본딩시키는 공정이 요구되고, 또한 센서가 본딩된 캐비티 내부 공간을 밀봉층으로 메우는 공정이 요구되며, 센서의 센싱 값을 전달하기 위한 전기적인 연결을 위해 리드선을 캐티비 외부에 구비되는 전극에 연결시켜야 하는 공정이 요구되었다. 또한, 센서를 캐비티 내부에 밀봉시켜야 하기 때문에 센서의 사이즈보다 큰 충분한 깊이의 캐비티가 요구되었다.
또한, 종래 기술에 따른 온도 센싱 장치는 특정 공정온도에서만 정상 동작하는 한계 범위를 가지기 때문에, 여러 공정에서 복합적으로 사용하는 것이 불가능하였다. 즉, 종래 기술의 온도 센싱 장치는 서로 다른 온도 조건으로 실시되는 서로 다른 공정에서 범용하게 사용하는 것이 불가능하였으며, 공정 온도 조건에 따라 전용으로 온도 센싱 장치를 사용해야 했다. 예를 들면, 저온의 공정온도를 견디는 온도 센싱 장치를 고온의 공정에서는 사용이 불가능하였다.
본 발명의 목적은 상기한 점들을 감안하여 안출한 것으로, 특히 반도체 수율을 향상시키면서도 센서와 전극 간의 전기적 연결을 위한 본딩 공정이나 센서에 리드선을 연결하는 공정이나 캐비티 내부 공간을 메우기 위한 밀봉 공정 등의 불필요한 공정 없이 제조될 수 있는 듀얼타입 센서 탑재 웨이퍼를 제공하는 데 있다.
본 발명의 또다른 목적은, 공정온도의 제한 없이 고온이나 저온에서 실시되는 공정에 범용하게 사용 가능한 듀얼타입 센서 탑재 웨이퍼를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 듀얼타입 센서 탑재 웨이퍼의 특징은, 제1리세스(1st recess)의 내측에 제1센서회로를 구비하는 하부의 제1웨이퍼와, 제2리세스(2nd recess)의 내측에 제2센서회로를 구비하며, 상기 제1웨이퍼와 본딩되는 상부의 제2웨이퍼로 구성되는 것이다.
바람직하게, 상기 제1웨이퍼와 상기 제2웨이퍼는 진공분위기에서 본딩될 수 있다.
바람직하게, 상기 제1리세스와 상기 제2리세스는 경사진 내측벽을 가질 수 있다.
바람직하게, 상기 제1웨이퍼는 상기 제1리세스의 내측 및 상기 제1웨이퍼의 상부면에 형성되는 제1절연막과, 상기 제1웨이퍼의 상부면 일측에서부터 상기 제1리세스의 일측 내벽 및 바닥면의 일측에 걸쳐 형성되는 제1전극과, 상기 제1리세스의 바닥면에서 상기 제1전극과 이격되면서 상기 제1웨이퍼의 상부면 타측에서부터 상기 제1리세스의 타측 내벽 및 바닥면의 타측에 걸쳐 형성되는 제2전극을 포함하되, 상기 제1센서회로는 상기 제1리세스의 바닥면에서 상기 제1전극과 상기 제2전극에 전기적으로 접촉될 수 있다.
바람직하게, 제2웨이퍼는 제3리세스(3rd recess)와, 상기 제2리세스와 상기 제3리세스의 내측 및 상기 제2웨이퍼의 상부면에 형성되는 제2절연막과, 상기 제2웨이퍼의 상부면 일측에서부터 상기 제2리세스의 일측 내벽 및 바닥면의 일측에 걸쳐 형성되는 제4전극과, 상기 제2리세스의 바닥면에서 상기 제4전극과 이격되면서 상기 제2웨이퍼의 상부면 타측에서부터 상기 제2리세스의 타측 내벽 및 바닥면의 타측에 걸쳐 형성되는 제5전극을 포함하되, 상기 제3리세스는 상기 제1웨이퍼와 상기 제2웨이퍼가 본딩 시에 상기 제1센서회로를 커버하도록 상기 제1리세스에 대향하고, 상기 제2센서회로는 상기 제2리세스의 바닥면에서 상기 제4전극과 상기 제5전극에 전기적으로 접촉될 수 있다.
보다 바람직하게, 상기 제1웨이퍼는 상면에 상기 제2전극과 이격되게 형성되는 제3전극을 더 포함하고, 상기 제2웨이퍼는 상면에 상기 제4전극과 이격되게 형성되는 제6전극을 더 포함하되, 상기 제1웨이퍼와 상기 제2웨이퍼가 본딩된 시에, 상기 제1웨이퍼와 상기 제2웨이퍼 간의 전기적 연결을 위해 상기 제3전극과 상기 제6전극이 접촉될 수 있다.
보다 바람직하게, 상기 제1웨이퍼는 상면에 상기 제2전극과 이격되게 형성되는 제3전극을 더 포함하되, 상기 제1웨이퍼와 상기 제2웨이퍼가 본딩된 시에, 상기 제1웨이퍼와 상기 제2웨이퍼 간의 전기적 연결을 위해 상기 제3전극과 상기 제2웨이퍼의 상기 제4전극이 접촉될 수 있다.
보다 바람직하게, 상기 제2웨이퍼는 상면에 상기 제4전극과 이격되게 형성되는 제6전극을 더 포함하되, 상기 제1웨이퍼와 상기 제2웨이퍼가 본딩된 시에, 상기 제1웨이퍼와 상기 제2웨이퍼 간의 전기적 연결을 위해 상기 제6전극과 상기 제1웨이퍼의 상기 제2전극이 접촉될 수 있다.
보다 바람직하게, 상기 제1센서회로는 상기 제1리세스의 바닥면에서 상기 제1전극 및 상기 제2전극에 용접되고, 상기 제2센서회로는 상기 제2리세스의 바닥면에서 상기 제4전극과 상기 제5전극에 용접될 수 있다.
바람직하게, 상기 제1 및 2 웨이퍼는 각각 외곽측에 구비되면서 상기 제1웨이퍼와 상기 제2웨이퍼가 본딩된 시에 서로 대향하여 본딩되는 적어도 하나의 본딩패드를 구비할 수 있다.
바람직하게, 상기 제1웨이퍼와 상기 제2웨이퍼는 서로 다른 두께를 가질 수 있다. 보다 바람직하게, 상기 제2웨이퍼는 상기 제1웨이퍼보다 상대적으로 큰 두께를 가질 수 있다.
본 발명에 따르면, 챔버 내의 온도를 측정하기 위한 웨이퍼의 전체 구조에서 복잡도를 현저히 줄여준다.
또한, 센서의 본딩, 센서의 밀봉 및 리드선 형성을 위한 공정이 요구되지 않을 뿐만 아니라 센서를 밀봉시키기 위한 충분한 깊이의 캐비티가 요구되지 않기 때문에, 생산 단가를 현저히 줄일 수 있다.
또한, 본 발명의 웨이퍼를 반도체공정 모니터링을 위해 장착할 시에 상하 배치 구조를 달리하는 간단한 조작만으로 공정온도의 제한 없이 고온이나 저온에서 실시되는 공정에 범용하게 사용할 수 있다.
도 1은 종래 기술에 따른 기판 상에서 온도를 검출하는 구조를 설명하기 위한 다이어그램이고,
도 2는 본 발명의 일 실시 예에 따른 듀얼타입 센서 탑재 웨이퍼에서 저온용 웨이퍼의 구조를 도시한 단면도이고,
도 3은 본 발명의 일 실시 예에 따른 듀얼타입 센서 탑재 웨이퍼에서 고온용 웨이퍼의 구조를 도시한 단면도이고,
도 4는 본 발명의 일 실시 예에 따른 듀얼타입 센서 탑재 웨이퍼에서 저온용 웨이퍼와 고온용 웨이퍼의 대면 구조를 도시한 단면도이고,
도 5는 도 4의 실시 예에서 웨이퍼들의 본딩된 형상을 도시한 단면도이고,
도 6은 본 발명의 일 실시 예에 따른 듀얼타입 센서 탑재 웨이퍼에서 웨이퍼들 간의 전기적 연결 구조의 다른 예를 설명하기 위한 단면도들이고,
도 7은 본 발명에 따른 듀얼타입 센서 탑재 웨이퍼에서 웨이퍼들 간의 전기적 연결 구조를 설명하기 위한 평면도이다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 듀얼타입 센서 탑재 웨이퍼의 바람직한 실시 예를 자세히 설명한다.
도 2는 본 발명의 일 실시 예에 따른 듀얼타입 센서 탑재 웨이퍼에서 저온용 웨이퍼의 구조를 도시한 단면도이고, 도 3은 본 발명의 일 실시 예에 따른 듀얼타입 센서 탑재 웨이퍼에서 고온용 웨이퍼의 구조를 도시한 단면도이고, 도 4는 본 발명의 일 실시 예에 따른 듀얼타입 센서 탑재 웨이퍼에서 저온용 웨이퍼와 고온용 웨이퍼의 대면 구조를 도시한 단면도이고, 도 5는 도 4의 실시 예에서 웨이퍼들의 본딩된 형상을 도시한 단면도이다.
도 2 내지 5를 참조하면, 본 발명의 일 실시 예에 따른 듀얼타입 센서 탑재 웨이퍼는 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩되어 형성된다.
제1웨이퍼(10)와 제2웨이퍼(20)는 진공 분위기에서 본딩되며, 그에 따라 제1웨이퍼(10)와 제2웨이퍼(20) 사이에 형성되는 공간은 외부로부터 차폐된 진공 상태일 수 있다.
제1웨이퍼(10)는 하부 구조를 형성하며, 제2웨이퍼(20)가 제1웨이퍼(10)의 상부에 본딩된다. 제1웨이퍼(10)와 제2웨이퍼(20)는 서로 다른 두께를 가질 수 있다. 일 예로, 제2웨이퍼(20)는 제1웨이퍼(10)보다 상대적으로 큰 두께를 가질 수 있다.
제1웨이퍼(10)는 소정 깊이의 요부를 형성하는 제1리세스(1st recess)(11)를 구비한다. 제1리세스(11)는 경사진 내측벽을 가질 수 있다.
제1웨이퍼(10)는 제1리세스(11)의 내측에 제1센서회로(12)를 구비한다.
제1리세스(1st recess)(11)가 형성된 제1웨이퍼(10)는 전체 상면에 제1절연막(13)을 구비한다. 제1절연막(13)은 제1리세스(11)의 바닥면과 내측벽을 포함하는 내측과 제1웨이퍼(10)의 상부면에 형성된다. 제1절연막(13)은 실리콘산화막(SiO2)이나 실리콘질화막(SiNx)일 수 있다.
제1웨이퍼(10)는 제1리세스(11)가 형성된 영역에 제1전극(14)과 제2전극(15)을 구비한다. 제1전극(14)은 제1웨이퍼(10)의 상부면 일측에서부터 제1리세스(11)의 일측 내벽 및 바닥면의 일측에 걸쳐 형성된다. 제2전극(15)은 제1웨이퍼(10)의 상부면 타측에서부터 제1리세스(11)의 타측 내벽 및 바닥면의 타측에 걸쳐 형성된다. 한편, 제1전극(14)과 제2전극(15)은 제1리세스(11)의 바닥면에서 연결되지 않고 이격되게 형성되는 것이 바람직하다.
제1센서회로(12)는 제1리세스(11)의 바닥면에서 제1전극(14)과 제2전극(15)에 전기적으로 접촉된다. 제1센서회로(12)는 제1리세스(11)의 바닥면에서 제1전극(14) 및 제2전극(15)에 용접될 수 있다. 이를 위해 제1웨이퍼(10)는 제1전극(14) 및 제2전극(15)과 제1센서회로(12)의 용접을 위한 용접부(17)를 구비한다. 일예로, 제1웨이퍼(10)는 제1전극(14)과 제2전극(15)에 제1센서회로(12)를 전기적으로 접촉시키는 볼그리드어레이(Ball Grid Array)를 구비할 수 있다.
제1웨이퍼(10)는 외곽측에 적어도 하나의 본딩패드(18)를 구비할 수 있다. 본딩패드(18)는 제1전극(14)과 제2전극(15)과 동일한 재질로 형성될 수 있으며, 그에 따라 제1전극(14) 및 제2전극(15)과 같은 공정으로 형성될 수 있다.
제1웨이퍼(10)와 본딩되는 제2웨이퍼(20)는 소정 깊이의 요부를 형성하는 제2리세스(2nd recess)(21)와 제3리세스(3rd recess(22)를 구비한다. 제2리세스(21)도 제1리세스(11)와 동일하게 경사진 내측벽을 가질 수 있다. 또한, 제3리세스(22)도 경사진 내측벽을 가질 수 있다.
제2웨이퍼(20)는 제2리세스(21)의 내측에 제2센서회로(23)를 구비한다.
제2리세스(21)와 제3리세스(22)가 형성된 제2웨이퍼(20)는 전체 상면에 제2절연막(24)을 구비한다. 제2절연막(24)은 제2리세스(21)의 바닥면과 내측벽을 포함하는 내측과 제3리세스(22)의 바닥면과 내측벽을 포함하는 내측과 제2웨이퍼(20)의 상부면에 형성된다. 제2절연막(24)은 제1절연막(13)과 동일한 산화물 또는 질화물로 형성될 수 있으며, 실리콘산화막(SiO2)이나 실리콘질화막(SiNx)일 수 있다.
제2웨이퍼(20)는 제2리세스(21)가 형성된 영역에 제4전극(25)과 제5전극(26)을 구비한다.
제4전극(25)은 제2웨이퍼(20)의 상부면 일측에서부터 제2리세스(21)의 일측 내벽 및 바닥면의 일측에 걸쳐 형성된다. 제5전극(26)은 제2웨이퍼(20)의 상부면 타측에서부터 제2리세스(21)의 타측 내벽 및 바닥면의 타측에 걸쳐 형성된다. 한편, 제4전극(25)과 제5전극(26)은 제2리세스(21)의 바닥면에서 연결되지 않고 이격되게 형성되는 것이 바람직하다.
제2센서회로(23)는 제2리세스(21)의 바닥면에서 제4전극(25)과 제5전극(26)에 전기적으로 접촉된다. 제2센서회로(23)는 제2리세스(21)의 바닥면에서 제4전극(25) 및 제5전극(26)에 용접될 수 있다. 이를 위해 제2웨이퍼(20)는 제4전극(25) 및 제6전극(26)과 제2센서회로(23)의 용접을 위한 용접부(27)를 구비한다. 일예로, 제2웨이퍼(20)는 제4전극(25)과 제5전극(26)에 제2센서회로(23)를 전기적으로 접촉시키는 볼그리드어레이(Ball Grid Array)를 구비할 수 있다.
제2웨이퍼(20)는 외곽측에 적어도 하나의 본딩패드(28)를 구비할 수 있다. 그 본딩패드(28)는 제14극(25)과 제5전극(26)과 동일한 재질로 형성될 수 있으며, 그에 따라 제4전극(25) 및 제6전극(26)과 같은 공정으로 형성될 수 있다.
제1웨이퍼(10)와 제2웨이퍼(20)가 본딩될 시에는 제1웨이퍼(10)의 본딩패드(18)와 제2웨이퍼(20)의 본딩패드(28)가 상하로 서로 대향하며, 제1웨이퍼(10)의 본딩패드(18)와 제2웨이퍼(20)의 본딩패드(28)가 물리적으로 결합한다.
제3리세스(22)는 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩된 시에 제1센서회로(12)를 상부에서 커버하기 위해 형성되며, 그를 위해 제3리세스(22)는 제1웨이퍼(10)에 형성되는 제1리세스(11)에 대향하게 형성되는 것이 바람직하다.
제1리세스(11)와 제3리세스(22)의 사이즈는 제1센서회로(12)의 사이즈를 고려하여 형성되는 것이 바람직하며, 일예로, 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩됨으로써 제1리세스(11)와 제3리세스(22)에 의해 형성되는 내부 공간의 폭과 깊이는 제1센서회로(12)의 사이즈를 고려하여 형성될 수 있다. 한편, 제1리세스(11)는 제3리세스(22)에 비해 상대적으로 큰 깊이를 가지는 것이 바람직하다.
도 6은 본 발명의 일 실시 예에 따른 듀얼타입 센서 탑재 웨이퍼에서 웨이퍼들 간의 전기적 연결 구조의 다른 예를 설명하기 위한 단면도들이고, 도 7은 본 발명에 따른 듀얼타입 센서 탑재 웨이퍼에서 웨이퍼들 간의 전기적 연결 구조를 설명하기 위한 평면도이다.
도 6 및 7을 참조하면, 본 발명에 따른 듀얼타입 센서 탑재 웨이퍼는 제1웨이퍼(10)와 제2웨이퍼(20) 간의 전기적 연결을 위해 제1웨이퍼(10)가 제2전극(15)에 이격된 제3전극(16)을 더 구비할 수 있고, 제2웨이퍼(20)가 제4전극(25)에 이격된 제6전극(29)을 더 구비할 수 있다.
제3전극(16)은 제1웨이퍼(10)의 상면에 형성될 수 있으며, 제6전극(29)은 제2웨이퍼(20)의 상면에 형성될 수 있다.
제1웨이퍼(10)와 제2웨이퍼(20) 간의 전기적 연결 구조의 예들을 설명한다.
일 예로, 도 5, 6(A) 및 7에 도시된 바와 같이, 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩된 시에, 제1웨이퍼(10)의 상면에 형성된 제3전극(16)이 제2웨이퍼(20)의 상면에 형성된 제4전극(25)과 접촉되어 전기적으로 연결될 수 있다. 이때, 제2웨이퍼(20)는 제4전극(25)에 이격된 제6전극(29)을 더 구비하지 않는 것이 바람직하다.
다른 예로, 도시하지는 않았지만 전술된 전기적 연결 예와 유사하게, 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩된 시에, 제2웨이퍼(20)의 상면에 형성된 제6전극(29)이 제1웨이퍼(10)의 상면에 형성된 제2전극(15)과 접촉되어 전기적으로 연결될 수 있다. 이때, 제1웨이퍼(10)는 제2전극(15)에 이격된 제3전극(16)을 더 구비하지 않는 것이 바람직하다.
또다른 예로, 도 6(B)에 도시된 바와 같이, 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩된 시에, 제1웨이퍼(10)의 상면에 형성된 제3전극(16)이 제2웨이퍼(20)의 상면에 형성된 제6전극(29)과 접촉되어 전기적으로 연결될 수 있다.
별도의 예로, 전술된 제3전극(16)이나 제6전극(29)과 같은 별도의 전극 간의 접촉에 의하지 않고, 제2전극(15)과 제4전극(25)이 직접 접촉되어 전기적 연결 구조를 형성할 수 있다.
본 발명에서는 튜얼타입 센서 탑재 웨이퍼가 제1센서회로(12) 및 제2센서회로(23)를 포함하여 구성되는 것으로 설명하나, 센서회로들(12,23)은 마이크로제어유닛(MCU), 무선데이터통신회로, 배터리, 무선충전회로, 메모리 등으로 변경 가능하다. 또는, 튜얼타입 센서 탑재 웨이퍼가 마이크로제어유닛(MCU), 무선데이터통신회로, 배터리, 무선충전회로, 메모리 등을 더 포함할 수 있다.
본 발명에서 제1웨이퍼(10)나 제2웨이퍼(20)는 절연성과 견고성과 열전도성 좋은 실리콘 계열 웨이퍼 또는 세라믹 계열 웨이퍼일 수 있다.
본 발명에서 전극들이나 본딩패드는 전기전도성이 좋은 금속 또는 자성체가 포함되는 금속이나 합금으로 형성될 수 있다.
본 발명에서는 제1웨이퍼(10)의 제1리세스(11) 내측과 제2웨이퍼(20)의 제2리세스(21) 내측에 센서회로(12,23)만을 구비하는 것으로 설명하나 그 센서회로(12,23)가 아닌 마이크로제어유닛(MCU), 센서회로에 의한 센싱데이터를 무선으로 전송하는 무선데이터통신회로, 여러 회로들에 전원을 공급하는 배터리, 그 배터리에 필요한 전원을 충전시키는 무선충전회로, 또는 센서회로에 의한 센싱데이터와 센싱이나 데이터 전송에 대한 로그 데이터 등을 저장하는 메모리 등이 될 수도 있다.
이와 같이 본 발명의 실시 예들에 따른 듀얼타입 센서 탑재 웨이퍼는 센서회로를 전극에 연결하기 위한 리드선이 요구되지 않으며, 센서회로를 전극에 결합시키기 위한 본딩 공정에 요구되지 않는다. 단지, 센서회로를 전극에 전기적으로 결합시키는 용접을 통해 센서회로의 물리적 고정 및 전기적 연결을 동시에 실현한다. 또한, 진공 분위기에서 두 개의 웨이퍼를 본딩함으로써 내구 공간이 진공 상태를 유지할 수 있으므로 두 웨이퍼 사이의 내부 공간을 메우기 위한 밀봉 공정이 요구되지 않는다.
본 발명에서는 제1웨이퍼(10)를 하부에 제2웨이퍼(20)를 상부에 배치되게 본딩하면서 제1웨이퍼(10)를 저온용으로 제2웨이퍼(20)를 고온용으로 사용할 수 있다. 이는 제2웨이퍼(20)가 제1웨이퍼(10)에 비해 상대적으로 큰 두께를 가짐으로써 실현될 수도 있으나, 본 발명의 듀얼타입 센서 탑재 웨이퍼를 반도체공정 모니터링을 위한 챔버 내에 장착하는 배치 구조에 따라 결정될 수 있다.
일예로, 본 발명의 듀얼타입 센서 탑재 웨이퍼를 사용하여 플라즈마를 사용하는 반도체공정의 온도를 모니터링(측정)하는 경우에, 제1웨이퍼(10)는 하부에 제2웨이퍼(20)는 상부에 배치되게 챔버 내에 로딩하는 것이 바람직하다. 그에 따라, 제2웨이퍼(20)는 고온에 견딜 수 있으므로 플라즈마에 노출되며 제1웨이퍼(10)는 챔버에 구비되는 척(chuck)에 대면하게 로딩되어 보다 저온에서 모니터링(측정)을 수행할 수 있다. 제1웨이퍼(10)와 제2웨이퍼(20)의 상하 배치 구조를 반대로 변경하여 챔버에 로딩하는 방식으로 다양한 온도 조건에서의 공정 모니터링에 범용으로 사용할 수 있다.
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.
그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
10: 제1웨이퍼
11: 제1리세스
12: 제1센서회로
13: 제1절연막
14: 제1전극
15: 제2전극
16: 제3전극
17: 용접부
18,28: 본딩패드
19, 27: 용접부
20: 제2웨이퍼
21: 제2리세스
22: 제3리세스
23: 제2센서회로
24: 제2절연막
25: 제4전극
26: 제5전극
29: 제6전극

Claims (12)

  1. 제1리세스(1st recess)의 내측에 제1센서회로를 구비하는 하부의 제1웨이퍼; 그리고
    제2리세스(2nd recess)의 내측에 제2센서회로를 구비하며, 상기 제1웨이퍼와 본딩되는 상부의 제2웨이퍼로 구성되되,
    상기 제1웨이퍼는,
    상기 제1리세스의 내측 및 상기 제1웨이퍼의 상부면에 형성되는 제1절연막과, 상기 제1웨이퍼의 상부면 일측에서부터 상기 제1리세스의 일측 내벽 및 바닥면의 일측에 걸쳐 형성되는 제1전극과, 상기 제1리세스의 바닥면에서 상기 제1전극과 이격되면서 상기 제1웨이퍼의 상부면 타측에서부터 상기 제1리세스의 타측 내벽 및 바닥면의 타측에 걸쳐 형성되는 제2전극을 포함하고,
    제2웨이퍼는,
    상기 제1웨이퍼와 상기 제2웨이퍼가 본딩 시에 상기 제1센서회로를 커버하도록 상기 제1리세스에 대향하게 형성되는 제3리세스(3rd recess)와, 상기 제2리세스와 상기 제3리세스의 내측 및 상기 제2웨이퍼의 상부면에 형성되는 제2절연막과, 상기 제2웨이퍼의 상부면 일측에서부터 상기 제2리세스의 일측 내벽 및 바닥면의 일측에 걸쳐 형성되는 제4전극과, 상기 제2리세스의 바닥면에서 상기 제4전극과 이격되면서 상기 제2웨이퍼의 상부면 타측에서부터 상기 제2리세스의 타측 내벽 및 바닥면의 타측에 걸쳐 형성되는 제5전극을 포함하고,
    상기 제1센서회로는 상기 제1리세스의 바닥면에서 상기 제1전극과 상기 제2전극에 전기적으로 접촉되고, 상기 제2센서회로는 상기 제2리세스의 바닥면에서 상기 제4전극과 상기 제5전극에 전기적으로 접촉되는 것을 특징으로 하는 듀얼타입 센서 탑재 웨이퍼.
  2. 제 1 항에 있어서,
    상기 제1웨이퍼와 상기 제2웨이퍼는 진공분위기에서 본딩되는 것을 특징으로 하는 듀얼타입 센서 탑재 웨이퍼.
  3. 제 1 항에 있어서,
    상기 제1리세스와 상기 제2리세스는,
    경사진 내측벽을 가지는 것을 특징으로 하는 듀얼타입 센서 탑재 웨이퍼.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제1웨이퍼는 상면에 상기 제2전극과 이격되게 형성되는 제3전극을 더 포함하고,
    상기 제2웨이퍼는 상면에 상기 제4전극과 이격되게 형성되는 제6전극을 더 포함하되,
    상기 제1웨이퍼와 상기 제2웨이퍼가 본딩된 시에, 상기 제1웨이퍼와 상기 제2웨이퍼 간의 전기적 연결을 위해 상기 제3전극과 상기 제6전극이 접촉되는 것을 특징으로 하는 듀얼타입 센서 탑재 웨이퍼.
  7. 제 1 항에 있어서,
    상기 제1웨이퍼는 상면에 상기 제2전극과 이격되게 형성되는 제3전극을 더 포함하되,
    상기 제1웨이퍼와 상기 제2웨이퍼가 본딩된 시에, 상기 제1웨이퍼와 상기 제2웨이퍼 간의 전기적 연결을 위해 상기 제3전극과 상기 제2웨이퍼의 상기 제4전극이 접촉되는 것을 특징으로 하는 듀얼타입 센서 탑재 웨이퍼.
  8. 제 1 항에 있어서,
    상기 제2웨이퍼는 상면에 상기 제4전극과 이격되게 형성되는 제6전극을 더 포함하되,
    상기 제1웨이퍼와 상기 제2웨이퍼가 본딩된 시에, 상기 제1웨이퍼와 상기 제2웨이퍼 간의 전기적 연결을 위해 상기 제6전극과 상기 제1웨이퍼의 상기 제2전극이 접촉되는 것을 특징으로 하는 듀얼타입 센서 탑재 웨이퍼.
  9. 제 1 항에 있어서,
    상기 제1센서회로는 상기 제1리세스의 바닥면에서 상기 제1전극 및 상기 제2전극에 용접되고,
    상기 제2센서회로는 상기 제2리세스의 바닥면에서 상기 제4전극과 상기 제5전극에 용접되는 것을 특징으로 하는 듀얼타입 센서 탑재 웨이퍼.
  10. 제 1 항에 있어서,
    상기 제1 및 2 웨이퍼는 각각 외곽측에 구비되면서 상기 제1웨이퍼와 상기 제2웨이퍼가 본딩된 시에 서로 대향하여 본딩되는 적어도 하나의 본딩패드를 구비하는 것을 특징으로 하는 듀얼타입 센서 탑재 웨이퍼.
  11. 제 1 항에 있어서,
    상기 제1웨이퍼와 상기 제2웨이퍼는 서로 다른 두께를 가지는 것을 특징으로 하는 듀얼타입 센서 탑재 웨이퍼.
  12. 제 11 항에 있어서,
    상기 제2웨이퍼는,
    상기 제1웨이퍼보다 상대적으로 큰 두께를 가지는 것을 특징으로 하는 듀얼타입 센서 탑재 웨이퍼.
KR1020170057403A 2017-04-28 2017-05-08 듀얼타입 센서 탑재 웨이퍼 KR101807495B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170057403A KR101807495B1 (ko) 2017-05-08 2017-05-08 듀얼타입 센서 탑재 웨이퍼
PCT/KR2018/004753 WO2018199601A1 (ko) 2017-04-28 2018-04-24 센서 탑재 웨이퍼
TW107114453A TWI679712B (zh) 2017-04-28 2018-04-27 感測器搭載晶圓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170057403A KR101807495B1 (ko) 2017-05-08 2017-05-08 듀얼타입 센서 탑재 웨이퍼

Publications (1)

Publication Number Publication Date
KR101807495B1 true KR101807495B1 (ko) 2017-12-11

Family

ID=60943389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170057403A KR101807495B1 (ko) 2017-04-28 2017-05-08 듀얼타입 센서 탑재 웨이퍼

Country Status (1)

Country Link
KR (1) KR101807495B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019221413A1 (ko) * 2018-05-15 2019-11-21 (주)에스엔텍 플라즈마 측정용 웨이퍼
KR102056085B1 (ko) 2018-05-15 2019-12-16 주식회사 에스엔텍비엠 플라즈마 측정용 웨이퍼
KR20200013890A (ko) * 2018-07-31 2020-02-10 주식회사 에스엔텍비엠 플라즈마 균일도 추정을 위한 테스트 웨이퍼
KR20210001481A (ko) * 2019-06-28 2021-01-06 주식회사 이큐셀 반도체 공정 진단 센서 장치 및 이의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019221413A1 (ko) * 2018-05-15 2019-11-21 (주)에스엔텍 플라즈마 측정용 웨이퍼
KR102056085B1 (ko) 2018-05-15 2019-12-16 주식회사 에스엔텍비엠 플라즈마 측정용 웨이퍼
KR20200013890A (ko) * 2018-07-31 2020-02-10 주식회사 에스엔텍비엠 플라즈마 균일도 추정을 위한 테스트 웨이퍼
KR102148318B1 (ko) 2018-07-31 2020-08-26 주식회사 이큐셀 플라즈마 균일도 추정을 위한 테스트 웨이퍼
KR20210001481A (ko) * 2019-06-28 2021-01-06 주식회사 이큐셀 반도체 공정 진단 센서 장치 및 이의 제조 방법
KR102229055B1 (ko) 2019-06-28 2021-03-18 주식회사 이큐셀 반도체 공정 진단 센서 장치 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
KR101807495B1 (ko) 듀얼타입 센서 탑재 웨이퍼
US11823925B2 (en) Encapsulated instrumented substrate apparatus for acquiring measurement parameters in high temperature process applications
JP5922044B2 (ja) シールドを備えるプロセス条件測定素子
JP5438700B2 (ja) 統合化されたプロセス条件検知用ウェハおよびデータ解析システム
CN106919203B (zh) 具有储热元件的微机电温度控制系统
KR100721261B1 (ko) 마이크로 가스 센서, 그의 제조 방법, 그의 패키지 및 그패키지의 제조 방법
KR101337508B1 (ko) 프로세싱 상태들 감지 시스템 및 프로세스 상태 측정 디바이스 형성 방법
KR101807492B1 (ko) 센서 탑재 웨이퍼
JP2005308745A (ja) 容量式圧力センサおよび製造方法
KR20010029946A (ko) 압력 센서 및 그 제조방법
JP5341381B2 (ja) 圧電振動子、温度センサ、及び、温度測定方法
JP2015230316A (ja) ガスセンサパッケージの製造方法
TWI633290B (zh) 微型回饋腔感測器及其製造方法
US9559024B2 (en) Power semiconductor module
TWI679712B (zh) 感測器搭載晶圓
KR101917832B1 (ko) 플라즈마 밀도 측정용 웨이퍼
US7087451B2 (en) Microfabricated hot wire vacuum sensor
CN202523699U (zh) 双面微通道液冷功率半导体整晶圆平板压接封装结构
CN105374760A (zh) 半导体模块、用于抓取、移动和电测试半导体模块的方法
KR20190130864A (ko) 플라즈마 측정용 웨이퍼
KR20190130858A (ko) 플라즈마 측정용 웨이퍼
JP3603059B2 (ja) 半導体製造装置
US20240071737A1 (en) Plasma sensor module
US7696083B2 (en) Multi-layer device
KR102056085B1 (ko) 플라즈마 측정용 웨이퍼

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant