TWI673957B - 精簡化時間數位轉換系統及其方法 - Google Patents
精簡化時間數位轉換系統及其方法 Download PDFInfo
- Publication number
- TWI673957B TWI673957B TW107129842A TW107129842A TWI673957B TW I673957 B TWI673957 B TW I673957B TW 107129842 A TW107129842 A TW 107129842A TW 107129842 A TW107129842 A TW 107129842A TW I673957 B TWI673957 B TW I673957B
- Authority
- TW
- Taiwan
- Prior art keywords
- digital
- state
- reference value
- time
- signal
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
一種時間數位轉換方法包含:利用一參考訊號將一時間脈衝寬度訊號進行脈衝寬度量測,並轉換為一數位量測訊號,其包含一第一狀態數位量測訊號〔如,q量測訊號〕或一第二狀態數位量測訊號〔如,q+1量測訊號〕;偵測該第一狀態數位量測訊號或第二狀態數位量測訊號,以便獲得一第一狀態數位參考值〔如,q〕或一第二狀態數位參考值〔如,q+1〕;將該第一狀態數位參考值及第二狀態數位參考值傳輸至一計數器單元,以便進行計數該第一狀態數位參考值及第二數位參考值之次數,並獲得一計數結果值;及利用該第一狀態數位參考值及第二數位參考值之計數結果值計算一平均值,且該平均值介於該第一狀態數位參考值及第二狀態數位參考值之間。
Description
本發明係關於一種精簡化〔simplified〕時間數位〔time-to-digital〕轉換系統及其方法;特別是關於一種適用於計數器基〔counter-based〕之精簡化時間數位轉換系統及其方法;更特別是關於一種基於伯努利過程〔Bernoulli process〕之精簡化時間數位轉換系統及其方法。
第1圖揭示習用計數器法時間數位轉換電路之方塊示意圖。第2圖揭示習用計數器法時間數位轉換電路之電路架構示意圖,其對應於第1圖之習用計數器法時間數位轉換電路。請參照第1及2圖所示,習用計數器法時間數位轉換電路包含一計數器法時間數位轉換電路1及一計數器2。
第2A圖揭示習用計數器法時間數位轉換電路直接進行數值累加及數值平均之方塊示意圖,其對應於第1及2圖之習用計數器法時間數位轉換電路。請參照第1、2及2A圖所示,將一時間脈衝寬度訊號利用一參考訊號將該時間脈衝寬度訊號進行脈衝寬度量測,並將該時間脈衝寬度訊號轉換為一數位量測訊號,且該數位量測訊號包含一第一狀態數位量測訊號〔例如:q量測訊號〕或一第二狀態數位量測訊號〔例如:q+1量測訊號〕。利用該計數器2直接累加該第一狀態數位量測訊號〔例如:q量測訊號〕及第二狀態數位量測訊號〔例如:q+1量測訊號〕,
且需要大量平均,因此其選擇採用相對較大〔位元〕的累加器。
請再參照第1、2及2A圖所示,該計數器法時間數位轉換電路1連接一數值累加器3及一數值平均器31,並將該第一狀態數位量測訊號〔例如:q量測訊號〕及第二狀態數位量測訊號〔例如:q+1量測訊號〕輸出至該數值累加器3,且將該數值累加器3產生輸出一累加數值D out ,且將該累加數值D out 輸出至該數值平均器31進行數值平均。顯然,由於習用時間數位轉換電路需要大量平均,因此需要配置更龐大的該數值平均器31之相對較大〔位元〕的數值平均電路。
有鑑於此,本發明為了滿足上述需求,其提供一種精簡化時間數位轉換系統及其方法,其利用一時間差產生一時間脈衝寬度訊號,並另配置一偵測電路於一時間至數位轉換電路,以便利用該偵測電路簡化該時間至數位轉換電路之時間至數位轉換運算過程,因此相對於習用時間至數位轉換電路系統可大幅增加解析度、提升時間至數位轉換之運算效率及降低電路成本。
本發明之主要目的係提供一種精簡化時間數位轉換方法,其利用一時間差產生一時間脈衝寬度訊號,並另配置一偵測電路於一時間至數位轉換電路,以便利用該偵測電路簡化該時間至數位轉換電路之時間至數位轉換運算過程,以達成增加解析度、提升時間至數位轉換之運算效率及降低電路成本之目的。
為了達成上述目的,本發明較佳實施例之精簡化時間數位轉換方法包含:利用一時間差產生一時間脈衝寬度訊號;利用一參考訊號將該時間脈衝寬度訊號進行
脈衝寬度量測,並將該時間脈衝寬度訊號轉換為一數位量測訊號,且該數位量測訊號包含一第一狀態數位量測訊號〔例如:q量測訊號〕或一第二狀態數位量測訊號〔例如:q+1量測訊號〕;利用一偵測電路進行偵測該第一狀態數位量測訊號或第二狀態數位量測訊號,以便獲得一第一狀態數位參考值〔例如:q〕或一第二狀態數位參考值〔例如:q+1〕;利用該偵測電路將該第一狀態數位參考值及第二狀態數位參考值傳輸至一計數器單元,以便進行計數該第一狀態數位參考值及第二狀態數位參考值之次數,並獲得一計數結果值;及利用該第一狀態數位參考值及第二狀態數位參考值之計數結果值計算一平均值,且該平均值介於該第一狀態數位參考值及第二狀態數位參考值之間。
本發明較佳實施例利用一總次數計算該平均值,而該總次數為該第一狀態數位參考值之次數及第二狀態數位參考值之次數之總和。
本發明較佳實施例之該第一狀態數位參考值加1等於該第二狀態數位參考值。
本發明較佳實施例之該偵測電路包含一減法器及該計數器單元。
本發明較佳實施例之該計數器單元選擇為一數值累加器。
本發明較佳實施例之該參考訊號選擇為一參考時脈訊號,且該參考時脈訊號具有一預定頻率。
為了達成上述目的,本發明較佳實施例之精簡化時間數位轉換系統包含:一時間脈衝寬度訊號源,其用以由一時間差產
生一時間脈衝寬度訊號;一參考訊號,其用以將該時間脈衝寬度訊號進行脈衝寬度量測,並將該時間脈衝寬度訊號轉換為一數位量測訊號,且該數位量測訊號包含一第一狀態數位量測訊號或一第二狀態數位量測訊號;一偵測電路,其連接至該時間脈衝寬度訊號產生器,並利用該偵測電路偵測該第一狀態數位量測訊號或第二狀態數位量測訊號,以便獲得一第一狀態數位參考值或一第二狀態數位參考值;及一計數器單元,其連接至該偵測電路,並利用該偵測電路將該第一狀態數位參考值及第二狀態數位參考值傳輸至該計數器單元,以便進行計數該第一狀態數位參考值及第二狀態數位參考值之次數,以獲得一計數結果值;其中利用該第一狀態數位參考值及第二狀態數位參考值之計數結果值計算一平均值,且該平均值介於該第一狀態數位參考值及第二狀態數位參考值之間。
本發明較佳實施例之該時間脈衝寬度訊號源選擇為一溫度感測器。
本發明較佳實施例之該時間脈衝寬度訊號選擇為一溫度相關的時間脈衝寬度訊號。
本發明較佳實施例利用一總次數計算該平均值,而該總次數為該第一狀態數位參考值之次數及第二狀態數位參考值之次數之總和。
本發明較佳實施例之該第一狀態數位參考值加1等於該第二狀態數位參考值。
本發明較佳實施例之該偵測電路包含一減法器及該計數器單元。
本發明較佳實施例之該計數器單元選擇為一數值累加器。
本發明較佳實施例之該參考訊號選擇為一參考時脈訊號,且該參考時脈訊號具有一預定頻率。
本發明較佳實施例之該時間脈衝寬度訊號源選擇為一溫度感測器。
本發明較佳實施例之該時間脈衝寬度訊號選擇為一溫度相關的時間脈衝寬度訊號。
1‧‧‧計數器法時間數位轉換電路
2‧‧‧計數器
3‧‧‧數值累加器
31‧‧‧數值平均器
5‧‧‧偵測電路
5a‧‧‧偵測電路
50‧‧‧參考時脈訊號
51‧‧‧時間脈衝寬度訊號源
51a‧‧‧時間數位轉換電路
52‧‧‧減法器電路
52a‧‧‧減法器
53‧‧‧計數器單元
53a‧‧‧數值累加器
54‧‧‧數值平均器
第1圖:習用計數器法時間數位轉換電路之方塊示意圖。
第2圖:習用計數器法時間數位轉換電路之架構方塊示意圖。
第2A圖:習用計數器法時間數位轉換電路直接進行數值累加及數值平均之方塊示意圖。
第3圖:本發明較佳實施例之精簡化時間數位轉換系統採用時間脈衝寬度訊號及參考時脈訊號之波形示意圖。
第3A圖:本發明較佳實施例之精簡化時間數位轉換系統以參考時脈訊號量測時產生第一數位量測狀態之波形示意圖。
第3B圖:本發明較佳實施例之精簡化時間數位轉換系統以參考時脈訊號另量測時產生第二數位量測狀態之波形示意圖。
第4圖:本發明第一及第二較佳實施例之精簡化時間數位轉換系統之架構示意圖。
第4A圖:本發明較佳實施例之精簡化時間數位轉換系統採用數值平均電路之架構示意圖。
第5圖:本發明第三較佳實施例之精簡化時間數位轉換系統之電路架構示意圖。
第6圖:本發明較佳實施例之精簡化時間數位轉換系統
在實際操作量測下達穩定狀態之穩定曲線示意圖。
第7圖:本發明較佳實施例之精簡化時間數位轉換系統在實際操作量測下誤差結果之曲線示意圖。
為了充分瞭解本發明,於下文將例舉較佳實施例並配合所附圖式作詳細說明,且其並非用以限定本發明。
本發明較佳實施例之精簡化時間數位轉換系統及其方法適用於各種時間-數位轉換系統及其方法或各種溫度感測應用系統及其方法,例如:溫度監控系統,其亦適用於各種自動或半自動溫度感測操作系統及其方法,例如:系統溫度量測操作系統,但其並非用以限制本發明之範圍。
第3圖揭示本發明較佳實施例之精簡化時間數位轉換系統採用時間脈衝寬度訊號及參考時脈訊號之波形示意圖。請參照第3圖所示,舉例而言,本發明較佳實施例之精簡化時間數位轉換系統將一時間脈衝寬度訊號T p 以一參考時脈訊號〝REF〞50進行數位量測,且該參考時脈訊號具有一預定頻率。
第3A圖揭示本發明較佳實施例之精簡化時間數位轉換系統以參考時脈訊號量測時產生第一數位量測狀態之波形示意圖。請參照第3及3A圖所示,舉例而言,本發明較佳實施例之精簡化時間數位轉換系統將該時間脈衝寬度訊號T p 以該參考時脈訊號〝REF〞50進行數位量測時,產生第一數位量測狀態,並獲得一數位量測值〝3〞,或獲得〝q〞或其它量測值,如第3A圖所示之數值及虛線。
第3B圖揭示本發明較佳實施例之精簡化時間數位轉換系統以參考時脈訊號另量測時產生第二數位量測狀態之波形示意圖。請參照第3、3A及3B圖所示,舉例而言,本發明較佳實施例之精簡化時間數位轉換系統另將
相同的該時間脈衝寬度訊號T p 以該參考時脈訊號〝REF〞50另進行數位量測時,產生第二數位量測狀態,並獲得另一數位量測值〝4〞,或獲得〝q+1〞或其它量測值,如第3B圖所示之數值及虛線。
請再參照第3A及3B圖之兩條虛線之間所示,顯然,將相同的該時間脈衝寬度訊號T p 以該參考時脈訊號〝REF〞50個別進行數位量測時,可產生該第一數位量測狀態或第二數位量測狀態,即可產生該數位量測值為〝3〞或〝4〞,或可產生該數位量測值為〝q〞或〝q+1〞。
第4圖揭示本發明第一及第二較佳實施例之精簡化時間數位轉換系統之架構示意圖。請參照第4圖所示,舉例而言,本發明第一較佳實施例之精簡化時間數位轉換系統包含一偵測電路〔detector circuit〕5、一時間脈衝寬度訊號源〔time pulse width signal source〕51、一減法器電路〔subtractor circuit〕52及一計數器單元〔counter unit〕53。
請再參照第3及4圖所示,舉例而言,本發明第一較佳實施例之精簡化時間數位轉換方法包含步驟:首先,可選擇利用該時間脈衝寬度訊號源51用以由一時間差產生一時間脈衝寬度訊號,且該時間脈衝寬度訊號相同於該時間脈衝寬度訊號T p 〔如第3圖所示〕或其它時間脈衝寬度訊號,其對應於該參考時脈訊號〝REF〞50。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第一較佳實施例之精簡化時間數位轉換方法包含步驟:接著,利用該參考時脈訊號〝REF〞50或其它參考訊號將該時間脈衝寬度訊號T p 進行脈衝寬度量測,並將該時間脈衝寬度訊號T p 轉換為一數位量測訊號,且該數位量測訊號包含一第一狀態數位量測訊號〔例如:q量測訊號〕或一第二狀態數位量測訊號〔例如:q+1量測訊號〕。
請再參照第4圖所示,舉例而言,本發明第一較佳實施例之該偵測電路5連接至該時間脈衝寬度訊號源51,且該偵測電路5包含該減法器電路52及計數器單元53,或選擇該偵測電路5選擇為一組合電路或其它具類似功能電路,且該組合電路包含一減法器及一數值累加器〔numeral accumulator〕。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第一較佳實施例之精簡化時間數位轉換方法包含步驟:接著,利用該偵測電路5進行偵測該時間脈衝寬度訊號T p 之第一狀態數位量測訊號或第二狀態數位量測訊號,以便獲得一第一狀態數位參考值〔例如:q〕或一第二狀態數位參考值〔例如:q+1〕,且該第一狀態數位參考值小於該第二狀態數位參考值,即該第一狀態數位參考值加1等於該第二狀態數位參考值。
請再參照第4圖所示,舉例而言,本發明第一較佳實施例之該計數器單元53連接至該減法器電路52,以便將該第一狀態數位參考值及第二數位參考值輸出至該計數器單元53。本發明另一較佳實施例之該計數器單元53可選擇為一數值累加器或具類似功能的計數器。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第一較佳實施例之精簡化時間數位轉換方法包含步驟:接著,利用該偵測電路5將該時間脈衝寬度訊號T p 之第一狀態數位參考值〔例如:q〕及第二狀態數位參考值〔例如:q+1〕選擇傳輸至該計數器單元53,以便進行計數該第一狀態數位參考值及第二狀態數位參考值之次數,並獲得一計數結果值〔例如:〝n〞〕。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第一較佳實施例之精簡化時間數位轉換方法:利用該偵測電路5將該時間脈衝寬度訊號T p 之第一狀態數
位參考值〔例如:q〕選擇為一參考基準點,即將該第一狀態數位參考值視為〝0〞。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第一較佳實施例之精簡化時間數位轉換方法:選擇利用該偵測電路5之減法器電路52自該時間脈衝寬度訊號T p 之第二狀態數位參考值減去該第一狀態數位參考值〔例如:(q+1)-q〕,並將該第二狀態數位參考值視為〝1〞。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第一較佳實施例之精簡化時間數位轉換方法包含步驟:接著,利用該時間脈衝寬度訊號T p 之第一狀態數位參考值及第二狀態數位參考值之計數結果值計算一平均值〔average value〕,例如:餘數〔remainder〕平均值,且該平均值介於該第一狀態數位參考值及第二狀態數位參考值之間。本發明較佳實施例利用一總次數〔total number〕N〔例如:3000次或其它次數〕計算該平均值,而該總次數N為該第一狀態數位參考值〔例如:q〕之次數〔例如:〝N-n〞次〕及第二狀態數位參考值〔例如:q+1〕之次數〔例如:〝n〞次〕之總和。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第一較佳實施例之精簡化時間數位轉換方法在計算該平均值時,僅需要將該第一狀態數位參考值之〝0〞與該第二狀態數位參考值之〝1〞相加及利用該總次數N計算平均,因此其具有伯努利過程特性,且本發明達成增加解析度、提升處理速度、減少計算量及降低製造成本,且可選擇採用相對較小〔位元〕的累加器及數值平均器。
請再參照第4圖所示,舉例而言,本發明第二較佳實施例之精簡化時間數位轉換系統包含一溫度感測器〔thermal sensor〕連接至該精簡化時間數位轉換系統。本發明第二較佳實施例之精簡化時間數位轉換方法包含步
驟:首先,選擇利用該溫度感測器亦用以產生一溫度相關的時間脈衝寬度訊號,且該溫度相關的時間脈衝寬度訊號相同於該時間脈衝寬度訊號T p 〔如第3圖所示〕或其它時間脈衝寬度訊號,其對應於該參考時脈訊號〝REF〞50。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第二較佳實施例之精簡化時間數位轉換方法包含步驟:接著,利用該參考時脈訊號〝REF〞50或其它參考訊號將該溫度相關的時間脈衝寬度訊號進行脈衝寬度量測,並將該溫度相關的時間脈衝寬度訊號轉換為一數位量測訊號,且該數位量測訊號包含一第一狀態數位量測訊號〔例如:q量測訊號〕或一第二狀態數位量測訊號〔例如:q+1量測訊號〕。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第二較佳實施例之精簡化時間數位轉換方法包含步驟:接著,利用該偵測電路5進行偵測該溫度相關的時間脈衝寬度訊號之第一狀態數位量測訊號或第二狀態數位量測訊號,以便獲得一第一狀態數位參考值〔例如:q〕或一第二狀態數位參考值〔例如:q+1〕,且該第一狀態數位參考值小於該第二狀態數位參考值。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第二較佳實施例之精簡化時間數位轉換方法包含步驟:接著,利用該偵測電路5將該溫度相關的時間脈衝寬度訊號之第一狀態數位參考值〔例如:q〕及第二狀態數位參考值〔例如:q+1〕選擇傳輸至該計數器單元53,以便進行計數該第一狀態數位參考值及第二狀態數位參考值之次數,並獲得一計數結果值〔例如:〝n〞〕。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第二較佳實施例之精簡化時間數位轉換方法:利用該偵測電路5將該溫度相關的時間脈衝寬度訊號之第
一狀態數位參考值〔例如:q〕選擇為一參考基準點,即將該第一狀態數位參考值視為〝0〞。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第二較佳實施例之精簡化時間數位轉換方法:選擇利用該偵測電路5之減法器電路52自該溫度相關的時間脈衝寬度訊號之第二狀態數位參考值減去該第一狀態數位參考值〔例如:(q+1)-q〕,並將該第二狀態數位參考值視為〝1〞。
請再參照第3、3A、3B及4圖所示,舉例而言,本發明第二較佳實施例之精簡化時間數位轉換方法:接著,利用該溫度相關的時間脈衝寬度訊號之第一狀態數位參考值及第二狀態數位參考值之計數結果值計算一平均值,例如:餘數平均值,且該平均值介於該第一狀態數位參考值及第二狀態數位參考值之間。本發明較佳實施例利用一總次數N〔例如:3000次或其它次數〕計算該平均值,而該總次數N為該第一狀態數位參考值〔例如:q〕之次數〔例如:〝N-n〞次〕及第二狀態數位參考值〔例如:q+1〕之次數〔例如:〝n〞次〕之總和。
第4A圖揭示本發明較佳實施例之精簡化時間數位轉換系統採用數值平均電路之架構示意圖,其對應於第4圖之精簡化時間數位轉換系統。請參照第4A圖所示,舉例而言,本發明較佳實施例之精簡化時間數位轉換系統包含一數值平均器54,且該偵測電路5連接於該數值平均器54。
請再參照第4A圖所示,將該第二狀態數位參考值〔例如:q+1〕之次數〔例如:〝n〞次〕及總次數N由該偵測電路5輸出至該數值平均器54進行數值〔例如:第一狀態數位參考值〝0〞及第二狀態數位參考值〝1〞〕平均。顯然,由於本發明僅需要〝0〞及〝1〞平均,因此
需要配置相對較小的該數值平均器54之相對較小〔位元〕的數值平均電路。
第5圖揭示本發明第三較佳實施例之精簡化時間數位轉換系統之電路架構示意圖,其對應於第4圖之精簡化時間數位轉換系統。請參照第5圖所示,舉例而言,本發明第三較佳實施例之精簡化時間數位轉換系統包含一時間數位轉換電路〔time-digital conversion circuit〕51a〔或計數器基之時間數位轉換電路〕、一減法器52a及一數值累加器53a,且將該減法器52a及數值累加器53a整合設置於一單一電路,即構成一偵測電路5a。
第6圖揭示本發明較佳實施例之精簡化時間數位轉換系統在實際操作量測下達穩定狀態之計數次數對數位值曲線示意圖。請再參照第6圖所示,舉例而言,本發明較佳實施例之精簡化時間數位轉換系統在實際操作量測下達穩定狀態之穩定曲線顯示在計數次數〔總次數N〕達約3000次時,其數位值達穩定狀態。
第7圖揭示本發明較佳實施例之精簡化時間數位轉換系統在實際操作量測下誤差結果之曲線示意圖。請再參照第7圖所示,舉例而言,本發明較佳實施例之精簡化時間數位轉換系統以計數次數3000次在實際操作量測時,其大量平均誤差約為±40ps,而計數〝n〞次誤差約為-35ps至55ps。
前述較佳實施例僅舉例說明本發明及其技術特徵,該實施例之技術仍可適當進行各種實質等效修飾及/或替換方式予以實施;因此,本發明之權利範圍須視後附申請專利範圍所界定之範圍為準。
Claims (10)
- 一種精簡化時間數位轉換方法,其包含:利用一時間差產生一時間脈衝寬度訊號;利用一參考訊號將該時間脈衝寬度訊號進行脈衝寬度量測,並將該時間脈衝寬度訊號轉換為一數位量測訊號,且該數位量測訊號包含一第一狀態數位量測訊號或一第二狀態數位量測訊號;利用一偵測電路進行偵測該第一狀態數位量測訊號或第二狀態數位量測訊號,以便獲得一第一狀態數位參考值或一第二狀態數位參考值;利用該偵測電路將該第一狀態數位參考值及第二狀態數位參考值傳輸至一計數器單元,以便進行計數該第一狀態數位參考值及第二狀態數位參考值之次數,並獲得一計數結果值;及利用該第一狀態數位參考值及第二狀態數位參考值之計數結果值計算一平均值,且該平均值介於該第一狀態數位參考值及第二狀態數位參考值之間。
- 依申請專利範圍第1項所述之精簡化時間數位轉換方法,其中利用一總次數計算該平均值,而該總次數為該第一狀態數位參考值之次數及第二狀態數位參考值之次數之總和。
- 依申請專利範圍第1項所述之精簡化時間數位轉換方法,其中該第一狀態數位參考值加1等於該第二狀態數位參考值。
- 依申請專利範圍第1項所述之精簡化時間數位轉換方法,其中該偵測電路包含一減法器及該計數器單元,而該計數器單元選擇為一數值累加器。
- 依申請專利範圍第1項所述之精簡化時間數位轉換方法,其中該參考訊號選擇為一參考時脈訊號,且該參考時脈訊號具有一預定頻率。
- 一種精簡化時間數位轉換系統,其包含:一時間脈衝寬度訊號源,其用以由一時間差產生一時間脈衝寬度訊號;一參考訊號,其用以將該時間脈衝寬度訊號進行脈衝寬度量測,並將該時間脈衝寬度訊號轉換為一數位量測訊號,且該數位量測訊號包含一第一狀態數位量測訊號或一第二狀態數位量測訊號;一偵測電路,其連接至該時間脈衝寬度訊號產生器,並利用該偵測電路偵測該第一狀態數位量測訊號或第二狀態數位量測訊號,以便獲得一第一狀態數位參考值或一第二狀態數位參考值;及一計數器單元,其連接至該偵測電路,並利用該偵測電路將該第一狀態數位參考值及第二狀態數位參考值傳輸至該計數器單元,以便進行計數該第一狀態數位參考值及第二狀態數位參考值之次數,以獲得一計數結果值;其中利用該第一狀態數位參考值及第二狀態數位參考值之計數結果值計算一平均值,且該平均值介於該第一狀態數位參考值及第二狀態數位參考值之間。
- 依申請專利範圍第6項所述之精簡化時間數位轉換系統,其中利用一總次數計算該平均值,而該總次數為該第一狀態數位參考值之次數及第二狀態數位參考值之次數之總和。
- 依申請專利範圍第6項所述之精簡化時間數位轉換系統,其中該第一狀態數位參考值加1等於該第二狀態數位參考值。
- 依申請專利範圍第6項所述之精簡化時間數位轉換系統,其中該偵測電路包含一減法器及該計數器單元,而該計數器單元選擇為一數值累加器。
- 依申請專利範圍第6項所述之精簡化時間數位轉換系統,其中該參考訊號選擇為一參考時脈訊號,且該參考時脈訊號具有一預定頻率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107129842A TWI673957B (zh) | 2018-08-27 | 2018-08-27 | 精簡化時間數位轉換系統及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107129842A TWI673957B (zh) | 2018-08-27 | 2018-08-27 | 精簡化時間數位轉換系統及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI673957B true TWI673957B (zh) | 2019-10-01 |
TW202010268A TW202010268A (zh) | 2020-03-01 |
Family
ID=69023668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107129842A TWI673957B (zh) | 2018-08-27 | 2018-08-27 | 精簡化時間數位轉換系統及其方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI673957B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI776406B (zh) * | 2020-05-07 | 2022-09-01 | 日商愛德萬測試股份有限公司 | 組配以提供量測結果值之量測單元 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8058915B2 (en) * | 2009-06-29 | 2011-11-15 | Industrial Technology Research Institute | Digital phase-locked loop and digital phase-frequency detector thereof |
US8362933B2 (en) * | 2010-07-29 | 2013-01-29 | Industry-Academic Cooperation Foundation, Yonsei University | Time-to-digital converter and operating method |
US8390347B1 (en) * | 2012-02-22 | 2013-03-05 | Freescale Semiconductor, Inc. | Single period phase to digital converter |
US9515668B2 (en) * | 2013-05-31 | 2016-12-06 | The Regents Of The University Of Michigan | Automatically placed-and-routed ADPLL with PWM-based DCO resolution enhancement |
-
2018
- 2018-08-27 TW TW107129842A patent/TWI673957B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8058915B2 (en) * | 2009-06-29 | 2011-11-15 | Industrial Technology Research Institute | Digital phase-locked loop and digital phase-frequency detector thereof |
US8362933B2 (en) * | 2010-07-29 | 2013-01-29 | Industry-Academic Cooperation Foundation, Yonsei University | Time-to-digital converter and operating method |
US8390347B1 (en) * | 2012-02-22 | 2013-03-05 | Freescale Semiconductor, Inc. | Single period phase to digital converter |
US9515668B2 (en) * | 2013-05-31 | 2016-12-06 | The Regents Of The University Of Michigan | Automatically placed-and-routed ADPLL with PWM-based DCO resolution enhancement |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI776406B (zh) * | 2020-05-07 | 2022-09-01 | 日商愛德萬測試股份有限公司 | 組配以提供量測結果值之量測單元 |
Also Published As
Publication number | Publication date |
---|---|
TW202010268A (zh) | 2020-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI409468B (zh) | 用於量測長時間週期之裝置及方法 | |
JP2009031220A (ja) | 電池状態検知方法及び電池状態検知装置 | |
US20120307866A1 (en) | Temperature sensing system for supporting single-point calibration | |
TWI673957B (zh) | 精簡化時間數位轉換系統及其方法 | |
CN111033247B (zh) | 用于操作气体传感器装置的方法和气体传感器装置 | |
JP6270403B2 (ja) | 半導体装置及び電子制御装置 | |
US20220326090A1 (en) | Voltage And Temperature Sensor For A Serializer/Deserializer Communication Application | |
KR20140094601A (ko) | 고 분해능 온도 측정 | |
US20140095095A1 (en) | Process variable measurement noise diagnostic | |
TWI620419B (zh) | 具有高解析度的時間數位轉換器 | |
JP2017511052A (ja) | 組み込みデバイスのためのオンチップアナログ−デジタル変換器(adc)直線性試験 | |
WO2015039499A1 (zh) | 温度检测方法和温度检测装置 | |
JP2008180596A (ja) | Pwm出力型センサ回路 | |
US20080048641A1 (en) | Peak voltage detector circuit and binarizing circuit including the same circuit | |
CN113270909A (zh) | 用于管理电池系统的方法和装置 | |
US20170288439A1 (en) | Signal processing circuit, coulomb counter circuit, and electronic device | |
JP2018174224A (ja) | 光検出器 | |
CN103217570B (zh) | Tmr自温补数字电流传感器 | |
JP4868081B2 (ja) | 電池状態検知方法及び電池状態検知装置 | |
TWI679399B (zh) | 晶片內建曲率校正架構及其方法 | |
JP5528942B2 (ja) | アナログ−デジタル変換回路、照度センサ、近接センサ、測距センサ、携帯電話、およびデジタルカメラ | |
TWI439712B (zh) | 訊號轉態偵測電路及方法 | |
KR100867894B1 (ko) | 광자 에너지 측정 장치 및 그 방법 | |
US10302689B2 (en) | Pulse generator device and method for evaluating a sensor break | |
JP2013104839A (ja) | 生体情報量検出装置および生体情報量検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |