JP2017511052A - 組み込みデバイスのためのオンチップアナログ−デジタル変換器(adc)直線性試験 - Google Patents
組み込みデバイスのためのオンチップアナログ−デジタル変換器(adc)直線性試験 Download PDFInfo
- Publication number
- JP2017511052A JP2017511052A JP2016554599A JP2016554599A JP2017511052A JP 2017511052 A JP2017511052 A JP 2017511052A JP 2016554599 A JP2016554599 A JP 2016554599A JP 2016554599 A JP2016554599 A JP 2016554599A JP 2017511052 A JP2017511052 A JP 2017511052A
- Authority
- JP
- Japan
- Prior art keywords
- code
- value
- adc
- inl
- minimum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/109—Measuring or testing for dc performance, i.e. static testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/1095—Measuring or testing for ac performance, i.e. dynamic testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
The Institute of Electrical and Electronics Engineers (IEEE) document 1241-2000
DNLhsum=hsum×DNL=h(i)×dlt-hsum
INLhsum=INLhsum+DNLhsum
Claims (16)
- アナログ−デジタル変換器(ADC)の直線性を試験する方法であって、
ADC入力電圧ステップ調整を示すトリガ信号を受信すること、
前記トリガ信号を受信する際にADC出力サンプルを読み取ることであって、前記ADC出力サンプルが、N個の離散ADC出力コードに対応するN個の整数値の値範囲を有すること、
M個の連続ADC出力コードについてコード出現のヒストグラムを演算することであって、前記ヒストグラムが、前記M個の連続ADC出力コードに対応するM個のビンを含み、MがNより小さいこと、
K個のADC出力サンプルの読み取りの間隔での前記ヒストグラムに従って、微分非直線性(DNL)値及び積分非直線性(INL)値を更新すること、及び、
前記DNL及び前記INLの値を更新した後、前記ヒストグラムをADC出力コード1つ分シフトすること、
を含む、方法。 - 請求項1に記載の方法であって、前記電圧ステップ調整が各調整について一定の増分であり、K個のADC出力サンプルの読み取りの前記間隔が、前記N個のADC出力コードの各々についての平均出現数に対応する、方法。
- 請求項1に記載の方法であって、前記ヒストグラムをシフトすることが、前記ADCサンプル値が、前記N個のADC出力コードにおける最小コードより大きい約M/2個のコードであるADC出力コードに等しいときに開始される、方法。
- 請求項1に記載の方法であって、前記DNL値を更新することが、
最低ヒストグラムビンのビン値を最小コード出現及び最大コード出現と比較することであって、前記ビン値が、前記最低ヒストグラムビンに対応する現在のADC出力コードについてのコード出現数であること、
前記ビン値が前記最小コード出現より小さいとき、前記最小コード出現を前記ビン値に設定すること、
前記ビン値が前記最小コード出現より小さいとき、最小DNL ADCコードを前記現在のADC出力コードに設定すること、
前記ビン値が前記最大コード出現より大きいとき、前記最大コード出現を前記ビン値に設定すること、及び、
前記ビン値が前記最大コード出現より大きいとき、最大DNL ADCコードを前記現在のADC出力コードに設定すること、
を含む、方法。 - 請求項1に記載の方法であって、前記DNL値及び前記INL値が、第1のADC出力コードで開始し第2のADC出力コードで停止するD個のADC出力コードについて更新され、前記第1のADC出力コードが前記N個のADC出力コードの最小コードより大きい次の最小コードであり、前記第2のADC出力コードが前記N個のADC出力コードの最大コードより小さい次の最大コードであり、DがN−2の値に等しい、方法。
- 請求項5に記載の方法であって、前記ヒストグラムを演算する前に、前記D個のADC出力コードにわたるコード出現の総数を判定することを更に含み、前記コード出現の総数を判定することが、
カウンタを用いることによって電圧ステップ調整の数をカウントすること、
第1の以前のADCサンプル値が前記N個のADC出力コードの最小コードに等しく、第1の現在のADCサンプル値が前記最小コードより大きい前記次の最小コードに等しいとき、第1のカウンタ値を記録すること、
第2の以前のADCサンプル値が前記N個のADC出力コードの最大コードより小さい前記次の最大コードに等しく、第2の現在のADCサンプル値が前記最大コードに等しいとき、第2のカウンタ値を記録すること、
前記第1のカウンタ値と前記第2のカウンタ値との間の差を演算することによって、前記コード出現の総数を設定すること、及び、
前記第1のカウンタ値及び前記第2のカウンタ値を報告すること、
を含む、方法。 - 請求項6に記載の方法であって、前記コード出現の総数を判定した後、前記INL値が更新され、前記INL値を更新することが、
式、DNLhsum=h[0]×D−hsumに従って最低ヒストグラムビンに対応する現在のADC出力コードについてのスケーリングされたDNL値を演算することであって、上式で、hsumが前記コード出現の総数であり、h[0]が前記現在のADC出力コードについてのコード出現数であること、
前記スケーリングされたDNL値を以前のスケーリングされたINL値に付加することによって、前記現在のADC出力コードについて現在のスケーリングされたINL値を演算すること、
前記現在のスケーリングされたINL値を最小のスケーリングされたINL値及び最大のスケーリングされたINL値と比較すること、
前記現在のスケーリングされたINL値が前記最小のスケーリングされたINL値より小さいとき、前記最小のスケーリングされたINL値を前記現在のスケーリングされたINL値に設定すること、
前記現在のスケーリングされたINL値が前記最小のスケーリングされたINL値より小さいとき、最小INL ADCコードを前記現在のADC出力コードに設定すること、
前記現在のスケーリングされたINL値が前記最大のスケーリングされたINL値より大きいとき、前記最大のスケーリングされたINL値を前記現在のスケーリングされたINL値に設定すること、及び、
前記現在のスケーリングされたINL値が前記最大のスケーリングされたINL値より大きいとき、最大INL ADCコードを前記現在のADC出力コードに設定すること、
を含む、方法。 - 請求項5に記載の方法であって、前記受信されたADCサンプル値が前記第1のADC出力コードより小さいか、又は前記第2のADC出力コードより大きいとき、前記ADCについて不合格結果を判定することを更に含む、方法。
- 請求項6に記載の方法であって、以前のADCサンプル値が前記第1のADC出力コードに等しいときに、前記受信されたADCサンプル値が前記第1のADC出力コードより小さいとき、前記コード出現の総数を1つ減分することを更に含む、方法。
- 請求項5に記載の方法であって、前記D個のADC出力コードについて前記INL値及び前記DNL値を更新した後、試験報告を送信することを更に含み、前記試験報告が、
最大コード出現、
最小コード出現、
前記最大コード出現に対応する第1のADC出力コード、
前記最小コード出現に対応する第2のADC出力コード、
コード出現の総数によってスケーリングされた最大INL値、
コード出現の総数によってスケーリングされた最小INL値、
前記スケーリングされた最大INL値に対応する第3のADC出力コード、
前記スケーリングされた最小INL値に対応する第4のADC出力コード、及び、
前記D個のADC出力コードについての前記コード出現の総数、
を含む、方法。 - 装置であって、
アナログ入力信号をN個の離散ADC出力コードに変換するように構成されるアナログ−デジタル変換器(ADC)、
M個の連続ADC出力コードに対する出現数をストアするM個のビンを含むヒストグラムを含めるためのメモリであって、各ビンが前記M個のADC出力コードのうちの1つに対応し、MがNより小さい、前記メモリ、
前記ADC入力での電圧ステップ増分を示すトリガ信号を受信するように構成される第1のインターフェースであって、受信されたK個のトリガ信号の平均がADC出力コード遷移に対応する、前記第1のインターフェース、及び
前記ADC、前記メモリ、及び前記第1のインターフェースに結合されるプロセッサであって、
前記トリガ信号を受信する際にADC出力サンプルを読み取るように、及び
前記ADCサンプルの値に対応するビンにおける出現数を増分することによって前記ヒストグラムを演算するように、及び
K個のADC出力サンプルの読み取りの間隔での前記ヒストグラムに従って、最大コード出現、最小コード出現、最大積分非直線性(INL)値、及び最小INLを更新するように、及び、
前記最大コード出現、前記最小コード出現、前記最大INL値、及び前記最小INL値を更新した後、前記ヒストグラムをADC出力コード1つ分シフトするように、
構成され、前記最大コード出現が最大微分非直線性(DNL)値に比例し、前記最小コード出現が最小DNL値に比例する、前記プロセッサ、
を含む、装置。 - 請求項11に記載の装置であって、前記最大コード出現、前記最小コード出現、前記最大INL値、及び前記最小INL値が、前記N個のADC出力コードの最小コードより大きい次の最小コードである第1のADC出力コードで開始し、前記N個のADC出力コードの最大コードより小さい次の最大コードである第2のADC出力コードで停止する、D個のADC出力コードについて更新され、DがN−2の値に等しい、装置。
- 請求項11に記載の装置であって、前記プロセッサが、
最低ヒストグラムビンのビン値を最小コード出現及び最大コード出現と比較すること、
前記ビン値が前記最小コード出現より小さいとき、前記最小コード出現を前記ビン値に設定すること、
前記ビン値が前記最小コード出現より小さいとき、最小DNL ADCコードを前記最低ヒストグラムビンに対応するADC出力コードに設定すること、
前記ビン値が前記最大コード出現より大きいとき、前記最大コード出現を前記ビン値に設定すること、及び、
前記ビン値が前記最大コード出現より大きいとき、最大DNL ADCコードを前記最低ヒストグラムビンに対応するADC出力コードに設定すること、
によって、前記最大コード出現及び前記最小コード出現を更新するように構成される、
装置。 - 請求項11に記載の装置であって、前記プロセッサが更に、
各トリガイベントを受信した後、カウンタを1つ増分するように、及び
以前のADCサンプル値が前記N個の離散ADC出力コードの最小コードに対応し、現在のADCサンプル値が前記最小コードより大きい次の最小コードに対応するとき、第1のカウンタ値を記録するように、及び
以前のADCサンプル値が、前記N個の離散ADC出力コードの最大コードより小さい次の最大コードに対応し、現在のADCサンプル値が前記最大コードに対応するとき、第2のカウンタ値を記録するように、及び、
前記第1のカウンタ値と前記第2のカウンタ値との間の差を演算することによって、前記コード出現の総値を判定するように、
構成され、
前記装置が、前記第1のカウンタ値及び前記第2のカウンタ値を送信するように構成される第2のインターフェースを更に含む、
装置。 - 請求項11に記載の装置であって、前記プロセッサが、
式、DNLhsum=h[0]×D−hsumに従って最低ヒストグラムビンに対応する現在のADC出力コードについてのスケーリングされたDNL値を演算することであって、上式で、hsumがコード出現の総数であり、h[0]が前記現在のADC出力コードについてのコード出現数であること、
前記スケーリングされたDNL値を以前のスケーリングされたINL値に付加することによって、前記現在のADC出力コードについて現在のスケーリングされたINL値を演算すること、
前記現在のスケーリングされたINL値を最小のスケーリングされたINL値及び最大のスケーリングされたINL値と比較すること、
前記現在のスケーリングされたINL値が前記最小のスケーリングされたINL値より小さいとき、前記最小のスケーリングされたINL値を前記現在のスケーリングされたINL値に、及び最小INL ADCコードを前記現在のADC出力コードに設定すること、及び、
前記現在のスケーリングされたINL値が前記最大のスケーリングされたINL値より大きいとき、前記最大のスケーリングされたINL値を前記現在のスケーリングされたINL値に、及び最大INL ADCコードを前記現在のADC出力コードに設定すること、
によって、前記最大INL値及び最小INL値を更新するように構成される、装置。 - 請求項11に記載の装置であって、前記最大コード出現、前記最小コード出現、前記最大INL値、及び前記最小INL値を送信するように構成される第2のインターフェースを更に含む、装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/193,669 | 2014-02-28 | ||
US14/193,669 US9240798B2 (en) | 2014-02-28 | 2014-02-28 | On-chip analog-to-digital converter (ADC) linearity text for embedded devices |
PCT/US2015/018343 WO2015131197A1 (en) | 2014-02-28 | 2015-03-02 | On-chip analog-to-digital converter (adc) linearity test for embedded devices |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017511052A true JP2017511052A (ja) | 2017-04-13 |
JP2017511052A5 JP2017511052A5 (ja) | 2018-04-12 |
JP6562562B2 JP6562562B2 (ja) | 2019-08-21 |
Family
ID=54007233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016554599A Active JP6562562B2 (ja) | 2014-02-28 | 2015-03-02 | 組み込みデバイスのためのオンチップアナログ−デジタル変換器(adc)直線性試験 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9240798B2 (ja) |
EP (1) | EP3111559B1 (ja) |
JP (1) | JP6562562B2 (ja) |
CN (1) | CN106063132B (ja) |
WO (1) | WO2015131197A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017076960A (ja) * | 2015-10-02 | 2017-04-20 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | アナログ−デジタルコンバータを試験するための装置および方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10429437B2 (en) * | 2015-05-28 | 2019-10-01 | Keysight Technologies, Inc. | Automatically generated test diagram |
CN105808405B (zh) * | 2016-04-12 | 2018-10-23 | 江南大学 | 一种基于SoPC的高性能流水线ADC频域参数评估系统 |
CN108616278B (zh) * | 2016-12-12 | 2021-09-14 | 中国航空工业集团公司西安航空计算技术研究所 | 一种离散量、模拟量归一化采集电路及方法 |
CN112968701B (zh) * | 2021-01-28 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种adc积分非线性与微分非线性的动态测试系统 |
GB2608829A (en) * | 2021-07-13 | 2023-01-18 | Nordic Semiconductor Asa | ADC non-linearity testing |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030002573A1 (en) * | 1997-12-26 | 2003-01-02 | Kazuya Takahashi | Testing method and apparatus of glitch noise and storage medium |
JP2005252590A (ja) * | 2004-03-03 | 2005-09-15 | Kawasaki Microelectronics Kk | Ad変換装置 |
JP2005354617A (ja) * | 2004-06-14 | 2005-12-22 | Matsushita Electric Ind Co Ltd | A/d変換器試験装置及びa/d変換器の生産方法 |
JP2012191412A (ja) * | 2011-03-10 | 2012-10-04 | Advantest Corp | A/dコンバータの試験装置および試験方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5319370A (en) * | 1992-08-31 | 1994-06-07 | Crystal Semiconductor, Inc. | Analog-to-digital converter with a continuously calibrated voltage reference |
JP3597303B2 (ja) * | 1996-04-23 | 2004-12-08 | 株式会社ルネサステクノロジ | A/dコンバータのテスト方法及びテスト装置 |
US5659312A (en) * | 1996-06-14 | 1997-08-19 | Logicvision, Inc. | Method and apparatus for testing digital to analog and analog to digital converters |
US5771012A (en) * | 1996-09-11 | 1998-06-23 | Harris Corporation | Integrated circuit analog-to-digital converter and associated calibration method and apparatus |
US6140949A (en) * | 1997-12-02 | 2000-10-31 | Texas Instruments Incorporated | Trimming algorithm for pipeline A/D converter using integrated non-linearity measurement |
US6211803B1 (en) * | 1998-11-12 | 2001-04-03 | Logicvision, Inc. | Test circuit and method for measuring switching point voltages and integral non-linearity (INL) of analog to digital converters |
US6476741B2 (en) * | 2000-04-19 | 2002-11-05 | Georgia Tech Research Corp. | Method and system for making optimal estimates of linearity metrics of analog-to-digital converters |
JP2003338756A (ja) * | 2002-05-21 | 2003-11-28 | Mitsubishi Electric Corp | 試験方法および試験回路 |
EP1473836B1 (en) * | 2003-03-20 | 2006-08-02 | Acacia Semiconductor, Lda. | Digital-domain self-calibration and built-in self-testing techniques for high-speed integrated A/D converters using white gaussian noise |
TW595108B (en) * | 2003-09-17 | 2004-06-21 | Spirox Corp | Apparatus and method for measuring data converters |
US7379831B1 (en) * | 2004-05-12 | 2008-05-27 | Zilog, Inc. | Error correction in an oversampled ADC using few stored calibration coefficients |
TWI241071B (en) * | 2004-06-30 | 2005-10-01 | Univ Nat Cheng Kung | Test framework and test method of analog to digital converter |
US7439888B2 (en) * | 2005-08-31 | 2008-10-21 | Texas Instruments Incorporated | Method for digitally representing an integral non-linearity response for a device |
US7411532B2 (en) * | 2005-08-31 | 2008-08-12 | Texas Instruments Incorporated | Method for determining minimization factor for improving linearity of an analog-to-digital converter |
WO2009153766A1 (en) * | 2008-06-20 | 2009-12-23 | University Of Limerick | A testing system |
US8106801B2 (en) * | 2009-02-12 | 2012-01-31 | Qualcomm, Incorporated | Methods and apparatus for built in self test of analog-to-digital convertors |
US8310385B2 (en) * | 2009-05-13 | 2012-11-13 | Qualcomm, Incorporated | Systems and methods for vector-based analog-to-digital converter sequential testing |
US8682613B2 (en) * | 2010-03-16 | 2014-03-25 | Ateeda Ltd. | ADC testing |
CN102420610A (zh) * | 2010-09-27 | 2012-04-18 | 飞思卡尔半导体公司 | 测试数模及模数转换器的方法 |
CN102723950B (zh) * | 2012-07-03 | 2016-03-02 | 航天科工防御技术研究试验中心 | 一种模数转换器非线性参数测试适配器及测试方法 |
CN102938647B (zh) * | 2012-11-20 | 2015-09-30 | 华为技术有限公司 | 转换电路及芯片 |
CN103067008B (zh) * | 2012-12-21 | 2016-09-07 | 东南大学 | 高精度adc线性度的测试方法 |
US8723711B1 (en) * | 2012-12-26 | 2014-05-13 | Texas Instruments Incorporated | Stair-step voltage ramp module including programmable gain amplifier |
US8947276B1 (en) * | 2013-04-05 | 2015-02-03 | Zhongjun Yu | System and methodology for analog-to-digital converter linearity testing |
US8803716B1 (en) * | 2013-04-10 | 2014-08-12 | Stmicroelectronics International N.V. | Memoryless sliding window histogram based BIST |
-
2014
- 2014-02-28 US US14/193,669 patent/US9240798B2/en active Active
-
2015
- 2015-03-02 EP EP15754979.1A patent/EP3111559B1/en active Active
- 2015-03-02 WO PCT/US2015/018343 patent/WO2015131197A1/en active Application Filing
- 2015-03-02 JP JP2016554599A patent/JP6562562B2/ja active Active
- 2015-03-02 CN CN201580009861.9A patent/CN106063132B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030002573A1 (en) * | 1997-12-26 | 2003-01-02 | Kazuya Takahashi | Testing method and apparatus of glitch noise and storage medium |
JP2005252590A (ja) * | 2004-03-03 | 2005-09-15 | Kawasaki Microelectronics Kk | Ad変換装置 |
JP2005354617A (ja) * | 2004-06-14 | 2005-12-22 | Matsushita Electric Ind Co Ltd | A/d変換器試験装置及びa/d変換器の生産方法 |
JP2012191412A (ja) * | 2011-03-10 | 2012-10-04 | Advantest Corp | A/dコンバータの試験装置および試験方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017076960A (ja) * | 2015-10-02 | 2017-04-20 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | アナログ−デジタルコンバータを試験するための装置および方法 |
US9819353B2 (en) | 2015-10-02 | 2017-11-14 | Infineon Technologies Ag | Apparatus and method for testing an analog-to-digital converter |
Also Published As
Publication number | Publication date |
---|---|
EP3111559B1 (en) | 2020-11-18 |
WO2015131197A1 (en) | 2015-09-03 |
EP3111559A4 (en) | 2017-11-01 |
US20150249458A1 (en) | 2015-09-03 |
EP3111559A1 (en) | 2017-01-04 |
US9240798B2 (en) | 2016-01-19 |
CN106063132A (zh) | 2016-10-26 |
JP6562562B2 (ja) | 2019-08-21 |
CN106063132B (zh) | 2019-09-10 |
WO2015131197A9 (en) | 2016-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6562562B2 (ja) | 組み込みデバイスのためのオンチップアナログ−デジタル変換器(adc)直線性試験 | |
US9857782B2 (en) | Output value correction method for physical quantity sensor apparatus, output correction method for physical quantity sensor, physical quantity sensor apparatus and output value correction apparatus for physical quantity sensor | |
KR101375523B1 (ko) | 펄스폭 변조 신호의 듀티 사이클 측정회로 | |
TWI241071B (en) | Test framework and test method of analog to digital converter | |
CN103475369B (zh) | 基于信号源误差一次性校准识别的高精度adc测试方法 | |
US20160094238A1 (en) | Apparatus for testing analog-to-digital converter and testing method thereof | |
CN108196217B (zh) | 一种用于非车载充电机现校仪的直流计量方法及系统 | |
CN103529379B (zh) | 用于高精度adc测试中低分辨率信号源的选取方法 | |
JP2017511052A5 (ja) | ||
CN105471431A (zh) | 一种测试模数转换器差分线性误差和积分线性误差的方法 | |
CN115480234A (zh) | 电压校准方法、电路、激光雷达系统及存储介质 | |
CN112444671A (zh) | 基于瞬时功率的电能表电能计量方法、装置及储存介质 | |
CN104300985A (zh) | 一种基于脉冲计数的积分式ad转换电路及方法 | |
CN109633251B (zh) | 一种if电路积分电压峰峰值求解方法及装置 | |
JP5174433B2 (ja) | Ad変換器及び秤 | |
JP4022978B2 (ja) | アナログ/ディジタル変換回路測定装置 | |
CN112311393B (zh) | 一种基于j750的高压高精度模数转换器的测试装置及方法 | |
RU2372592C2 (ru) | Измеритель температуры, являющийся эквивалентом образцового резистора, и способ, реализуемый в нем | |
KR100618569B1 (ko) | 온도 보정 기능을 가진 전자식 전력 계측 장치 및 방법 | |
Warda | Measurement data transmission in the presence of electromagnetic fields | |
US20030220758A1 (en) | Method for testing an AD-converter | |
CN109708669A (zh) | 一种加速度计信号处理系统及方法 | |
RU2756374C1 (ru) | Микроконтроллерное измерительное устройство емкости для встраиваемых вычислительных систем | |
WO2012165940A1 (en) | A method of measuring non-linearity specification of an analog-to-digital converter (adc) | |
CN108955743B (zh) | 一种基于机器学习提高测量设备校准精度的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190123 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190423 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6562562 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |