TWI673736B - 電容結構的製作方法 - Google Patents
電容結構的製作方法 Download PDFInfo
- Publication number
- TWI673736B TWI673736B TW106144978A TW106144978A TWI673736B TW I673736 B TWI673736 B TW I673736B TW 106144978 A TW106144978 A TW 106144978A TW 106144978 A TW106144978 A TW 106144978A TW I673736 B TWI673736 B TW I673736B
- Authority
- TW
- Taiwan
- Prior art keywords
- lower electrode
- top surface
- capacitor structure
- substrate
- rough
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明提供一種電容結構的製作方法,首先,提供一基底,基底上形成有一下電極,該下電極具有一粗糙頂面,接著對該下電極進行一平坦化步驟,以將該下電極的該粗糙頂面全部轉換為一平坦頂面,且形成一氮氧化物層於該平坦頂面上,然後對該氮氧化物層進行一氮氣處理,以移除該氮氧化物層,以及依序形成一介電層以及一上電極於該下電極的該平坦頂面上。
Description
本發明係有關於半導體製程領域,尤其是關於一種改善電容結構良率與品質的方法。
電容結構是半導體技術領域中重要的元件之一,尤其是針對記憶體元件製作,電容結構更是不可或缺的元件。電容結構的品質,也將會直接影響到後續完成的記憶體元件之品質。
電容結構一般由上電極、下電極,以及位於上下電極中間的介電層所組成。在製作電容結構的過程中,由於電極常會採用物理氣相沉積的方式形成,所製作成的電極表面較為粗糙,如此將會影響到電容以及記憶體的品質與良率。因此如何解決上述問題並提高電容的品質與良率,為半導體製程領域的研究目標之一。
本發明提供一種電容結構的製作方法,首先,提供一基底,基底上形成有一下電極,該下電極具有一粗糙頂面,接著對該下電極進行一平坦化步驟,以將該下電極的該粗糙頂面全部轉換為一平坦頂面,且形成一氮氧化物層
於該平坦頂面上,然後對該氮氧化物層進行一氮氣處理,以移除該氮氧化物層,以及依序形成一介電層以及一上電極於該下電極的該平坦頂面上。
本發明所述的電容結構,其包含有下電極、介電層以及上電極,此外由於下電極的表面依序經過平坦化處理以及氮氣處理,因此不但可以降低下電極的表面粗糙度,更可以同時避免由水氣所產生的氮氧化物層影響電容結構的品質。總而言之,本發明提供一種提高電容結構製程良率與品質的方法。
100‧‧‧基底
102‧‧‧下電極
104‧‧‧粗糙頂面
106‧‧‧平坦頂面
108‧‧‧氮氧化物層
110‧‧‧介電層
112‧‧‧上電極
114‧‧‧電容結構
P1‧‧‧平坦化步驟
P2‧‧‧氮氣處理
第1圖繪示本發明製作電容結構的方法的結構示意圖。
第2圖繪示本發明製作電容結構的方法的結構示意圖。
第3圖繪示本發明製作電容結構的方法的結構示意圖。
第4圖繪示本發明製作電容結構的方法的結構示意圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明,下文特列舉本發明之較佳實施例,並配合所附圖式,詳細說明本發明的構成內容及所欲達成之功效。
為了方便說明,本發明之各圖式僅為示意以更容易了解本發明,其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係,在本領域之人皆應能理解其係指物件之相對位置而言,因此皆可以翻轉而呈現相同之構件,此皆應同屬本說明書所揭露之範圍,在此容先敘明。
請參考第1圖至第4圖,其繪示本發明製作電容結構的方法的結構示意圖。首先,如第1圖所示,提供一基底100,例如為一矽基底。接下來,預定在基底100上形成一電容結構,其中電容結構一般係由導電層-介電層-導電層所堆疊形成的結構。上下兩層導電層分別作為上下電極使用,而兩電極之間夾有一介電材質層。首先,形成一下電極102於基底100上,其中值得注意的是,下電極102可能已經經過圖案化步驟,形成所需的圖案於基底100上,材質例如為氮化鈦(TiN)或氮化鉭(TaN),但不限於此。形成下電極102的方法例如為物理氣相沉積(Physical Vapor Deposition,PVD)。申請人發現,當使用物理氣相沉積形成下電極102時,仔細觀察可發現所形成的下電極102表面具有一粗糙頂面104。當粗糙頂面104接觸到後續的介電層時,粗糙頂面104容易影響後續電容結構的品質,例如會在特定區域產生較大的電流,不利於電容結構用於儲存電荷所需的穩定度。
因此,如第2圖所示,本發明在形成下電極102後,於後續繼續形成介電層之前,先對下電極102的粗糙頂面104進行一平坦化步驟P1,例如為化學機械研磨(Chemical-Mechanical Planarization)製程。由於下電極102位於平坦的基底100上,從剖面圖來看也具有一平坦結構,因此平坦化步驟P1之後,所有下電極102的粗糙頂面104被完全移除,進而磨平取代成為一平坦頂面106。此時,對於上述下電極102頂面粗糙的問題已經解決。根據申請人的實驗,未進行平坦化步驟P1之前,粗糙頂面104的表面粗糙度(Ra)大於1.9奈米,而進行平坦化步驟P1之後,平坦頂面106的表面粗糙度(Ra)小於0.39奈米。其中此處所述的表面粗糙度之計算方法為整個樣本上取多個計算點(例如n個計算點),中心線距離外形偏差值的算術平均數,換句話說,Ra=(|Y1|+|Y2|+.....+|Yn|)/n。其中|Y1|為第一個計算點與中心線的垂直距離之絕對值,|Y2|為第二個計算點與中心線的垂直距離之絕對
值,以此類推。其他關於表面粗糙度的取點或計算方式屬於本領域的已知技術,在此不多加贅述。
然而,如第2圖所示,根據申請人的實驗,當平坦化步驟P1之後,下電極102的粗糙表面雖然被移除,並且產生一平坦頂面106。然而,平坦頂面106的親水性較原先的粗糙頂面更好,且由於平坦化步驟P1的過程中含有研磨液等水氣,因此水氣會與裸露的下電極102材質(例如為氮化鈦)產生反應而形成氧化物。舉例來說,在平坦頂面106頂面將會額外形成一氮氧化物層108,本實施例中氮氧化物層為氮氧化鈦(TiON),但不限於此。根據不同的下電極材質,氮氧化物層108的材質也會隨之改變。申請人發現,若在執行平坦化步驟P1之後,直接繼續形成介電層以及上電極而堆疊於下電極102表面的氮氧化物層108上,對於電容結構的良率改善效果有限。原因在於氮氧化物將會隔絕下電極102與介電層直接接觸。
為了解決氮氧化物所產生的問題,本發明中如第3圖所示,在形成氮氧化物層108之後,繼續進行一氮氣處理P2,其中氮氣處理P2包含通入氮氣並且加熱至攝氏300度至500度。經過氮氣處理P2之後,可以有效地移除殘留於下電極表面的水氣,並且將已形成的氮氧化物層108還原,舉例來說,以本實施例來說,以形成的氮氧化鈦將會被還原成為氮化鈦,也就是還原成為下電極的材質。因此經過氮氣處理P2之後,氮氧化物層將不復存在於下電極102上,並且留下具有平坦頂面106的下電極102於基底100上。至此步驟為止,已經藉由平坦化步驟P1以及氮氣處理P2依序解決下電極表面粗糙,以及表面將會產生氮氧化物層的問題。
後續,如第4圖所示,在下電極102上依序形成介電層110以及上電極112。其中上電極112的材質可以與下電極102材質相同或是不同,例如為氮化鈦、氮化鉭等材質,但本發明不限於此。至於介電層110則可能包含例如介電常數大於4的介電材料,例如係選自氧化鉿(hafnium oxide,HfO2)、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al2O3)、氧化鑭(lanthanum oxide,La2O3)、氧化鉭(tantalum oxide,Ta2O5)、氧化釔(yttrium oxide,Y2O3)、氧化鋯(zirconium oxide,ZrO2)、鈦酸鍶(strontium titanate oxide,SrTiO3)、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO4)、鋯酸鉿(hafnium zirconium oxide,HfZrO4)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTi1-xO3,PZT)、鈦酸鋇鍶(barium strontium titanate,BaxSr1-xTiO3,BST)、或其組合所組成之群組,但不限於此,上述材質仍可依照實際需求而調整。此外關於此處所述介電層110與上電極112的材質與製作方法,屬於本領域的已知技術,在此不多加贅述。
此外,在上述的實施例中,先對下電極102進行圖案化步驟,形成所需的電極圖案之後才進行平坦化步驟以及氮氣處理。然而在本發明的其他實施例中,圖案化步驟的時間點或是順序可以調整。舉例來說,可以先形成一下電極材料層(圖未示),覆蓋整個基底100,此時先不進行圖案化步驟,直接進行平坦化步驟P1與氮氣處理P2,並且形成介電層110與上電極材料層之後,再進行圖案化的步驟,以形成所需的電容圖案。該實施順序也屬於本發明的涵蓋範圍內。
至此步驟為止,已經完成本發明所述的電容結構114,其包含有下電極102、介電層110以及上電極112,此外由於下電極102的表面依序經過平坦化處理P1以及氮氣處理P2,因此不但可以降低下電極102的表面粗糙度,更可以同時
避免由水氣所產生的氮氧化物層108影響電容結構的品質。總而言之,本發明提供一種提高電容結構製程良率與品質的方法。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
Claims (8)
- 一種電容結構的製作方法,包含:提供一基底,基底上形成有一下電極,該下電極具有一粗糙頂面;對該下電極進行一平坦化步驟,其中該平坦化步驟包含一化學機械研磨,以將該下電極的該粗糙頂面全部轉換為一平坦頂面,且在該平坦化步驟執行後形成一氮氧化物層於該平坦頂面上;對該氮氧化物層進行一氮氣處理,以移除該氮氧化物層;以及依序形成一介電層以及一上電極於該下電極的該平坦頂面上。
- 如申請專利範圍第1項所述的方法,其中該基底具有一平坦面,且該下電極形成於該基底的該平坦面上。
- 如申請專利範圍第1項所述的方法,其中該下電極的材質包含有氮化鈦。
- 如申請專利範圍第1項所述的方法,其中該氮氧化物層材質包含有氮氧化鈦。
- 如申請專利範圍第1項所述的方法,其中該氮氣處理包含有一通入氮氣並進行一加熱步驟。
- 如申請專利範圍第5項所述的方法,其中該加熱步驟之一溫度介於攝氏300度至500度。
- 如申請專利範圍第1項所述的方法,其中該粗糙頂面的一表面粗糙度(Ra)大於1.9奈米。
- 如申請專利範圍第1項所述的方法,其中該平坦頂面的一表面粗糙度(Ra)小於0.39奈米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106144978A TWI673736B (zh) | 2017-12-21 | 2017-12-21 | 電容結構的製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106144978A TWI673736B (zh) | 2017-12-21 | 2017-12-21 | 電容結構的製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201929013A TW201929013A (zh) | 2019-07-16 |
TWI673736B true TWI673736B (zh) | 2019-10-01 |
Family
ID=68048693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106144978A TWI673736B (zh) | 2017-12-21 | 2017-12-21 | 電容結構的製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI673736B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11469294B2 (en) | 2020-03-13 | 2022-10-11 | United Microelectronics Corp. | Metal-insulator-metal capacitor and method for fabricating the same |
-
2017
- 2017-12-21 TW TW106144978A patent/TWI673736B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11469294B2 (en) | 2020-03-13 | 2022-10-11 | United Microelectronics Corp. | Metal-insulator-metal capacitor and method for fabricating the same |
US11784214B2 (en) | 2020-03-13 | 2023-10-10 | United Microelectronics Corp. | Method for fabricating metal-insulator-metal capacitor |
Also Published As
Publication number | Publication date |
---|---|
TW201929013A (zh) | 2019-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7091548B2 (en) | Analog capacitor having at least three high-k-dielectric layers, and method of fabricating the same | |
CN100388488C (zh) | 具有混合电介质层的半导体集成电路器件及其制造方法 | |
TWI632617B (zh) | 半導體元件及其製作方法 | |
US10714480B2 (en) | Method for fabricating contact plug in dynamic random access memory | |
TWI654763B (zh) | 一種基於負電容的環閘場效電晶體及其製作方法 | |
US10937830B2 (en) | Method of fabricating integrated circuit | |
US7387929B2 (en) | Capacitor in semiconductor device and method of manufacturing the same | |
KR100518518B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
TWI673736B (zh) | 電容結構的製作方法 | |
TWI709248B (zh) | 電容及其製作方法 | |
TW201716618A (zh) | 電容器沈積設備以及使用該電容器沈積設備之電介質層之沈積方法 | |
KR20070076929A (ko) | 커패시터를 구비하는 반도체 소자 및 그 제조 방법 | |
US9966425B1 (en) | Method for fabricating a MIM capacitor | |
US20180226470A1 (en) | Method of fabricating bottom electrode | |
TWI529803B (zh) | 半導體製程 | |
CN103117297B (zh) | 半导体结构及其制作工艺 | |
CN109427685A (zh) | 动态随机存取存储器的埋入式字符线及其制作方法 | |
CN104779250B (zh) | 半导体器件及其制造方法 | |
US20070052103A1 (en) | TiN layer structures for semiconductor devices, methods of forming the same, semiconductor devices having TiN layer structures and methods of fabricating the same | |
US9530834B1 (en) | Capacitor and method for fabricating the same | |
KR100585003B1 (ko) | 캐패시터 및 그 제조 방법 | |
TWI527093B (zh) | 半導體結構及其製程 | |
CN112018090A (zh) | 一种电容结构及其制备方法和半导体器件 | |
CN115867040A (zh) | 半导体结构及其形成方法 | |
TW201806076A (zh) | 電容元件及其製作方法 |