TWI670932B

TWI670932B - 訊號處理電路

Info

Publication number: TWI670932B
Application number: TW108104677A
Authority: TW
Inventors: 莊英宗; Ying-Zong Juang; 蔡瀚輝; Hann-Huei Tsai; 吳伯昌; Po-Chang Wu; 劉育辰; Yu-Chen Liu; 葉智源; Chih-Yuan Yeh
Original assignee: 財團法人國家實驗研究院; National Applied Research Laboratories
Priority date: 2019-02-12
Filing date: 2019-02-12
Publication date: 2019-09-01
Also published as: US10656184B1; TW202030971A

Abstract

一種訊號處理電路，包含訊號調變單元，第一電阻，第二電阻，第一放電單元，第二放電單元及放電偵測單元。該訊號調變單元用以調變輸入訊號以產生調變訊號。該第一電阻耦接於該訊號調變單元及操作端之間。該第二電阻耦接於該操作端及該訊號調變單元之間。該第一放電單元耦接於該訊號調變單元。該第二放電單元耦接於該訊號調變單元。該放電偵測單元耦接於該第一放電單元，該操作端，及該第二放電單元，用以偵測一輸出共模電壓，及據以控制放電路徑。

Description

訊號處理電路

本發明關於一種訊號處理電路，尤指一種可外接於多種形式之放大器電路，支援高速放電切換，及減少使用高壓元件之訊號處理電路。

根據先前技術，在實時過電流保護（real-time overcurrent protection，OCP）、系統最佳化之電流及電力保護、閉迴路電路之電流量測等應用場景中，皆可能使用高壓分流（shunt）放大器、及相關之處理電路。舉例而言，在機器人、電動車（EV）、混合電力電動車（HEV）、太陽能逆變器等領域，上述電路皆為常用。實務上，可將資訊載於脈寬調變（pulse width modulation，PWM）波形之訊號，然而，綜觀目前本領域之電路，由於有各類放大器之輸入共模（common）電壓之差異甚大，放大器易受脈寬調變訊號之變化影響，及難以避免使用高壓元件等工程難題，故本領域實有電路設計上的困難，仍待適宜之解決方案。

實施例提供一種訊號處理電路，包含一訊號調變單元，一第一電阻，一第二電阻，一第一放電單元，一第二放電單元及一放電偵測單元。該訊號調變單元用以調變一輸入訊號以產生一調變訊號，該訊號調變單元包含一第一輸入端，一第二輸入端，一第一輸出端，及一第二輸出端，其中該訊號調變單元之該第一輸入端及該第二輸入端係用以接收該輸入訊號，該訊號調變單元之該第一輸出端及該第二輸出端係用以輸出該調變訊號。該第一電阻包含一第一端耦接於該訊號調變單元之該第一輸出端，及一第二端耦接於一操作端。該第二電阻包含一第一端耦接於該操作端，及一第二端耦接於該訊號調變單元之該第二輸出端。該第一放電單元包含一第一端耦接於該訊號調變單元之該第一輸出端，一第二端耦接於該訊號調變單元之該第二輸出端，一第三端，及一第四端。該第二放電單元包含一第一端耦接於該訊號調變單元之該第一輸出端，一第二端耦接於該訊號調變單元之該第二輸出端，一第三端，及一第四端。該放電偵測單元包含一第一偵測端耦接於該第一放電單元之該第三端，一第二偵測端耦接於該第一放電單元之該第四端，一第三偵測端耦接於該操作端，一第四偵測端耦接於該第二放電單元之該第三端，及一第五偵測端耦接於該第二放電單元之該第四端。

第1圖是實施例中，訊號處理電路100耦接於後級放大器AMP的示意圖。訊號處理電路100可為高壓介面電路（HV interface circuit），用以提供穩定的訊號至後級放大器AMP以進行放大操作。訊號處理電路100可包含訊號調變單元110，第一電阻R1，第二電阻R2，第一放電單元121，第二放電單元122及放電偵測單元130。

訊號調變單元110可用以調變輸入訊號Vin以產生調變訊號Vin’，訊號調變單元110可包含第一輸入端di1，第二輸入端di2，第一輸出端do1，及第二輸出端do2。其中，第一輸入端di1及第二輸入端di2可用以接收輸入訊號Vin，第一輸出端do1及第二輸出端do2可用以輸出調變訊號Vin’。關於訊號調變單元110之細節，將於後文進一步描述。

第一電阻R1可包含第一端及第二端，其中第一端可耦接於訊號調變單元110之第一輸出端do1，第二端可耦接於操作端N _opt。第二電阻R2可包含第一端耦接於操作端N _opt，及第二端耦接於訊號調變單元110之第二輸出端do2。

第一放電單元121可包含第一端d11、第二端d12、第三端d13及第四端d14，其中，第一端d11可耦接於訊號調變單元110之第一輸出端do1，第二端d12可耦接於該訊號調變單元110之第二輸出端do2。

第二放電單元122可包含第一端d21、第二端d22、第三端d23及第四端d24，其中，第一端d21可耦接於訊號調變單元110之第一輸出端do1，第二端d22可耦接於訊號調變單元110之第二輸出端do2。

放電偵測單元130可包含第一偵測端d1至第五偵測端d5，其中，第一偵測端d1可耦接於第一放電單元121之第三端d13，第二偵測端d2可耦接於第一放電單元121之第四端d14，第三偵測端d3可耦接於操作端N _opt，第四偵測端d4可耦接於第二放電單元122之第三端d23，及第五偵測端d5可耦接於第二放電單元122之第四端d24。

根據實施例，上述的輸入訊號Vin可載於輸入共模電壓（input common voltage），且調變訊號Vin’可載於輸出共模電壓（output common voltage）。根據實施例，舉例而言，輸入共模電壓可為-4至70伏特，輸出共模電壓可為一供應電壓V _{_supply}之半值，例如為1.25至2.75伏特。當所述之輸出共模電壓高於上限門檻電壓V _rp，第一放電單元121可導通，以提供第一放電路徑PT1。當輸出共模電壓低於下限門檻電壓V _rn，第二放電單元122可導通以提供第二放電路徑Pt2。

根據實施例，如第1圖所示，放電偵測單元130可包含第一差分緩衝器（differential buffer）131、第二差分緩衝器132及第三差分緩衝器133，如下所述。

第一差分緩衝器131可包含負端、正端及輸出端，其中負端可耦接於放電偵測單元130之第一偵測端d1，正端可用以接收上述的上限門檻電壓V _rp，且輸出端可耦接於放電偵測單元130之第二偵測端d2。

第二差分緩衝器132可包含負端、正端及輸出端，其中負端可耦接於放電偵測單元130之第三偵測端d3，正端可用以接收中值電壓V _cm，且輸出端可耦接於放電偵測單元130之第三偵測端d3。舉例而言，所述的中值電壓V _cm可為訊號處理電路100之後級放大器AMP之輸入共模電壓。

第三差分緩衝器133可包含負端、正端及輸出端，其中負端可耦接於放電偵測單元130之第四偵測端d4，正端可用以接收該下限門檻電壓V _rn，且輸出端可耦接於放電偵測單元130之第五偵測端d5。

舉例而言，上限門檻電壓V _rp可為（但不限於）2.7伏特，中值電壓V _cm可為（但不限於）2.5伏特，且下限門檻電壓V _rn可為（但不限於）2.3伏特。藉由放電偵測單元130即時地偵測及監控電壓，可適時提供放電路徑，以快速排除電荷，以避免脈寬調變訊號之暫態變化造成的不穩定。根據實施例，第一差分緩衝器131至第三差分緩衝器133之每一者可為（但不限於）AB類（class AB）放大器。

根據實施例，如第1圖所示，放電偵測單元130另可包含電流源138，第三電阻R3，第四電阻R4，第五電阻R5及第六電阻R6。電流源138可用以提供操作電流Ip，包含第一端及第二端，其中第一端用以接收第一參考電壓Vdd。第一參考電壓Vdd可為（但不限於）5伏特。第三電阻R3可包含第一端及第二端，其中第一端可耦接於電流源138之第二端，且第二端可耦接於第一差分緩衝器131之正端。第四電阻R4可包含第一端及第二端，其中第一端可耦接於第三電阻R3之第二端，且第二端可耦接於第二差分緩衝器132之正端。第五電阻R5可包含第一端及第二端，其中第一端可耦接於第四電阻R4之第二端，且第二端可耦接於第三差分緩衝器133之正端。第六電阻R6可包含第一端及第二端，其中第一端可耦接於第五電阻R5之第二端，且第二端可用以接收第二參考電壓Vss。第二參考電壓Vss可為（但不限於）地端電壓。其中，中值電壓V _cm實質上可為（但不限於）第一參考電壓Vdd之一半。

根據實施例，如第1圖所示，第一放電單元121可包含第一電晶體T11及第二電晶體T12。第一電晶體T11可包含第一端、第二端及控制端，其中第一端可耦接於第一放電單元121之第一端d11，第二端可耦接於第一放電單元121之第三端d13及第四端d14，及控制端可耦接於第一電晶體T11之第二端。第二電晶體T12可包含第一端、第二端及控制端，其中第一端可耦接於第一放電單元121之第二端d12，第二端可耦接於第一電晶體T11之第二端，及控制端可耦接於第一電晶體T11之第二端。舉例而言，第一電晶體T11及第二電晶體T12可為p型金氧半（PMOS）電晶體，其第一端可為源極端，第二端可為汲極端，且第三端可為閘極端。

根據實施例，如第1圖所示，第二放電單元122可包含第三電晶體T21及第四電晶體T22。第三電晶體T21可包含第一端、第二端及控制端，其中第一端可耦接於第二放電單元122之第一端d21，第二端可耦接於第二放電單元122之第三端d23及第四端d24，且控制端可耦接於第三電晶體T21之第二端。第四電晶體T22可包含第一端、第二端及控制端，其中第一端可耦接於第二放電單元122之第二端d22，第二端可耦接於第三電晶體T21之第二端，及控制端可耦接於第三電晶體T21之第二端。舉例而言，第三電晶體T21及第四電晶體T22可為n型金氧半（NMOS）電晶體，其第一端可為汲極端，第二端可為源極端，且第三端可為閘極端。

第1圖所示的第一放電單元121及第二放電單元122之電路架構僅為舉例，根據實施例，亦可使用適宜的二極體取代所述的電晶體，從而提供放電路徑。如第1圖所示，第一電晶體T11的第二端可選擇性地耦接電容C121，第三電晶體T21的第二端可選擇性地耦接電容C122，操作端N _opt可選擇性地耦接電容C139，以阻擋多餘的訊號成份。

根據實施例，如第1圖所示，訊號處理電路100還可包含訊號解調單元155及低通濾波器166。訊號解調單元155可用以解調（demodulate）被載的調變訊號Vin’以產生基頻（baseband）訊號Vb，訊號解調單元155可包含第一輸入端，第二輸入端，第一輸出端及第二輸出端，其中，訊號解調單元155之第一輸入端可耦接於訊號調變單元110之第一輸出端do1，且訊號解調單元155之第二輸入端可耦接於訊號調變單元110之第二輸出端do2。訊號解調單元155之第一輸出端及第二輸出端可用以輸出基頻訊號Vb。

根據實施例，如第1圖所示，低通濾波器166可用以對基頻訊號Vb執行濾波以產生輸出訊號V _out。低通濾波器166可包含第一輸入端、第二輸入端、第一輸出端及第二輸出端，其中，低通濾波器166之第一輸入端可耦接於訊號解調單元155之第一輸出端，第二輸入端可耦接於訊號解調單元155之第二輸出端。低通濾波器166之第一輸出端及第二輸出端可用以輸出輸出訊號V _out。第1圖中，係以低通濾波器166包含兩電阻及一電容為例，表示低通濾波器166可包含電阻及電容，但此僅為舉例，低通濾波器166之架構不限於此。

低通濾波器166之第一輸出端及第二輸出端輸出的輸出訊號V _out可提供給後級放大器AMP，根據實施例，所述後級放大器AMP可允許為多種放大器，如A類（class A）放大器、電流反饋儀表放大器（CFIA）、3 op amp儀表放大器，或其他低電壓的操作放大器。

關於訊號調變單元110，訊號調變單元110可另包含偵測電阻R _SENSE，截波開關（chopper switch）電路180，第一電容C1及第二電容C2。偵測電阻R _SENSE可耦接於訊號調變單元110之第一輸入端di1及第二輸入端di2之間。截波開關電路180可用以對輸入訊號Vin執行截波操作，截波開關電路180可包含第一輸入端dip，第二輸入端din，第一輸出端dop及第二輸出端don，其中，第一輸入端dip可耦接於訊號調變單元110之第一輸入端di1，且第二輸入端din可耦接於訊號調變單元110之第二輸入端di2。第一電容C1可耦接於截波開關電路180之第一輸出端dop及該訊號調變單元110之第一輸出端do1之間，用以執行直流阻隔（DC block）。第二電容C2可耦接於截波開關電路180之第二輸出端don及訊號調變單元110之第二輸出端do2之間，用以執行直流阻隔。訊號調變單元110可將輸入訊號Vin調變為高頻交流（high frequency AC）訊號，也就是調變訊號Vin’，調變訊號Vin’可對應於欲傳輸及放大處理之資訊。第一電容C1及第二電容C2可選用實質上種類及容值相同之電容。

第2圖為實施例中，第1圖之截波開關電路180之電路圖。根據實施例，截波開關電路180可包含電晶體T81、T82、T83、T84、T85、T86、T87、T88、T89、T80、T811、T812、T813及T814，其中每一電晶體可包含第一端、第二端及控制端。根據實施例，第2圖之電晶體T81至T814可例如為（但不限於）N型金氧半（NMOS）電晶體，其中每一者之第一端可為汲極端，第二端可為源極端，控制端可為閘極端。截波開關電路180中的電晶體之相關電路配置可如下述。

如第2圖所示，電晶體T81之第一端可耦接於截波開關電路180之第一輸出端dop，第二端可耦接於截波開關電路180之第一輸入端dip，及控制端可用以接收第一時脈訊號CLK。電晶體T82之第一端可耦接於第二輸出端don，第二端可耦接於第一輸入端dip，及控制端可用以接收第二時脈訊號nCLK。電晶體T83之第一端可耦接於第二輸出端don，第二端可耦接於第二輸入端din，及控制端可用以接收第一時脈訊號CLK。電晶體T84之第一端可耦接於第一輸出端dop，第二端可耦接於第二輸入端din，及控制端可用以接收第二時脈訊號nCLK。電晶體T85之第一端可耦接於第一輸入端dip，第二端可耦接於第一輸出端dop，及控制端可耦接於電晶體T85之第一端。電晶體T86之第一端可耦接於第二輸入端din，第二端可耦接於第二輸出端don，及控制端可耦接於第二輸出端don。電晶體T88之第一端可用以接收第二時脈訊號nCLK，第二端可耦接於第一輸入端dip，及控制端可用以接收第一時脈訊號CLK。電晶體T89之第一端可用以接收第一時脈訊號CLK，第二端可耦接於第一輸入端dip，及控制端可用以接收第二時脈訊號nCLK。電晶體T811之第一端可用以接收第二時脈訊號nCLK，第二端可耦接於第二輸入端din，及控制端可用以接收第一時脈訊號CLK。電晶體T814之第一端可用以接收第二時脈訊號nCLK，第二端可耦接於第二輸入端din，及控制端可用以接收第一時脈訊號CLK。電晶體T87之第一端可用以接收第一時脈訊號CLK，第二端可耦接於第一輸入端dip，及控制端可用以接收第一時脈訊號CLK。電晶體T810之第一端可用以接收第二時脈訊號nCLK，第二端可耦接於第一輸入端dip，及控制端可用以接收第二時脈訊號nCLK。電晶體T812之第一端可用以接收第二時脈訊號nCLK，第二端可耦接於第二輸入端din，及控制端可用以接收第二時脈訊號nCLK。電晶體T813之第一端可用以接收第一時脈訊號CLK，第二端可用以接收第二時脈訊號nCLK，及控制端可用以接收第一時脈訊號nCLK。上述的第一時脈訊號CLK及第二時脈訊號nCLK實質上可（但不限於）互為反相。

如第2圖所示，電晶體T81、T82、T87、T88、T89及T810可屬於第一組G1。電晶體T83、T84、T811、T812、T813及T814可屬於第二組G2。電晶體T85可屬於第三組G3。電晶體T86可屬於第四組G4。根據實施例，第2圖之電晶體可為形成於浮井（floating well）之電晶體，其結構可如第3圖所示，第3圖為實施例中，電晶體位於浮井之結構示意圖。第3圖中，汲極D、閘極G、源極S可形成於浮井FW，結構中可另包含體（body）端B及耦接於基板之端點SUB。參考第3圖見第2圖，屬於第一組G1的電晶體可形成於第一浮井，屬於第二組G2的電晶體可形成於第二浮井，屬於第三組G3的電晶體可形成於第三浮井，且屬於第四組G4的電晶體可形成於第四浮井。藉由使用形成於浮井的電晶體，可讓浮井結構承受高電壓，例如（但不限於）高達70伏特之電壓，且可避免使用高壓電晶體，故可有效避免電路面積過大。第2圖之電路架構僅為舉例，根據實施例，可使用適宜之二極體取代電晶體，以達到鉗位（clamp）及固定電壓差之功效。如第2圖所示，可選擇性地耦接電容C81、C82、C83及/或C84，以阻隔不必要之訊號成份。根據實施例，藉由加入電晶體T85、T86、T88、T89、T811及T814，可使截波開關電路180具有高速從脈寬調變波型轉換之暫態（transient）恢復（recover）之能力。舉例而言，若使用第2圖之結構，由暫態恢復之時間可短至3微秒（μsec），但若未使用本發明，由暫態恢復之時間可能長達數十微秒，故實施例提供之架構有利於訊號品質。

綜上，使用實施例提供之電路，搭配採用浮井設計之調變開關結合高壓電容之架構（如訊號調變單元110），可阻擋直流共模輸入電壓（如-20至70伏特），並讓微小之交流訊號通過。高壓電容阻隔直流，使此架構具有極低的輸入偏壓電流。如上述，可避免使用高壓主動元件。耦接於低通濾波器166的後級放大器AMP，可相容使用各種電壓輸入之多種類型之操作放大器。實施例提供之電路具有更好的抗脈寬調變（PWM rejection）及快速回復能力，由於截波調變開關具有快速放電路徑，可滿足高頻（例如高達100千赫茲）的脈寬調變操作要求。快速放電路徑可加速排除共模切換時儲存在高壓電容的靜態電荷，故可使放大器於短時間（如3微秒）內恢復正常輸出，因此，對於改善本領域的工程難題，實有助益。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧訊號處理電路

110‧‧‧訊號調變單元

R1‧‧‧第一電阻

R2‧‧‧第二電阻

R3‧‧‧第三電阻

R4‧‧‧第四電阻

R5‧‧‧第五電阻

Vdd‧‧‧第一參考電壓

Vss‧‧‧第二參考電壓

121‧‧‧第一放電單元

122‧‧‧第二放電單元

130‧‧‧放電偵測單元

Vin‧‧‧輸入訊號

Vin'‧‧‧調變訊號

di1、dip‧‧‧第一輸入端

di2、din‧‧‧第二輸入端

do1、dop‧‧‧第一輸出端

do2、don‧‧‧第二輸出端

N_opt‧‧‧操作端

d11、d21‧‧‧第一端

d12、d22‧‧‧第二端

d13、d23‧‧‧第三端

d14、d24‧‧‧第四端

d1‧‧‧第一偵測端

d2‧‧‧第二偵測端

d3‧‧‧第三偵測端

d4‧‧‧第四偵測端

d5‧‧‧第五偵測端

V_rp‧‧‧上限門檻電壓

V_cm‧‧‧中值電壓

V_rn‧‧‧下限門檻電壓

131‧‧‧第一差分緩衝器

132‧‧‧第二差分緩衝器

133‧‧‧第三差分緩衝器

Ip‧‧‧操作電流

C121、C122、C139、C81、C82、C83、C84‧‧‧電容

T11‧‧‧第一電晶體

T12‧‧‧第二電晶體

T21‧‧‧第三電晶體

T22‧‧‧第四電晶體

V_out‧‧‧輸出訊號

Vb‧‧‧基頻訊號

155‧‧‧訊號解調單元

166‧‧‧低通濾波器

R_SENSE‧‧‧偵測電阻

180‧‧‧截波開關電路

C1‧‧‧第一電容

C2‧‧‧第二電容

T81、T82、T83、T84、T85、T86、T87、T88、T89、T80、T811、T812、T813、T814‧‧‧電晶體

CLK‧‧‧第一時脈訊號

nCLK‧‧‧第二時脈訊號

G1‧‧‧第一組

G2‧‧‧第二組

G3‧‧‧第三組

G4‧‧‧第四組

D‧‧‧汲極

G‧‧‧閘極

S‧‧‧源極

B‧‧‧體極

SUB‧‧‧端點

FW‧‧‧浮井

AMP‧‧‧後級放大器

第1圖為實施例中，訊號處理電路耦接於後級放大器的示意圖。第2圖為實施例中，第1圖之截波開關電路之電路圖。第3圖為實施例中，電晶體位於浮井之結構示意圖。

Claims

一種訊號處理電路，包含：一訊號調變單元，用以調變一輸入訊號以產生一調變訊號，該訊號調變單元包含一第一輸入端，一第二輸入端，一第一輸出端，及一第二輸出端，其中該訊號調變單元之該第一輸入端及該第二輸入端係用以接收該輸入訊號，該訊號調變單元之該第一輸出端及該第二輸出端係用以輸出該調變訊號；一第一電阻，包含一第一端耦接於該訊號調變單元之該第一輸出端，及一第二端耦接於一操作端；一第二電阻，包含一第一端耦接於該操作端，及一第二端耦接於該訊號調變單元之該第二輸出端；一第一放電單元，包含一第一端耦接於該訊號調變單元之該第一輸出端，一第二端耦接於該訊號調變單元之該第二輸出端，一第三端，及一第四端；一第二放電單元，包含一第一端耦接於該訊號調變單元之該第一輸出端，一第二端耦接於該訊號調變單元之該第二輸出端，一第三端，及一第四端；及一放電偵測單元，包含一第一偵測端耦接於該第一放電單元之該第三端，一第二偵測端耦接於該第一放電單元之該第四端，一第三偵測端耦接於該操作端，一第四偵測端耦接於該第二放電單元之該第三端，及一第五偵測端耦接於該第二放電單元之該第四端。
如請求項1所述的訊號處理電路，其中該輸入訊號係載於一輸入共模電壓，該調變訊號係載於一輸出共模電壓，當該輸出共模電壓高於一上限門檻電壓，該第一放電單元係導通以提供一第一放電路徑。
如請求項2所述的訊號處理電路，其中當該輸出共模電壓低於一下限門檻電壓，該第二放電單元係導通以提供一第二放電路徑。
如請求項3所述的訊號處理電路，其中該放電偵測單元另包含：一第一差分緩衝器，包含一負端耦接於該放電偵測單元之該第一偵測端，一正端用以接收該上限門檻電壓，及一輸出端耦接於該放電偵測單元之該第二偵測端；一第二差分緩衝器，包含一負端耦接於該放電偵測單元之該第三偵測端，一正端用以接收一中值電壓，及一輸出端耦接於該放電偵測單元之該第三偵測端；及一第三差分緩衝器，包含一負端耦接於該放電偵測單元之該第四偵測端，一正端用以接收該下限門檻電壓，及一輸出端耦接於該放電偵測單元之該第五偵測端。
如請求項4所述的訊號處理電路，其中該放電偵測單元另包含：一電流源，用以提供一操作電流，包含一第一端用以接收一第一參考電壓，及一第二端；一第三電阻，包含一第一端耦接於該電流源之該第二端，及一第二端耦接於該第一差分緩衝器之該正端；一第四電阻，包含一第一端耦接於該第三電阻之該第二端，及一第二端耦接於該第二差分緩衝器之該正端；一第五電阻，包含一第一端耦接於該第四電阻之該第二端，及一第二端耦接於該第三差分緩衝器之該正端；及一第六電阻，包含一第一端耦接於該第五電阻之該第二端，及一第二端用以接收一第二參考電壓；其中該中值電壓實質上係該第一參考電壓之一半。
如請求項1至5任一項所述的訊號處理電路，其中該第一放電單元另包含：一第一電晶體，包含一第一端耦接於該第一放電單元之該第一端，一第二端耦接於該第一放電單元之該第三端及該第四端，及一控制端耦接於該第一電晶體之該第二端；及一第二電晶體，包含一第一端耦接於該第一放電單元之該第二端，一第二端耦接於該第一電晶體之該第二端，及一控制端耦接於該第一電晶體之該第二端。
如請求項1至5任一項所述的訊號處理電路，其中該第二放電單元另包含：一第三電晶體，包含一第一端耦接於該第二放電單元之該第一端，一第二端耦接於該第二放電單元之該第三端及該第四端，及一控制端耦接於該第三電晶體之該第二端；及一第四電晶體，包含一第一端耦接於該第二放電單元之該第二端，一第二端耦接於該第三電晶體之該第二端，及一控制端耦接於該第三電晶體之該第二端。
如請求項1所述的訊號處理電路，另包含：一訊號解調單元，用以解調該調變訊號以產生一基頻訊號，包含一第一輸入端耦接於該訊號調變單元之該第一輸出端，一第二輸入端耦接於該訊號調變單元之該第二輸出端，一第一輸出端，及一第二輸出端，其中該訊號解調單元之該第一輸出端及該第二輸出端係用以輸出該基頻訊號；及一低通濾波器，用以對該基頻訊號執行濾波以產生一輸出訊號，包含一第一輸入端耦接於該訊號解調單元之該第一輸出端，一第二輸入端耦接於該訊號解調單元之該第二輸出端，一第一輸出端，及一第二輸出端，其中該低通濾波器之該第一輸出端及該第二輸出端係用以輸出該輸出訊號。
如請求項1所述的訊號處理電路，其中該訊號調變單元另包含：一偵測電阻，耦接於該訊號調變單元之該第一輸入端及該第二輸入端之間；一截波開關電路，用以對該輸入訊號執行一截波操作，包含一第一輸入端耦接於該訊號調變單元之該第一輸入端，一第二輸入端耦接於該訊號調變單元之該第二輸入端，一第一輸出端，及一第二輸出端；一第一電容，耦接於該截波開關電路之該第一輸出端及該訊號調變單元之該第一輸出端之間，用以執行直流阻隔；及一第二電容，耦接於該截波開關電路之該第二輸出端及該訊號調變單元之該第二輸出端之間，用以執行直流阻隔。
如請求項9所述的訊號處理電路，其中該截波開關電路另包含：一第一電晶體，包含一第一端耦接於該截波開關電路之該第一輸出端，一第二端耦接於該截波開關電路之該第一輸入端，及一控制端用以接收一第一時脈訊號；一第二電晶體，包含一第一端耦接於該截波開關電路之該第二輸出端，一第二端耦接於該截波開關電路之該第一輸入端，及一控制端用以接收一第二時脈訊號；一第三電晶體，包含一第一端耦接於該截波開關電路之該第二輸出端，一第二端耦接於該截波開關電路之該第二輸入端，及一控制端用以接收該第一時脈訊號；一第四電晶體，包含一第一端耦接於該截波開關電路之該第一輸出端，一第二端耦接於該截波開關電路之該第二輸入端，及一控制端用以接收該第二時脈訊號；一第五電晶體，包含一第一端耦接於該截波開關電路之該第一輸入端，一第二端耦接於該截波開關電路之該第一輸出端，及一控制端耦接於該第五電晶體之該第一端；及一第六電晶體，包含一第一端耦接於該截波開關電路之該第二輸入端，一第二端耦接於該截波開關電路之該第二輸出端，及一控制端耦接於該截波開關電路之該第二輸出端；一第七電晶體，包含一第一端用以接收該第二時脈訊號，一第二端耦接於該截波開關電路之該第一輸入端，及一控制端用以接收該第一時脈訊號；一第八電晶體，包含一第一端用以接收該第一時脈訊號，一第二端耦接於該截波開關電路之該第一輸入端，及一控制端用以接收該第二時脈訊號；一第九電晶體，包含一第一端用以接收該第二時脈訊號，一第二端耦接於該截波開關電路之該第二輸入端，及一控制端用以接收該第一時脈訊號；及一第十電晶體，包含一第一端用以接收該第二時脈訊號，一第二端耦接於該截波開關電路之該第二輸入端，及一控制端用以接收該第一時脈訊號；其中該第一時脈訊號及該第二時脈訊號實質上互為反相。
如請求項10所述的訊號處理電路，其中：該第一電晶體及該第二電晶體係形成於一第一浮井；該第三電晶體及該第四電晶體係形成於一第二浮井；該第五電晶體係形成於一第三浮井；及該第六電晶體係形成於一第四浮井。
如請求項10所述的訊號處理電路，其中該截波開關電路另包含：一第十一電晶體，包含一第一端用以接收該第一時脈訊號，一第二端耦接於該截波開關電路之該第一輸入端，及一控制端用以接收該第一時脈訊號；一第十二電晶體，包含一第一端用以接收該第二時脈訊號，一第二端耦接於該截波開關電路之該第一輸入端，及一控制端用以接收該第二時脈訊號；一第十三電晶體，包含一第一端用以接收該第二時脈訊號，一第二端耦接於該截波開關電路之該第二輸入端，及一控制端用以接收該第二時脈訊號；及一第十四電晶體，包含一第一端用以接收該第一時脈訊號，一第二端用以接收該第二時脈訊號，及一控制端用以接收該第一時脈訊號。