TWI666978B - 電子裝置及其電子電路板 - Google Patents

電子裝置及其電子電路板 Download PDF

Info

Publication number
TWI666978B
TWI666978B TW107116479A TW107116479A TWI666978B TW I666978 B TWI666978 B TW I666978B TW 107116479 A TW107116479 A TW 107116479A TW 107116479 A TW107116479 A TW 107116479A TW I666978 B TWI666978 B TW I666978B
Authority
TW
Taiwan
Prior art keywords
conductive
pads
region
vias
insulating substrate
Prior art date
Application number
TW107116479A
Other languages
English (en)
Other versions
TW201929623A (zh
Inventor
李秉哲
趙盈棠
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Publication of TW201929623A publication Critical patent/TW201929623A/zh
Application granted granted Critical
Publication of TWI666978B publication Critical patent/TWI666978B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本發明係揭露一種電子裝置及其電子電路板。在電子電路板中，一絕緣基板係具有導電墊、第一導電通孔、第二導電通孔、第三導電通孔、第一導電線路、第二導電線路及第三導電線路，導電墊係排列成至少二排，每一排包含偏壓墊和信號墊；第二導電通孔及第三導電通孔分別位於該第一導電通孔的內側及外側，排列在最靠近該第二導電通孔之每一信號墊係透過第一導電線路對應電性連接至第二導電通孔，排列在最靠近該第三導電通孔之每一信號墊係透過第二導電線路對應電性連接至第三導電通孔；第三導電線路嵌設在絕緣基板內且延伸至信號墊下方的垂直位置。

Description

電子裝置及其電子電路板
本發明係有關一種電子技術，特別是關於一種電子裝置及其電子電路板。
由於半導體晶片封裝的密度逐漸增加的趨勢，已發展出細間距球柵陣列(FBGA)封裝，以允許減少半導體封裝輪廓並提供增加的封裝密度。一般而言，FBGA封裝包含一半導體晶粒接合至一導線架，且導線架安裝於一印刷電路板(PCB)之頂面，半導體晶粒形成有複數個接合墊來電性連接導線架，此外，接合引線係用來連接在半導體晶粒上之該些接合墊以及導線架上的導電墊。導電元件，例如銲球，其係接合至PCB上的導電線路，且半導體晶粒、導線架和接合引線係以一封裝膠體進行封裝。
PCB製造商係使用BGA和其他高密度陣列封裝來減少特定產品所需要的電路板空間。為了減少電路板空間，PCB製造商已使用更小節距的銲球間距，亦即銲球行與銲球列之間的間距；為了使用這些更小的節距，PCB製造商更需要使用昂貴的技術來製造PCB。傳統技術的PCB 12上的複數BGA銲墊10係如第1圖所示，在第1圖及第2圖中，二個相鄰BGA銲墊10的中心之間的間距D1大約為0.4mm，此PCB 12上具有導電線路14和導電通孔16，其中導電通孔16貫穿PCB 12，且分別設置在BGA銲墊10的垂直下 方，導電通孔16和BGA銲墊10係位於相同位置。設置在二導線通孔16之間的導電線路14的寬度更窄，而沒有設置在二導電通孔16間的其他導電線路14的寬度則較寬；換言之，PCB 12的導電線路14的寬度係根據其所在位置而改變，使得導電線路14的阻抗不匹配。
為克服上述問題，本發明提供一種電子裝置及其電子電路板，以以解決現有技術的不足之處。
本發明之主要目的係在提供一種電子裝置及其電子電路板，其係改變導電通孔對應信號墊的位置，以增加二相鄰導電通孔之間的距離，如此，嵌入在絕緣基板內的導電線路之寬度為固定的，以便使導電線路的阻抗相匹配，並減少PCB製造商之製造能力的限制以及降低PCB的製造成本。
為達到上述目的，本發明提供一種電子電路板，其係包括一絕緣基板、複數導電墊、複數第一導電通孔、複數第二導電通孔、複數第三導電通孔、複數第一導電線路、複數第二導電線路以及複數第三導電線路。此絕緣基板具有至少一第一區域、一第二區域及一第三區域，第一區域具有複數個第一通孔，第二區域具有複數個第二通孔，第三區域具有複數個第三通孔，此第一區域係環繞第三區域，且第二區域環繞第一區域。導電墊係以至少二排的方式設置在第一區域上，每一排係包含有複數個偏壓墊及複數個信號墊，在偏壓墊中的至少其中之一係設置在該等信號墊中的二個之間。第一導電通孔係對應形成於絕緣基板的該等第一通孔內，且對應電性連接該等導電墊的該等偏壓墊；複數第二導電通孔係對應形成於絕緣基板的該等第二通孔內，排列在最靠近第二區域之每一信號墊係透過位在第一區域上的一第一導電線路對應電性連接至其中一第二導電通孔；複數第三導電通孔對應形成 於絕緣基板的該等第三通孔內，排列在最靠近第三區域之每一信號墊係透過位在第一區域上的一第二導電線路對應電性連接至其中一第三導電通孔。第三導電線路係嵌設在絕緣基板內，且延伸至該等信號墊下方的垂直位置。
在本發明之一實施例中，第一導電線路和第二導電線路係為直線導電線路，且第一導電線路和第二導電線路之長度係取決於第三導電線路之寬度以及相鄰信號墊中心與偏壓墊中心間的距離。
在本發明之一實施例中，該等導電墊係電性連接且物理接觸至一球柵陣列(BGA)封裝之導電銲球。
在本發明之一實施例中，球柵陣列封裝係可為細間距球柵陣列(FBGA)封裝、超細間距球柵陣列(VFBGA)封裝、微球柵陣列(μBGA)封裝或窗口球柵陣列(WBGA)封裝。
在本發明之一實施例中，絕緣基板包含聚亞醯胺，以及第一導電線路、第二導電線路、第三導電線路、導電墊、第一導電通孔、第二導電通孔及第三導電通孔係包含銅或鋁。
在本發明之一實施例中，該等導電墊係排列成四排。
在本發明之一實施例中，導電墊係具有圓形或多邊形。
在本發明之一實施例中，本發明更包括四個第一區域。
在本發明之一實施例中，偏壓墊係為接地墊或電源墊。
在本發明之一實施例中，每一第三導電線路之寬度為固定者。
本發明亦提供一種電子裝置，其係包括一電子電路板及一球柵陣列(BGA)封裝。此電子電路板包括一絕緣基板、複數導電墊、複數第一導電通孔、複數第二導電通孔、複數第三導電通孔、複數第一導電線路、複數第二導電線路以及複數第三導電線路。此絕緣基板具有至少一第一區域、一 第二區域及一第三區域，第一區域具有複數個第一通孔，第二區域具有複數個第二通孔，第三區域具有複數個第三通孔，此第一區域係環繞第三區域，且第二區域環繞第一區域。導電墊係以至少二排的方式設置在第一區域上，每一排係包含有複數個偏壓墊及複數個信號墊，在偏壓墊中的至少其中之一係設置在該等信號墊中的二個之間。第一導電通孔係對應形成於絕緣基板的該等第一通孔內，且對應電性連接該等導電墊的該等偏壓墊；複數第二導電通孔係對應形成於絕緣基板的該等第二通孔內，排列在最靠近第二區域之每一信號墊係透過位在第一區域上的一第一導電線路對應電性連接至其中一第二導電通孔；複數第三導電通孔對應形成於絕緣基板的該等第三通孔內，排列在最靠近第三區域之每一信號墊係透過位在第一區域上的一第二導電線路對應電性連接至其中一第三導電通孔。第三導電線路係嵌設在絕緣基板內，且延伸至該等信號墊下方的垂直位置。該等導電墊係電性連接且物理接觸球柵陣列封裝之複數導電銲球。
在本發明之一實施例中，第一導電線路和第二導電線路係為直線導電線路，且第一導電線路和第二導電線路之長度係取決於第三導電線路之寬度以及相鄰信號墊中心與偏壓墊中心間的距離。
在本發明之一實施例中，球柵陣列封裝係可為細間距球柵陣列(FBGA)封裝、超細間距球柵陣列(VFBGA)封裝、微球柵陣列(μBGA)封裝或窗口球柵陣列(WBGA)封裝。
在本發明之一實施例中，絕緣基板包含聚亞醯胺，以及第一導電線路、第二導電線路、第三導電線路、導電墊、第一導電通孔、第二導電通孔及第三導電通孔係包含銅或鋁。
在本發明之一實施例中，該等導電墊係排列成四排。
在本發明之一實施例中，導電墊係具有圓形或多邊形。
在本發明之一實施例中，本發明更包括四個第一區域。
在本發明之一實施例中，偏壓墊係為接地墊或電源墊。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容及其所達成的功效
10‧‧‧BGA銲墊
12‧‧‧PCB
14‧‧‧導電線路
16‧‧‧導電通孔
18‧‧‧絕緣基板
181‧‧‧第一表面
182‧‧‧第二表面
183‧‧‧第一通孔
184‧‧‧第二通孔
185‧‧‧第三通孔
20‧‧‧導電墊
22‧‧‧第一導電通孔
24‧‧‧第二導電通孔
26‧‧‧第三導電通孔
28‧‧‧第一導電線路
30‧‧‧第二導電線路
32‧‧‧第三導電線路
34‧‧‧第一區域
36‧‧‧第二區域
38‧‧‧第三區域
40‧‧‧偏壓墊
42‧‧‧信號墊
44‧‧‧球柵陣列(BGA)封裝
第1圖為先前技術之印電路板(PCB)及其上之球柵陣列(BGA)銲墊的俯視圖。
第2圖為先前技術之導電通孔及導電線路的示意圖。
第3圖為根據本發明一實施例之電子電路板的俯視圖。
第4圖為沿著第3圖的A-A’線段剖視圖。
第5圖為沿著第3圖的B-B’線段剖視圖。
第6圖為根據本發明一實施例之第一導電通孔及第三導電通孔的示意圖。
第7圖為根據本發明一實施例之電子裝置的示意圖。
配合所附之圖式詳細說明本發明之實施例，該些圖式均為簡化之示意圖，僅以示意之結構或方法來說明本發明有關之元件與組合關係，因此，圖中所顯示之元件並非以實際實施之數量、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或以誇張或是簡化處理，以提供更清楚的描述。實際實施之數量、形狀或尺寸比例可以為選擇性之設計與配置，詳細之元件佈局可能更為複雜。
請參考第3圖、第4圖、第5圖及第6圖，第4圖係為沿著第3圖的A- A’線段剖視圖，第5圖係為沿著第3圖的B-B’線段剖視圖，因此電子電路板的完整結構係如第3圖、第4圖、第5圖及第6圖所示。本發明之電子電路板包括一絕緣基板18，複數導電墊20、複數第一導電通孔22、複數第二導電通孔24、複數第三導電通孔26、複數第一導電線路28、複數第二導電線路30以及複數第三導電線路32。每一第一導電通孔22、第二導電通孔24及第三導電通孔26均具有圓柱形狀，此圓柱具有橫截面半徑r。導電墊20可以具有圓形或是多邊形形狀，在一示範性實施例中，導電墊20係具有圓形形狀。絕緣基板18包含聚亞醯胺(polyimide)。第一導電線路28、第二導電線路30、第三導電線路32、導電墊20、第一導電通孔22、第二導電通孔24及第三導電通孔可以包含銅或鋁。絕緣基板18具有第一表面181及相對於第一表面181的第二表面182，在絕緣基板18的第一表面181上設置有第一導電線路28及第二導電線路30。絕緣基板18具有至少一第一區域34、一第二區域36及一第三區域38，第一區域34具有複數個第一通孔183，第二區域36具有複數個第二通孔184，第三區域38具有複數個第三通孔185，此第一區域34係環繞第三區域38，且第二區域36環繞第一區域34。如第3圖所示之示範性實施例中，此實施例係具有四個第一區域34，導電墊20設置在絕緣基板18上的第一表面181且位在第一區域34內。導電墊20可以排列成至少二排，每一排包含有複數個偏壓墊(biasing pads)40及複數個信號墊(signal pads)42，這些偏壓墊40和信號墊42設置在絕緣基板18的第一表面181。第一區域34其中之一可以設置有三排的導電墊20，其餘之第一區域34則可以分別設置有二排的導電墊20，導電墊20可以排列成四排或是更少。偏壓墊40可以為接地墊或是電源墊，至少一偏壓墊40係設置在二相鄰信號墊42之間。第一導電通孔22係設置在第一區域34內，第一導電通孔22對應形成於絕緣基板18的該些第一通孔183內，且對應電性連接該些導電墊40的該些偏壓墊20；第二導電通 孔24係設置在第二區域36內，第二導電通孔24係對應形成於絕緣基板18的該些第二通孔184內，排列在最靠近第二區域36之每一信號墊42係透過一第一導電線路28對應電性連接至其中一個第二導電通孔24，第一導電線路28係可為形成在第一區域34的導電線路且延伸至第二區域36，第一導電線路28可為直線導電線路。第三導電通孔26係設置在第三區域38內，第三導電通孔26對應形成於絕緣基板18的該些第三通孔185內，排列在最靠近第三區域38之每一信號墊42係透過一第二導電線路30對應電性連接至其中一個第三導電通孔26，第二導電線路30係可為形成在第一區域34的導電線路且延伸至第三區域38，第二導電線路28可為直線導電線路。第三導電線路32係嵌設在絕緣基板18的第一表面181與第二表面182之間，且第三導電線路32延伸至信號墊42下方的垂直位置。
如第3圖及第6圖所示，信號墊42係如圖之虛線圓圈所示，第一導電線路28和第二導電線路30之長度、第三導電線路32之寬度w、以及信號墊42的中心與其相鄰之偏壓墊40的中心之間的距離D2，係基於以下所述的相對關係而相互影響。偏壓墊40的中心和第一導電通孔22的中心彼此互相對齊，第三導電線路32和第一導電通孔22之間的最小間距為g，且第三導電線路32和第二導電通孔24之間的最小間距亦為g，第一導電通孔22的中心和第二導電通孔24中心之間的距離係表示為距離D3，此距離D3可以根據下列方程式計算：D3=w+2g+2r，且D3>D2。因此，第二導電通孔24的中心和信號墊42的中心之間的距離表示為距離D4，由於距離D2、D3及D4係形成一個直角三角形，所以根據距離D2和D3以及畢氏定理可以得到距離D4；當D4較長時，第一導電線路28也較長，以這種方式，不管第三導電線路32通過哪裡，每一個第三導電線路32之寬度皆為固定者。同樣地，第二導電線路30之長度也可以計算的。本發明改變了對應信號墊42之導電 通孔的位置，以增加二相鄰導電通孔之間的距離，因此，嵌設在絕緣基板18內的第三導電線路32的寬度為固定的，以便與第三導電線路32的阻抗相匹配，並減少PCB製造商之製造能力的限制以及降低PCB的製造成本。
請參考第3圖及第7圖，本發明之電子裝置包括有上述之電子電路板以及一球柵陣列(BGA)封裝44，例如細間距球柵陣列(FBGA)封裝、超細間距球柵陣列(VFBGA)封裝、微球柵陣列(μBGA)封裝或窗口球柵陣列(WBGA)封裝，但本發明並不僅限於此。該些導電墊20係電性連接且物理接觸至球柵陣列(BGA)封裝44之導電銲球。
綜上所示，本發明係在不改變第三導電線路之寬度的前提下來製造電子電路板，並降低了應用於BGA封裝之電子電路板的製造成本。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟悉此項技術者能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內

Claims (10)

  1. 一種電子電路板，包括：一絕緣基板，其係具有至少一第一區域、一第二區域及一第三區域，該至少一第一區域具有複數個第一通孔，該第二區域具有複數個第二通孔，該第三區域具有複數個第三通孔，該至少一第一區域係環繞該第三區域，且該第二區域環繞該至少一第一區域；複數導電墊，其係以至少二排的方式設置在該至少一第一區域上，該至少二排的每一排係包含有複數個偏壓墊及複數個信號墊，該些偏壓墊中的至少其中之一係設置在該等信號墊中的二個之間；複數第一導電通孔，對應形成於該絕緣基板的該等第一通孔內，且對應電性連接該等導電墊的該等偏壓墊；複數第二導電通孔，對應形成於該絕緣基板的該等第二通孔內，排列在最靠近該第二區域之每一該信號墊係透過位在該至少一第一區域上的一第一導電線路對應電性連接至每一該等第二導電通孔；複數第三導電通孔，對應形成於該絕緣基板的該等第三通孔內，排列在最靠近該第三區域之每一該信號墊係透過位在該至少一第一區域上的一第二導電線路對應電性連接至每一該等第三導電通孔；以及複數第三導電線路，嵌設在該絕緣基板內，且延伸至該等信號墊下方的垂直位置。
  2. 根據請求項1所述之電子電路板，其中該第一導電線路和該第二導電線路係為直線導電線路，且每一該等第三導電線路之寬度為固定者。
  3. 根據請求項1所述之電子電路板，其中該等導電墊係電性連接且物理接觸至一球柵陣列(BGA)封裝之導電銲球，且該球柵陣列封裝係為細間距球柵陣列(FBGA)封裝、超細間距球柵陣列(VFBGA)封裝、微球柵陣列(μBGA)封裝或窗口球柵陣列(WBGA)封裝。
  4. 根據請求項1所述之電子電路板，其中該絕緣基板包含聚亞醯胺；以及該第一導電線路、該第二導電線路、該等第三導電線路、該等導電墊、該等第一導電通孔、該等第二導電通孔及該等第三導電通孔係包含銅或鋁。
  5. 根據請求項1所述之電子電路板，其中該等偏壓墊係為接地墊或電源墊。
  6. 一種電子裝置，包括：一電子電路板，包括：一絕緣基板，其係具有至少一第一區域、一第二區域及一第三區域，該至少一第一區域具有複數個第一通孔，該第二區域具有複數個第二通孔，該第三區域具有複數個第三通孔，該至少一第一區域係環繞該第三區域，且該第二區域環繞該至少一第一區域；複數導電墊，其係以至少二排方式的設置在該至少一第一區域上，該至少二排的每一排係包含有複數個偏壓墊及複數個信號墊，該些偏壓墊中的至少其中之一係設置在該等信號墊中的二個之間；複數第一導電通孔，對應形成於該絕緣基板的該等第一通孔內，且對應電性連接該等導電墊的該等偏壓墊；複數第二導電通孔，對應形成於該絕緣基板的該等第二通孔內，排列在最靠近該第二區域之每一該信號墊係透過位在該至少一第一區域上的一第一導電線路對應電性連接至每一該等第二導電通孔；複數第三導電通孔，對應形成於該絕緣基板的該等第三通孔內，排列在最靠近該第三區域之每一該信號墊係透過位在該至少一第一區域上的一第二導電線路對應電性連接至每一該等第三導電通孔；及複數第三導電線路，嵌設在該絕緣基板內，且延伸至該等信號墊下方的垂直位置；以及一球柵陣列封裝，其係具有導電銲球電性連接且物理接觸該等導電墊。
  7. 根據請求項6所述之電子裝置，其中該第一導電線路和該第二導電線路係為直線導電線路，且每一該等第三導電線路之寬度為固定者。
  8. 根據請求項6所述之電子裝置，其中該球柵陣列封裝係為細間距球柵陣列(FBGA)封裝、超細間距球柵陣列(VFBGA)封裝、微球柵陣列(μBGA)封裝或窗口球柵陣列(WBGA)封裝。
  9. 根據請求項6所述之電子裝置，其中該絕緣基板包含聚亞醯胺；以及該第一導電線路、該第二導電線路、該等第三導電線路、該等導電墊、該等第一導電通孔、該等第二導電通孔及該等第三導電通孔係包含銅或鋁。
  10. 根據請求項6所述之電子裝置，其中該等偏壓墊係為接地墊或電源墊。
TW107116479A 2017-12-19 2018-05-15 電子裝置及其電子電路板 TWI666978B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/846,443 US10021784B1 (en) 2017-12-19 2017-12-19 Electronic device and electronic circuit board thereof
US15/846,443 2017-12-19

Publications (2)

Publication Number Publication Date
TW201929623A TW201929623A (zh) 2019-07-16
TWI666978B true TWI666978B (zh) 2019-07-21

Family

ID=62749676

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116479A TWI666978B (zh) 2017-12-19 2018-05-15 電子裝置及其電子電路板

Country Status (3)

Country Link
US (1) US10021784B1 (zh)
KR (1) KR102053535B1 (zh)
TW (1) TWI666978B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11439010B2 (en) * 2020-02-05 2022-09-06 Nvidia Corporation Via pattern for framebuffer interfaces
TWI785621B (zh) * 2021-05-24 2022-12-01 環球聯通科技股份有限公司 電子元件載板及其佈線方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622315A (zh) * 2003-11-25 2005-06-01 国际商业机器公司 高性能芯片载体基板
TW200522237A (en) * 2003-11-08 2005-07-01 Chippac Inc Flip chip interconnection pad layout
US20160293510A1 (en) * 2004-09-29 2016-10-06 Rohm Co., Ltd. Semiconductor device having electrode pads arranged between groups of external electrodes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US6649516B2 (en) * 2001-06-05 2003-11-18 Kabushiki Kaisha Toshiba Method for manufacturing a composite member from a porous substrate by selectively infiltrating conductive material into the substrate to form via and wiring regions
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips
US7709747B2 (en) * 2004-11-29 2010-05-04 Fci Matched-impedance surface-mount technology footprints
US7474539B2 (en) * 2005-04-11 2009-01-06 Intel Corporation Inductor
KR20110108222A (ko) * 2010-03-26 2011-10-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9560741B2 (en) * 2013-10-10 2017-01-31 Curtiss-Wright Controls, Inc. Circuit board via configurations for high frequency signaling
JP6272173B2 (ja) * 2014-07-31 2018-01-31 京セラ株式会社 配線基板
US9775243B2 (en) * 2015-04-19 2017-09-26 Mellanox Technologies, Ltd. Module compliance boards for quad small form-factor pluggable (QSFP) devices
KR102509048B1 (ko) * 2016-04-26 2023-03-10 에스케이하이닉스 주식회사 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522237A (en) * 2003-11-08 2005-07-01 Chippac Inc Flip chip interconnection pad layout
CN1622315A (zh) * 2003-11-25 2005-06-01 国际商业机器公司 高性能芯片载体基板
US20160293510A1 (en) * 2004-09-29 2016-10-06 Rohm Co., Ltd. Semiconductor device having electrode pads arranged between groups of external electrodes

Also Published As

Publication number Publication date
KR20190074183A (ko) 2019-06-27
US10021784B1 (en) 2018-07-10
KR102053535B1 (ko) 2019-12-06
TW201929623A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
US7714427B2 (en) Integrated circuit die configuration for packaging
JP4474431B2 (ja) 半導体パッケージおよび該製造方法
US6150729A (en) Routing density enhancement for semiconductor BGA packages and printed wiring boards
KR102591624B1 (ko) 반도체 패키지
US6384343B1 (en) Semiconductor device
US11393737B2 (en) Electronic equipment
TWI666978B (zh) 電子裝置及其電子電路板
US6831233B2 (en) Chip package with degassing holes
US10103115B2 (en) Circuit substrate and semicondutor package structure
US10334727B2 (en) Electronic apparatus, and circuit board and control device thereof
US10490522B2 (en) Semi-conductor package structure
TWI566352B (zh) 封裝基板及封裝件
TWI493668B (zh) 接墊結構、線路載板及積體電路晶片
US20090315029A1 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
US11166368B2 (en) Printed circuit board and semiconductor package including the same
TWI495052B (zh) 基板結構與使用該基板結構之半導體封裝件
TWI677956B (zh) 用於半導體封裝結構的萬用轉接電路層
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
TWI607536B (zh) 封裝結構
JP5388081B2 (ja) 半導体装置
US20230170290A1 (en) Semiconductor package
US10867951B2 (en) Semiconductor device
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지
TWI622150B (zh) 電子封裝構件以及電路佈局結構
JP2015115567A (ja) 電子装置