TWI664652B - 金屬-氧化物-金屬電容 - Google Patents
金屬-氧化物-金屬電容 Download PDFInfo
- Publication number
- TWI664652B TWI664652B TW106118009A TW106118009A TWI664652B TW I664652 B TWI664652 B TW I664652B TW 106118009 A TW106118009 A TW 106118009A TW 106118009 A TW106118009 A TW 106118009A TW I664652 B TWI664652 B TW I664652B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- metal
- electrode
- conductive strip
- oxide
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 182
- 239000002184 metal Substances 0.000 title claims abstract description 119
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 119
- 238000010586 diagram Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明提供一種金屬-氧化物-金屬(MOM)電容。該金屬-氧化物-金屬(MOM)電容包括至少一個電容組件，其中，每一個電容組件包括第一電極和第二電極。該第一電極具有閉合圖案。該第二電極被該第一電極的該閉合圖案圍繞。本發明可以提高電容的線性度。
Description
本發明涉及一種電容，更特別地，涉及一種金屬-氧化物-金屬(metal-oxide-metal，MOM)電容。
被動組件(如電容)廣泛應用在用於射頻(RF)和混合訊號應用的積體電路(integrated circuit，IC)設計中，如旁路、級間耦合、諧振電路以及濾波器。最常用的電容之一係金屬-氧化物-金屬(MOM)電容。金屬-氧化物-金屬(MOM)電容係常見的半導體電容，其提供高電容密度。金屬-氧化物-金屬(MOM)電容的製造工藝比金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容要少一個掩模過程(mask process)，因此，金屬-氧化物-金屬(MOM)電容的製造工藝更簡單且更具成本效益。
由於半導體產業通過持續減小最小特徵尺寸來繼續提高電子組件的集成密度，因此，現在難以精確地形成具有彎曲圖案(curved pattern)的金屬條(metal strip)。從而，形成具有某一彎曲圖案的金屬條或金屬框架變得很困難，其中，該彎曲圖案用於隔離相同金屬層的每一個電容組件中的另一金屬條。因此，排成陣列的電容組件將彼此干擾，以及，電容的線性度將降低。
有鑑於此，本發明的目的之一在於一種金屬-氧化物-金屬(MOM)電容，以解決上述問題。
本發明提供一種金屬-氧化物-金屬(MOM)電容。該金屬-氧化物-金屬(MOM)電容包括至少一個電容組件，其中，每一個電容組件包括第一電極和第二電極。該第一電極具有閉合圖案。該第二電極被該第一電極的該閉合圖案圍繞。
在本申請的金屬-氧化物-金屬(MOM)電容中，第二電極被第一電極的閉合圖案圍繞，因此，能夠提高金屬-氧化物-金屬(MOM)電容的線性度。
本領域所屬技術領域中具有通常知識者在閱讀附圖所示優選實施例的下述詳細描述之後，可以毫無疑義地理解本發明的這些目的及其它目的。
C1、C1'、C2、C3、C4、C5、C6、C7‧‧‧金屬-氧化物-金屬(MOM)電容
10、10a、10b、10c‧‧‧電容元件
100‧‧‧第一電極
102‧‧‧第二電極
104‧‧‧第一導電條
106‧‧‧第二導電條
108‧‧‧第三導電條
110‧‧‧段狀導電條
112‧‧‧第四導電條
114‧‧‧第五導電條
V1‧‧‧第一通孔
V2‧‧‧第二通孔
V3‧‧‧第三通孔
V4‧‧‧第四通孔
V5‧‧‧第五通孔
D1‧‧‧第一方向
D2‧‧‧第二方向
V‧‧‧垂直投影方向
X‧‧‧公共端子
Y‧‧‧一輸入端子
Z‧‧‧另一輸入端子
116a、116b、116c‧‧‧假電極
118‧‧‧第一遮蔽條
120‧‧‧第二遮蔽條
122‧‧‧第一輔助條
124‧‧‧第二輔助條
126a、126b、126c‧‧‧虛擬條
128‧‧‧第一橋接線
130‧‧‧第二橋接線
132‧‧‧第三遮蔽條
134、136、140、152‧‧‧橋接線
138‧‧‧連接線
142‧‧‧第一橋接條
144‧‧‧第二橋接條
146、150‧‧‧第一連接線
148‧‧‧第二連接線
Va、Vb、Vc、Vd、Ve、Vf、Vg、Vh、Vi、Vk‧‧‧通孔
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出，其中：第1A圖根據本發明第一實施例示出了一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖；第1B圖根據本發明第一實施例的變型實施例示出了一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖；第2圖係根據本發明第二實施例示出的一種金屬-氧化物-金屬(MOM)電容的等效電路圖；第3圖係根據本發明第二實施例示出的一種金屬-氧化物-金屬(MOM)電容的第一圖案化導電層和第二圖案化導電層的俯視圖的示意圖；第4圖係根據本發明第二實施例示出的一種金屬-氧化物-金屬(MOM)電容
的其它圖案化導電層的佈局的示意圖；第5圖係本發明第三實施例示出的一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖；第6圖係本發明第四實施例示出的一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖；第7圖係根據本發明第五實施例示出的一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖；第8圖係本發明第六實施例示出的一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖；第9圖係根據本發明第七實施例示出的一種金屬-氧化物-金屬(MOM)電容的第一圖案化導電層的俯視圖的示意圖；第10圖係根據本發明第七實施例示出的一種金屬-氧化物-金屬(MOM)電容的第二圖案化導電層和第三圖案化導電層的俯視圖的示意圖；第11圖係根據本發明第七實施例示出的一種金屬-氧化物-金屬(MOM)電容的第五圖案化導電層的橋接線和第四圖案化導電層的俯視圖的示意圖。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含，’和“包括，’為開放式用語，故應解釋
成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
在本發明實施例中，術語“垂直投影方向”(vertical projection direction)被定義為垂直於一平面(如半導體晶片或晶片基板的表面)的方向。例如，在本發明實施例中，垂直投影方向垂直於第一方向和第二方向所構成的平面。
為了清楚地表達本發明實施例的主要特徵，實施例的附圖中省略了金屬-氧化物-金屬(MOM)電容中的介電材質(dielectric material)。對於半導體製造技術領域中具有通常知識者而言，應當理解介電材質被形成在同一圖案化導電層(patterned conductive layer)中的複數個電極或複數個導電條之間，用於隔離的目的，以及，介電材質也被形成在不同的圖案化導電層之間。
本申請提供一種具有特定圖案設計的金屬-氧化物-金屬(MOM)電容，能夠克服習知技術在先進半導體製造技術中精確地形成具有彎曲圖案的金屬條的困難。此外，本申請提供的金屬-氧化物-金屬(MOM)電容還能夠給該金屬-氧化物-金屬(MOM)電容的電容組件提供良好的隔離，從而，能夠提高金屬-氧化物-金屬(MOM)電容的線性度。
在本申請的金屬-氧化物-金屬(MOM)電容中，第二電極被第一電極的閉合圖案圍繞。因此，能夠防止每一個電容組件受任何其它的電子裝置的影響，以及，能夠提高金屬-氧化物-金屬(MOM)電容的線性度。此外，本申
請提供一種設計來形成具有兩個圖案化導電層的電容組件，其中，每一個圖案化導電層包括僅沿一個方向延伸的導電條。因此，能夠克服習知技術在相同金屬層中精確地形成具有彎曲圖案的金屬條的困難。
請參考第1A圖，第1A圖根據本發明第一實施例示出了一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖。如第1A圖所示，根據第一實施例，金屬-氧化物-金屬(MOM)電容C1包括至少一個電容元件(capacitor element)10，電容元件10形成在基板(未示出)上，如半導體晶片或晶圓的基板。每一個電容元件10包括第一電極100和第二電極102，第二電極102與第一電極100未電連接，第一電極100具有閉合圖案；以及，第二電極102被第一電極100的該閉合圖案圍繞。第一電極100包括複數個第一導電條104、複數個第二導電條106和至少一個第三導電條108(第1A圖所示的實施例中以兩個第三導電條為例進行說明，但應當說明的係，本發明並不限於此，具體實現中可以根據需求設置為一個或複數個第三導電條)，第一導電條104、第二導電條106和第三導電條108彼此電連接。本發明實施例的第一電極100還包括複數個段狀(segmental)導電條110。第二電極102包括第五導電條114和至少一個第四導電條112(第1A圖所示的實施例中以1個第四導電條為例進行說明，但應當說明的係，本發明並不限於此，具體實現中可以根據需求設置為一個或複數個第四導電條)，第四導電條112和第五導電條114彼此電連接。在本實施例中，第一導電條104、第三導電條108、段狀導電條110和第四導電條112在第一方向D1上延伸，且由第一圖案化導電層(patterned conductive layer)形成。第二導電條106和第五導電條114在第二方向D2上延伸，且由第二圖案化導電層形成，在第1A圖所示的實施例中，第二圖案化導電層以與第一圖案化導電層不同的圖案陰影示出，以示區分。第一方向D1與第二方向D2交叉(cross)。在本實施例中，第一方向D1垂直於第二方向D2，但本發明並不限於此。第二導電條106分別與第一導電條104、第三導電條108和
段狀導電條110交叉。每一個第一導電條104通過複數個第一通孔(via)V1分別電連接到該複數個第二導電條106，每一個第三導電條108通過複數個第二通孔V2分別電連接到該複數個第二導電條106，以及，每一個段狀導電條110通過第四通孔V4與第二導電條106電連接。因此，第一導電條104、第二導電條106、第三導電條108和段狀導電條110電連接在一起，以形成第一電極100。另一方面，第五導電條114與第四導電條112交叉，且每一個第四導電條112通過第三通孔V3電連接到第五導電條114，使得第四導電條112和第五導電條114彼此電連接並形成第二電極。本實施例的導電條和通孔的材質可以包括金屬、摻雜層(doped layer)或其它合適的導電材質。例如，導電條和通孔可以通過傳統的雙大馬士革工藝(dual damascene processes)形成，且可以包括導電材質，如W、Al、AlCu、Cu、Ti、TiSi2、Co、CoSi2、Ni、NiSi、TiN、TiW、Ta，或TaN，但本發明並不限於此。
這裡進一步詳細說明第一電極100和第二電極102的圖案。在本實施例中，垂直投影方向V分別垂直於第一方向D1和第二方向D2，以及，垂直投影方向V也垂直於配置有金屬-氧化物-金屬(MOM)電容C1的基板的表面。每一個第一導電條104與兩個第二導電條106連接，以及，每一個第三導電條108與兩個第一導電條106連接。因此，第一電極100具有類似於框架的閉合圖案(closed pattern)，該閉合圖案由電容元件10中的兩個第一導電條104和兩個第二導電條106組成；以及，第二電極102被該閉合圖案圍繞(surround)。另外，每一個段狀導電條110與該複數個第二導電條106之一者連接。在本實施例中，每一個第三導電條108與兩個第二導電條106連接。在第二方向D2上，第三導電條108被設置在兩個相鄰的第一導電條104之間，以及，每一個第三導電條108被設置在兩個相鄰的段狀導電條110之間。換句話說，第三導電條108和段狀導電條110在第二方向D2上交替(alternately)佈置。每一個第四導電條112與第五導電條114連
接，以及，第四導電條112和第三導電條108在第二方向D2上交替佈置。此外，在第一方向D1上，每一個第四導電條112被設置在兩個段狀導電條110之間，以及，段狀導電條110和設置在其間的第四導電條112沿第一方向D1大致(substantially)對齊。然而，應當注意的係，段狀導電條110與第四導電條112被介電材質(未示出)隔離開。在第一方向D1上，第五導電條114被設置在兩個第二導電條106之間。此外，第五導電條114與第三導電條108交叉，但第五導電條114與第三導電條108被介電材質(未示出)隔離開。
在本實施例中，第一電極100係電容元件10的上電極(top electrode)，以及，第二電極102係電容元件10的下電極(bottom electrode)。因此，第一電極100可以接地或作為輸出端子，以及，第二電極102作為輸入端子，且可以電連接到電子裝置，如電晶體，但本發明並不限於此。
根據該實施例，電容元件10由兩個不同的圖案化導電層形成，其中，第一圖案化導電層包括在第一方向D1上延伸的導電條，以及，第二圖案化導電層包括在第二方向D2上延伸的導電條。第一圖案化導電層和第二圖案化導電層中沒有形成彎曲線或彎曲條，以及，相同電極在不同的兩個圖案化導電層中的導電條通過設置在該圖案化導電層之間的通孔電連接。因此，本實施例的設計可以克服先進的半導體製造技術中在相同金屬層中極佳地形成具有彎曲圖案的金屬條的難度。例如，由於第一導電條104的圖案、第三導電條108的圖案、第四導電條112的圖案以及段狀導電條110的圖案係沿第一方向D1的直線，因此，易於通過光刻工藝(lithography process)形成這些圖案，即使在密集圖案應用中也係如此。此外，第一電極100的閉合圖案圍繞第二電極102的設計意味著第一電極100(上電極)將第二電極102與設置在附近的其它電子裝置實質上隔離開。
例如，第二電極102被夾在兩個第一導電條104之間，以在第二方向D2上為第二電極102提供隔離；以及，第二電極102被夾在兩個第二導電條106之間，以在第
一方向D1上為第二電極102提供隔離。此外，為了在第一方向D1上給第二電極102(下電極)的第四導電條112提供完全隔離，段狀導電條110被放置在電容元件10中，以有效地防止第四導電條112受電容元件10周圍的其它電子裝置的干擾，特別係在第一方向D1上，其中，段狀導電條110由與第四導電條112相同的圖案化導電層形成。此外，由於第三導電條108和第五導電條114由不同的圖案化導電層形成，因此，第三導電條108可以與第五導電條114交叉而沒有電連接。
從而，第三導電條108不再需要因第五導電條114的存在而間斷，以及，第三導電條108可以沿第二方向D1在兩個第二導電條106之間延伸以及具有較大的面積。因此，提高了第一電極100和第二電極102之間的容量(capacity)。值得注意的係，本發明對堆疊順序沒有特別地限制。例如，第二圖案化導電層可以沿垂直投影方向V形成在第一圖案化導電層上，而反向佈置也應包括在本實施例中。
應當注意的係，第一導電條104、第二導電條106、第三導電條108、段狀導電條110、第四導電條112和第五導電條114的數量和相對長度並不限制於第1A圖所示的示例。為便於描述，在第1A圖所示的實施例中，以第一導電條104、第二導電條106以及第三導電條108的數量為2，第四導電條112的數量為3，段狀導電條110的數量為6，以及，第五導電條114的數量為1來進行舉例說明，但本發明並不限於此。例如，在一變型實施例中，第一電極100可以包括四個或兩個以上第二導電條106，以及，第二電極102也可以包括在第一方向上並排佈置的兩個或兩個以上第五導電條114。此外，第一導電條104和第三導電條108可以具有不同的長度。
在另一變型實施例中，金屬-氧化物-金屬(MOM)電容可以包括沿垂直投影方向V依次層疊的複數個電容元件10。每一個電容元件10由兩個圖案化導電層形成，這兩個圖案化導電層可以與其它電容元件10的圖案化導電層不同。此外，該複數個電容元件10的第一電極100可以通過複數個通孔(未示出)
彼此電連接，以及，該複數個電容元件10的第二電極102可以通過複數個其它的通孔(未示出)彼此電連接。簡而言之，在變型實施例中，金屬-氧化物-金屬(MOM)電容包括在垂直投影方向V上依次堆疊的複數個電容元件10，該複數個電容元件10分別由如第1A圖或第1B圖所示的兩個圖案化導電層形成，其中，所有電容元件10中的第一電極100通過複數個通孔彼此電連接，以及，所有電容元件10中的第二電極102也通過複數個通孔彼此電連接。
參考第1B圖，第1B圖根據本發明第一實施例的變型實施例示出了一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖。該變型實施例的金屬-氧化物-金屬(MOM)電容C1'與第一實施例的金屬-氧化物-金屬(MOM)電容C1主要的不同之處在於：第三導電條108的佈置和一些導電條的數量。在該變型實施例中，第三導電條108較短，且第三導電條108不會同時與第五導電條114不同側的第二導電條106交叉。換句話說，在俯視圖中，每一個第三導電條108僅與第五導電條114的一側(或同一側)上的一個或複數個第二導電條106交叉。此外，第一電極100包括四個第二導電條106，其中兩個第二導電條106位於第五導電條114的左側，而另外兩個第二導電條106位於第五導電條114的右側，以及，第二電極102也可以包括在第一方向D1上並排佈置的兩個或兩個以上第五導電條114。此外，在該變型實施例中，金屬-氧化物-金屬(MOM)電容C1'的第三導電條108、第四導電條112和段狀導電條110的數量均大於第一實施例中金屬-氧化物-金屬(MOM)電容C1的第三導電條108、第四導電條112和段狀導電條110的數量。在另一方面，第一導電條104可以具有比第三導電條108更長的長度，其中，第三導電條108位於兩個第一導電條104之間。此外，在另一變型實施例中，第二導電條106和第五導電條114的數量可以分別與第一實施例中的第二導電條106和第五導電條114的數量相同，但是，每一個第三導電條108不與第五導電條114交叉，且僅與第五導電條114的一側上的一個第二導電條106交叉。
下面的描述將詳細描述本發明的其它實施例。為了簡化描述，以下每一個實施例中的相同組件用相同符號來標記。為了更容易理解實施例之間的差異，下面的描述將詳細描述不同實施例之間的不同之處，而不再冗餘描述相同的部分。
請參考第2圖~第4圖，第2圖~第4圖係根據發明第二實施例示出的一種金屬-氧化物-金屬(MOM)電容的示意圖，其中，第2圖係根據本發明第二實施例示出的一種金屬-氧化物-金屬(MOM)電容的等效電路圖，第3圖係根據本發明第二實施例示出的一種金屬-氧化物-金屬(MOM)電容的第一圖案化導電層和第二圖案化導電層的俯視圖的示意圖，第4圖係根據本發明第二實施例示出的一種金屬-氧化物-金屬(MOM)電容的其它圖案化導電層的佈局的示意圖。
請參考圖第2圖，本發明實施例的金屬-氧化物-金屬(MOM)電容C2包括三個電容元件10a、10b、10c。電容元件10a、10b、10c的上電極電連接在一起並作為公共端子(common terminal)X，該公共端子X接地或用作輸出端子。電容元件10a、10b的下電極用作一輸入端子Y，電容元件10c的下電極用作另一輸入端子Z，以及，輸入端子Y、Z可分別電連接到外部電子裝置，如電晶體，但本發明並不限於此。在第2圖中，電容元件10a、10b、10c的上電極和下電極分別用不同的線條圖案或線段來表示，以揭示電連接關係。具體來說，以實線示出電容元件10a、10b、10c的上電極(標記為“X”)，以斷裂線((broken line))示出電容元件10a、10b的下電極(標記為“Y”)，以及，電容元件10c(用“Z”標記)的下電極採用兩段之間具有兩點的斷裂線示出。這些線條圖案也在第3圖和第4圖中示出，以清楚地描述電容元件10a、10b、10c的佈置。
如第3圖所示，本實施例的金屬-氧化物-金屬(MOM)電容C2包括複數個電容元件10a、10b、10c和假(dummy)電極116a(如虛線所示)，假電極116a與電容元件10a、10b、10c並列佈置(arranged in juxtaposition)。除鄰接的電
容元件10a、10b、10c具有公共的第一導電條104C或公共的第二導電條106C之外，電容元件10a、10b、10c和第一實施例中的電容元件10具有類似的俯視圖佈局，以及，假電極116a或結構與第1A圖所示的第二電極102或結構大致上或實質上相同。因此，電容元件10a、10b、10c由兩個圖案化導電層形成，其中，第一導電條104、第三導電條108、段狀導電條110和第四導電條112由相同的第一圖案化導電層形成，以及，第二導電條106和第五導電條114由相同的第二圖案化導電層形成，如第一實施例所述。每一個電容元件10a、10b、10c中的兩個第一導電條104和兩個第二導電條106形成閉合圖案，以及，電容元件10a的閉合圖案在第一方向D1上與電容元件10b的閉合圖案連接，以及，電容元件10a的閉合圖案在第二方向D2上與電容元件10c的閉合圖案連接。如第3圖所示，每一個第一導電條104與兩個或兩個以上第二導電條106連接，以及，每一個第二導電條106與兩個或兩個以上第一導電條104連接，以形成該閉合圖案。此外，電容元件10a和電容元件10b沿第一方向D1排成一行，以及，電容元件10a和電容元件10b具有公共的第二導電條106C。電容元件10a和電容元件10c沿第二方向D2排成一行，以及，電容元件10a和電容元件10c具有公共的第一導電條104C。因此，電容元件10a、10b、10c的第一電極100的閉合圖案電連接在一起，該第一電極100作為公共的上電極，如第2圖所示的公共端子X，以及，該上電極可以接地或用作輸出端子。在第3圖中，電容元件10a和10b的第二電極102和電容元件10c的第二電極102分別視為下電極(如第2圖所示的輸入端子Y和Z)，且被第一電極100彼此分離開。
此外，金屬-氧化物-金屬(MOM)電容C2還包括兩個可選的假電極116b，這兩個可選的假電極116b分別與電容元件10a和10c相鄰。假電極116b和假電極116a的構造相似，其中，假電極116a和假電極116b之間的差異在於：每一個假電極116b具有類似於字母“E”的圖案。為了隔離假電極116a和116b，假電極116a
和116b均被第一電極100圍繞。具體地，在本實施例中，三個第一導電條(104、104C)利用電連接與四個第二導電條(106、106C)交叉，以創建第一電極100的六個閉合圖案。該閉合圖案以2x3矩陣排列，其中，電容元件10a和電容元件10c分別位於第二列的第一行和第二行中，電容元件10b和假電極116a分別位於第三列的第一行和第二行中，以及，兩個假電極116b分別位於第一列的第一行和第二行中的閉合圖案內。在本實施例中，第一導電條(104、104C)、第二導電條(106、106C)、第三導電條108和段狀導電條110全部電連接在一起，因此，這六個閉合圖案也可以被認為係一個公共的第一電極100。如上所述，電容元件10a、10b、10c的第二電極102分別位於該公共的第一電極100的相應的閉合圖案中，且被該公共的第一電極100的相應的閉合圖案所遮蔽，從而，電容元件10a、10b、10c彼此不受影響或不受任何其它相鄰的外部電子裝置的影響。特別地，當該公共的第一電極100具有段狀導電條110時，第一電極100能夠給電容元件10a、10b、10c的第二電極102和假電極116a、116b提供良好的隔離效果。第一電極100和第二電極102的構造和材質與第一實施例相同，這裡不再贅述。
應當注意，以上描述以及第3圖所示的結構和佈局可以沿垂直投影方向V依次重複層疊(repeatedly stacked in sequence)。例如，金屬-氧化物-金屬(MOM)電容C2可以包括沿垂直投影方向V依次層疊的複數個電容元件10a，每一個電容元件10a由兩個圖案化導電層組成，這兩個圖案化導電層可以不同於其它任意一個電容元件10a的任意圖案化導電層(換言之，每一個電容元件10a的兩個圖案化導電層可以係不相同的)，複數個電容元件10a的第一電極100通過通孔(未示出)彼此電連接，以及，複數個電容元件10a的第二電極102通過通孔(未示出)彼此電連接。此外，整合複數個電容元件10b的方法和整合複數個電容元件10c的方法可以與整合複數個電容元件10a的方法相同，因此，此處不再贅述。
第4圖示出了一種金屬-氧化物-金屬(MOM)電容C2的其它四個圖
案化導電層，這四個圖案化導電層可沿垂直投影方向V堆疊在如第3圖所示的第一圖案化導電層和第二圖案化導電層的上方。如第4圖所示，金屬-氧化物-金屬(MOM)電容C2包括：對應於複數個第一導電條(104、104C)設置的複數個第一遮蔽條(shielding strip)118、對應於複數個第二導電條(106、106C)設置的複數個第二遮蔽條120、分別對應於電容元件10a、10b的第五導電條114設置的兩個第一輔助條(auxiliary strip)122、對應於電容元件10c的第五導電條114設置的第二輔助條124、對應於假電極116a設置的虛擬條(dummy strip)126a和虛擬條126b，以及，對應於假電極116b設置的兩個虛擬條126c。此外，金屬-氧化物-金屬(MOM)電容C2還包括第一橋接線(bridge line)128和第二橋接線130，第一橋接線128與虛擬條126c之一者以及兩個第一輔助條122交叉，第二橋接線130與虛擬條126c之另一者以及第二輔助條124交叉。在本實施例中，第一遮蔽條118在第一方向D1上延伸且由第三圖案化導電層形成，以及，第二遮蔽條120、第一輔助條122、第二輔助條124，以及虛擬條126a、126c都在第二方向D2上延伸，且它們都由相同的第四圖案化導電層形成。此外，第一橋接線128、第二橋接線130和虛擬條126b在第一方向D1上延伸，且它們由相同的第五圖案化導電層形成。舉例來說，在垂直投影方向V上，第四圖案化導電層位於第三圖案化導電層和第五圖案化導電層之間，以及，第五圖案化導電層位於第三圖案化導電層的上方。另外，複數個第三遮蔽條132可以對應於假電極116b設置並在第一方向D1上延伸。第三遮蔽條132由第六圖案化導電層形成，以及，第六圖案化導電層在垂直投影方向V上位於第五圖案化導電層和第四圖案化導電層之間。
此外，每一個第一輔助條122分別通過通孔(未示出)與電容元件10a或10b對應的第二電極102連接，以及，第一橋接線128通過複數個通孔Va分別與兩個第一輔助條122連接。因此，電容元件10a、10b的第二電極102(即下電極)均與第一橋接線128連接。在另一方面，第二輔助條124可通過通孔(未示出)
與電容元件10c對應的第二電極102電連接，以及，第二橋接線130通過通孔Vb與第二輔助條124電連接。因此，電容元件10c的第二電極102(即下電極)可以與第二橋接線130電連接。第一橋接線128和第二橋接線130可以進一步向左延伸以電連接至電子裝置，如電晶體，但本發明並不限於此，從而，第一橋接線128和第二橋接線130可分別視為輸入端子，該輸入端子用於輸入訊號或電壓至電容元件10a、10b、10c的下電極。此外，第一遮蔽條118和第二遮蔽條120通過通孔Vc電連接在一起。值得注意的係，第一遮蔽條118和第二遮蔽條120也形成複數個閉合圖案，該複數個閉合圖案圍繞第一輔助條122、第二輔助條124、虛擬條126a、126b、126c，因此，它們能夠進一步防止第一圖案化導電層和第二圖案化導電層的第一電極100和第二電極102受佈置在這些圖案化導電層的更高層上的其它電子元件的影響。此外，由第六圖案化導電層形成的第三遮蔽條132的佈置可以防止虛擬條126c和第一橋接線128之間的耦合，以及，防止虛擬條126c和第二橋接線130之間的耦合。
請參考第5圖，第5圖係本發明第三實施例示出的一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖。如第5圖所示，本實施例的金屬-氧化物-金屬(MOM)電容C3包括三個電容元件10a、10b、10c，其等效電路與第2圖所示的第二實施例相同。因此，電容元件10a和10b的第二電極102電連接在一起，而不與電容元件10c的第二電極102電連接，以及，三個電容元件10a、10b、10c的第一電極100均電連接在一起。然而，金屬-氧化物-金屬(MOM)電容C3僅具有一個假電極116a，而沒有第3圖所示的假電極116b，但本發明並不限於此。在本實施例中，電容元件10a、10b、10c和假電極116a由相同的圖案化導電層形成。
三個第一導電條104與三個第二導電條106交叉，以創建四個閉合圖案並形成電容元件10a、10b、10c的公共的第一電極100，即公共的上電極。電容元件10a和電容元件10c分別位於第一列的第一行和第二行中，以及，電容元件10b和假電
極116a分別位於第二列的第一行和第二行中。因此，三個電容元件10a、10b、10c的第二電極102和假電極116a被第一電極100圍繞，以避開外部電子裝置的干擾。
值得注意的係，在本實施例中，電容元件10a、10b、10c的第二電極102和第一電極100的投影圖案與第二實施例不同。在每一個閉合圖案中，每一個第三導電條108與第二導電條106中的僅一個連接，以及，第三導電條108與第五導電條114不交叉。此外，每一個第四導電條112與相同的第二電極102的第五導電條114連接，以形成類似於數位“3”的圖案。在每一個電容元件10a、10b、10c中，第四導電條112和第三導電條108在第二方向D2上相互交錯並彼此分離。此外，假電極116a具有與電容元件10a、10b、10c的第二電極102相同的圖案，因此，在右下角的閉合圖案中，假電極116a沿第一方向D1延伸的導電條與第一電極100的第三導電條108也交錯。
根據該實施例，由於第一電極100和第二電極102由相同的圖案化導電層形成，如第一圖案化導電層，橋接線134由另一圖案化導電層製成，如第二圖案化導電層，橋接線134用於電連接複數個電容元件之兩者的第二電極102，例如，在第5圖所示的實施例中，橋接線134用於電連接電容元件10a和電容元件10b的第二電極102。例如，橋接線134的兩個相對端分別通過通孔Vd電連接到電容元件10a的第五導電條114和電容元件10b的第四導電條112，但本發明並不限於此。此外，第一電極100接地或用作輸出端子，以及，第二電極102用作輸入端子，因此，第二電極102或橋接線134可以進一步電連接到用於輸入訊號或電壓的另一導電線(未示出)。此外，由於每一個第二電極102位於由相同的圖案化導電層製成的第一電極100的相應的閉合圖案中，因此，第二電極102彼此不受影響或者不受其它相鄰的外部電子裝置的影響，以及，在本實施例中未採用第一實施例或第二實施例中所提及的段狀導電條110的設計。
請參考第6圖，第6圖係本發明第四實施例示出的一種金屬-氧化物-
金屬(MOM)電容的俯視圖的示意圖。如第6圖所示，本實施例的金屬-氧化物-金屬(MOM)電容C4與第三實施例的金屬-氧化物-金屬(MOM)電容C3之間的差異在於：第一導電條104、第三導電條108和第四導電條112由相同的圖案化導電層形成，如第一圖案化導電層，以及，第二導電條106和第五導電條114由另一圖案化導電層形成，如第二圖案化導電層。此外，金屬-氧化物-金屬(MOM)電容C4包括橋接線136，該橋接線分別直接電連接到兩個不同的電容元件的其中一個第四導電條，例如，在第6圖所示的實施例中，橋接線136在第一方向D1上延伸且直接連接到電容元件10a的其中一個第四導電條112和電容元件10b的其中一個第四導電條112。橋接線136由與第四導電條112相同的圖案化導電層形成，例如第一圖案化導電層。具體地，橋接線136和兩個被連接的第四導電條112由相同的導電線形成，該導電線在第一方向D1上從電容元件10a延伸到電容元件10b。然而，在變型實施例中，橋接線136可以由另一圖案化導電層形成，該另一圖案化導電層不同於第一圖案化導電層和第二圖案化導電層。此外，在本實施例中採用複數個段狀導電條110的設計，其中，該複數個段狀導電條110由與第四導電條112相同的圖案化導電層(如第一圖案化導電層)形成。段狀導電條110係第一電極100的一部分，以及，作為一種示例，第一電極100可以接地。因此，電容元件10a、10b、10c的第二電極102的第四導電條112在第一方向D1上可以與其它相鄰的電子裝置有效地隔離。將第二導電條106電連接到第一導電條104、第三導電條108和段狀導電條110的方法以及將第四導電條112電連接到第五導電條114的方法與第一實施例係相同的。另外，第2圖中的等效電路圖也可以適用於本實施例中的金屬-氧化物-金屬(MOM)電容C4。
請參考第7圖，第7圖係根據本發明第五實施例示出的一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖。在本實施例中，本實施例的金屬-氧化物-金屬(MOM)電容C5的等效電路與第2圖所示第二實施例的等效電路相
同。如第7圖所示，本實施例的金屬-氧化物-金屬(MOM)電容C5與第三實施例的金屬-氧化物-金屬(MOM)電容C3之間的差別在於：電容元件10a、10b、10c的第一電極100彼此分離開，以及，第一電極100和第二電極電極102分別用作電容元件10a、10b、10c的下電極和上電極。具體地說，在電容元件10a、10b、10c的每一個中，第一電極100的兩個第一導電條104和兩個第二導電條106形成閉合圖案，以及，電容元件10a、10b、10c中的其中一個電容元件的閉合圖案與電容元件10a、10b、10c中的任何其它的電容元件的閉合圖案分離開。連接線138用於電連接該複數個電容元件之兩者的第一電極。例如，在第7圖所示的實施例中，連接線(connection line)138用於將電容元件10a的第一電極100和電容元件10b的第一電極100電連接，以電連接電容元件10a和10b的下電極，該下電極用於提供如第2圖所示的公共的輸入端子Y，而電容元件10c的第一電極100用作單獨的輸入端子z。本實施例的連接線138由與第二導電條106相同的圖案化導電層形成，但本發明並不限於此。舉例來說，連接線138的一端直接連接到與電容元件10b相鄰的電容元件10a的右邊的第二導電條106，以及，連接線138的另一端直接連接到與電容元件10a相鄰的電容元件10b的左邊的第二導電條106。在本實施例中，金屬-氧化物-金屬(MOM)電容C5還包括假電極116c，假電極116c與電容元件10a、10b、10c並列佈置。假電極116c與第一電極100大致上或實質上相同，因此，假電極116c也具有圍繞第二電極102的閉合圖案。
在本實施例中，假電極116c、連接線138，以及，電容元件10a、10b、10c的第一導電條104、第二導電條106、第三導電條108和第四導電條112由相同的圖案化導電層(如第一圖案化導電層)形成。第五導電條114和橋接線140由另一圖案化導電層(如第二圖案化導電層)形成。橋接線140直接連接電容元件10a、10b、10c的第五導電條114和被假電極116c圍繞的第五導電條114，以電連接所有的第二電極102，從而形成公共的上電極，該公共的上電極用作如第2圖
所示的公共的輸出端子X或接地。舉例來說，橋接線140包括第一橋接條142和複數個第二橋接條144。第一橋接條142在第一方向D1上延伸且被設置在閉合圖案之外。第二橋接條144在第二方向D2上延伸，且被設置在第一橋接條142和電容元件10a的第五導電條114之間，以及，還被設置在第一橋接條142和電容元件10b的第五導電條114之間。第二橋接條144還被設置在電容元件10a的第五導電條114和電容元件10c的第五導電條114之間，以及，還被設置在電容元件10b的第五導電條114和被假電極116c圍繞的第五導電條114之間。此外，第一橋接條142和第五導電條114通過第二橋接條144全部連接在一起。
請參考第8圖，第8圖係本發明第六實施例示出的一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖。如第8圖所示，本實施例的金屬-氧化物-金屬(MOM)電容C6和第五實施例之間的差異在於：第一導電條104、第三導電條108和第四導電條112由相同的圖案化導電層(如第一圖案化導電層)形成，而第二導電條106、第五導電條114和第二橋接條144由另一圖案化導電層(如第二圖案化導電層)形成。此外，第一橋接條142由另外的圖案化導電層(如第三圖案化導電層)形成。每一個第二橋接條144直接連接到複數個第五導電條114中的其中一個，以及，至少一個第二橋接條144通過第五通孔V5電連接到第一橋接條142。在變型實施例中，第一橋接條142由與第一導電條104相同的圖案化導電層形成，且還通過通孔V5與第二橋接條144電連接。另一方面，假電極116c的結構與電容元件10a、10b、10c的第一電極100相似。假電極116c在第一方向D1上延伸的這一部分由與第一導電條104、第三導電條108和第四導電條112相同的圖案化導電層形成。假電極116c在第二方向D2上延伸的另一部分由與第二導電條106和第五導電條114相同的圖案化導電層形成。假電極116c的這兩個部分通過通孔電連接。此外，連接線138通過通孔Ve電連接到與電容元件10b相鄰的電容元件10a的第二導電條106，以及，通過通孔Vf電連接到與電容元件10a相鄰的電
容元件10b的第二導電條106。值得注意的係，每一個電容元件10a、10b、10c的第一電極100也放置有第一實施例和第四實施例中提到的段狀導電條110。每一個段狀導電條110由與第四導電條112相同的圖案化導電層形成，並通過通孔V4與其中一個第二導電條106電連接。段狀導電條110的放置在第一方向D1上為鄰近的第四導電條112提供了與其它相鄰的外部電子裝置良好的隔離性能。
請參考第9圖~第11圖，第9圖~第11圖係根據本發明第七實施例示出的一種金屬-氧化物-金屬(MOM)電容的俯視圖的示意圖，其中，第9圖示出了第七實施例的第一圖案化導電層的俯視圖，第10圖示出了第七實施例的第二圖案化導電層和第三圖案化導電層的俯視圖，以及，第11圖示出第七實施例的第五圖案化導電層的橋接線和第四圖案化導電層的俯視圖。在本實施例中，金屬-氧化物-金屬(MOM)電容C7的等效電路可以表示為第2圖所示的電路。本實施例和第五實施例之間的區別在於：本實施例的金屬-氧化物-金屬(MOM)電容C7包括在垂直投影方向V上集成的五個圖案化導電層。除了第五圖案化導電層之外，其它圖案化導電層中的每一個形成三個電容元件10a、10b、10c。換句話說，金屬-氧化物-金屬(MOM)電容C7包括複數個電容元件，其中，一些電容元件在垂直投影方向V上逐層堆疊(stacked layer by layer)，以及，一些電容元件在同一層中並列佈置。如第9圖所示，每一個電容元件10a、10b、10c的兩個第一導電條104和兩個第二導電條106形成閉合圖案，以及，電容元件10a、10b、10c之一者的每一個閉合圖案與電容元件10a、10b、10c之另一者分離開。此外，假電極116c與第一電極100實質上相同，因此，假電極116c也具有閉合圖案，該閉合圖案圍繞第二電極102，如第六實施例中所述。電容元件10a、10b、10c和假電極116c由第一圖案化導電層形成。此外，如第10圖所示，電容元件10a的第一電極100通過至少一個通孔Vg電連接到第二圖案化導電層中的另一電容元件10a的第一電極100。如第10圖所示，電容元件10a的第二電極102通過至少一個通孔
Vh電連接到第二圖案化導電層中的另一電容元件10a的第二電極102。以上提及的連接方法也適用於電容元件10b、10c以及被假電極116c圍繞的第二電極102。
請參考第10圖，第10圖示出了一種金屬-氧化物-金屬(MOM)電容C7的第二圖案化導電層和第三圖案化導電層的俯視圖，其中，第二圖案化導電層和第三圖案化導電層具有相同的俯視圖。第10圖所示的第二圖案化導電層的俯視圖與第9圖所示的第一圖案化導電層的俯視圖之間的區別係：第二圖案化導電層還包括第二連接線148和複數個第一連接線146。第一連接線146和第二連接線148均在第一方向D1上延伸，其中，電容元件10a、10b的每一個第二導電條106連接到第一連接線146之一者，以及，第二連接線148連接到電容元件10c的第二導電條106，該第二連接線148與假電極116c不相鄰。位於電容元件10a和電容元件10b之間的第一連接線146用於電連接電容元件10a和10b的第一電極100，而其它的第一連接線146可用於將其它的電子裝置電連接到電容元件10a和電容元件10b。類似地，第二連接線148可以用於將其它的電子裝置電連接到電容元件10c，但本發明並不限於此。因此，第一連接線146和第二連接線148能夠將訊號或電壓傳遞到電容元件10a、10b、10c對應的第一電極100，使得第一電極100用作電容元件10a、10b、10c的下電極或輸入端子。本實施例的金屬-氧化物-金屬(MOM)電容C7的第三圖案化導電層還包括第一連接線146和第二連接線148。
然而，在變型實施例中，第一連接線146或第二連接線148可以僅佈置在第二圖案化導電層和第三導電圖案化層之一者中。此外，電容元件10a的第一電極100通過至少一個通孔Vi與第三圖案化導電層中的另一電容元件10a的第一電極100電連接。電容元件10a的第二電極102通過至少一個通孔Vj與第三圖案化導電層中的另一電容元件10a的第二電極102電連接。以上提及的連接方法也適用於電容元件10b、10c以及被假電極116c圍繞的第二電極102。此外，通過與以上提及的相同方式，第三圖案化導電層中的電容元件10a、10b、10c可以通過相應的通
孔電連接到第四圖案化導電層中相應的電容元件10a、10b、10c。
請參考第11圖，第11圖示出了一種金屬-氧化物-金屬(MOM)電容C7的第四圖案化導電層和第五圖案化導電層，其中，第五圖案化導電層由點狀圖案陰影(dotted pattern shading)示出，而第四圖案化導電層被示出為沒有陰影。
第四圖案化導電層的圖案類似於第9圖所示的第一圖案化導電層，除第四圖案化導電層所包括的第一連接線150之外，第一連接線150選擇性地設置在電容元件10a和電容元件10b之間，該第一連接線150直接連接電容元件10a和電容元件10b相鄰的第二導電條106。關於第五圖案化導電層，其包括在第二方向D2上延伸的兩個橋接線152。橋接線152中的一者通過複數個通孔Vk電連接到電容元件10a的第二電極102和電容元件10c的第二電極102，以及，另一個橋接線152通過複數個通孔V1電連接到電容元件10b的第二電極102和被假電極116c圍繞的第二電極102。橋接線152還可以進一步地彼此電連接，以電連接第一圖案化導電層、第二圖案化導電層、第三圖案化導電層和第四圖案化導電層中的電容元件10a、10b、10c的所有第二電極102，從而形成公共的第二電極。此外，在本實施例中的每一個電容元件10a、10b、10c中，第一電極100為下電極，該下電極可以用作輸入端子，以及，第二電極102為上電極，該上電極可以用作輸出端子或接地。
因此，橋接線152可以接地或用作以進一步電連接到外部電子裝置的輸出端子。
在本發明第七實施例的變型實施例中，第一導電層、第二導電層、第三導電層和第四導電層中的每一個導電層的圖案可以進一步被分離成兩個導電層，其中一個導電層具有在第一方向D1上延伸的條紋圖案，而另一個導電層具有在第二方向D2上延伸的條紋圖案，如第一實施例、第二實施例和第四實施例中所提及的設計理論。在這種設計中，還可以採用段狀條，以給第二電極提供更有效的隔離。
總之，在本發明的金屬-氧化物-金屬(MOM)電容中，每一個電容
元件包括第一電極，該第一電極具有閉合圖案，以及，第二電極被第一電極的閉合圖案圍繞。在這種情況下，當電容元件排列成陣列時，可以防止每一個電容元件彼此相互影響，以及，該設計還避免了這些電容與任何其它的外部電子裝置之間的干擾，因此，可以提高金屬-氧化物-金屬(MOM)電容的線性度。
此外，每一個電容元件可以由兩個不同的圖案化導電層形成，其中，第一圖案化導電層包括沿一個方向延伸的導電條，以及，第二圖案化導電層包括沿另一個方向延伸的導電條。因此，採用這種設計可以克服在具有高集成度的先進半導體製造技術中，在同一金屬層中精確地形成具有彎曲圖案的金屬條的難度。
此外，當圖案化導電層之一者的導電條全部沿一個方向延伸時，第一電極的段狀導電條和第二電極的第四導電條在延伸方向上對齊，因此，在電容元件中放置段狀導電條能夠有效地防止電容元件的第二電極在延伸方向上與該電容元件周圍的其它電容元件相干擾。
已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
Claims (22)
- 一種金屬-氧化物-金屬電容，包括至少一個電容元件，其中，每一個電容元件包括：第一電極和第二電極；該第一電極具有閉合圖案；以及，該第二電極被該第一電極的該閉合圖案圍繞；其中，該第一電極包括：複數個第一導電條、複數個第二導電條和至少一個第三導電條，該複數個第一導電條、該複數個第二導電條和該至少一個第三導電條彼此電連接，每一個第一導電條與該複數個第二導電條之至少一者連接，以及，每一個第三導電條與該複數個第二導電條之至少一者連接；以及，該第二電極包括：至少一個第五導電條和至少一個第四導電條，該至少一個第五導電條和該至少一個第四導電條彼此電連接，每一個第四導電條與該至少一個第五導電條連接；其中，該第一導電條、該第三導電條和該第四導電條在第一方向上延伸，該第二導電條和該第五導電條在第二方向上延伸，以及，該第一方向與該第二方向交叉；其中，該第一導電條、該第三導電條和該第四導電條由相同的圖案化導電層形成，該第二導電條和該第五導電條由另一圖案化導電層形成，該每一個第一導電條通過複數個第一通孔分別電連接到該複數個第二導電條之至少一者，該每一個第三導電條通過至少一個第二通孔分別電連接到該複數個第二導電條中的至少一個，以及，該每一個第四導電條通過第三通孔電連接到該第五導電條。
- 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中，該第三導電條在該第二方向上位於該複數個第一導電條的兩者之間。
- 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中，該第三導電條和該第四導電條在該第二方向上交替佈置。
- 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中，該第一電極還包括：複數個段狀導電條；每一個段狀導電條與該複數個第二導電條之一者交叉，且通過第四通孔與該複數個第二導電條之一者電連接。
- 如申請專利範圍第4項所述之金屬-氧化物-金屬電容，其中，該每一個第三導電條在該第二方向上位於該複數個段狀導電條的兩者之間，該每一個第四導電條在該第一方向上位於該複數個段狀導電條的兩者之間，以及，該第四導電條與該複數個段狀導電條隔離開。
- 如申請專利範圍第5項所述之金屬-氧化物-金屬電容，其中，該複數個段狀導電條的兩者與相應的第四導電條沿該第一方向大致對齊。
- 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中，該至少一個電容元件包括：沿垂直投影方向依次堆疊的複數個電容元件，每一個電容元件由兩個圖案化導電層形成，該複數個電容元件的第一電極彼此電連接，以及，該複數個電容元件的第二電極彼此電連接；其中，該垂直投影方向垂直於該第一方向與該第二方向。
- 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中，該第五導電條與該至少一個第三導電條交叉，以及，該第五導電條與該至少一個第三導電條電隔離開。
- 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，該至少一個第三導電條之一者與位於該第五導電條同側的一個或複數個第二導電條連接，以及，該每一個第三導電條與該至少一個第五導電條不交叉。
- 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中，該至少一個電容元件包括並列佈置的複數個電容元件。
- 如申請專利範圍第10項所述之金屬-氧化物-金屬電容，其中，該金屬-氧化物-金屬電容還包括橋接線，該橋接線用於電連接該複數個電容元件之兩者的該第二電極。
- 如申請專利範圍第11項所述之金屬-氧化物-金屬電容，其中，該橋接線在該第一方向上延伸，該第一導電條、該第三導電條、該第四導電條和該橋接線由相同的圖案化導電層形成，該第二導電條和該第五導電條由另一圖案化導電層形成，以及，該橋接線分別直接電連接到兩個不同的電容元件的其中一個第四導電條。
- 如申請專利範圍第11項所述之金屬-氧化物-金屬電容，其中，該橋接線包括：在該第一方向上延伸的第一橋接條和在該第二方向上延伸的複數個第二橋接條，該第一導電條、該第三導電條和該第四導電條由相同的圖案化導電層形成，以及，該第二導電條、該第五導電條和該第二橋接條由另一圖案化導電層形成，每一個第二橋接條直接電連接到該複數個第五導電條之一者，以及，至少一個第二橋接條通過第五通孔電連接到該第一橋接條。
- 如申請專利範圍第10項所述之金屬-氧化物-金屬電容，其中，在每一個電容元件中，該第一導電條之兩者和該第二導電條之兩者形成該閉合圖案，以及，該電容元件之一者的閉合圖案與另一電容元件的閉合圖案連接。
- 如申請專利範圍第14項所述之金屬-氧化物-金屬電容，其中，沿該第一方向排成一行的兩個電容元件具有公共的第二導電條，以及，沿該第二方向排成一行的兩個電容元件具有公共的第一導電條。
- 如申請專利範圍第14項所述之金屬-氧化物-金屬電容，其中，在每一個電容元件中，該第一電極係該電容元件的上電極，該第一電極接地或用作輸出端子；該第二電極係該電容元件的下電極，以及，該第二電極用作輸入端子。
- 如申請專利範圍第14項所述之金屬-氧化物-金屬電容，其中，該金屬-氧化物-金屬電容還包括假電極(dummy electrode)，該假電極與該第二電極大致相同，以及，該假電極和該電容元件並列佈置。
- 如申請專利範圍第10項所述之金屬-氧化物-金屬電容，其中，在每一個電容元件中，該複數個第一導電條之兩者和該複數個第二導電條之兩者形成該閉合圖案，以及，其中一個電容元件的閉合圖案與另一個電容元件的閉合圖案分離開。
- 如申請專利範圍第18項所述之金屬-氧化物-金屬電容，其中，在每一個電容元件中，該第一電極係該電容元件的下電極，該第一電極用作輸入端子，該第二電極係該電容元件的上電極，以及，該第二電極接地或用作輸出端子。
- 如申請專利範圍第18項所述之金屬-氧化物-金屬電容，該金屬-氧化物-金屬電容還包括連接線，該連接線用於電連接該電容元件之兩者的該第一電極。
- 如申請專利範圍第18項所述之金屬-氧化物-金屬電容，其中，該金屬-氧化物-金屬電容還包括假電極，該假電極與該第一電極大致相同，以及，該假電極和該電容元件並列佈置。
- 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中，該每一個第一導電條與至少兩個第二導電條連接，該每一個第二導電條與至少兩個第一導電條連接，以及，兩個第一導電條和連接到該兩個第一導電條的兩個第二導電條形成閉合圖案。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662344413P | 2016-06-02 | 2016-06-02 | |
| US62/344,413 | 2016-06-02 | ||
| US15/585,139 US10177216B2 (en) | 2016-06-02 | 2017-05-02 | Metal-oxide-metal capacitor |
| US15/585,139 | 2017-05-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201743349A TW201743349A (zh) | 2017-12-16 |
| TWI664652B true TWI664652B (zh) | 2019-07-01 |
Family
ID=58994859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106118009A TWI664652B (zh) | 2016-06-02 | 2017-06-01 | 金屬-氧化物-金屬電容 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10177216B2 (zh) |
| EP (1) | EP3252788B1 (zh) |
| CN (1) | CN107464801B (zh) |
| TW (1) | TWI664652B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10615113B2 (en) | 2018-06-13 | 2020-04-07 | Qualcomm Incorporated | Rotated metal-oxide-metal (RTMOM) capacitor |
| TWI675478B (zh) * | 2018-10-30 | 2019-10-21 | 力晶積成電子製造股份有限公司 | 金屬-氧化物-金屬電容結構 |
| KR20200077672A (ko) | 2018-12-20 | 2020-07-01 | 삼성전자주식회사 | 고효율 커패시터 구조체 |
| TWI819776B (zh) * | 2022-09-06 | 2023-10-21 | 瑞昱半導體股份有限公司 | 金屬氧化物金屬電容結構及其半導體裝置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8558346B1 (en) * | 2012-06-26 | 2013-10-15 | United Microelectronics Corp. | Semiconductor structure |
| US20150054126A1 (en) * | 2013-08-22 | 2015-02-26 | Maxlinear, Inc. | Method and system for a metal finger capacitor with a triplet repeating sequence incorporating a metal underpass |
| TWI482187B (zh) * | 2011-05-09 | 2015-04-21 | Marvell World Trade Ltd | 金屬氧化物金屬電容器構造 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2870042B1 (fr) | 2004-05-07 | 2006-09-29 | St Microelectronics Sa | Structure capacitive de circuit integre |
| US8379365B2 (en) | 2009-04-28 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal oxide metal capacitor with slot vias |
| US9159718B2 (en) | 2013-03-08 | 2015-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Switched capacitor structure |
-
2017
- 2017-05-02 US US15/585,139 patent/US10177216B2/en active Active
- 2017-05-24 CN CN201710372855.0A patent/CN107464801B/zh active Active
- 2017-05-30 EP EP17173531.9A patent/EP3252788B1/en active Active
- 2017-06-01 TW TW106118009A patent/TWI664652B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI482187B (zh) * | 2011-05-09 | 2015-04-21 | Marvell World Trade Ltd | 金屬氧化物金屬電容器構造 |
| US8558346B1 (en) * | 2012-06-26 | 2013-10-15 | United Microelectronics Corp. | Semiconductor structure |
| US20150054126A1 (en) * | 2013-08-22 | 2015-02-26 | Maxlinear, Inc. | Method and system for a metal finger capacitor with a triplet repeating sequence incorporating a metal underpass |
Also Published As
| Publication number | Publication date |
|---|---|
| US10177216B2 (en) | 2019-01-08 |
| TW201743349A (zh) | 2017-12-16 |
| CN107464801A (zh) | 2017-12-12 |
| US20170352719A1 (en) | 2017-12-07 |
| EP3252788B1 (en) | 2020-04-01 |
| CN107464801B (zh) | 2019-07-12 |
| EP3252788A1 (en) | 2017-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI664652B (zh) | 金屬-氧化物-金屬電容 | |
| KR101269291B1 (ko) | 상호맞물려진 횡측 핀(ｆｉｎ)들을 갖는 집적 캐패시터 | |
| US6969680B2 (en) | Method for making shielded capacitor structure | |
| US7994609B2 (en) | Shielding for integrated capacitors | |
| KR101268641B1 (ko) | 교번 층의 세그먼트를 구비하는 집적 커패시터 | |
| JP6639736B2 (ja) | キャパシタ装置とその製造方法 | |
| TWI505419B (zh) | 具有較低ｉｒ壓降的積體電路晶片 | |
| US20190378793A1 (en) | Integration of guard ring with passive components | |
| US10026685B2 (en) | Metal-oxide-metal (MOM) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency | |
| US9660019B2 (en) | Concentric capacitor structure | |
| TW202105751A (zh) | 電容結構 | |
| TWI580057B (zh) | 半導體電容 | |
| TWI768889B (zh) | 交錯式半導體電容陣列布局 | |
| TWI819776B (zh) | 金屬氧化物金屬電容結構及其半導體裝置 | |
| US20240055346A1 (en) | Layout design of custom stack capacitor to procure high capacitance | |
| TW202137559A (zh) | 電容器 | |
| CN115377089A (zh) | 半导体电容阵列布局 |