TWI661472B - 用於在低溫形成磊晶層之方法 - Google Patents

用於在低溫形成磊晶層之方法 Download PDF

Info

Publication number
TWI661472B
TWI661472B TW106137952A TW106137952A TWI661472B TW I661472 B TWI661472 B TW I661472B TW 106137952 A TW106137952 A TW 106137952A TW 106137952 A TW106137952 A TW 106137952A TW I661472 B TWI661472 B TW I661472B
Authority
TW
Taiwan
Prior art keywords
epitaxial
substrate
chamber
epitaxial layer
gas
Prior art date
Application number
TW106137952A
Other languages
English (en)
Other versions
TW201830481A (zh
Inventor
柳斗烈
申承祐
柳次英
鄭愚德
崔豪珉
吳完錫
金羲植
金檼浩
朴成真
Original Assignee
南韓商優吉尼科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商優吉尼科技股份有限公司 filed Critical 南韓商優吉尼科技股份有限公司
Publication of TW201830481A publication Critical patent/TW201830481A/zh
Application granted granted Critical
Publication of TWI661472B publication Critical patent/TWI661472B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種用於在低溫形成磊晶層之方法。用於形成磊晶層之方法包括傳送一基材進入一磊晶腔室及在該基材上實施一磊晶製程以便在該基材上形成一磊晶層。該磊晶製程包括：在一等於或小於大約700℃之溫度加熱該基材及在該磊晶腔室內調整至一等於或小於大約300Torr之壓力的一狀態下將一矽氣體注入該磊晶腔室以形成一第一磊晶層；停止注入該矽氣體及將一沖洗氣體注入該磊晶腔室以實施在該磊晶腔室內之第一沖洗；在一等於或小於大約700℃之溫度加熱該基材及在該磊晶腔室內調整至一等於或小於大約300Torr之壓力的狀態下將該矽氣體注入該磊晶腔室以形成一第二磊晶層；及停止注入該矽氣體及將該沖洗氣體注入該磊晶腔室以實施在該磊晶腔室內之第二沖洗。

Description

用於在低溫形成磊晶層之方法
本發明有關於用於在基材上形成磊晶層之方法，且更特別有關於用於在低溫形成磊晶層之方法。
半導體裝置係藉由使用各種單元製程製造。在該等單元製程中，一選擇磊晶層形成製程廣泛地用於製造高積體半導體裝置。該選擇磊晶層形成製程係在如一矽基材之一半導體基材之一預定區域上形成一半導體層的一製程。該選擇磊晶層形成製程廣泛地用於形成該半導體裝置之一接觸插頭、一MOS電晶體之突起源極/汲極區域、或一單晶薄膜電晶體之一本體層。
用於使用一選擇磊晶層形成製程形成突起源極/汲極區域的一方法揭露在Park等人之名稱為「具有突起源極與汲極之MOS電晶體(MOS transistors with raised sources and drains)」的美國專利第6,429,084 B1號中。依據Park等人之專利，該選擇磊晶層成長製程係在一大約750℃至大約850℃之高溫實施。
目前已眾所周知之選擇磊晶層形成製程主要藉由使用一低壓化學蒸氣沈積技術(LPCVD技術)來實施。該低壓化學蒸氣沈積選擇磊晶層形成製程(LPCVD SEG製程)係如在上述美國專利第6,429,084 B1號中揭露地在一大約750℃至大約850℃之高溫實施。因此，當該LPCVD SEG製程用於製造一高積體半導體裝置時，有抑制該MOS電晶體之一短通道效應的一限制。
此外，該LPCVD SEG製程係在一大約10Torr至大約20Torr之壓力下實施。在這情形中，由在該LPCVD SEG製程中使用之一半導體源氣體及一選擇蝕刻氣體熱分解的原子在一大約10Torr至大約20Torr之壓力下具有等於或小於數mm的一短平均自由路徑。因此，在載入一反應器中之所有半導體基材上或在各半導體基材之整個表面上，該磊晶層之一成長速度及一選擇蝕刻速度會不均一。因此，在該LPCVD SEG製程中，必須與如氫氣之一載體氣體一起供應該半導體源氣體及該選擇蝕刻氣體。
雖然該LPCVD SEG製程係藉由使用一單一晶圓型腔室來實施，但該載體氣體(該氫氣)以一至少20,000sccm(每分鐘標準立方公分)之高流速注入該單一晶圓型腔室。在這情形中，由該氫氣分解之氫原子會結合在該半導體基材之表面上的懸鍵上而降低該磊晶層之成長速度及/或該磊晶層之成長速度的均一性。
本發明提供一種用於在等於或小於大約700℃之低溫形成磊晶層的方法。
本發明之另一目的可參照以下詳細說明及附圖而了解。
在一實施例中，一種用於形成磊晶層之方法包括以下步驟：傳送一基材進入一磊晶腔室；及在該基材上實施一磊晶製程以便在該基材上形成一磊晶層，其中該磊晶製程包括：在一等於或小於大約700℃之溫度加熱該基材及在該磊晶腔室內調整至一等於或小於大約300Torr之壓力的一狀態下將一矽氣體注入該磊晶腔室以形成一第一磊晶層；停止注入該矽氣體及將一沖洗氣體注入該磊晶腔室以實施在該磊晶腔室內之第一沖洗；在一等於或小於大約700℃之溫度加熱該基材及在該磊晶腔室內調整至一等於或小於大約300Torr之壓力的狀態下將該矽氣體注入該磊晶腔室以形成一第二磊晶層；及停止注入該矽氣體及將該沖洗氣體注入該磊晶腔室以實施在該磊晶腔室內之第二沖洗。
該矽氣體可包括SiCl4 、SiHCl3 、SiH2 Cl2 、SiH3 Cl、Si2 H6 及SiH4 中之至少一者。
該磊晶製程可更包括：在一等於或小於大約700℃之溫度加熱該基材及在該磊晶腔室內調整至一等於或小於大約300Torr之壓力的狀態下將該矽氣體注入該磊晶腔室以形成一第n磊晶層；及停止注入該矽氣體及將該沖洗氣體注入該磊晶腔室以實施在該磊晶腔室內之第n沖洗(其中n=3，4，…k，且k係一整數)。
在形成該等第一與第二磊晶層時，可在一大約480℃之溫度加熱該基材，且在該磊晶製程中，具有一大於大約60Å且小於大約74Å之厚度的該磊晶層可形成在該基材上。
在形成該等第一與第二磊晶層時，可在一大約500℃之溫度加熱該基材，且在該磊晶製程中，具有一大於大約62Å且小於大約115Å之厚度的該磊晶層可形成在該基材上。
在形成該等第一與第二磊晶層時，可在一大約520℃之溫度加熱該基材，且在該磊晶製程中，具有一大於大約71Å且小於大約110Å之厚度的該磊晶層可形成在該基材上。
以下，參照圖1至10詳細地說明本發明之實施例。但是，本發明可用不同形式實施且不應被解釋為受限於在此提出之實施例。相反地，這些實施例係用以使得這揭示是透徹的且完整的，且完全傳達本發明之範圍給發明所屬技術領域中具有通常知識者。在圖中，放大組件之形狀以便清楚顯示。
圖1係依據本發明一實施形態之半導體製造設備1的示意圖。該半導體製造設備1包括製程設備2、一設備前端模組(EFEM)3及一連接壁4。該EFEM3安裝在該製程設備2之一前側以便在收納多數基材S之一容器(未圖示)與該製程設備2之間傳送一晶圓W。
該EFEM3包括多數裝載埠60及一框架50。該框架50設置在該等裝載埠60與該製程設備2之間。收納該等基材S之容器係藉由如一懸吊式傳送器、一懸吊式輸送機或一自動導引載具之一傳送單元(未圖示)放在該等裝載埠60上。
可使用如一前開式晶圓傳送盒(FOUP)之一氣密式容器作為該容器。用於在放在該等裝載埠60上之容器與該製程設備2間傳送該等基材S之一框架機器人70設置在該框架50內。用於自動開啟或關閉該容器之一門的一開門器(未圖示)可設置在該框架50內。此外，用於供應清潔空氣至該框架50中之一風扇過濾器單元(FFU)可設置在該框架50內使得該清潔空氣在該框架50內由一上側向下流動。
對各基材S之一預定製程係在該製程設備2內實施。該製程設備2包括一傳送腔室102、裝載鎖定腔室106、清潔腔室108a與108b、一緩衝腔室110及磊晶腔室(或磊晶裝置)112a、112b與112c。當由一上側觀看時，該傳送腔室102可具有一實質多邊形狀。該裝載鎖定腔室106、該等清潔腔室108a與108b、該緩衝腔室110及該等磊晶腔室112a、112b與112c設置在該傳送腔室102之側面上。
該裝載鎖定腔室106設置在該傳送腔室102之側面中與該EFEM3相鄰的一側面上。在該基材S暫時停留在該裝載鎖定腔室106內後，該基材S載入該製程設備2以便實施該製程。在該製程完成後，該基材S由該製程設備2卸載且接著暫時停留在該裝載鎖定腔室106內。該傳送腔室102、該等清潔腔室108a與108b、該緩衝腔室110及該等磊晶腔室112a、112b與112c保持在一真空狀態。該裝載鎖定室106切換至一真空或大氣狀態。該裝載鎖定腔室106防止外來污染物進入該傳送腔室102、該等清潔腔室108a與108b、該緩衝腔室110及該等磊晶腔室112a、112b與112c。此外，由於在傳送該基材S時該基材S未暴露於大氣，它可防止一氧化物在該基材S上成長。
多數閘閥(未圖示)設置在該裝載鎖定腔室106與該傳送腔室102之間且在該裝載鎖定腔室106與該EFEM3之間。當該基材S在該EFEM3與該裝載鎖定腔室106之間傳送時，設置在該裝載鎖定腔室106與該傳送腔室102間之閘閥關閉。此外，當該基材S在該裝載鎖定腔室106與該傳送腔室102之間傳送時，設置在該裝載鎖定腔室106與該EFEM3間之閘閥關閉。
一基材處理器104設置在該傳送腔室102中。該基材處理器104在該裝載鎖定腔室106、該等清潔腔室108a與108b、該緩衝腔室110及該等磊晶腔室112a、112b與112c之間傳送該基材S。密封該傳送腔室102使得當傳送該基材S時，該傳送腔室102維持在真空狀態。維持真空狀態係用於防止該基材S暴露於污染物(例如，O2 、顆粒材料等)。
該等磊晶腔室112a、112b與112c係設置成在該基材S上形成一磊晶層。在此實施例中，設置該等三磊晶腔室112a、112b與112c。由於相較於一清潔製程要花比較長的時間來實施一磊晶製程，可透過該等多數磊晶腔室增加產率。亦可與此實施例不同地設置四或四以上磊晶腔室或者等於或小於二磊晶腔室。
該等清潔腔室108a與108b係組配成在該等磊晶腔室112a、112b與112c內之該基材S上實施該磊晶製程前清潔該基材S。為成功地實施該磊晶製程，留在該結晶基材上之一氧化物量應減至最少。若在該基材S上之一表面上的氧含量太高，氧原子會妨礙欲沈積在一晶種基材上之材料的結晶沈積，且因此它會對該磊晶製程產生一不良影響。例如，在該矽磊晶沈積時，在該結晶基材上之過多氧會藉由在原子單元中之氧原子團使矽原子由其磊晶位置位移。當更厚地成長一層時，該局部原子位移會造成後續原子配置之誤差。這現象亦被稱為疊差或突起缺陷。在一基材之一表面上的氧化會例如在該基材暴露於大氣同時傳送該基材時發生。因此，用於移除形成在該基材S上之一天然氧化物(或一表面氧化物)的清潔製程可在該等清潔腔室108a與108b內實施。
該清潔製程可為使用具有一自由基狀態之氫(H* )及NF3 氣體的一乾式蝕刻製程。例如，當蝕刻形成在一基材之一表面上的氧化矽時，該基材設置在一腔室內，且接著該腔室中具有一真空環境以產生與在該腔室內之氧化矽反應的一中間產物。
例如，當如氫自由基氣體(H* )及一氟氣體(例如，氟化氮(NF3 ))之反應氣體供應至該腔室中時，該等反應氣體如在以下反應公式(1)中所示地還原而產生如NHx Fy (其中x與y係某整數)之一中間產物。…(1)
由於該中間產物具有與氧化矽(SiO2 )之高反應性，當該中間產物到達該矽基材之一表面時，該中間產物與該氧化矽選擇地反應而如以下反應公式(2)中所示地產生一反應產物((NH4 )2 SiF6 )。…(2)
然後，當在一等於或大於100℃之溫度加熱該矽基材時，該反應產物如以下反應公式(3)中所示地熱裂解而形成一熱裂解氣體，且接著該熱裂解氣體蒸發。因此，可由該基材之表面移除該氧化矽。如在以下反應公式(3)中所示，該熱裂解氣體包括如一HF氣體或一SiF4 氣體之一含氟氣體。…(3)
如上所述，該清潔製程可包括用於產生一反應產物之一反應製程及用於熱裂解該反應產物之一加熱製程。該反應製程及該加熱製程可在該等清潔腔室108a與108b內同時實施。或者，該反應製程可在該等清潔腔室108a與108b中之一清潔腔室中實施，且該加熱製程可在該等清潔腔室108a與108b中之另一清潔腔室中實施。
該緩衝腔室110提供已完成該清潔製程之基材S堆疊的一空間及已實施該磊晶製程之基材S堆疊的一空間。當該清潔製程完成時，該基材S傳送至該緩衝腔室110且接著在該基材S傳送至該等磊晶腔室112a、112b與112c中前堆疊在該緩衝腔室110內。該等磊晶腔室112a、112b與112c可為在多數基材上實施一單一製程的批式腔室。當該磊晶製程在該等磊晶腔室112a、112b與112c內完成時，已實施該磊晶製程之基材S連續地堆疊在該緩衝腔室110內。此外，已完成該清潔製程之基材S連續地堆疊在該等磊晶腔室112a、112b與112c內。在此，該等基材S可垂直地堆疊在該緩衝腔室110內。
圖2係依據本發明一實施例處理之一基材的圖。如上所述，該清潔製程係在該基材S上實施該磊晶製程前，在該等清潔腔室108a與108b內之該基材S上實施。因此，形成在一基材70之一之表面上的一氧化物72可透過過該清潔製程移除。該氧化物72可透過該清潔製程在該等清潔腔室108a與108b內移除。此外，一磊晶表面74可透過該清潔製程暴露在該基材70之表面上以便成長一磊晶層。
然後，在該等磊晶腔室112a、112b與112c內之該基材70上實施一磊晶製程。該磊晶製程可藉由化學蒸氣沈積來實施。該磊晶製程可實施而在該磊晶表面74上形成一磊晶層76。形成在該基材70上之磊晶表面74可暴露於包括一矽氣體(例如，SiCl4 、SiHCl3 、SiH2 Cl2 、SiH3 Cl、Si2 H6 或SiH4 )及一載體氣體(例如，N2 及/或H2 )之反應氣體。此外，當該磊晶層76必須包括一摻雜劑時，一含矽氣體可包括一含摻雜劑氣體(例如，AsH3 、PH3 及/或B2 H6 )。
圖3係顯示依據本發明一實施例之形成一磊晶層的一製程的流程圖，且圖4係顯示依據本發明一實施例之依據是否供應一氣體來形成該磊晶層的製程的圖。在操作S10中，在一基材S上實施一磊晶製程前，將該基材S傳送至清潔腔室108a與108b中。在此，一基材處理器104將該基材S傳送至該等清潔腔室108a與108b中。該基材S之傳送係透過維持一真空狀態之一傳送腔室102來實施。在該等清潔腔室108a與108b中之該基材S上實施一清潔製程。如上所述，該清潔製程包括用於產生一反應產物之一反應製程及用於熱裂解該反應產物之一加熱製程。該反應製程及該加熱製程可在該等清潔腔室108a與108b內同時實施。或者，該反應製程可在該等清潔腔室108a與108b中之一清潔腔室內實施，且該加熱製程可在該等清潔腔室108a與108b中之另一清潔腔室內實施。
在操作S20中，將該基材S傳送至該等磊晶腔室112a、112b與112c中。該基材S之傳送係透過維持該真空狀態之該傳送腔室102來實施。在各磊晶腔室112a、112b與112c中之該基材上可形成一磊晶層。然後，該製程結束。
更詳而言之，在操作S210中，在該磊晶腔室內在一大約620℃之溫度加熱該基材S，且調整在該磊晶腔室內之一壓力至大約100Torr。然後，將該反應氣體注入該腔室。在此，該反應氣體可包括一矽氣體(例如，SiCl4 、SiHCl3 、SiH2 Cl2 、SiH3 Cl、Si2 H6 或SiH4 )及一載體氣體(例如，N2 及/或H2 )之反應氣體(例如，SiH4 50sccm且N2 20slm)。
當將該反應氣體注入該腔室時，該矽氣體可被熱能分解而產生半導體原子。例如，當將一單矽烷氣體注入該腔室時，該單矽烷氣體分解成矽原子及氫原子。該等分解之矽原子結合在該基材S之表面上的懸鍵上且接著被吸收。因此，該等矽原子可被吸收在該基材S之表面上以形成一晶種層，且接著一磊晶層(大約15Å)可形成在該基材S上。此外，未反應原子可存在該基材(S)之表面上。
當該磊晶層透過上述方法形成時，該磊晶層可沒有等於或大於一預定厚度之厚度。在此，這被稱為一臨界磊晶厚度。即，當在一等於或小於大約700℃之溫度形成該磊晶層時，該磊晶層會在等於或大於一預定厚度之厚度被破壞而形成一非晶質矽層。在此，該臨界厚度代表可形成之一厚度的一上限制值。
另一方面，如下所述地，當該磊晶層形成製程分成數個製程來重複實施「形成」及「沖洗」時，可防止破壞該磊晶層以增加該臨界厚度。
在操作S220中，將一沖洗氣體注入該腔室中(例如，等於或大於大約N23slm，且宜為大約20slm)，且該沖洗氣體沖洗存在該腔室中之該反應氣體及該等未反應原子。此外，在操作S220中，(例如，在一等於或大於大約520℃，且宜為大約620℃之溫度)熱處理該基材S。
然後，在操作S230中，在該磊晶腔室內在一大約等於或小於680℃之溫度加熱該基材S，且再調整該磊晶腔室內之一壓力至大約300Torr。接著，將該反應氣體再注入該腔室。在此，該反應氣體可包括一矽氣體(例如，SiCl4 、SiHCl3 、SiH2 Cl2 、SiH3 Cl、Si2 H6 或SiH4 )及一載體氣體(例如，N2 及/或H2 )之反應氣體。因此，該等矽原子可被吸收至該形成之磊晶層的表面中而另外形成一磊晶層。此外，未反應原子可存在該基材(S)之表面上。
在操作S240中，將一沖洗氣體注入該腔室中，且該沖洗氣體沖洗存在該腔室中之該反應氣體及該等未反應原子。此外，在操作S240中，熱處理該基材S。
在依據這實施例之磊晶製程中，雖然磊晶層形成(S210與S230)及沖洗(S220與S240)各實施兩次，但本發明不限於此。例如，在該磊晶製程中，磊晶層形成及沖洗各可依據該磊晶層之一所需厚度實施三次或三次以上。
圖5係顯示依據本發明一實施例之磊晶層的照片，且圖6係顯示依據相關技術之一磊晶層的照片。圖5與6顯示具有實質相同厚度(大約1,000Å)的磊晶層。請參閱圖5，當重複地實施該磊晶層形成及該沖洗以形成具有一預定厚度之一磊晶層時，可看到該磊晶層完全沒有被破壞。請參閱圖6，當連續地實施該磊晶層形成且未實施該沖洗以形成具有一預定厚度之一磊晶層時，可看到該磊晶層被破壞。
圖7至9係顯示透過依據本發明一實施例之用於形成磊晶之方法來增加一臨界厚度的結果圖。請參閱圖7，可看到該臨界厚度由大約60Å增加至大約74Å(當一磊晶層形成溫度係大約480℃時)。請參閱圖8，可看到該臨界厚度由大約62Å增加至大約115Å(當一磊晶層形成溫度係大約500℃時)。請參閱圖9，可看到該臨界厚度由大約70Å增加至大約110Å(當一磊晶層形成溫度係大約520℃時)。
圖10係依據本發明一實施例之一磊晶層形成裝置的示意圖。請參閱圖10，一磊晶層形成裝置1包括一主腔室10及一腔室蓋20。該主腔室10可具有一上部份開啟之一形狀。一通道P可設置在該主腔室10之一側，且該基材S可透過該通道P進接。該基材W可透過設置在該主腔室10之一側的通道P載入該主腔室10且由該主腔室10卸載。該閘閥(未圖示)可安裝在該通道外，且該通道可藉由該閘閥開啟或關閉。
該腔室蓋20與該主腔室10之開口上部份連接以界定與外側隔離之一製程空間3。一密封構件(未圖示)可安裝在該主腔室10與該腔室蓋20之間以便完全密封該製程空間3。一氣體供應孔75通過該腔室蓋20之一頂壁。此外，一反應氣體透過一反應氣體供應管77供應至該主腔室10中，且一載體/沖洗氣體透過一載體/沖洗氣體供應管177供應至該主腔室10中。該反應氣體供應管77與一氣體儲存槽70連接以便開啟或關閉一閥79，藉此調整欲注入之製程氣體的量。該載體/沖洗氣體供應管177與一氣體儲存槽170連接以便開啟或關閉一閥179，藉此調整欲注入之載體/沖洗氣體的量。
具有多數擴散孔65之一蓮蓬頭60安裝在該腔室蓋20之一下端上。該蓮蓬頭60可透過形成在相同高度之多數擴散孔65均一地供應該反應氣體及該載體/沖洗氣體至該基材W上。該蓮蓬頭60使透過該氣體供應孔75供應之反應氣體擴散至該基材W上。透過該蓮蓬頭60供應之氣體可在實施一預定製程後透過設置在該主腔室10之另一側中的一排氣通道13排出。
一加熱器30安裝在該磊晶層形成裝置1之製程空間3中。該加熱器30可由一外部電源(未圖示)接收電流而產生熱。裝載及安裝該基材W之一座槽(未圖示)可形成在該加熱器30之一頂表面中。該加熱器30可具有對應於該基材W之形狀的一圓盤形狀以便均一地加熱該基材W。此外，該加熱器30可具有比該基材W之表面積大的一表面積。一貫穿孔31形成在該加熱器30之一下中央部份中。一支持軸35與該加熱器30之一下部份連接以支持該加熱器30。該支持軸35可與一驅動單元(未圖示)連接以便與該框架30一起旋轉。
此外，該磊晶層形成裝置1可更包括在該製程空間中之一風箱38。當處理該基材W時，該風箱38保持一內部環境為一真空狀態且隔開該磊晶層形成裝置1之一外部環境。該風箱38可壓縮且可伸長並具有一環形。此外，該風箱38設置成環繞該支持軸35。
如圖10所示，一支持構件88安裝成固定在該主腔室10之一側壁上。一排氣環50可設置在該蓮蓬頭60與該支持構件88之間且被該支持構件88支持。該排氣環50安裝成與該主腔室10之內側壁分開，且一排氣空間形成在該排氣環50與該主腔室10之內側壁之間。該排氣通道設置在該主腔室10之側壁中並與該排氣空間連通，且一排氣埠15及一排氣線17與該排氣通道13連接。因此，當一薄膜形成時產生之未反應氣體及副產物可透過設置在該排氣線17中之一排氣泵19強制地吸出以便透過形成在該排氣環50中之多數排氣孔53移動至該排氣空間並接著透過該排氣通道13、該排氣埠15及該排氣線17排出至外側。
依據本發明之實施例，可在等於或小於大約700℃形成該磊晶層。
雖然參照該等示範實施例詳細說明了本發明，但本發明可以許多不同形式實施。因此，以下提出之申請專利範圍的技術觀念及範疇不受限於該等較佳實施例。
1‧‧‧半導體製造設備；磊晶層形成裝置
2‧‧‧製程設備
3‧‧‧設備前端模組(EFEM)；製程空間
4‧‧‧連接壁
10‧‧‧主腔室
13‧‧‧排氣通道
15‧‧‧排氣埠
17‧‧‧排氣線
19‧‧‧排氣泵
20‧‧‧腔室蓋
30‧‧‧加熱器
31‧‧‧貫穿孔
35‧‧‧支持軸
38‧‧‧風箱
50‧‧‧框架；排氣環
53‧‧‧排氣孔
60‧‧‧裝載埠；蓮蓬頭
65‧‧‧擴散孔
70‧‧‧框架機器人；基材；氣體儲存槽
72‧‧‧氧化物
74‧‧‧磊晶表面
75‧‧‧氣體供應孔
76‧‧‧磊晶層
77‧‧‧反應氣體供應管
79,179‧‧‧閥
88‧‧‧支持構件
102‧‧‧傳送腔室
104‧‧‧基材處理器
106‧‧‧裝載鎖定腔室
108a,108b‧‧‧清潔腔室
110‧‧‧緩衝腔室
112a,112b,112c‧‧‧磊晶腔室(磊晶裝置)
170‧‧‧氣體儲存槽
177‧‧‧載體/沖洗氣體供應管
P‧‧‧通道
S‧‧‧基材
S10,S20,S210,S220,S230,S240‧‧‧操作
W‧‧‧晶圓；基材
包括之附圖係用以提供本發明之進一步了解，且加入並構成這說明書之一部分。該等圖顯示本發明之示範實施例且與該說明一起用來解釋本發明之原理。在圖中：圖1係依據本發明一實施形態之半導體製造設備的示意圖；圖2係依據本發明一實施例處理之一基材的圖；圖3係顯示依據本發明一實施例之形成一磊晶層的一製程的流程圖；圖4係顯示依據本發明一實施例之依據是否供應一氣體來形成該磊晶層的製程的圖；圖5係顯示依據本發明一實施例之磊晶層的照片；圖6係顯示依據相關技術之一磊晶層的照片；圖7係顯示透過依據本發明一實施例之用於形成磊晶之一方法來增加在一大約480℃之溫度的一臨界厚度的結果圖；圖8係顯示透過依據本發明一實施例之用於形成磊晶之方法來增加在一大約500℃之溫度的一臨界厚度的結果圖；圖9係顯示透過依據本發明一實施例之用於形成磊晶之方法來增加在一大約520℃之溫度的一臨界厚度的結果圖；及圖10係依據本發明一實施例之一磊晶層形成裝置的示意圖。

Claims (3)

  1. 一種用於形成磊晶層之方法，該方法包含以下步驟：傳送一基材進入一磊晶腔室；及在該基材上實施一磊晶製程以便在該基材上形成一磊晶層，其中該磊晶製程包含：在一約700℃或更小之溫度加熱該基材，及在將該磊晶腔室內調整為一約300Torr或更小之壓力的一狀態下，將一矽氣體注入該磊晶腔室以形成一第一磊晶層；停止注入該矽氣體，及將一沖洗氣體注入該磊晶腔室以在該磊晶腔室內實施第一沖洗；在一約700℃或更小之溫度加熱該基材，及在將該磊晶腔室內調整為一約300Torr或更小之壓力的狀態下，將該矽氣體注入該磊晶腔室以形成一第二磊晶層；及停止注入該矽氣體，及將該沖洗氣體注入該磊晶腔室以在該磊晶腔室內實施第二沖洗，其中，在形成該等第一與第二磊晶層時，在一約480℃之溫度加熱該基材，且在該磊晶製程中，具有一大於約60Å且小於約74Å之厚度的該磊晶層係形成在該基材上。
  2. 一種用於形成磊晶層之方法，該方法包含以下步驟：傳送一基材進入一磊晶腔室；及在該基材上實施一磊晶製程以便在該基材上形成一磊晶層，其中該磊晶製程包含：在一約700℃或更小之溫度加熱該基材，及在將該磊晶腔室內調整為一約300Torr或更小之壓力的一狀態下，將一矽氣體注入該磊晶腔室以形成一第一磊晶層；停止注入該矽氣體，及將一沖洗氣體注入該磊晶腔室以在該磊晶腔室內實施第一沖洗；在一約700℃或更小之溫度加熱該基材，及在將該磊晶腔室內調整為一約300Torr或更小之壓力的狀態下，將該矽氣體注入該磊晶腔室以形成一第二磊晶層；及停止注入該矽氣體，及將該沖洗氣體注入該磊晶腔室以在該磊晶腔室內實施第二沖洗，其中，在形成該等第一與第二磊晶層時，在一約500℃之溫度加熱該基材，且在該磊晶製程中，具有一大於約62Å且小於約115Å之厚度的該磊晶層係形成在該基材上。
  3. 一種用於形成磊晶層之方法，該方法包含以下步驟：傳送一基材進入一磊晶腔室；及在該基材上實施一磊晶製程以便在該基材上形成一磊晶層，其中該磊晶製程包含：在一約700℃或更小之溫度加熱該基材，及在將該磊晶腔室內調整為一約300Torr或更小之壓力的一狀態下，將一矽氣體注入該磊晶腔室以形成一第一磊晶層；停止注入該矽氣體，及將一沖洗氣體注入該磊晶腔室以在該磊晶腔室內實施第一沖洗；在一約700℃或更小之溫度加熱該基材，及在將該磊晶腔室內調整為一約300Torr或更小之壓力的狀態下，將該矽氣體注入該磊晶腔室以形成一第二磊晶層；及停止注入該矽氣體，及將該沖洗氣體注入該磊晶腔室以在該磊晶腔室內實施第二沖洗，其中，在形成該等第一與第二磊晶層時，在一約520℃之溫度加熱該基材，且在該磊晶製程中，具有一大於約71Å且小於約110Å之厚度的該磊晶層係形成在該基材上。
TW106137952A 2016-11-03 2017-11-02 用於在低溫形成磊晶層之方法 TWI661472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2016-0146049 2016-11-03
KR1020160146049A KR101960763B1 (ko) 2016-11-03 2016-11-03 저온 에피택셜층 형성방법

Publications (2)

Publication Number Publication Date
TW201830481A TW201830481A (zh) 2018-08-16
TWI661472B true TWI661472B (zh) 2019-06-01

Family

ID=62076942

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137952A TWI661472B (zh) 2016-11-03 2017-11-02 用於在低溫形成磊晶層之方法

Country Status (6)

Country Link
US (1) US10796915B2 (zh)
JP (1) JP6829495B2 (zh)
KR (1) KR101960763B1 (zh)
CN (1) CN109891555B (zh)
TW (1) TWI661472B (zh)
WO (1) WO2018084409A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802543A (en) * 2006-04-07 2008-01-01 Applied Materials Inc Cluster tool for epitaxial film formation
TW201419527A (zh) * 2012-11-07 2014-05-16 United Microelectronics Corp 磊晶層及其製作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429084B1 (en) 2001-06-20 2002-08-06 International Business Machines Corporation MOS transistors with raised sources and drains
KR100425579B1 (ko) * 2001-07-21 2004-04-03 한국전자통신연구원 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
JP4464949B2 (ja) * 2006-11-10 2010-05-19 株式会社日立国際電気 基板処理装置及び選択エピタキシャル膜成長方法
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
US7776698B2 (en) * 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
JP5315922B2 (ja) * 2008-10-27 2013-10-16 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2011019920A1 (en) * 2009-08-12 2011-02-17 Georgia State University Research Foundation, Inc. High pressure chemical vapor deposition apparatuses, methods, and compositions produced therewith
US8598003B2 (en) * 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
KR20140039544A (ko) 2012-09-24 2014-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101576637B1 (ko) * 2014-07-15 2015-12-10 주식회사 유진테크 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
KR102259080B1 (ko) * 2014-09-23 2021-06-03 삼성전자주식회사 반도체 소자 및 그 제조방법
SG11201703228XA (en) * 2014-10-30 2017-05-30 Applied Materials Inc Method to grow thin epitaxial films at low temperature
JP6100854B2 (ja) * 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802543A (en) * 2006-04-07 2008-01-01 Applied Materials Inc Cluster tool for epitaxial film formation
TW201419527A (zh) * 2012-11-07 2014-05-16 United Microelectronics Corp 磊晶層及其製作方法

Also Published As

Publication number Publication date
KR101960763B1 (ko) 2019-03-21
TW201830481A (zh) 2018-08-16
KR20180049744A (ko) 2018-05-11
WO2018084409A1 (ko) 2018-05-11
US20190304785A1 (en) 2019-10-03
JP2019537840A (ja) 2019-12-26
US10796915B2 (en) 2020-10-06
CN109891555A (zh) 2019-06-14
CN109891555B (zh) 2022-11-08
JP6829495B2 (ja) 2021-02-10

Similar Documents

Publication Publication Date Title
KR101271248B1 (ko) 에피택셜 공정을 위한 반도체 제조설비
KR101271247B1 (ko) 에피택셜 공정을 위한 반도체 제조설비
KR101252742B1 (ko) 에피택셜 공정을 위한 반도체 제조설비
KR101271246B1 (ko) 에피택셜 공정을 위한 반도체 제조설비
US9869019B2 (en) Substrate processing apparatus including processing unit
US9593415B2 (en) Substrate processing apparatus including auxiliary gas supply port
KR101308111B1 (ko) 복수의 배기포트를 포함하는 기판 처리 장치 및 방법
JP2015503227A (ja) 位相差を有する反応ガスを供給する基板処理装置
US20140348617A1 (en) Substrate processing apparatus including heat-shield plate
US20130305991A1 (en) Substrate processing apparatus
TWI661472B (zh) 用於在低溫形成磊晶層之方法
KR102372135B1 (ko) 실리콘막 또는 게르마늄막 또는 실리콘 게르마늄막을 성막하는 방법 및 장치
US20230295837A1 (en) Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
KR20190006777A (ko) 기판 처리 장치