WO2018084409A1 - 저온 에피택셜층 형성방법 - Google Patents

저온 에피택셜층 형성방법 Download PDF

Info

Publication number
WO2018084409A1
WO2018084409A1 PCT/KR2017/008855 KR2017008855W WO2018084409A1 WO 2018084409 A1 WO2018084409 A1 WO 2018084409A1 KR 2017008855 W KR2017008855 W KR 2017008855W WO 2018084409 A1 WO2018084409 A1 WO 2018084409A1
Authority
WO
WIPO (PCT)
Prior art keywords
epitaxial
substrate
chamber
epitaxial layer
gas
Prior art date
Application number
PCT/KR2017/008855
Other languages
English (en)
French (fr)
Inventor
유두열
신승우
유차영
정우덕
최호민
오완석
김희식
김은호
박성진
Original Assignee
주식회사 유진테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유진테크 filed Critical 주식회사 유진테크
Priority to US16/346,683 priority Critical patent/US10796915B2/en
Priority to CN201780068005.XA priority patent/CN109891555B/zh
Priority to JP2019522277A priority patent/JP6829495B2/ja
Publication of WO2018084409A1 publication Critical patent/WO2018084409A1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Definitions

  • I have an epitaxial layer formation method
  • the present invention relates to a method of forming an epitaxial layer on a substrate, and more particularly, to a method of forming an epitaxial layer at a low temperature.
  • the selective epitaxial layer forming process is a process of selectively forming a semiconductor layer on a predetermined region of a semiconductor substrate such as a silicon substrate.
  • This selective epitaxial layer forming process is widely used to form contact plugs of semiconductor devices, elevated source / drain regions of MOS transistors or body layers of single crystal thin film transistors.
  • a method of forming elevated source / drain regions using a selective epitaxial layer forming process is described in US Pat. No. 6,429,084 B1, which states "MOS transistors wi th raised. sources and drains ”, as described by Park et al.
  • the selective epitaxial growth process is carried out at a high silver of 750 ° C to 850 ° C.
  • the well known selective epitaxial layer formation process has been carried out using the LPCVD technique.
  • This low pressure chemical vapor deposition selective epitaxial layer formation process (LPCVD SEG process) is carried out at a high temperature of 750 ° C to 850 ° C, as disclosed in US Pat. No. 6,429,084 B1. Therefore, when the low pressure chemical vapor deposition selective epitaxial layer forming process is used to manufacture a highly integrated semiconductor device, there may be a limit in suppressing short channel effects of the MOS transistors.
  • the low pressure chemical vapor deposition selective epitaxial growth process is carried out under a pressure of 10 to 20 Torr.
  • the thermally decomposed atoms from the semiconductor source gas and the selective etching gas used in the low pressure chemical vapor deposition selective epitaxial growth process may have a short average freedom of several degrees or less at a pressure of 10 to 20 Torr. Show a short mean free path.
  • the epitaxial layer growth rate and selective etching may be non-uniform across all semiconductor substrates loaded in this reaction path or over the enter ire surface of each semiconductor substrate.
  • the semiconductor source gas and the selective etching gas must be supplied together with a transport gas such as hydrogen gas.
  • a transport gas such as hydrogen gas.
  • the carrier gas hydrogen gas
  • the hydrogen atoms decomposed from the hydrogen gas may combine with dangling bonds on the surface of the semiconductor substrate to lower the uniformity of the epitaxial layer growth rate and / or the epitaxial growth rate.
  • a method for forming a low temperature epitaxial layer includes: transferring a substrate to an epitaxial chamber; And forming an epitaxial charge on the substrate by performing an epitaxial process on an additional substrate, wherein the epitaxial process heats the substrate to 700 degrees or less and the inside of the epitaxial chamber to SOOTorr or less.
  • Forming a first epitaxial layer by injecting silicon gas into the epitaxial chamber in a controlled state; Stopping injection of the silicon gas and injecting a purge gas into the epitaxial chamber to first purge the interior of the epitaxial chamber; Forming a second epitaxial layer by injecting silicon gas into the epitaxial chamber while the substrate is adjusted to 700 degrees or less and the inside of the epitaxial chamber is adjusted to 300 Torr or less; And stopping the main mip of the silicon gas and injecting a purge gas into the epitaxial chamber to secondary sebum of the epitaxial chamber.
  • the silicon gas may be at least one of SiC14, SiHC13, SiH2C12, SiH3Cl, Si2H6, or SiH4.
  • the substrate is heated to 700 degrees or less and the inside of the epitaxial chamber is adjusted to 300 Torr or less. Injecting silicon gas into the portion to form an nth epitaxial layer; The method may further include stopping the injection of the silicon gas and purging the inside of the epitaxial chamber by n-th purging by purging the purge gas into the epitaxial chamber. Forming the first and second epitaxial layers heats the substrate at 480 degrees, and the epitaxial process may form an epitaxial layer of greater than 60 A and no more than 74 A on the substrate.
  • Forming the first and second epitaxial layers may heat the substrate at 500 degrees and the epitaxial process may form an epitaxial layer of greater than 62 A and less than or equal to 115 A on the substrate.
  • Forming the first and second epitaxial layers heats the substrate at 520 degrees, and the epitaxial process may form an epitaxial layer of greater than 71 A and less than or equal to 110 A on the substrate.
  • an epitaxial layer can be formed at a low temperature of 700 ° C or lower.
  • FIG. 1 is a view schematically showing a semiconductor manufacturing apparatus according to an embodiment of the present invention.
  • FIG. 2 illustrates a substrate processed according to the present invention and one embodiment.
  • 3 is a flow diagram illustrating a process of forming an epitaxial layer in accordance with one embodiment of the present invention.
  • FIG. 4 is a graph showing a process of forming an epitaxial layer according to an embodiment of the present invention depending on whether gas is supplied.
  • 5 is a photograph showing an epitaxial layer according to an embodiment of the present invention.
  • 6 is a photograph showing an epitaxial layer according to a conventional scheme.
  • FIG. 7 is a graph showing a result of increasing the critical thickness at 480 ° C through the epitaxial layer forming method according to an embodiment of the present invention.
  • FIG 8 is a graph showing the result of increasing the critical thickness at 500 ° C through the epitaxial layer forming method according to an embodiment of the present invention.
  • FIG 9 is a graph showing the result of increasing the critical thickness at 520 ° C through the epitaxial layer forming method according to an embodiment of the present invention.
  • FIG. 10 schematically illustrates an apparatus for forming an epitaxial layer according to an embodiment of the present invention.
  • FIG. 1 is a view schematically showing a semiconductor manufacturing apparatus 1 according to an embodiment of the present invention.
  • the semiconductor manufacturing apparatus 1 includes a process facility 2, an equipment front end module (EFEM) 3, and an interface wal l 4.
  • EFEM equipment front end module
  • the facility front end arms 3 have a plurality of load ports. Loads 60 and frame 50. Frame 50 is positioned between loadport 60 and process equipment 2. The vessel containing substrate S is over It is placed on the load port 60 by a transfer means (not shown), such as a head transfer, overhead conveyor, or automatic guided vehicle. Hermetic containers such as pods (Front Open Unified Pod: F0UP) may be used.
  • a frame robot 70 for transferring the substrate S is installed between the vessel placed in the vessel 60 and the process facility 2.
  • a frame opener for automatically opening and closing the vessel and the door in the frame 50 (not shown).
  • frame 50 has a Fan Filter Unit (FFU) (not shown) that supplies clean air into frame 50 so that clean air flows from top to bottom in frame 50.
  • FFU Fan Filter Unit
  • the substrate S is subjected to a predetermined process in the process equipment 2.
  • the process equipment 2 includes a transfer chamber 102 and a load lock chamber. 106, a cleaning chamber 108a, 108b, a buffer chamber 110, and an epitaxial chamber 112a, 112b, 112c.
  • the transfer chamber 102 has a generally polygonal shape when viewed from the top, and includes a load lock chamber 106, cleaning chambers 108a and 108b, a buffer chamber 110, and an epitaxial chamber 112a, 112b and 112c.
  • the loadlock chamber 106 is located on the side adjacent to the facility front end arms 3 of the sides of the transfer chamber 102.
  • the engine (S) temporarily stays in the load lock chamber (106) and is loaded into the process equipment (2) to perform the process. After the process is completed, the substrate (S) is unloaded from the process equipment (2) to load the chamber. Stay temporarily within 106.
  • the transfer chamber 102, the cleaning chambers 108a, 108b, the buffer chamber 110, and the epitaxial chambers 112a, 112b, 112c are maintained in vacuum, and the loadlock chamber 106 switches to vacuum and atmospheric pressure. do.
  • the loadlock chamber 106 prevents foreign contaminants from entering the transfer chamber 102, the cleaning chambers 108a, 108b, the buffer chamber 110, and the epitaxial chambers 112a, 112b, 112c. In addition, since the substrate S is not exposed to the atmosphere during the transfer of the substrate S, the growth of the oxide film on the substrate S can be prevented.
  • a gate valve (not shown) is installed between the load lock chamber 106 and the asson chamber 102, and between the load lock chamber 106 and the facility front end arms 3.
  • the transfer chamber 102 has a substrate handler 104.
  • the substrate handler 104 transfers the substrate S between the loadlock chamber 106, the cleaning chambers 108a, 108b, the buffer chamber 110, and the epitaxial chambers 112a, 112b, 112c.
  • the transfer chamber 102 is sealed to maintain a vacuum when the substrate S moves.
  • Epitaxial chambers 112a, 112b, 112c are provided to form an epitaxial layer on substrate S. As shown in FIG. Three epitaxial chambers 112a, 112b, 112c are provided in this embodiment. Since the epitaxial process takes more time than the cleaning process, it is possible to improve the manufacturing yield through a plurality of epitaxial chambers. Unlike the present embodiment, four or more or less than two epitaxial chambers may be provided.
  • the cleaning chambers 108a and 108b are provided for cleaning the substrate S before the epitaxial process for the substrate SHI is performed in the epitaxial chambers 112a, 112b and 112c.
  • the amount of oxide present should be minimized. If the surface oxygen content of the substrate is too high, the epitaxial process is adversely affected because oxygen atoms interfere with the crystallographic placement of the deposition material on the seed substrate. For example, during silicon epitaxial deposition, excess oxygen on the crystalline substrate may cause silicon atoms to be displaced from their epitaxial position by clusters of oxygen atoms on an atomic basis. This local atomic displacement can cause errors in subsequent atomic arrangements as the layer grows thicker.
  • Oxygenatoin of the substrate surface can occur, for example, when the substrate is exposed to the atmosphere when transported. Therefore, a cleaning process for removing the native oxide (or surface oxide) formed on the substrate S can be performed in the cleaning chambers 108a and 108b. .
  • the cleaning process is a dry evaporation process using radical hydrogen (IT) and NF 3 gas. For example, when etching the silicon oxide film formed on the surface of the substrate, after placing the substrate in the chamber and forming a vacuum atmosphere in the chamber, an intermediate product that reacts with the silicon oxide film in the chamber is generated.
  • a semi-atom gas such as hydrogen gas radical ⁇ and a fluoride gas (for example, nitrogen fluoride (NF 3 ))
  • a fluoride gas for example, nitrogen fluoride (NF 3 )
  • NF 3 nitrogen fluoride
  • the intermediate product has high reactivity with the silicon oxide film (Si0 2 )
  • the intermediate product is selectively reacted with the silicon oxide film so that the reaction product ((NH 4 ) 2 SiF 6 ) is produced.
  • the thermal decomposition gas includes a gas containing fluorine, such as HF gas or SiF 4 gas. ⁇ : + ⁇ ⁇ ⁇ 3 ⁇ 4.
  • the cleaning process includes a reaction process for producing a reaction product and a heating process for pyrolyzing the reaction product, and the reaction process and the heating process are performed together in the cleaning chambers 108a and 108b, or , 108b), a reaction process may be performed, and a heating process may be performed in the other one of the cleaning chambers 108a and 108b.
  • the buffer chamber 110 provides a space in which the substrate S, which has been completed during the cleaning process, is loaded and a substrate S in which the epitaxial process is formed, is loaded. When the cleaning process is completed, the substrate S moves to the buffer chamber 110 and is loaded into the buffer chamber 110 before being transferred to the epitaxial chambers 112a and 112b. .
  • the epitaxial chambers 112a, 112b and 112c may be batch types in which a single process for a plurality of substrates is performed.
  • the substrate S in which the epitaxial process is performed is sequentially loaded in the buffer chamber 110, and the substrate S in which the cleaning process is completed is sequentially loaded in the epitaxial chambers 112a, 112b and 112c.
  • the substrate S may be loaded in the buffer chamber 110 in the longitudinal direction.
  • 2 is a view showing a substrate processed according to an embodiment of the present invention.
  • the cleaning process for the substrate S is performed in the cleaning chambers 108a and 108b before the epitaxial process for the substrate S is performed.
  • the oxide film 72 formed on the surface can be removed.
  • the oxide film may be removed through a cleaning process in the cleaning chambers 108a and 108b.
  • the cleaning process may expose the epitaxial surface 74 on the surface of the substrate 70, thereby helping to grow the epitaxial layer.
  • an epitaxial process is performed on the substrate S in the epitaxial chambers 112a, 112b, and 112c.
  • the epitaxial process can be accomplished by chemical vapor deposition and can form the epitaxy layer 76 on the epitaxy surface 74.
  • the epitaxial surface 74 of the substrate 70 includes silicon gas (eg, SiC14, SiHC13, SiH2C12, SiH3Cl, Si2H6, or SiM) and carrier gas (eg, N2 and / or H2). May be exposed to reaction gas.
  • the silicon containing gas may be a dopant containing gas (eg, Lecin (As3 ⁇ 4), phosphine (P3 ⁇ 4) and / or diborane (3 ⁇ 43 ⁇ 4).
  • 3 is a flowchart illustrating a process of forming an epitaxial layer according to the present invention and an embodiment, and FIG.
  • step S10 the substrate S moves to the cleaning chambers 108a, 108b before the epitaxial process, and the substrate handler 104 transfers the substrate S to the cleaning chambers 108a, 108b. Transfer is carried out through the transfer chamber 102 to be maintained in vacuum.
  • a cleaning process for the substrate S is performed.
  • the cleaning process includes a reaction process for producing a reaction product and a heating process for pyrolyzing the reaction product.
  • the reaction process and the heating process may be performed together in the cleaning chambers 108a and 108b, or the reaction process may be performed in one of the cleaning chambers 108a and 108b and the heating process in the other of the cleaning chambers 108a and 108b. This can be done.
  • step S20 the substrate S is transferred to the epitaxial chambers 112a, 112b, 112c, and the transfer is made through a transfer chamber 102 which is maintained in vacuum.
  • An epitaxial layer may be formed on the substrate S in the epitaxial chambers 112a, 112b, 112c.
  • the process then ends. Specifically, in step S210, the substrate S is heated to about 620 ° C.
  • reaction gas is injected into the chamber, which reacts with silicon gas (eg, SiC14, SiHC13, SiH2C12, SiH3Cl, Si2H6, or SiH4) and carrier gas (eg, N2 and / or H2).
  • silicon gas eg, SiC14, SiHC13, SiH2C12, SiH3Cl, Si2H6, or SiH4
  • carrier gas eg, N2 and / or H2
  • the dissociated silicon atoms are adsorbed in combination with dangling bonds at the surface of the substrate (S). Therefore, silicon atoms may be adsorbed on the surface of the substrate S to form a seed layer, and an epitaxial layer (about 15A) on the substrate S may be formed. In addition, uncoated atoms may exist on the surface of the substrate S.
  • the epitaxial layer is formed by the above method, the epitaxial layer cannot have a certain thickness or more, and this is the critical thickness (cr it ical epi tax y). thi ckness). In other words, when the epitaxial layer is formed at 700 ° C.
  • step S220 a purge gas is injected into the chamber (eg, N2 3s lm or more, preferably 20 slm), and the purge gas purges the reaction gas and unreacted atoms remaining in the chamber.
  • the chamber eg, N2 3s lm or more, preferably 20 slm
  • step S220 the substrate S is subjected to a heat treatment (for example, 520 ° C or more, preferably 620 ° C).
  • step S230 the substrate S is reheated to 680 ° C or less in the epitaxial chamber, and the pressure in the epitaxial chamber is readjusted to 300 Torr or less.
  • the reaction gas is reinjected into the chamber, which reacts with silicon gas (eg S1C14, SiHC13, SiH2C12, SiH3Gl, Si2H6, or SiH4) and carrier gas (eg, N2 and / or H2). ) May be included.
  • silicon atoms may be adsorbed on the surface of the epitaxial layer formed previously to further form an epitaxial layer.
  • uncoated atoms may be present on the surface of the substrate (S).
  • a purge gas is injected into the chamber, and the purge gas purges the reaction gas and unreacted atoms remaining in the chamber. Further, in step S240, the substrate S is heat treated.
  • the epitaxial process includes two epitaxial layers (S210 and S230) and two purges (S220 and S240), but the epitaxial process is three or more times depending on the desired thickness of the epitaxial layer. Epitaxial layer formation and purge may be included.
  • FIG. 5 is a photograph showing an epitaxial layer according to an embodiment of the present invention
  • Figure 6 is a photograph showing an epitaxial layer according to a conventional method.
  • 5 and 6 show epitaxial layers of approximately the same thickness (about 1,00 OA).
  • the epitaxial layer is formed by repeating the epitaxial layer formation and the purge as shown in FIG. 5, the epitaxial layer is not damaged at all, but as shown in FIG. 6, the epitaxial layer is not purged. It can be seen that the epitaxial layer is damaged when the epitaxial layer of constant thickness is formed by continuing the castle.
  • 7 to 9 are graphs showing the result of increasing the critical thickness through the epitaxial layer forming method according to an embodiment of the present invention. Referring to FIG.
  • FIG. I is a diagram schematically showing an apparatus for forming an epitaxial layer according to an embodiment.
  • the epitaxial layer forming apparatus 1 includes a main chamber 10 and a chamber lid 20.
  • the main chamber 10 may have an open shape at an upper portion thereof, and may have a passage P through which the substrate W may enter and exit.
  • the substrate W may enter and exit the main chamber 10 through a passage formed at one side of the main chamber 10.
  • the gate valve (not shown) is installed outside the passage, and the passage can be opened or closed by the gate valve.
  • the chamber cover 20 is connected to an open upper portion of the main chamber 10 and forms a process space 3 that is blocked from the outside.
  • a sealing member (not shown) may be installed between the main chamber 10 and the chamber cover 20, and the process space 3 may be completely sealed.
  • the gas supply port 75 is formed to penetrate the ceiling wall of the chamber cover 20, and the reaction gas is supplied into the main chamber 10 through the reaction gas supply pipe 77, and the carrier / purge gas supply pipe ( The carrier / purge gas is supplied into the main chamber 10 through 177.
  • the Banung gas supply pipe (77) is connected to the Banung gas storage tank (70) to open and close the valve (79) to adjust the process gas input, and the carrier / purge gas supply pipe (177) is a carrier / purge gas storage tank ( 170 is connected to the valve 179 can be opened and closed to adjust the carrier / purge gas input amount.
  • the lower end of the chamber cover 20 is provided with a shower head 60 having a plurality of diffusion holes (65).
  • the shower head 60 evenly supplies the reaction gas and the carrier / purge gas onto the substrate 00 'through the plurality of diffusion holes 65 formed at the same height.
  • the sour head 60 diffuses the reaction gas supplied through the gas supply port 75 toward the substrate (W).
  • the gas supplied through the shower head 60 may be exhausted through the exhaust passage 13 formed at the other side of the main chamber 10 after completing the predetermined process.
  • the heater 30 is installed in the process space 3 of the substrate processing apparatus 1.
  • the heater 30 generates heat by receiving current from an external power source (not shown), and a mounting flaw (not shown) may be formed on an upper surface of the heater 30 to which the substrate W is loaded.
  • the heater 30 may have a circular disk shape that matches the shape of the substrate 0 to uniformly heat the glass tube W, and is larger than the area of the substrate 00.
  • a through hole 31 is formed below the central portion of the heater, and the support shaft 35 is connected to the lower portion of the heater 30 to support the heater 30.
  • the support shaft 35 may be connected to the driving unit (not shown) to rotate together with the heater 30.
  • the internal atmosphere is vacuumed and the epitaxial layer forming apparatus 1 processes the substrate W.
  • a bellows 38 may be further included to block the outside atmosphere.
  • the bellows 38 is compressible and extensible, and is preferably formed in an annular shape.
  • the bellows 38 is disposed with the support shaft 35 wrapped.
  • the support member 88 is fixed to the side wall of the main chamber (10).
  • Exhaust ring 50 is installed between the shower head 60 and the support member 88, it can be supported through the support member (88).
  • the exhaust ring 50 is spaced apart from the inner wall of the main chamber 10 so that the exhaust space is formed at the inner wall of the exhaust ring 50 and the main chamber 10.
  • the exhaust passage 13 is formed on the side wall of the main chamber 10 to communicate with the exhaust space, and the exhaust port 15 and the exhaust line 17 are connected to the exhaust passage 13.
  • the semi-ungung by-products generated during the formation of the non-banung gas and the thin film are forcedly sucked through the exhaust pump 19 installed in the exhaust line 17 and through the plurality of exhaust holes 53 formed in the exhaust ring 50. It moves to the exhaust space and can be discharged to the outside through the exhaust passage 13, the exhaust port 15, and the exhaust line 17.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 일 실시예에 따르면, 저온 에피택셜층 형성방법은, 기판을 에피택셜 챔버로 이송하는 단계; 그리고 상기 기판에 대한 에피택셜 공정을 수행하여 상기 기판에 에피택셜층을 형성하는 단계를 포함하되, 상기 에피택셜 공정은, 상기 기판을 700도 이하로 가열하고 상기 에피택셜 챔버의 내부를 300Torr 이하로 조절한 상태에서 상기 에피택셜 챔버의 내부에 실리콘 가스를 주입하여 제 1 에피택셜층을 형성하는 단계; 상기 실리콘 가스의 주입을 중단하고 상기 에피택셜 챔버의 내부에 퍼지 가스를 주입하여 상기 에피택셜 챔버의 내부를 1차 퍼지하는 단계; 상기기판을 700도 이하로 가열하고 상기 에피택셜 챔버의 내부를 300Torr 이하로 조절한 상태에서 상기 에피택셜 챔버의 내부에 실리콘 가스를 주입하여 제2 에피택셜층을 형성하는 단계; 그리고 상기 실리콘 가스의 주입을 중단하고 상기 에피택셜 챔버의 내부에 퍼지 가스를 주입하여 상기 에피택셜 챔버의 내부를 2차 퍼지하는 단계를 포함한다.

Description

【명세서】
【발명의 명칭】
저은 에피택셜층 형성방법
[기술분야]
본 발명은 기판 상에 에피택셜층을 형성하는 방법에 관한 것으로, 더욱 상세하게는 저온에서 에피택셜층을 형성하는 방법에 관한 것이다.
【배경기술]
반도체 소자들은 여러 가지의 단위 공정들을 사용하여 제작되며, 단위 공정들 중에 선택적 에피택셜층 형성공정이 고집적 반도체 소자의 제조에 널리 사용되고 있다. 선택적 에피택셜층 형성공정은 실리콘 기판과 같은 반도체 기 판의 소정영역 상에 반도체층을 선택적으로 형성하는 공정아다. 이러한 선택적 에피택셜층 형성공정은 반도체 소자의 콘택 플러그, 모스 트랜지스터의 상승된 소오스 /드레인 영역 또는 단결정 박막 트랜지스터의 바디층을 형성하는 데 널 리 사용되고 있다. 선택적 에피택셜층 형성공정을 사용하여 상승된 소오스 /드레인 영역들 을 형성하는 방법이 미국특허 제 6，429，084 B1호에 "높여진 소오스들 및 드레인 들을 갖는 모스 트랜지스터들 (MOS transistors wi th raised sources and drains) "라는 제목으로 박 등 (Park et al . )에 의해 개시된 바 있다. 박 등에 따르면 , 상기 선택적 에피택시얼 성장 공정은 750°C 내지 850°C의 고은에서 진 행된다. 지금까지 널리 알려진 선택적 에피택셜층 형성공정은 주로 저압 화학기 상증착 기술 (LPCVD technique)을사용하여 진행되어 왔다. 이러한 저압 화학기 상증착 선택적 에피택셜층 형성공정 (LPCVD SEG process)은 상기 미국특허 제 6,429,084 B1호에 개시된 바와 같이 750°C 내지 850°C의 고온에서 실시된다. 따라서， 상기 저압 화학기상증착 선택적 에피택셜층 형성공정이 고집적 반도체 소자의 제조에 사용되면， 상기 모스 트랜지스터들의 단채널 효과를 억제시키는 데 한계가 있을 수 있다. 더 나아가서， 상기 저압 화학기상증착 선택적 에피택시얼 성장 공정은 10 내지 20 Torr의 압력 하에서 진행된다. 이 경우에， 상기 저압 화학기상증착 선택적 에피택시얼 성장 공정에 사용되는 반도체 소스 가스 및 선택적 식각 가 스로부터 열적으로 분해된 원자들은 10 내지 20 Torr의 압력 하에서 수 闘 또 는 그 이하의 짧은 평균자유항로 (short mean free path)를 보인다. 그 결과， 에피택셜층 성장률 및 선택적 식각를이 반웅로 내에 로딩된 모든 반도체 기판 들에 걸쳐서 또는 각 반도체 기판의 전면 (ent ire surface)에 걸쳐서 불균일할 수 있다. ！다라서， 상기 저압 화학기상증착 선택적 에피택셜층 형성공정에 있어 서， 반도체 소스 가스 및 선택적 식각 가스는 수소 가스와 같은 운송 가스와 함께 공급되어야 한다. 저압 화학기상증착 선택적 에피택셜층 형성공정이 매엽식 챔버 (single wafer type chamber)를 사용하여 진행될지라도， 운송가스 (수소 가스)는 매엽식 챔버 내로 적어도 20，000 sccm( standard cubic cent imeter per minute)의 높은 유량 (high f low rate)으로 주입된다. 이 경우에， 상기 수소 가스로부터 분해된 수소 원자들은 반도체 기판의 표면의 댕글링 본드들과 결합하여 에피택셜층 성 장률 및 /또는 에피택셜충 성장률의 균일도를 오히려 저하시킬 수 있다.
【발명의 상세한 설명】
【기술적 과제】
본 발명의 목적은 700°C 이하의 저은에서 에피택셜층을 형성할 수 있는 방법을 제공하는 데 있다.
본 발명의 다른 목적들은 다음의 상세한 설명과 첨부한 도면으로부터 보다 명확해질 것이다.
【기술적 해결방법】
본 발명의 일 실시예에 따르면， 저온 에피택셜층 형성방법은， 기판을 에피택셜 챔버로 이송하는 단계; 그리고 상가 기판에 대한 에피택셜 공정을 수 행하여 상기 기판에 에피택셜충을 형성하는 단계를 포함하되， 상기 에피택셜 공정은， 상기 기판을 700도 이하로 가열하고 상기 에피택셜 챔버의 내부를 SOOTorr 이하로 조절한 상태에서 상기 에피택셜 챔버의 내부에 실리콘 가스를 주입하여 제 1 에피택셜층을 형성하는 단계; 상기 실리콘가스의 주입을 중단하 고 상기 에피택셜 챔버의 내부에 퍼지 가스를 주입하여 상기 에피택셜 챔버의 내부를 1차 퍼지하는 단계; 상기 기판을 700도 이하로 가껼하고 상기 에피택셜 챔버의 내부를 300Torr 이하로 조절한 상태에서 상기 에피택셜 챔버의 내부에 실리콘 가스를 주입하여 계 2 에피택셜층을 형성하는 단계; 그리고 상기 실리콘 가스의 주밉을 중단하고 상기 에피택셜 챔버의 내부에 퍼지 가스를 주입하여 상기 애피택셜 챔버의 내부를 2차 피지하는 단계를 포함한다.
상기 실리콘 가스는 SiC14, SiHC13, SiH2C12 , SiH3Cl , Si2H6, 또는 SiH4 증 어느 하나 이상일 수 있다.
상기 에피택셜 공정은， 상기 기판을 700도 이하로 가열하고 상기 에피 택셜 챔버의 내부를 300Torr 이하로 조절한 상태에서 상기 에피택셜 챔버의 내 부에 실리콘 가스를 주입하여 제 n 에피택셜층을 형성하는 단계; 그리고 상기 실리콘 가스의 주입을 중단하고 상기 에피택셜 챔버의 내부에 퍼지 가스를 주 빕하여 상기 에피택셜 챔버의 내부를 n차 퍼지하는 단계를 더 포함할 수 있다. 상기 제 1 및 제 2 에피택셜층을 형성하는 단계는 상기 기판을 480도로 가열하며， 상기 에피택셜 공정은 상기 기판에 60 A을 초과하고 74A 이하인 에 피택셜층을 형성할 수 있다.
상기 계 1 및 제 2 에피택셜층을 형성하는 단계는 상기 기판을 500도로 가열하며 상기 에피택셜 공정은 상기 기판에 62A을 초과하고 115A 이하인 에피택셜층을 형성할 수 있다.
상기 제 1 및 제 2 에피택셜층을 형성하는 단계는 상기 기판을 520도로 가열하 며， 상기 에피택셜 공정은 상기 기판에 71 A을 초과하고 110 A 이하인 에피택 셜층을 형성할 수 있다.
【발명의 효과]
본 발명의 일 실시예에 와하면 700 °C 이하의 저온에서 에피택셜층을 형 성할 수 있다.
【도면의 간단한 설명]
도 1은 본 발명의 일 실시예에 따른 반도체 제조설비를 개략적으로 나 타내는 도면이다.
도 2는 본 발명와 일 실시예에 따라 처리된 기판을 나타내는 도면이다. 도 3은 본 발명의 일 실시예에 따라 에피택셜 층을 형성하는 공정을 나 타내는 흐름도이다.
도 4는 본 발명의 일 실시예에 따라 에피택셜 층을 형성하는 공정을 가 스의 공급 여부에 따라 나타내는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 에피택셜층을 나타내는사진이다. 도 6은 종래의 방식에 따른 에피택셜층을 나타내는사진이다.
도 7은 본 발명의 일 실시예에 따른 에피택셜층 형성방법을 통해 480°C 에서 임계 두께가 증가한 결과를 나타내는 그래프이다.
도 8은 본 발명의 일 실시예에 따른 에피택셜층 형성방법을 통해 500°C 에서 임계 두께가 증가한 결과를 나타내는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 에피택셜층 형성방법을 통해 520°C 애서 임계 두깨가 증가한 결과를 나타내는 그래프이다.
도 10은 본 발명의 일 실시예에 따른 에피택셜 층을 형성하는 장치를 개략적으 로 나타내는 도면이다.
【발명의 실시를 위한 최선의 형태】
이하， 본 발명의 바람직한 실시예들을 첨부된 도 1 내지 도 10을 참고 하여 더욱 상세히 설명한다. 본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며， 본 발명의 범위가 아래에서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 실시예들은 당해 발명이 속하는 기술분야에서 통상 의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것 이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다. 도 1은 본 발명의 일 실시예에 따른 반도체 제조설비 (1)를 개략적으로 나타내는 도면이다. 반도체 제조장치 (1)는 공정설비 (2)， 설비 전방 단부 모들 (Equipment Front End Module :EFEM) (3) , 그리고 경계벽 (interface wal l)(4)을 포함한다ᅳ 설비 전방 단부 모들 (3)은 공정설비 (2)의 전방에 장착되어， 기판들 (S)이 수용된 용기 (도시안됨)와 공정설비 (2) 간에 웨이퍼 (¾ 를 이송한다. 설비 전방 단부 모들 (3)은 복수의 로드포트들 (loadports)(60)과 프레임 (frame) (50)을 가진다. 프레임 (50)은 로드포트 (60)와 공정 설비 (2) 사이에 위 치한다. 기판 (S)를 수용하는 용기는 오버헤드 트랜스퍼 (overhead transfer), 오버헤드 컨베이어 (overhead conveyor), 또는 자동 안내 차량 (automatic guided vehicle)과 같은 이송 수단 (도시안됨)에 의해 로드포트 (60) 상에 놓여 진다. 용기는 전면 개방 일체식 포드 (Front Open Unified Pod:F0UP)와 같은 밀폐용 용기가 사용될 수 있다. 프레임 (50) 내에는 로드포트 (60)에 놓여진 용 기와 공정설비 (2) 간에 기판 (S)을 이송하는 프레임 로봇 (70)이 설치된다. 프레 임 (50) 내에는 용기와 도어를 자동으로 개폐하는 도어 오프너 (도시안됨)가 설 치될 수 있다. 또한, 프레임 (50)에는 청정 공기가 프레임 (50) 내 상부에서 하 부로 흐르도록 청정 공기를 프레임 (50) 내로 공급하는 팬필터 유닛 (Fan Filter Unit:FFU) (도시안됨)이 제공될 수 있다. 기판 (S)은 공정설비 (2) 내에서 소정의 공정이 수행된다. 공정설비 (2)는 이송 챔버 (transfer chamber )(102)， 로드록 챔버 (load lock chamber )( 106) , 세 정 챔버 (cleaning chamber )( 108a, 108b) , 버퍼 챔비 (buffer chamber )( 110) , 그 리고 에피택셜 챔버 (epitaxial chamber) (112a, 112b, 112c)를 포함한다. 이송 챔 버 (102)는 상부에서 바라볼 때 대체로 다각의 형상을 가지며, 로드록 챔버 (106), 세정 챔버 (108a, 108b), 버퍼 챔버 (110)， 그리고 에피택셜 챔버 (112a, 112b ,112c)는 이송 챔버 (102)의 측면에 설치된다. 로드록 챔버 ( 106)는 이송 챔버 ( 102)의 측부들 중 설비 전방 단부 모들 (3)과 인접한 측부에 위치한다. 기관 (S)은 로드록 챔버 (106) 내에 일시적으로 머무른 후 공정설비 (2)에 로딩되어 공정이 이루어지며， 공정이 완료된 후 기판 (S)은 공정설비 (2)로부터 언로딩되어 로드록 챔버 ( 106) 내에 일시적으로 머무 른다. 이송 챔버 (102)， 세정 챔버 ( 108a, 108b) , 버퍼 챔버 (110) , 그리고 에피택 셜 챔버 (112a, 112b, 112c)는 진공으로 유지되며， 로드록 챔버 (106)는 진공 및 대기압으로 전환된다. 로드록 챔버 (106)는 외부 오염물질이 이송 챔버 ( 102)， 세정 챔버 ( 108a, 108b) , 버퍼 챔버 ( 110)， 그리고 에피택셜 챔버 ( 112a, 112b, 112c)로 유입되는 것을 방지한다. 또한， 기판 (S)의 이송 동안， 기 판 (S)이 대기에 노출되지 않으므로， 기판 (S) 상에 산화막이 성장하는 것을 방 지할 수 있다. 로드록 챔버 ( 106)와 아송 챔버 ( 102) 사이， 그리고 로드록 챔버 (106)와 설비 전방 단부 모들 (3) 사이에는 게이트 밸브 (도시안됨)가 설치된다. 설비 전 방 단부 모들 (3)과 로드록 챔버 ( 106) 간에 기판 (S)이 이동하는 경우， 로드록 챔버 ( 106)와 이송 챔버 (102) 사이에 제공된 게이트 밸브가 닫히고， 로드록 챔 버 ( 106)와 이송 챔버 (102) 간에 기판 (S)이 이동하는 경우, 로드록 챔버 ( 106)와 설비 전방 단부 모들 (3) 사이에 제공되는 게이트 밸브가 닫힌다. 이송 챔버 (102)는 기판 핸들러 ( 104)를 구비한다. 기판 핸들러 (104)는 로드록 챔버 ( 106)， 세정 챔버 (108a, 108b) , 버퍼 챔버 ( 110)， 그리고 에피택셜 챔버 (112a, 112b, 112c) 사이에서 기판 (S)을 이송한다. 이송 챔버 (102)는 기판 (S)이 이동할 때 진공을 유지하도록 밀봉된다. 진공을 유지하는 것은 기판 (S) 이 오염물 (예를 들면， 02， 입자상 물질 등)에 노출되는 것을 방지하기 위함이 다. 에피택셜 챔버 ( 112a, 112b, 112c)는 기판 (S) 상에 에피택셜 층을 형성하 기 위하여 제공된다. 본 실시예에서는 3개의 에피택셜 챔버 (112a, 112b , 112c)가 제공된다. 에피택셜 공정은 세정 공정에 비해 많은 시간이 소요되므로， 복수의 에피택셜 챔버를 통해 제조수율을 향상시킬 수 있다. 본 실시예와 달리， 4개 이상이나 2개 이하의 애피택셜 챔버가 제공될 수 있다. 세정 챔버 ( 108a, 108b)는 에피택셜 챔버 ( 112a, 112b, 112c) 내에서 기판 (SHI 대한 에피택셜 공정이 이루어지기 이전에 기판 (S)을 세정하기 위하여 제 공된다. 에피택셜 공정이 성공적으로 이루어지기 위해서는 결정성 기판 상에 존재하는 산화물의 양이 최소화되어야 한다. 기판의 표면 산소 함유량이 너무 높은 경우， 산소 원자가 시드 기판 상의 증착재료의 결정학적 배치를 방해하기 때문에， 에피택셜 공정은 유해한 영향을 받는다. 예를 들면， 실리콘 에피택셜 증착시， 결정성 기판 상의 과도한 산소는， 원자 단위의 산소 원자 클러스터에 의해， 실리콘 원자를 그 에피택셜 위치로부터 변위되게 할 수 있다. 이러한 국 소적인 원자 변위는 층이 더 두껍게 성장할 때 후속 원자 배열에 오차를 일으 킬 수 있다. 이러한 현상은 이른바 적층 결함 또는 힐락 (hi l lock defects)으로 지칭될 수 있다. 기판 표면의 산소화 (oxygenatoin)는， 예를 들면 기판이 이송 할 때 대기에 노출되는 경우 발생할 수 있다. 따라서， 기판 (S) 상에 형성된 자 연 산화막 (nat ive oxide) (또는 표면 산화물)을 제거하는 세정 공정이 세정 챔 버 (108a, 108b) 내에서 이루어질 수 있다.. 세정 공정은 라디칼 상태의 수소 (IT)와 NF3 가스를 사용하는 건식 에창 공정이다. 예를 들어， 기판의 표면에 형성된 실리콘 산화막을 에칭하는 경우， 챔버 내에 기판을 배치하고 챔버 내에 진공 분위기를 형성한 후, 챔버 내에서 실리콘 산화막과 반웅하는 중간 생성물을 발생시킨다. 예를 들어, 챔버 내에 수소 가스꾀 라디칼 ατ)과 불화물 가스 (예를 들 어， 불화질소 (NF3))와 같은 반웅성 가스를 공급하면， 아래 반웅식 ( 1)과 같이 반웅성 가스가 환원되어 NHxFy(x,y는 임의의 정수)와 같은 중간 생성물이 생성 된다.
Figure imgf000008_0001
중간 생성물 은 실리콘 산화막 (Si02)과 반웅성이 높기 때문에, 중간 생 성물이 실리콘 기판꾀 표면에 도달하 면 실리콘 산화막과 선택적으로 반웅하여 아래 반웅식 (2)와 같이 반웅 생성물 ( (NH4)2 SiF6)이 생성된다. 繊 · W ^養 Φ m 이후， 실리콘 기판을 100°C 이상으로 가열하면 아래 반웅식 (3)과 같이 반웅 생성물이 열분해하여 열분해 가스가 되어 증발되므로， 결과적으로 기판 표면으로부터 실리 콘 산화막이 제거될 수 있다. 아래 반응식 (3)과 같이， 열분 해 가스는 HF 가스나 SiF4 가스와 같이 불소를 함유하는 가스가 포함된다. 纖: +繊^續 ¾ . I) 위와 같이， 세정 공정은 반웅 생성물을 생성하는 반웅 공정 및 반웅 생성물을 열분해하는 히팅 공정을 포함하며, 반웅 공정 및 히팅 공정은 세정 챔버 ( 108a, 108b) 내에서 함께 이루어지거나， 세정 챔버 ( 108a, 108b) 중 어느 하나에서 반웅 공정이 이루어지고 세정 챔 버 ( 108a, 108b) 중 다른하나에서 히 팅 공정이 이루어질 수 있다. 버퍼 챔버 ( 110)는 세정 공정아 완 료된 기판 (S)이 적재되는 공간과 에 피택셜 공정이 이루아진 기판 (S)이 적재되는 공간을 제공한다. 세정 공정 이 완료되면, 기판 (S)은 에피택셜 챔버 (112a, 112b，； L12c)로 이송되기 이전에 버퍼 챔버 (110)로 이동하여 버퍼 챔버 ( 110) 내에 적재된다. . 에피택셜 챔버 (112a, 112b, 112c)는 복수의 기판들에 대한 단일 공정이 이루어지는 배치 타입 (batch type)일 수 있으며， 에피택셜 챔버 (112a, 112b, 112c) 내에서 에피택셜 공정이 완료되면， 에 피택셜 공정이 이루어진 기판 (S)은 버퍼 챔버 ( 110) 내에 순차적으로 적재되고， 세정 공정이 완료된 기판 (S) 은 에피택셜 챔버 (112a, 112b, 112c) 내에 순차적으로 적재된다. 이때， 기판 (S)은 버퍼 챔버 ( 110) 내에 종방향으로 적재될 수 있다. 도 2는 본 발명의 일 실시예에 따라 처리된 기판을 나타내는도면이다. 앞서 설명한 바와 같이， 기판 (S)에 대한 에피택셜 공정이 이루어지기 이전에 기판 (S)에 대한 세정 공정이 세정 챔 버 ( 108a , 108b) 내에서 이루어지며， 세정 공정을 통해 기판 (70)의 표면에 형성된 산화막 (72)을 제거할 수 있 다. 산화막 은 세정 챔버 ( 108a, 108b) 내에서 세정 공정을 통해 제거될 수 있다. 세정 공정 을 통해 기판 (70)의 표면 상에 에피택시 표면 (74)이 노출될 수 있으며， 이를 통해 에피택셜 층의 성장을 돕는다. 이후， 기판 (S) 상에 에피택셜 공정이 에피택셜 챔버 (112a, 112b, 112c) 내에서 이루어진다. 에피택셜 공정은 화학기 상증착에 의해 이루어질 수 있으 며， 에피택시 표면 (74) 상에 에피택시 층 (76)을 형성할 수 있다. 기판 (70)의 에피택시 표면 (74)은 실리콘 가스 (예를 들어, SiC14, SiHC13, SiH2C12 , SiH3Cl , Si2H6, 또는 SiM) 및 캐리 어 가스 (예를 들어, N2 및 /또는 H2)를 포 함하는 반웅가스에 노출될 수 있다. 또한， 에피택시 층 (76)이 도펀 트를 포함 할 것이 요구되는 경우， 실리콘 함유 가스는 도펀트 함유 가스 (예를 들면， 아 르신 (As¾ ) , 포스핀 (P¾) 및 /또는 디보란 (¾¾) )를 포함할 수 있다. 도 3은 본 발명와 일 실시예에 따라 에피택셜 층을 형성하는 공정을 나 타내는 흐름도이며， 도 4는 본 발명의 일 실시예에 따라 에피택셜 충을 형성 하는 공정을 가스의 공급 여부에 따라 나타내는그래프이다. 단계 (S10 )에서， 기판 (S)은 에피택셜 공정 전에 세정 챔버 ( 108a, 108b)로 이동하며， 기판 핸들러 ( 104)는 기판 (S)을 세 정 챔버 ( 108a , 108b)로 이송한다. 이송은 진공으로 유지 되^ 이송 챔버 ( 102)를 통해 이루어진다. 세정챔버 (1 08a, 108b)에서， 기판 (S) 에 대한 세정 공정이 이루어진다. 앞서 설명한 바와 같이， 세정 공정은 반웅 생성물 을 생성하는 반웅 공정 및 반웅 생성물을 열분해하는 히팅 공정을 포함 한다. 반웅 공정 및 히팅 공정은 세정 챔버 ( 108a, 108b) 내에서 함께 이루어지 거나， 세정 챔버 (108a, 108b) 중 어느 하나에서 반웅 공정이 이루어지 고 세정 챔버 (108a , 108b) 중 다른 하나에서 히팅 공정이 이루어질 수 있다. 단계 (S20)에서 기판 (S) 은 에피택셜 챔버 ( 112a, 112b, 112c)로 이송되며， 이송은 진공으로 유지되는 이송 챔버 ( 102)를 통해 이루어진 다. 에피택셜 챔버 (112a, 112b, 112c)에서 기판 (S) 상에 에피택셜 층이 형성될 수 있다. 이후, 공 정이 종료된 다. 구체적으로 설명하면， 단계 (S210)에서 기판 (S)은 에피택셜 챔버 내에서 약 620°C 로 가열되며, 에피택셜 챔버 내의 압력은 lOOTorr 로 조절된다. 이 후， ¾버 내로 반웅 가스가 주입되며， 반웅 가스는 실리 콘 가스 (예를 들어， SiC14, SiHC13, SiH2C12, SiH3Cl , Si2H6, 또는 SiH4) 및 캐리어 가스 (예를 들 어， N2 및 /또는 H2)를 포함할수 있다 (예를 들어 SiH4 50sccm, N2 20s lm) 반웅 가스가 챔버 내에 주입되면， 실리콘 가스는 열적 에너지 (thermal energy)에 의해 분해되어 (decomposed) 반도체 원자들을 생성한다. 예를 들어， 챔버 내로 모노실란 가스가 주입되면， 모노실란 가스는 실리콘 원자들 및 수소 원자들로 분해된다. 분 해된 실리콘 원자들은 기판 (S)의 표면에서 댕글링 본드 들과 결합하여 흡착된다. 따라서, 기판 (S)의 표면 상 에 실리콘 원자들이 흡착 되어 씨드층을 형성할 수 있고 기판 (S) 상애 에피택셜층 (약 15A )이 형성될 수 있다 . 이에 더하여， 기판 (S)의 표면에 미반웅된 원자들이 존재할 수 있다. 한편， 위와 같은 방법으로 에 피택셜층을 형성할 경우， 에피택셜층은 일정 두깨 이상을 가질 수 없으며， 이를 임계 두께 (cr it ical epi tax y thi ckness)라고 한다. 즉， 700°C 이하에서 에피택셜층을 형성할 경우， 일정 두 께 이상에서 에피택셜층이 손상되어 비결정질의 실리콘층으로 형성되며， 임계 두께는 형성할 수 있는 두께의 상한값을 의미한다. 반면에， 후술하는 바와 같이， 에피택셜층 형성공정을 여러 단계로 나 누어 '형성' 과 '퍼지' 를 반복할 경 우， 에피택셜층의 손상을 방지하여 임 계 두께를 증가시킬 수 있다. 단계 (S220)에서， 챔버 내에 퍼 지 가스가주입되며 (예를 들어, N2 3s lm 이상， 바람직하게는 20slm)， 퍼지 가스는 챔버 내에 잔존하는 반웅 가스 및 미반웅된 원자들을 퍼지시킨다. 또한， 단계 (S220)에서 기판 (S)은 열처리 (예를 들어， 520°C 이상, 바 람직하게는 620°C )가 이루어진다. 이후， 단계 (S230)에서 기판 (S)은 에피택셜 챔버 내에서 680°C 이 하로 재가열되며， 에피택셜 챔버 내의 압력은 300Torr 이하로 재조절된다. 이후， 챔 버 내로 반웅 가스가 재 주입되며， 반웅 가스는 실리콘 가스 (예를 들어， S1C14, SiHC13, SiH2C12, SiH3Gl , Si2H6, 또는 SiH4) 및 캐 리어 가스 (예를 들 어， N2 및 /또는 H2)를 포함할 수 있다. 따라서， 앞서 형성된 에피택셜층의 표 면 상에 실리 콘 원자들이 흡착되어 에피택셜층이 추가로 형성될 수 있다. 이 에 더하여 기판 (S)의 표면에 미반웅된 원자 들이 존재할 수 있다. 단계 (S240)에서， 챔버 내에 퍼지 가스가 주입되며， 퍼지 가스는 챔버 내에 잔 존하는 반웅 가스 및 미반응된 원자들을 퍼지시킨다. 또한， 단계 (S240)에서 기판 (S)은 열처리가 이루어진다 . 한편， 본 실시예에서는 에피택셜 공정이 2회의 에피택셜층 형성 (S210,S230)과 2회의 퍼지 (S220, S 240)로 이루어져 있으나， 에피택셜 공정은 에피택셜층의 원하는 두께에 따라 3회 이상의 에피택셜층 형성과 퍼지를 포함 할 수 있다. 도 5는 본 발명의 일 실시예에 따른 애피택셜층을 나타내는 사진이며， 도 6은 종래의 방식에 따른 에피택셜층을 나타내는 사진이다. 도 5 및 도 6은 대체적으로 동일한 두께 (약 1，00 OA )의 에피택셜층을 나타낸다. 도 5와 같이， 에피택셜층 형성과 퍼지를 반복하여 일정한 두께의 에피택셜층 을 형성할 경 우, 에피택셜층의 손상이 전혀 없으나， 도 6과 같이， 퍼지 없이 에피택셜층 형 성을 지속하여 일 정한 두께의 에피택셜층을 형성할 경우， 에피택셜층의 손상 이 발생함을 알 수 있다. 도 7 내지 도 9는 본 발명의 일 실시예에 따른 에피택셜층 형성방법을 통해 임계 두께가 증가한 결과를 나타내는 그래프이 다. 도 7을 살펴보면， 임 계 두께가 60A에서 74人으로 증가하였고 (에피택셜층 형성온도가 480°C인 경 우)， 도 8을 살펴보면， 임계 두께가 62A에서 115A으로 증가하였으며 (에피택 셜층 형성온도가 500 °C인 경우)， 도 9를 살펴보면， 임계 두께가 70 A에서 110 A으로 증가하였음을 알 수 있다 (에피택셜층 형성온도가 480°C인 경우) · 도 10은 본 발명의 일 실시예에 따른 에피택셜 층을 형성하는 장치를 개략적으로 나타내는 도면이 다. 도 10에 도시한 바와 같이， 에피택셜층 형성 장치 (1)는 메인챔버 (10)와 챔버 덮개 (20)를 포함한다. 메인 챔버 (10)는 상부가 개방된 형상이며, 일측에 기판 (W)이 출입가능한 통로 (P)를 가질 수 있다. 기판 (W)은 메인 챔버 (10)의 일측에 형성된 통로를 통해 메인챔버 (10)의 내부로 출 입할 수 있다. 게이트밸브 (도시안함)는 통 로의 외부에 설치되며， 통로는 게이 트밸브에 의해 개방되거나 폐쇄될 수 있다. 챔버덮개 (20)는 메인 챔버 (10)의 개방된 상부에 연결되며， 외부로부터 차단된 공정공간 (3)을 형성한다. 메인챔버 (10)와 챔버덮개 (20) 사이에는 실링 부재 (도시안함)가 설치될 수 있으며， 공정공간 (3)을 완전히 밀폐시킬 수 있다. 가스공급 구 (75)는 챔버덮개 (20)의 천정벽을 관통하도록 형성되며， 반웅가스공 급관 (77)을 통해 반웅가스는 메인챔버( 10) 내부로 공급되고, 캐리어 /퍼지 가 스공급관 ( 177)을 통해 캐리어 /퍼지 가스는 메인챔버 ( 10) 내부로 공급된 다. 반 웅가스공급관 (77)은 반웅가스저장탱크 (70)에 연결되어 밸브 (79)를 개폐하여 공 정가스 투입량 조절이 가능하며， 캐리어 /퍼지 가스공급관 ( 177)은 캐리어 /퍼지 가스저장탱크 (170)에 연결되어 밸브 (179)를 개폐하여 캐리어 /퍼지 가스 투입 량 조절이 가능하다. 챔버덮개 (20)의 하단면에는 복수개의 확산홀 (65)을 구비 하는 샤워해드 (60)가 설치된다. 샤워해드 (60)는 동일한 높이애 형성된 복수개의 확산홀 (65) 을 통해 반웅가스 및 캐리어 /퍼지 가스를 기판 00 '상에 골고루 공급한다. 사 워헤드 (60)는 가스공급구 (75)를 통해 공급된 반웅 가스를 기판 (W)을 향해 확산 한다. 샤워헤드 (60)를 통해 공급된 가스는 소정의 공정을 마친 뒤， 메인챔버 (10 )의 타측에 형성된 배기통로 ( 13)를 통해 배기될 수 있다. 기판처리장치 ( 1)의 공정공간 (3)에는 히터 (30)가 설치된다. 히터 (30)는 외부전원 (도시안함)으로부터 전류를 공급받아 발열하며， 히터 (30)의 상부면은 기판 (W)이 로딩되어 안착되는 안착흠 (도시안함)이 형성될 수 있다. 히터 (30)는 가관 (W)을 균일하게 가열하기 위해 기판 0 의 형상과 대웅되는 원형 디스크 형상을 가질 수 있으며， 기판 00의 면적보다 더 넓다. 히터의 중앙부 하측에 는 관통공 (31)이 형성되며， 지지축 (35)은 히터 (30)의 하부에 연결되어 히터 (30)를 지지한다. 지지축 (35)은 구동부 (도시안함)와 연결되어 히터 (30)와 함 께 회전할 수 있다. 또한, 에피택셜층 형 성장치 ( 1)의 내부공간 (3)은 기판 (W)을 처리하는데 있어서， 내부 분위기를 진공상태 및 에피택셜층 형성장치 (1). 외부의 분위기를 차단하기 위해 벨로우즈 (38)를 더 포함할 수 있다. 벨로우즈 (38)는 압축 및 신 장 가능 하며， .환형으로 형성되는 것이 바람직하다. 또한， .벨로우즈 (38)는 지 지축 (35)을 감싼상태로 배치된다. 한편, 도 10에 도시한 바와 같이， 지지부재 (88)는 메인챔버 (10)의 측벽 에 고정설치된다. 배기링 (50)은 샤워 헤드 (60)와 지지부재 (88) 사이에 설치되 며, 지지부재 (88)를 통해 지지될 수 있다. 배기링 (50)은 메인챔버 (1 0)의 내측 벽으로부터 이격설치되어, 배기공간이 배기링 (50)과 메인챔버 (10)의 내측벽 시— 이에 형성된다. 배기 통로 (13)는 메인챔버 ( 10)의 측벽에 형성되어 배기공간과 연통되며， 배기포트 ( 15) 및 배기라인 ( 17)이 배기통 로 ( 13)에 연결된다. 따라 서， 미반웅가스 및 박막 형성시 발생한 반웅부산물은 배기라인 (17)에 설치된 배기펌 프 ( 19)를 통해 강제흡입되어， 배기링 (50)에 형성된 복수의 배기홀들 (53)을 통해 배기공간으로 이동하며， 배 기통로 (13) 및 배기포트 (15) , 그리고 배기라인 ( 17)을 통해 외부로 배출될 수 있다. 본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그 러므로， 이하에 기재된 청구항들의 기술 적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.
【산업상 이용가능성】

Claims

【청구의 범위】
【청구항 1】
기판을 에피택셜 챔버로 이송하는 단계; 및
상기 기판에 대한 에피택셜 공정을 수행하여 상기 기판에 에피택셜층 을 형성하는 단계를 포함하되，
상기 에피택셜 공정은 ，
상기 기판을 700도 이하로 가열하고 상기 에피택셜 챔버의 내부를 300Torr 이하로 조절한 상태에서 상 기 에피택셜 챔버의 내부에 실리콘 가스를 주입하여 제 1 에피택셜층을 형성하는 단계;
상기 실리콘 가스 의 주입을 중단하고 상기 에피택셜 챔버의 내부에 퍼 지 가스를 주입하여 상기 에피택셜 챔버의 내부를 1차 퍼지하는 단계;
상기 기판을 700도 이하로 가열하고 상기 에피택셜 챔버의 내부를 300Torr 이하로 조절 한 상.태에서 상기 에피택셜 챔버괴 내부에 실리콘 가스를 주입하여 제 2 에피택셜충을 형성하는 단계;
상기 실리콘 가스의 주입을 중단하고 상기 에피택셜 챔버의 내부에 파 지 가스를 주입하여 상기 에피택셜 챔버 의 내부를 2차 퍼지하는 단계를 포함 하는， 저온 에피택셜층 형성방법.
【청구항 2 】
제 1항에 있어서,
상기 실리콘 가스는 SiC14, SiHC13, SiH2C12, SiH3Cl , Si2H6, 또는
SiH4 중 어느 하나 이상인， 저은 에피택셜층 형성방법.
【청구항 3】
제 1항에 있어서，
상기 에괴택셜 공정은，
상기 기판을 700도 이하로 가열하고 상기 에피택셜 챔버의 내부를 300Torr 이하로 조절한 상태에서 상기 에피택셜 챔버의 내부에 실리콘 가스를 주입하여 제 n 에피택셜 층을 형성하는 단계;
상기 실리콘 가스의 주입을 중단하고 상기 에피택셜 챔버의 내부에 퍼 지 가스를 주 입하여 상기 에피택셜 챔버의 내부를 n차 퍼지하는 단계를 더 포 함하는， 저은 에피택셜층 형성방법 (η=3,4, ··· k, k는 정수) .
【청구항 4】
제 1항에 있어서,
상가 제 1 및 제 2 에피택셜층을 형성하는 단계는 상기 기판을 480도로 가열하며，
상기 에피택셜 공정은 상기 기판에 60A을 초과하고 74A 이하인 에피 택셜층을 형성하는， 저은 에피택셜층 형성방법.
【청구항 5】
제 1항에 있어서，
상기 제 1 및제 2 에피택셜층을 형성하는 단계 는 상기 기판을 500도로 가열하며，
상기 에피택셜 공정은 상기 기판에 62 A을 초과하고 115 A 이하인 에 피택셜층을 형성하는， 저은 에피택셜층 형성방법.
【청구항 6】
저 U항에 있어서，
상기 제 1 및 제 2 에피택셜층을 형성하는 단계는 상기 기판을 520도로 가열하며，
상기 에피택셜 공정은 상기 기판에 71A을 초과하고 110A 이하인 에피 택셜층을 형성하는, 저은 에피택셜층 형성방법.
PCT/KR2017/008855 2016-11-03 2017-08-14 저온 에피택셜층 형성방법 WO2018084409A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/346,683 US10796915B2 (en) 2016-11-03 2017-08-14 Method for forming epitaxial layer at low temperature
CN201780068005.XA CN109891555B (zh) 2016-11-03 2017-08-14 低温外延层形成方法
JP2019522277A JP6829495B2 (ja) 2016-11-03 2017-08-14 低温エピタキシャル層の形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0146049 2016-11-03
KR1020160146049A KR101960763B1 (ko) 2016-11-03 2016-11-03 저온 에피택셜층 형성방법

Publications (1)

Publication Number Publication Date
WO2018084409A1 true WO2018084409A1 (ko) 2018-05-11

Family

ID=62076942

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/008855 WO2018084409A1 (ko) 2016-11-03 2017-08-14 저온 에피택셜층 형성방법

Country Status (6)

Country Link
US (1) US10796915B2 (ko)
JP (1) JP6829495B2 (ko)
KR (1) KR101960763B1 (ko)
CN (1) CN109891555B (ko)
TW (1) TWI661472B (ko)
WO (1) WO2018084409A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008992A (ko) * 2001-07-21 2003-01-29 한국전자통신연구원 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법
KR20140039544A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9243329B2 (en) * 2009-08-12 2016-01-26 Georgia State University Research Foundation, Inc. High pressure chemical vapor deposition apparatuses, methods, and compositions produced therewith
KR20160035650A (ko) * 2014-09-23 2016-04-01 삼성전자주식회사 반도체 소자 및 그 제조방법
WO2016069180A1 (en) * 2014-10-30 2016-05-06 Applied Materials, Inc. Method to grow thin epitaxial films at low temperature

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429084B1 (en) 2001-06-20 2002-08-06 International Business Machines Corporation MOS transistors with raised sources and drains
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7438760B2 (en) * 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
CN101415865B (zh) * 2006-04-07 2015-10-07 应用材料公司 用于外延膜层形成的集束型设备
JP4464949B2 (ja) * 2006-11-10 2010-05-19 株式会社日立国際電気 基板処理装置及び選択エピタキシャル膜成長方法
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
US7776698B2 (en) * 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
JP5315922B2 (ja) * 2008-10-27 2013-10-16 富士通セミコンダクター株式会社 半導体装置の製造方法
US8598003B2 (en) * 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
TWI544623B (zh) * 2012-11-07 2016-08-01 聯華電子股份有限公司 磊晶層及其製作方法
KR101576637B1 (ko) * 2014-07-15 2015-12-10 주식회사 유진테크 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
JP6100854B2 (ja) * 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008992A (ko) * 2001-07-21 2003-01-29 한국전자통신연구원 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법
US9243329B2 (en) * 2009-08-12 2016-01-26 Georgia State University Research Foundation, Inc. High pressure chemical vapor deposition apparatuses, methods, and compositions produced therewith
KR20140039544A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20160035650A (ko) * 2014-09-23 2016-04-01 삼성전자주식회사 반도체 소자 및 그 제조방법
WO2016069180A1 (en) * 2014-10-30 2016-05-06 Applied Materials, Inc. Method to grow thin epitaxial films at low temperature

Also Published As

Publication number Publication date
KR20180049744A (ko) 2018-05-11
JP2019537840A (ja) 2019-12-26
CN109891555A (zh) 2019-06-14
CN109891555B (zh) 2022-11-08
TWI661472B (zh) 2019-06-01
US20190304785A1 (en) 2019-10-03
TW201830481A (zh) 2018-08-16
KR101960763B1 (ko) 2019-03-21
JP6829495B2 (ja) 2021-02-10
US10796915B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
US20180105951A1 (en) Equipment for manufacturing semiconductor
JP5844900B2 (ja) エピタキシャルプロセスのための半導体製造設備
KR101252742B1 (ko) 에피택셜 공정을 위한 반도체 제조설비
US20170372919A1 (en) Flowable Amorphous Silicon Films For Gapfill Applications
US7105055B2 (en) In situ growth of oxide and silicon layers
US7601648B2 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US20090035927A1 (en) Method of forming dielectric layers on a substrate and apparatus therefor
US10580642B2 (en) Two-step process for silicon gapfill
KR101271246B1 (ko) 에피택셜 공정을 위한 반도체 제조설비
US20090065816A1 (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
US20120009764A1 (en) Method of manufacturing a semiconductor device and substrate processing apparatus
US10796915B2 (en) Method for forming epitaxial layer at low temperature
KR102372135B1 (ko) 실리콘막 또는 게르마늄막 또는 실리콘 게르마늄막을 성막하는 방법 및 장치
KR19990013845A (ko) 반도체 장치의 제조방법
KR20190006777A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17866940

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019522277

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17866940

Country of ref document: EP

Kind code of ref document: A1