TWI658503B - 在垂直電晶體裝置上形成底部與頂部源極／汲極區之方法 - Google Patents
在垂直電晶體裝置上形成底部與頂部源極／汲極區之方法 Download PDFInfo
- Publication number
- TWI658503B TWI658503B TW106120573A TW106120573A TWI658503B TW I658503 B TWI658503 B TW I658503B TW 106120573 A TW106120573 A TW 106120573A TW 106120573 A TW106120573 A TW 106120573A TW I658503 B TWI658503 B TW I658503B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor structure
- channel semiconductor
- drain region
- deposition process
- epitaxial deposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 115
- 238000005137 deposition process Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims description 95
- 125000006850 spacer group Chemical group 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 40
- 239000010410 layer Substances 0.000 description 62
- 238000012545 processing Methods 0.000 description 16
- 238000011112 process operation Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
Abstract
本文揭示一示範方法主要包括：形成一垂直定向通道半導體結構於一基板上面，進行一磊晶沉積製程以在該磊晶沉積製程期間同時形成一底部源極/汲極區的至少一部分與一頂部源極/汲極區的至少一部分，且在進行該磊晶沉積製程之後，形成一閘極結構於該垂直定向通道半導體結構之一部分四周。
Description
本揭示內容大體有關於半導體裝置的製造，且更特別的是，有關於在垂直電晶體裝置上形成底部與頂部源極/汲極區的各種新穎方法。
在例如微處理器、儲存裝置及其類似者的現代積體電路中，在有限的晶片區上裝設大量的電路元件，特別是電晶體。電晶體有各種形狀及形式，例如平面電晶體、FinFET電晶體、奈米線裝置、垂直電晶體等等。電晶體通常為NMOS(NFET)型或者是PMOS(PFET)型裝置，其中“N”與“P”符號是基於用來建立裝置之源極/汲極區的摻雜物之類型。所謂CMOS(互補金屬氧化物半導體)技術或產品係指使用NMOS及PMOS電晶體裝置兩者製成的積體電路產品。不論電晶體裝置的實際組態，各裝置包含汲極及源極區和位在源極/汲極區上面及之間的閘極電極結構。在施加適當的控制電壓至閘極電極之後，就會 在汲極區與源極區之間形成導電通道區。
第1圖為示範先前技術垂直電晶體裝置10的簡圖。一般而言，垂直電晶體10包含從半導體基板12正面12S向上延伸的大體垂直定向通道半導體結構12A。半導體結構12A可具有各種不同組態，從上面觀看，例如為圓形、矩形、方形等等。裝置10更包含通道區13、全包覆式(gate-all-around，GAA)閘極結構14、底部源極/汲極(S/D)區16、頂部S/D區18、底部間隔體15B以及頂部間隔體15T。也圖示導電耦合至底部S/D區16的示範底部接觸20與導電耦合至頂部S/D區18的頂部接觸22。在圖示實施例中，閘極結構14包含閘極絕緣層14A與導電閘極14B。用於裝置10之組件的構造材料可取決於特定應用而有所不同。閘極結構14可使用習知先閘極或取代閘極製程技術製成。
裝置設計者及製造者持續尋找改善效能、加工效率及/或產品良率的裝置設計及製造方法。本揭示內容針對在垂直電晶體裝置上形成底部與頂部源極/汲極區的方法，其可提供製造成本可降低的改良垂直電晶體裝置。
以下提出本發明的簡化概要以提供本發明之一些方面的基本理解。此概要並非本發明的窮舉式總覽。它不是旨在確認本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細之說明的前言。
本揭示內容大體針對在垂直電晶體裝置上形成底部與頂部源極/汲極區的各種新穎方法。揭示於本文的示範方法之一主要包括：形成一垂直定向通道半導體結構於一基板上面，進行一磊晶沉積製程以在該磊晶沉積製程期間同時形成一底部源極/汲極區的至少一部分與一頂部源極/汲極區的至少一部分，且在進行該磊晶沉積製程之後，形成一閘極結構於該垂直定向通道半導體結構之一部分四周。
揭示於本文用於形成垂直電晶體裝置的另一示範方法主要包括：形成一垂直定向通道半導體結構於一基板上面，進行一磊晶沉積製程以在該磊晶沉積製程期間同時形成該底部源極/汲極區的至少一部分與一頂部源極/汲極區的至少一部分，以及形成一底部間隔體於該垂直定向通道半導體結構之一部分四周以及於該底部源極/汲極區上面。在此實施例中，該方法也包括：形成一閘極結構於該垂直定向通道半導體結構之一部分四周以及於該底部間隔體上面，以及形成一頂部間隔體於該垂直定向通道半導體結構之一部分四周以及於該閘極結構之一上表面上面。
10‧‧‧垂直電晶體裝置、裝置
12‧‧‧半導體基板
12A‧‧‧垂直定向通道半導體結構
12S‧‧‧正面
13‧‧‧通道區
14‧‧‧閘極結構
14A‧‧‧閘極絕緣層
14B‧‧‧導電閘極
15B‧‧‧底部間隔體
15T‧‧‧頂部間隔體
16‧‧‧底部源極/汲極(S/D)區
18‧‧‧頂部S/D區
20‧‧‧底部接觸
22‧‧‧頂部接觸
100‧‧‧垂直電晶體裝置、裝置
102‧‧‧基板
103‧‧‧雙箭頭、閘極長度
105‧‧‧閘極寬度方向
107‧‧‧帶圖案蝕刻遮罩、硬遮罩、帶圖案硬遮罩特徵、蝕刻遮罩
107A‧‧‧二氧化矽層
107B‧‧‧氮化矽層
108‧‧‧初始垂直定向通道半導體結構、垂直定向通道半導體結構、垂直定向通道半導體
108A‧‧‧橫向寬度、尺寸
108B‧‧‧橫向寬度、尺寸
108C‧‧‧組態
108H1‧‧‧初始高度
108P‧‧‧外周邊
108S‧‧‧上表面
108S1‧‧‧凹陷上表面
108S2‧‧‧第二凹陷上表面、凹陷表面
108X‧‧‧側壁
109‧‧‧鰭片橫向
111‧‧‧初始溝槽
111X‧‧‧溝槽
111Y‧‧‧溝槽
113‧‧‧材料層、層
115‧‧‧材料層、層
116‧‧‧底部間隔體材料層、底部間隔體材料、第一間隔體材料層、第一間隔體材料
116BS‧‧‧底部間隔體
116X‧‧‧上表面
117‧‧‧間隔體結構、間隔體
117B‧‧‧基部
117P‧‧‧外周邊
119‧‧‧距離、數量
121‧‧‧距離、數量
122‧‧‧距離、尺寸
124‧‧‧磊晶半導體材料、磊晶材料
124A‧‧‧摻雜物
124X‧‧‧分面上表面
124S‧‧‧實質平坦上表面、表面
125‧‧‧底部源極/汲極空腔
127‧‧‧頂部源極/汲極空腔、頂部間隔體材料、頂部間隔體材料層
127TS‧‧‧頂部間隔體
129‧‧‧帶圖案絕緣材料層
130‧‧‧底部源極/汲極區、區
137‧‧‧閘極結構
137A‧‧‧閘極絕緣層、閘極絕緣材料、層
137B‧‧‧導電閘極、閘極材料、層
138‧‧‧線
140‧‧‧頂部源極/汲極區、區、上源極/汲極區
150‧‧‧上S/D接觸
參考以下結合附圖的說明可明白本揭示內容，其中類似的元件以相同的元件符號表示，以及其中：第1圖為示範先前技術垂直電晶體裝置的簡圖；以及 第2圖至第13圖圖示揭示於本文用於在垂直電晶體裝置上形成底部與頂部源極/汲極區的各種示範新穎方法。
儘管揭示於本文的專利標的容易做成各種修改及替代形式，然而本文仍以圖式為例圖示本發明的幾個特定具體實施例且詳述於本文。不過，應瞭解本文所描述的特定具體實施例並非旨在把本發明限定為本文所揭示的特定形式，反而是，本發明是要涵蓋落在如隨附申請專利範圍所界定之本發明精神及範疇內的所有修改、均等及替代。
以下描述本發明的各種示範具體實施例。為了清楚說明，本專利說明書沒有描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發即複雜又花時間，決不是所屬技術領域中具有通常知識者在閱讀本揭示內容後即可實作的例行工作。
此時以參照附圖來描述本發明。示意描繪於圖式的各種結構、系統及裝置係僅供解釋的目的以及避免熟諳此技藝者所習知的細節混淆本發明。儘管如此，仍納入附圖中以描述及解釋本揭示內容的示範實施例。本文中所使用的字彙及片語應理解及解釋為具有與相關技藝技 術人員所熟悉這些字彙及片語之一致的意思。本文沒有特別定義的術語或片語(亦即，與熟諳此技藝者所理解之普通慣用意思不同的定義)是想要用術語或片語的一致用法來暗示。在這個意義上，希望術語或片語具有特定的意思時(亦即，不同於熟諳此技藝者所理解的意思)，則會在本專利說明書中以直接且明確地提供特定定義的方式清楚地陳述用於該術語或片語的特定定義。如果用語“毗鄰”使用於本文及隨附申請專利範圍以描述兩個組件或結構之間的位置關係，應瞭解及視為該用語涵蓋這兩個組件之實際實體接觸的情形以及涵蓋這兩個組件彼此在對方附近而在這兩個組件之間不實體接觸的情形。兩個組件的實體接觸在專利說明書及申請專利範圍內會使用片語“在…上且與其接觸(on and in contact with)”或其他類似語言具體描述。熟諳此技藝者在讀完本申請案後會明白，揭示於本文的方法可用來製造各種不同裝置，包括但不限於：邏輯裝置、記憶體裝置等等，以及該等裝置可為NMOS或者是PMOS裝置。
熟諳此技藝者在讀完本申請案後應瞭解，諸如環形植入區(halo implant region)、井區(well region)之類的各種摻雜區未圖示於附圖。當然，揭示於此的本發明不應被視為受限於圖示及描述於本文的示範實施例。形成揭示於本文之垂直電晶體裝置100的各種組件及結構可使用各種不同材料以及進行各種已知技術，例如化學氣相沉積(CVD)製程、原子層沉積(ALD)製程、熱成長製程、旋塗 技術等等。各種材料層的厚度也可取決於特定應用而有所不同。參考附圖，此時將更詳細地描述揭示於本文之方法及裝置的各種示範具體實施例。
第2圖至第13圖圖示揭示於本文之各種示範新穎方法用於在垂直電晶體裝置100上形成底部與頂部源極/汲極區。第2圖圖示揭示於本文之垂直電晶體裝置100在早期製造階段的一示範具體實施例，其中已進行數個製程操作。一般而言，裝置100會形成於基板102中及上面。基板102可具有各種組態，例如圖示塊矽組態。基板102也可具有絕緣體上覆半導體(SOI)或絕緣體上覆矽組態，其包括塊矽層、埋藏絕緣層(二氧化矽)及主動層(矽)，其中半導體裝置均形成於主動層中及上面。基板102可由矽製成或可由除矽以外的材料製成。因此，應瞭解用語“基板”或“半導體基板”涵蓋所有半導體材料及此類材料的所有形式。
繼續參考第2圖，已形成用於電晶體裝置100的初始垂直定向通道半導體結構108。可使用任何各種已知技術來形成初始垂直定向通道半導體結構108且可具有各種不同組態108C(從上面觀看，例如為圓形、方形、矩形等等，如第2圖所示)以及外周邊108P。在操作期間，電流會在為裝置100閘極長度方向之雙箭頭103所示的方向流經裝置100。第2圖也圖示裝置100的閘極寬度方向105，亦即進出圖面的方向。若觀看此圖的橫截面，初始垂直定向通道半導體結構108具有在鰭片橫向(cross-fin direction)109的橫向寬度108A以及在閘極寬度方向105的橫向寬度108B(參考簡化組態108C)。鰭片橫向109與閘極長度103及閘極寬度方向105兩者正交。尺寸108A及108B可取決於特定應用而有所不同而且尺寸108A及108B可取決於垂直定向通道半導體結構108的組態108C而相同或不同。在圖示實施例中，初始垂直定向通道半導體結構108的界定係藉由通過帶圖案蝕刻遮罩107進行一或更多蝕刻製程以便在基板102中界定初始溝槽111。初始垂直定向通道半導體結構108具有第一或初始高度108H1。帶圖案蝕刻遮罩107可由一或更多層材料構成且可藉由使用已知微影技術及蝕刻技術進行一或更多層材料然後圖案化這些材料來形成。在一示範具體實施例中，帶圖案蝕刻遮罩107可由一二氧化矽層107A與一氮化矽層107B構成。在有些應用中，帶圖案蝕刻遮罩107可相對薄，例如1至50奈米。
在圖示於附圖的示範實施例中，初始垂直定向通道半導體結構108圖示成已由與基板102相同的材料形成。不過，在其他應用中，初始垂直定向通道半導體結構108可由與基板102之半導體材料不同的半導體材料構成。例如，在形成初始垂直定向通道半導體結構108之前，一層例如矽鍺的半導體材料可形成於基板102上面。在此情況下，在形成時，初始垂直定向通道半導體結構108可包含此一不同半導體材料的全部或部分。其他技術可用來由與基板102之半導體材料不同的半導體材料形成初始垂直定向通道半導體結構108。為了便於解釋，將圖示於 本文之初始垂直定向通道半導體結構108圖示為與基板102相同的材料形成。
可使用各種技術形成初始垂直定向通道半導體結構108。在一示範實施例中，初始垂直定向通道半導體結構108的形成可初始界定橫越基板102的多個鰭片然後在兩個水平方向切割該等鰭片以便建立從上方觀看具有實質矩形、實質方形或有點實質圓形組態的初始垂直定向通道半導體結構108，如第2圖所示。在有些情形下，初始垂直定向通道半導體結構108的形成可藉由進行一或更多非等向性蝕刻製程(anisotropic etching process)。在其他情形下，可以使其具有錐形橫截面組態(在加工流程的此一點，其底部比頂部寬)的方式形成初始垂直定向通道半導體結構108。因此，初始垂直定向通道半導體結構108的大小及組態和其製作方式不應被視為本發明的限制。
下一個主要製程操作涉及形成間隔體結構117於初始垂直定向通道半導體結構108的整個外周邊108P四周，如第3圖及第4圖所示。因此，第3圖圖示在進行共形沉積製程以形成一材料層113(例如，SiBCN)於初始垂直定向通道半導體結構108的整個外周邊108P四周之後和在進行另一共形沉積製程以形成另一材料層115(例如，氮化矽)於材料層113上之後的裝置100。可形成有任何所欲厚度的層113及115。不過，熟諳此技藝者在讀完本申請案後應瞭解，在有些應用中，間隔體117可只由單層材料形成，而不是由兩層的材料(113，115)形成間隔體 117。另外，在有些應用中，在形成用於間隔體117的該(等)材料之前可移除硬遮罩107。在圖示於本文的示範加工流程中，間隔體117會留在原處直到以後的加工流程。
第4圖圖示在對層115、113順序進行多個非等向性蝕刻製程以界定間隔體結構117於初始垂直定向通道半導體結構108之整個外周邊108P四周之後的裝置100。間隔體結構117在其基部117B的外周邊117P大體會有對應至初始垂直定向通道半導體結構108之外周邊108P的組態。當然，如上述，間隔體結構117可只由單層材料或由圖示於本文兩個以上的示範層113、115構成。在間隔體結構117的基部117B(它在此點接觸初始溝槽111)的間隔體結構117的橫向寬度可取決於特定應用而有所不同。在一示範具體實施例中，在間隔體結構117的基部117B的間隔體結構117可具有橫向寬度，其可落在約1至5奈米範圍中。此製程操作暴露硬遮罩107以便之後的移除。
第5圖圖示在進行一或更多蝕刻製程以相對於周圍材料選擇性地移除帶圖案硬遮罩特徵107之後的裝置100。該製程操作暴露初始垂直定向通道半導體結構108的上表面108S。不過，熟諳此技藝者在讀完本申請案後應瞭解，在其他加工流程中，在製程的此點處，可不移除帶圖案遮罩特徵107。
第6圖圖示在進行另一非等向性蝕刻製程以使初始溝槽111的深度延長一段距離119從而在基板102中界定較深的溝槽111X之後的裝置100。此蝕刻製程也移 除大約相同數量119的初始垂直定向通道半導體結構108且導致垂直定向通道半導體結構108具有凹陷上表面108S1(表面108S以虛線圖示)。當然，由於蝕刻負載因數(etch loading factors)，初始垂直定向通道半導體結構108被移除的確切材料數量(亦即，如距離119所反映的)與初始溝槽111被移除的材料數量可能不完全匹配。距離119可取決於特定應用而有所不同，例如，10至50奈米。
第7圖圖示在進行定時等向性蝕刻製程(isotropic etching process)以使垂直定向通道半導體108不被間隔體117覆蓋之下半部的部分橫向凹陷或移除且使溝槽111X深度延長一段距離121從而在基板102中界定更深的溝槽111Y之後的裝置100。此蝕刻製程也移除大約相同數量121的垂直定向通道半導體結構108且導致垂直定向通道半導體結構108具有第二凹陷上表面108S2(凹陷表面108S1以虛線圖示)。當然，由於蝕刻負載因數，垂直定向通道半導體結構108被移除的確切材料數量(亦即，如距離121所反映的)與溝槽111X被移除的材料數量可能不完全匹配。距離121可取決於特定應用而有所不同，例如，2至8奈米。應注意，由於該蝕刻製程的等向性質，垂直定向通道半導體結構108在間隔體117下面的橫向部分被移除，如距離122所反映的。在有些應用中，該蝕刻製程可能導致尺寸122比圖示於附圖的大。不過，必須控制此蝕刻製程的橫向方面以確保仍有足夠的材料以在後續製程操作中機械支撐垂直定向通道半導體結構108。該等製程操 作導致形成底部源極/汲極空腔125，亦即溝槽111Y，與在垂直定向通道半導體結構108之凹陷表面108S2上面的頂部源極/汲極空腔127。
第8圖圖示在一示範加工流程之後的裝置100，其中進行磊晶成長製程以在底部源極/汲極空腔125與頂部源極/汲極空腔127兩者中同時形成磊晶半導體材料124。磊晶半導體材料124取決於待構造裝置的類型可由不同材料構成，例如，用於P型裝置的SiGe，用於N型裝置的SiC。在圖示實施例中，磊晶材料124有簡化圖示的實質平坦上表面124S。不過，取決於磊晶半導體材料124的材料與基板102材料的晶向，磊晶半導體材料124可具有分面上表面(faceted upper surface)124X，如第8圖中的虛線所示。為了便於解釋，磊晶半導體材料124會在後續的附圖中只圖示成具有實質平坦上表面124S。在形成磊晶半導體材料124期間，可用適當摻雜物124A(取決於待構造裝置的類型，為N型或P型)原位摻雜磊晶半導體材料124。如圖示，在磊晶材料124形成後進行的磊晶沉積製程期間及/或在熱處理製程期間，摻雜物124A可橫向遷移到垂直定向通道半導體結構108鄰近溝槽111Y的下半部中，以及有可能向上到垂直定向通道半導體結構108的下半部中，和向下到垂直定向通道半導體結構108正好在第二凹陷上表面108S2下面的上半部中。此製程操作導致同時在底部源極/汲極空腔125中形成裝置100的底部源極/汲極區130以及在頂部源極/汲極空腔127中形成裝置100的頂部源極 /汲極區140。藉由同時形成用於底部源極/汲極區130與頂部源極/汲極區140兩者的磊晶材料124，區130、140兩者會有類似的接面梯度效能，藉此造成閘極重疊有更好的控制從而更一致的裝置效能。在有些情形下，區130、140在垂直方向可具有實質相同的厚度。當然，由於各種因數，例如沉積負載效應，底部源極/汲極區130及頂部源極/汲極區140的厚度可能不完全互相匹配。然而，藉由同時形成底部源極/汲極區130與頂部源極/汲極區140，相較於使用各種先前加工技術形成於垂直電晶體裝置上的頂部及底部源極/汲極區，其係藉由在加工流程的不同時間進行個別磊晶沉積製程來形成頂部及底部源極/汲極區，這兩個區130、140應有改良的接面一致性(相對於彼此)。
在一替代加工流程中，帶圖案蝕刻遮罩107可留在原處，而不是如第5圖所示移除帶圖案蝕刻遮罩107。之後，可進行圖示於第6圖的製程以在垂直定向通道半導體結構108仍被蝕刻遮罩107保護時形成溝槽111X。在此實施例中，垂直定向通道半導體結構108不會凹陷。之後，可進行圖示於第7圖的等向性蝕刻製程以形成較深的溝槽111Y且橫向蝕刻下面的間隔體117。帶圖案蝕刻遮罩107在此等向性蝕刻製程期間會留在原處使得垂直定向通道半導體結構108不會凹陷。之後，用仍在原處的帶圖案蝕刻遮罩107，可形成磊晶沉積製程以用磊晶材料124部分填充溝槽111Y，這時可中止該磊晶沉積製程。這時，可移除帶圖案蝕刻遮罩107以便暴露垂直定向通道半導體 結構108的上表面108S。之後，可恢復該磊晶沉積製程以便形成額外的磊晶材料124於先前形成於溝槽111Y之中的磊晶材料上，以及形成磊晶材料於垂直定向通道半導體結構108的上表面108S上。此加工流程的淨結果仍是形成底部源極/汲極區130與頂部源極/汲極區140，其中進行共用的磊晶沉積製程以同時形成底部源極/汲極區130與頂部源極/汲極區140兩者的至少一部分。此加工流程允許控制頂部源極/汲極區140的厚度與垂直定向通道半導體結構108的凹陷，而與底部源極/汲極區130的厚度無關。在此加工流程中，藉由進行第二磊晶沉積製程會同時形成底部源極/汲極區130的上半部與頂部源極/汲極區140的全部。這對於優化接面重疊及梯度是可取的。
下一個主要製程操作涉及藉由進行一或更多蝕刻製程來移除間隔體117的至少數個部分。如第9圖所示，在一示範加工流程中，可進行第一蝕刻製程以對於周圍材料選擇性地移除材料層115同時使材料層113留在原處。
第10圖圖示在對材料層113進行非等向性蝕刻製程以移除材料層113之橫臥部分(horizontally positioned portion)之後的裝置100。
第11圖圖示在進行數個製程操作之後的裝置100。首先，進行非共形沉積製程(例如，非等向性HDP或PVD)以主要沉積一底部間隔體材料層116於裝置100的水平方向表面上，亦即，主要於底部源極/汲極區130的表 面124S上以及於頂部源極/汲極區140的上表面上。之後，進行簡短的蝕刻製程以移除底部間隔體材料層116中已形成於裝置100之非水平表面上的任何部分。這導致形成用於該裝置的底部間隔體116BS以及視需要形成底部間隔體材料116在頂部源極/汲極區140上面的區域。在其他具體實施例中，底部間隔體116BS可用共形製程形成，或使用多個順序技術。可形成有任何所欲厚度的底部間隔體116BS而且它可由任何所欲材料製成，例如氮化矽、k值約小於7的材料等等。在有些應用中，可在形成底部間隔體116BS之前完全移除材料層113。
第12圖圖示在進行數個製程操作之後的裝置100。首先，進行蝕刻製程以相對於周圍材料選擇性地移除材料層113。此製程暴露垂直定向通道半導體結構108的側壁108X且導致在底部間隔體116BS與垂直定向通道半導體結構108的下半部之間形成小空間。接下來，進行各種製程操作以形成裝置100的示範簡化圖示閘極結構137。一般而言，閘極結構137可包含(全部或部分)用作裝置100之閘極絕緣層的一或更多層絕緣材料，與(全部或部分)用作裝置100之閘極的一或更多層導電材料，例如金屬、金屬合金、多晶矽、功函數調整金屬等等。在圖示於本文之實施例中，示範閘極結構137包含示範閘極絕緣層137A與導電閘極137B。用於閘極結構137的材料厚度及組合物可取決於特定應用而有所不同，且不按比例繪製圖示於附圖的閘極結構137的材料相對厚度。在一示範實施 例中，用於N型及P型裝置兩者的閘極結構可使用用於閘極結構137的相同材料。在其他應用中，藉由形成適當的遮罩層(未圖示)，使用於N型及P型裝置的閘極結構137的材料可不同。在一示範具體實施例中，絕緣材料層137A可由高k(有10或更大的k值)絕緣材料製成，例如氧化鉿，同時導電閘極137B可包含用作功函數調整層的材料，例如氮化鈦(未個別圖示)，以及導電材料的塊體層(bulk layer)，例如金屬、金屬合金、鎢或摻雜多晶矽。熟諳此技藝者在讀完本申請案後應瞭解，閘極結構137旨在代表可用任何技術形成的任何閘極結構類型。
此時描述用於形成第12圖之閘極結構137的一示範加工流程。首先，進行共形沉積製程以形成閘極絕緣層137A於垂直定向通道半導體結構108四周。更特別的是，形成閘極絕緣層137A於垂直定向通道半導體結構108的側壁108X上，於在垂直定向通道半導體結構108與底部間隔體116BS之間的空間中(該空間的形成係藉由層113的移除)，以及於底部間隔體材料層116位於頂部源極/汲極區140上面的上表面116X上面。之後，進行一或更多沉積製程用於沉積導電閘極137B的材料於閘極絕緣層137A上及/或上面，致使它們“過度填充(over-fill)”鄰近垂直定向通道半導體結構108的區域。接下來，進行一或更多CMP製程操作以平坦化閘極絕緣材料137A及閘極材料137B的上表面與底部間隔體材料層116位在頂部源極/汲極區140上面的上表面116X。此製程操作暴露上表面 116X。然後，進行一或更多凹陷蝕刻製程以使包括層137A、137B的材料凹陷到如線138所示的位準。如圖示，在此示範加工流程中，位在頂部源極/汲極區140上面的底部間隔體材料116在使閘極結構137之材料凹陷的製程期間始終留在原處。
第13圖圖示在進行數個製程操作之後的裝置100。首先，進行非共形沉積製程(例如，非等向性HDP或PVD)或標準沉積製程以沉積一層頂部間隔體材料127於閘極結構137上面。在一具體實施例中，沉積足夠的頂部間隔體材料127致使它有位準高於第一間隔體材料層116之上表面116X位準(參考第12圖)的原沉積(as-deposited)上表面。之後，可進行CMP製程以平坦化頂部間隔體材料層127的上表面。接下來，進行凹陷蝕刻製程以移除頂部間隔體材料層127的部分且藉此導致形成鄰近閘極結構137的頂部間隔體127TS。此蝕刻製程也導致移除第一間隔體材料116中位於頂部源極/汲極區140上面的部分。在其他具體實施例中，頂部間隔體127TS可使用共形製程形成，或使用多個沉積技術。可形成有任何所欲厚度的頂部間隔體127TS而且它可由任何所欲材料製成，例如氮化矽、k值約小於7的材料等等。在一些具體實施例中，頂部間隔體127TS與底部間隔體116BS可由相同的材料製成，但是所有的應用可能不是這樣。繼續參考第13圖，下一個製程操作涉及形成暴露頂部源極/汲極區140之一部分的視需要帶圖案絕緣材料層129，例如二氧化矽、低k材 料(k值小於3.5)等等。接下來，形成用於裝置100的簡化圖示上S/D接觸150以便建立通到上源極/汲極區140的電性接觸。在一示範加工流程中，上S/D接觸150的形成係藉由沉積例如鎢的適當接觸金屬然後圖案化該接觸金屬層。另外，儘管未個別圖示，在沉積接觸金屬之前，可形成金屬矽化物層(未圖示)於上源極/汲極區140的暴露部分上。也應注意，可在形成上S/D接觸150的同時或幾乎同時，形成通到閘極結構137及底部源極/汲極區130的導電接觸，但是閘極接觸結構與底部源極/汲極接觸結構未圖示於第13圖。
以上所揭示的特定具體實施例均僅供圖解說明，因為熟諳此技藝者在受益於本文的教導後顯然可以不同但均等的方式來修改及實施本發明。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非在以下申請專利範圍有提及，不希望本發明受限於本文所示之構造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。應注意，在本專利說明書及隨附申請專利範圍中為了描述各種製程或結構而使用的例如“第一”、“第二”、“第三”或“第四”用語只是用來作為該等步驟/結構的簡寫參考且不一定暗示該等步驟/結構的進行/形成按照該有序序列。當然，取決於確切的申請專利範圍語言，可能需要或不需要該等製程的有序序列。因此，本文提出以下的申請專利範圍尋求保護。
Claims (17)
- 一種形成垂直電晶體裝置之方法，該方法包含：形成一垂直定向通道半導體結構於一基板上面；進行一磊晶沉積製程以在該磊晶沉積製程期間同時形成一底部源極/汲極區的至少一部分與一頂部源極/汲極區的至少一部分；以及在進行該磊晶沉積製程之後，形成一閘極結構於該垂直定向通道半導體結構之一部分四周。
- 如申請專利範圍第1項所述之方法，其中，進行該磊晶沉積製程的步驟包含：進行該磊晶沉積製程以在該磊晶沉積製程期間同時形成該底部源極/汲極區之全部與該頂部源極/汲極區之全部。
- 如申請專利範圍第1項所述之方法，其中，進行該磊晶沉積製程的步驟包含：進行該磊晶沉積製程以在該磊晶沉積製程期間同時形成該底部源極/汲極區之上半部與該頂部源極/汲極區之全部。
- 如申請專利範圍第1項所述之方法，其中，該垂直定向通道半導體結構與該基板包含不同的半導體材料。
- 如申請專利範圍第1項所述之方法，其中，形成該垂直定向通道半導體結構於該基板上面的步驟包含：在該基板上進行至少一蝕刻製程以界定該垂直定向通道半導體結構，其中，該垂直定向通道半導體結構由該基板材料構成。
- 如申請專利範圍第1項所述之方法，其中，在進行該 磊晶沉積製程之後且在形成該閘極結構之前，該方法更包含：形成一底部間隔體於該垂直定向通道半導體結構之一部分四周以及於該底部源極/汲極區上面，其中，該閘極結構係形成於該底部間隔體結構上面。
- 如申請專利範圍第6項所述之方法，更包含：形成一頂部間隔體於該垂直定向通道半導體結構之一部分四周以及於該閘極結構上面。
- 如申請專利範圍第1項所述之方法，其中，在進行該磊晶沉積製程之前，該方法包含：在該基板中蝕刻在該垂直定向通道半導體結構四周的一溝槽，其中，該底部源極/汲極區之該至少一部分係形成於該溝槽中。
- 如申請專利範圍第1項所述之方法，其中，進行該磊晶沉積製程的步驟包含：進行該磊晶沉積製程以同時形成該底部源極/汲極區的該至少一部分與該頂部源極/汲極區的該至少一部分至一實質相同厚度。
- 一種形成垂直電晶體裝置之方法，該方法包含：形成一垂直定向通道半導體結構於一基板上面；進行一磊晶沉積製程以在該磊晶沉積製程期間同時形成一底部源極/汲極區的至少一部分與一頂部源極/汲極區的至少一部分；形成一底部間隔體於該垂直定向通道半導體結構之一部分四周以及於該底部源極/汲極區上面；形成一閘極結構於該垂直定向通道半導體結構之一部分四周以及於該底部間隔體上面；以及 形成一頂部間隔體於該垂直定向通道半導體結構之一部分四周以及於該閘極結構之一上表面上面。
- 如申請專利範圍第10項所述之方法，其中，進行該磊晶沉積製程的步驟包含：進行該磊晶沉積製程以在該磊晶沉積製程期間同時形成該底部源極/汲極區之全部與該頂部源極/汲極區之全部。
- 如申請專利範圍第10項所述之方法，其中，進行該磊晶沉積製程的步驟包含：進行該磊晶沉積製程以在該磊晶沉積製程期間同時形成該底部源極/汲極區之上半部與該頂部源極/汲極區之全部。
- 如申請專利範圍第10項所述之方法，其中，在進行該磊晶沉積製程之前，該方法包含：在該基板中蝕刻在該垂直定向通道半導體結構四周的一溝槽，其中，該底部源極/汲極區之該至少一部分係形成於該溝槽中。
- 如申請專利範圍第10項所述之方法，其中，在進行該磊晶沉積製程之前，該方法包含：移除在該垂直定向通道半導體結構之上表面上面的一帶圖案蝕刻遮罩；進行一非等向性蝕刻製程以在該基板中界定在該垂直定向通道半導體結構四周的一第一溝槽，且移除該垂直定向通道半導體結構的一第一部分，致使該垂直定向通道半導體結構有一第一凹陷上表面；以及進行一等向性蝕刻製程以界定有大於該第一溝槽之深度及橫向寬度的一第二溝槽，且移除該垂直定向 通道半導體結構的一第二部分，致使該垂直定向通道半導體結構有一第二凹陷上表面，其中，進行該磊晶沉積製程導致該底部源極/汲極區的至少一部分形成於該第二溝槽中以及該頂部源極/汲極區形成於該垂直定向通道半導體結構的該第二凹陷上表面上。
- 如申請專利範圍第10項所述之方法，其中，進行該磊晶沉積製程的步驟包含：進行該磊晶沉積製程以同時形成該底部源極/汲極區的該至少一部分與該頂部源極/汲極區的該至少一部分至一實質相同厚度。
- 一種形成垂直電晶體裝置之方法，該方法包含：通過位在一基板上面的一帶圖案蝕刻遮罩，藉由進行至少一蝕刻製程，形成一垂直定向通道半導體結構於該基板上面；移除該帶圖案蝕刻遮罩中位於該垂直定向通道半導體結構之一上表面上面的一部分；進行一非等向性蝕刻製程以在該基板中界定在該垂直定向通道半導體結構四周的一第一溝槽，且移除該垂直定向通道半導體結構的一第一部分，致使該垂直定向通道半導體結構有一第一凹陷上表面；進行一等向性蝕刻製程以界定有大於該第一溝槽之深度及橫向寬度的一第二溝槽，且移除該垂直定向通道半導體結構的一第二部分，致使該垂直定向通道半導體結構有一第二凹陷上表面；進行一磊晶沉積製程以在該磊晶沉積製程期間同 時形成該底部源極/汲極區之全部與該頂部源極/汲極區之全部，其中，該底部源極/汲極區的至少一部分係形成於該第二溝槽中以及該頂部源極/汲極區係形成於該垂直定向通道半導體結構之該第二凹陷上表面上；形成一底部間隔體於該垂直定向通道半導體結構之一部分四周以及於該底部源極/汲極區上面；形成一閘極結構於該垂直定向通道半導體結構之一部分四周以及於該底部間隔體上面；以及形成一頂部間隔體於該垂直定向通道半導體結構之一部分四周以及於該閘極結構之一上表面上面。
- 如申請專利範圍第16項所述之方法，更包含：形成導電耦合至該上源極/汲極區的一上源極/汲極接觸。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/268,751 | 2016-09-19 | ||
| US15/268,751 US10347745B2 (en) | 2016-09-19 | 2016-09-19 | Methods of forming bottom and top source/drain regions on a vertical transistor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201830492A TW201830492A (zh) | 2018-08-16 |
| TWI658503B true TWI658503B (zh) | 2019-05-01 |
Family
ID=61620588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106120573A TWI658503B (zh) | 2016-09-19 | 2017-06-20 | 在垂直電晶體裝置上形成底部與頂部源極／汲極區之方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10347745B2 (zh) |
| CN (1) | CN107845579B (zh) |
| TW (1) | TWI658503B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9935195B1 (en) * | 2017-01-12 | 2018-04-03 | International Business Machines Corporation | Reduced resistance source and drain extensions in vertical field effect transistors |
| WO2019215808A1 (ja) * | 2018-05-08 | 2019-11-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置の製造方法 |
| US10784359B2 (en) * | 2018-05-18 | 2020-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-conformal oxide liner and manufacturing methods thereof |
| US10461173B1 (en) * | 2018-05-25 | 2019-10-29 | Globalfoundries Inc. | Methods, apparatus, and manufacturing system for forming source and drain regions in a vertical field effect transistor |
| EP3748683A1 (en) * | 2019-06-05 | 2020-12-09 | IMEC vzw | A method for forming a verical field-effect transistor device |
| CN113113308B (zh) * | 2020-01-13 | 2022-09-20 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件及其形成方法 |
| CN113506737B (zh) * | 2021-04-20 | 2023-07-14 | 芯盟科技有限公司 | 柱形晶体管及其制造方法、半导体器件及其制造方法 |
| WO2022257075A1 (zh) * | 2021-06-10 | 2022-12-15 | 上海集成电路制造创新中心有限公司 | 源漏接触金属的工艺方法、器件及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201633530A (zh) * | 2015-01-16 | 2016-09-16 | 台灣積體電路製造股份有限公司 | 在垂直奈米導線電晶體中誘發局部應變 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5342797A (en) | 1988-10-03 | 1994-08-30 | National Semiconductor Corporation | Method for forming a vertical power MOSFET having doped oxide side wall spacers |
| US5208172A (en) | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
| FR2810792B1 (fr) | 2000-06-22 | 2003-07-04 | Commissariat Energie Atomique | Transistor mos vertical a grille enterree et procede de fabrication de celui-ci |
| US6372559B1 (en) | 2000-11-09 | 2002-04-16 | International Business Machines Corporation | Method for self-aligned vertical double-gate MOSFET |
| US6690040B2 (en) | 2001-09-10 | 2004-02-10 | Agere Systems Inc. | Vertical replacement-gate junction field-effect transistor |
| US20030052365A1 (en) | 2001-09-18 | 2003-03-20 | Samir Chaudhry | Structure and fabrication method for capacitors integratible with vertical replacement gate transistors |
| US6759730B2 (en) | 2001-09-18 | 2004-07-06 | Agere Systems Inc. | Bipolar junction transistor compatible with vertical replacement gate transistor |
| US6686604B2 (en) | 2001-09-21 | 2004-02-03 | Agere Systems Inc. | Multiple operating voltage vertical replacement-gate (VRG) transistor |
| US6709904B2 (en) | 2001-09-28 | 2004-03-23 | Agere Systems Inc. | Vertical replacement-gate silicon-on-insulator transistor |
| US6773994B2 (en) | 2001-12-26 | 2004-08-10 | Agere Systems Inc. | CMOS vertical replacement gate (VRG) transistors |
| US7241655B2 (en) | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
| TWI305669B (en) | 2006-07-14 | 2009-01-21 | Nanya Technology Corp | Method for making a raised vertical channel transistor device |
| US7825460B2 (en) | 2006-09-06 | 2010-11-02 | International Business Machines Corporation | Vertical field effect transistor arrays and methods for fabrication thereof |
| US7892956B2 (en) | 2007-09-24 | 2011-02-22 | International Business Machines Corporation | Methods of manufacture of vertical nanowire FET devices |
| JP2009088134A (ja) | 2007-09-28 | 2009-04-23 | Elpida Memory Inc | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
| KR101524823B1 (ko) | 2009-01-05 | 2015-06-01 | 삼성전자주식회사 | 3차원 반도체 소자 |
| EP2378557B1 (en) | 2010-04-19 | 2015-12-23 | Imec | Method of manufacturing a vertical TFET |
| CN103153477B (zh) | 2010-09-09 | 2016-04-27 | 威尔斯格尔文分形技术有限责任公司 | 分形孔板 |
| EP4035756A1 (en) | 2012-06-11 | 2022-08-03 | Brian E. Butters | Apparatus, systems, and methods for fluid filtration |
| US9224840B2 (en) | 2012-07-10 | 2015-12-29 | GlobalFoundries, Inc. | Replacement gate FinFET structures with high mobility channel |
| CN102769016B (zh) * | 2012-08-14 | 2015-01-14 | 北京大学 | 一种抗辐射的cmos器件及其制备方法 |
| US9368619B2 (en) | 2013-02-08 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for inducing strain in vertical semiconductor columns |
| EP2808897B1 (en) | 2013-05-30 | 2021-06-30 | IMEC vzw | Tunnel field effect transistor and method for making thereof |
| US9236480B2 (en) | 2013-10-02 | 2016-01-12 | Globalfoundries Inc. | Methods of forming finFET semiconductor devices using a replacement gate technique and the resulting devices |
| US9437711B2 (en) | 2013-11-15 | 2016-09-06 | Globalfoundries Inc. | Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices |
| US9177785B1 (en) | 2014-05-30 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company Limited | Thin oxide formation by wet chemical oxidation of semiconductor surface when the one component of the oxide is water soluble |
| US9406793B2 (en) * | 2014-07-03 | 2016-08-02 | Broadcom Corporation | Semiconductor device with a vertical channel formed through a plurality of semiconductor layers |
| US9363008B2 (en) * | 2014-07-22 | 2016-06-07 | International Business Machines Corporation | Deployment criteria for unmanned aerial vehicles to improve cellular phone communications |
| US9646973B2 (en) * | 2015-03-27 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual-port SRAM cell structure with vertical devices |
| US9385195B1 (en) | 2015-03-31 | 2016-07-05 | Stmicroelectronics, Inc. | Vertical gate-all-around TFET |
| US9728551B1 (en) | 2016-02-04 | 2017-08-08 | Sandisk Technologies Llc | Multi-tier replacement memory stack structure integration scheme |
| US10170575B2 (en) * | 2016-05-17 | 2019-01-01 | International Business Machines Corporation | Vertical transistors with buried metal silicide bottom contact |
| US9660028B1 (en) | 2016-10-31 | 2017-05-23 | International Business Machines Corporation | Stacked transistors with different channel widths |
-
2016
- 2016-09-19 US US15/268,751 patent/US10347745B2/en active Active
-
2017
- 2017-06-20 TW TW106120573A patent/TWI658503B/zh active
- 2017-09-19 CN CN201710846213.XA patent/CN107845579B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201633530A (zh) * | 2015-01-16 | 2016-09-16 | 台灣積體電路製造股份有限公司 | 在垂直奈米導線電晶體中誘發局部應變 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201830492A (zh) | 2018-08-16 |
| US20180083121A1 (en) | 2018-03-22 |
| CN107845579A (zh) | 2018-03-27 |
| US10347745B2 (en) | 2019-07-09 |
| CN107845579B (zh) | 2021-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI658503B (zh) | 在垂直電晶體裝置上形成底部與頂部源極／汲極區之方法 | |
| US9640636B1 (en) | Methods of forming replacement gate structures and bottom and top source/drain regions on a vertical transistor device | |
| TWI657492B (zh) | 形成具有較厚閘極堆疊之奈米片狀電晶體裝置之方法及產生裝置 | |
| US10217672B2 (en) | Vertical transistor devices with different effective gate lengths | |
| US9362181B1 (en) | Methods of forming diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products | |
| TWI689974B (zh) | 形成垂直電晶體裝置之方法 | |
| CN101661934B (zh) | 半导体器件及其制造方法 | |
| US9882025B1 (en) | Methods of simultaneously forming bottom and top spacers on a vertical transistor device | |
| US8603893B1 (en) | Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates | |
| TWI677029B (zh) | 在包括ｆｉｎｆｅｔ裝置的ｉｃ產品的隔離區上形成保護層的方法 | |
| US10170475B2 (en) | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region | |
| US10038075B2 (en) | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region | |
| US11522068B2 (en) | IC product comprising an insulating gate separation structure positioned between end surfaces of adjacent gate structures | |
| US20190035788A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| CN103515437A (zh) | 用于场效应晶体管的结构和方法 | |
| US9437679B2 (en) | Semi-conductor device with epitaxial source/drain facetting provided at the gate edge | |
| TW202013521A (zh) | 形成相鄰於電晶體裝置之閘極結構的間隔件的方法 | |
| US20130302954A1 (en) | Methods of forming fins for a finfet device without performing a cmp process | |
| US9171922B1 (en) | Combination finFET/ultra-thin body transistor structure and methods of making such structures | |
| TW202042400A (zh) | 具有擴散阻擋間隔件區段之場效電晶體 | |
| TWI705564B (zh) | 具有在升高隔離結構上之閘極結構之積體電路產品及其形成方法 | |
| US10290738B2 (en) | Methods of forming epi semiconductor material on a recessed fin in the source/drain regions of a FinFET device | |
| US20160133720A1 (en) | Methods of forming replacement gate structures on finfet devices and the resulting devices |