TWI656611B - 功率晶片覆晶封裝結構及其封裝方法 - Google Patents

功率晶片覆晶封裝結構及其封裝方法 Download PDF

Info

Publication number
TWI656611B
TWI656611B TW106146306A TW106146306A TWI656611B TW I656611 B TWI656611 B TW I656611B TW 106146306 A TW106146306 A TW 106146306A TW 106146306 A TW106146306 A TW 106146306A TW I656611 B TWI656611 B TW I656611B
Authority
TW
Taiwan
Prior art keywords
conductive
power chip
groove
conductive portion
base unit
Prior art date
Application number
TW106146306A
Other languages
English (en)
Other versions
TW201931533A (zh
Inventor
黃斐琪
邱宏威
Original Assignee
黃斐琪
邱宏威
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 黃斐琪, 邱宏威 filed Critical 黃斐琪
Priority to TW106146306A priority Critical patent/TWI656611B/zh
Application granted granted Critical
Publication of TWI656611B publication Critical patent/TWI656611B/zh
Publication of TW201931533A publication Critical patent/TW201931533A/zh

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明提供一種功率晶片覆晶封裝結構,包含功率晶片及底座單元。功率晶片包含第一表面及第一導電部,第一導電部位於第一表面。底座單元供設置功率晶片且包含本體、凹槽及至少一導電路徑,本體具有第三表面,凹槽凹設於本體且供容納功率晶片;凹槽包含開口、槽側面及槽底面,開口受第三表面圍繞,槽側面一端連接第三表面,槽底面連接槽側面的一另端,槽底面與槽側面的夾角大於或等於90度。導電路徑設置於本體且自槽底面沿槽側面往第三表面延伸;第一導電部與導電路徑電性連接。藉此可透過導電路徑讓第一導電部的電性延伸至本體表面。

Description

功率晶片覆晶封裝結構及其封裝方法
本發明是有關於一種功率晶片封裝結構及其封裝方法,且尤其是有關一種使用覆晶封裝方式的功率晶片覆晶封裝結構及其封裝方法。
習知的功率晶片封裝結構包含一塑膠殼體,複數接腳及功率晶片,功率晶片設置在塑膠殼體內部,透過打線方式和接腳電性連接,接腳再外露於塑膠殼體用以和應用電路連接。
然而,此種封裝方式的穩定性不足,且當功率晶片是大功率的晶片時,容易在使用過程中發出大量的熱量,但塑膠殼體的散熱不佳,進而導致功率晶片的壽命減短,雖然目前會在於塑膠殼體上加上散熱鰭片,但其散熱效果仍有限。
有鑑於此,如何有效的增加功率晶片封裝結構的穩定性,較佳的增加其散熱效果,遂成相關業者努力的目標。
本發明提供一種功率晶片覆晶封裝結構及其封裝方法,透過覆晶封裝結構及導電路徑的配置,可以有效的增加電性的穩定性,並且使功率晶片覆晶封裝結構更方便於後續電路的安裝。
依據本發明之一態樣提供一種功率晶片覆晶封裝結構,其包含一功率晶片以及一底座單元。功率晶片包含一第一表面及一第一導電部,第一導電部位於第一表面。底座單元供設置功率晶片且包含一本體、一凹槽及至少一導電路徑,本體具有一第三表面,凹槽凹設於本體且供容納功率晶片;凹槽包含一開口、一槽側面及一槽底面,開口受第三表面圍繞,槽側面一端連接第三表面,槽底面連接槽側面的一另端,槽底面與槽側面的夾角大於或等於90度。導電路徑設置於本體且自槽底面沿槽側面往第三表面延伸;其中第一表面朝向槽底面,且第一導電部與導電路徑電性連接。
藉此,底座單元上的導電路徑可以將功率晶片的第一導電部電性延伸至底座單元本體的任一表面,而可以不需要如傳統的封裝方式一樣進行打線連接,具有電性穩定不易損壞的優點,並有利於後續應用電路的安裝。
依據前述之功率晶片覆晶封裝結構,其中功率晶片可更包含一第二表面及一第二導電部,第二表面相反於第一表面,且第二導電部設置於二表面。或前述之功率晶片覆晶封裝結構可更包含一蓋板蓋設於本體,蓋板包含一第五表面及一第五導電部,第五表面朝向第二表面,設置於第五表面且與第二導電部電性連接。或蓋板更包含一第六表面、一第六導電部 及一導電通路,第六表面相反於第五表面,第六導電部設置於第六表面,導電通路電性連接第五導電部及第六導電部。或其中槽側面更包含一階部,底座單元更包含一導電路線,導電路線自階部延伸至第三表面,且導電路線與第五導電部電性連接。
依據前述之功率晶片覆晶封裝結構,可更包含一散熱鰭片設置於底座單元。或底座單元可更包含一金屬層,本體可更包含一第四表面相反於第三表面,其中金屬層設置於第四表面且供散熱鰭片設置。或本體為陶瓷材料製成。
依據本發明之另一態樣提供一種功率晶片覆晶封裝結構,包含下列步驟:提供一底座單元、提供一導電層預製作業、提供一晶片設置作業以及提供一防水絕緣作業。底座單元包含一本體及凹設於本體的一凹槽,本體具有一第三表面,凹槽包含一槽底面及一槽側面。導電層預製作業是於底座單元製作一導電路徑,導電路徑自槽底面沿槽側面往第三表面延伸。晶片設置作業是提供一功率晶片及提供一固晶作業;將功率晶片設置於凹槽,功率晶片包含一第一表面及設置於第一表面的一第一導電部,使功率晶片固定於凹槽內且使第一導電部電性連接導電路徑;防水絕緣作業是密封功率晶片及凹槽。
依據前述之功率晶片覆晶封裝方法,其中可於防水絕緣作業中先提供一蓋板設置底座單元,再使用一膠體灌注黏合蓋板於底座單元,以密封功率晶片及凹槽。前述之功率晶片覆晶封裝方法可更包含一鰭片安裝作業,將一散熱鰭片鎖固於底座單元。
依據前述之功率晶片覆晶封裝方法,其中底座單元的槽底面與槽側面夾角可大於或等於90度,且於導電層預製作業中,可使用印刷或電鍍技術形成導電路徑。或固晶作業中可於第一導電部及導電路徑上各設置一銀膠或一錫膏,加熱使第一導電部電性連接導電路徑。或固晶作業中可於第一導電部上設置複數金球,且於導電路徑設置一銀膠或一錫膏,加熱使第一導電部電性連接導電路徑。
100、100a、100b‧‧‧功率晶片覆晶封裝結構
200、200a、200b‧‧‧功率晶片
210、210a‧‧‧第一表面
220、220a‧‧‧第二表面
230、230a、230b、250、250a、250b‧‧‧第一導電部
240、240a‧‧‧第二導電部
300、300a、300b‧‧‧底座單元
310‧‧‧凹槽
311‧‧‧槽底面
312‧‧‧槽側面
3121‧‧‧階部
320‧‧‧本體
321、321a‧‧‧第三表面
322‧‧‧第四表面
330、330a、330b、360、360a、360b‧‧‧導電路徑
340‧‧‧金屬層
350‧‧‧導電路線
400、400a‧‧‧蓋板
410、410a‧‧‧第五表面
420a‧‧‧第六表面
430、430a‧‧‧第五導電部
440a‧‧‧第六導電部
450a‧‧‧導電通路
461a、462a‧‧‧第七導電部
471a、472a‧‧‧第八導電部
481a、482a‧‧‧導電通道
511、512、521、522、511b‧‧‧銀膠
531、532、541、542、541b‧‧‧銀膠
550b、560b‧‧‧金球
600、600b‧‧‧膠體
700‧‧‧散熱鰭片
800‧‧‧功率晶片覆晶封裝方法
810、820、830、840、850‧‧‧步驟
831、832‧‧‧子步驟
θ 1‧‧‧夾角
第1圖繪示依照本發明一實施方式之一種功率晶片覆晶封裝結構的立體圖;第2圖繪示第1圖之功率晶片覆晶封裝結構的立體爆炸示意圖;第3圖繪示第1圖之功率晶片覆晶封裝結構的一剖面視意圖;第4圖繪示第1圖之功率晶片覆晶封裝結構的另一剖面視意圖;第5圖繪示第1圖之功率晶片覆晶封裝結構的再一剖面視意圖;第6圖繪示依照本發明另一實施方式之一種功率晶片覆晶封裝結構的剖面視意圖;第7圖繪示依照本發明再一實施方式之一種功率晶片覆晶封裝結構的剖面視意圖; 第8圖繪示依照本發明又一實施方式之一種功率晶片覆晶封裝方法的步驟流程圖;以及第9圖繪示第8圖之一步驟的子步驟流程圖。
以下將參照圖式說明本發明之實施方式。為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,閱讀者應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示;並且重複之元件將可能使用相同的編號表示。
請參閱第1圖、第2圖、第3圖、第4圖及第5圖,第1圖繪示依照本發明一實施方式之一種功率晶片覆晶封裝結構100的立體圖,第2圖繪示第1圖之功率晶片覆晶封裝結構100的立體爆炸示意圖,第3圖繪示第1圖之功率晶片覆晶封裝結構100的一剖面視意圖,第4圖繪示第1圖之功率晶片覆晶封裝結構100的另一剖面視意圖,第5圖繪示第1圖之功率晶片覆晶封裝結構100的再一剖面視意圖。功率晶片覆晶封裝結構100包含一功率晶片200以及一底座單元300。
功率晶片200包含一第一表面210及一第一導電部230,第一導電部230位於第一表面210。底座單元300供設置功率晶片200且包含一本體320、一凹槽310及至少一導電路徑330,本體320具有一第三表面321,凹槽310凹設於本體320 且供容納功率晶片200;凹槽310包含一開口、一槽側面312及一槽底面311,開口受第三表面321圍繞,槽側面312一端連接第三表面321,槽底面311連接槽側面312的一另端,槽底面311與槽側面312的夾角θ 1大於或等於90度。導電路徑330自槽底面311沿槽側面312往第三表面321延伸;其中第一表面210朝向槽底面311,且第一導電部230與導電路徑330電性連接。
藉此,透過底座單元300上的導電路徑330,可以將功率晶片200的第一導電部230的電性延伸至底座單元300本體320的任一表面,而可以不需要如傳統的封裝方式一樣進行打線連接,具有電性穩定不易損壞的優點,並有利於後續應用電路的安裝。後面將詳述功率晶片覆晶封裝結構100的細部結構。
功率晶片200示例性為一絕緣柵雙極電晶體(Insulated Gate Bipolar Transistor,IGBT)晶片,其一側具有射極(gate)與閘極(emitter),另一側具有集極(collector),也就是說,如第2圖所示,功率晶片200的第一表面210上設置有二第一導電部230、250,其中第一導電部230、250分別表示閘極與射極,功率晶片200更包含一第二表面220及一第二導電部240,第二表面220相反於第一表面210,且第二導電部240設置於第二表面220,其中第二導電部240即表示集極。
底座單元300的本體320是陶瓷材料製成,二導電路徑330、360是以印刷方式形成於槽底面311、槽側面312及第三表面321,且槽側面312非直線壁面,槽底面311與槽側面 312的夾角θ 1等於135度,而夾角θ 1的角度較佳的是大於或等於90度,較佳的,夾角θ 1大於或等於135度,此種槽底面311與槽側面312傾斜的設置,可以更有利於使用印刷方式在槽底面311及槽側面312上形成導電路徑330、360。
且本實施例中,導電路徑330、360分別與第一導電部230、250電性連接,而在其他實施例中,導電路徑330、360亦可以是以電鍍方式形成,且可依需求設置成需要的圖案,用以讓功率晶片200的第一表面210的第一導電部230、250電性延伸至本體320的表面(第三表面321或其他表面),而可直接與所欲使用者電路板焊接,在其他實施例中,第一導電部的數量及導電路徑的數量對應,且數量可以是一個、二個或二個以上,依功率晶片的結構來進行配置,而功率晶片亦可以是大功率的金氧半場效電晶體(Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET),包含上述揭露但不以此為限。
本實施例中,功率晶片覆晶封裝結構100可更包含一蓋板400,蓋板400蓋設於本體320,蓋板400包含一第五表面410及一第五導電部430,第五表面410朝向第二表面220,第五導電部430設置於第五表面410且與第二導電部240電性連接,藉此,可以把第二導電部240的電性往本體320的其他表面延伸。較佳的,蓋板400亦為陶瓷材料製成,而可以更有利於散熱。
更詳細的說,槽側面312更包含一階部3121,底座單元300更包含一導電路線350,導電路線350自階部3121 延伸至第三表面321,且導電路線350與第五導電部430電性連接。也就是說,第二導電部240透過蓋板400的第五表面410的第五導電部430電性連接至導電路線350,而由於導電路線350延伸至本體320的第三表面321,而更方便與其他電路連接。
第一導電部230、250上可分別設置銀膠512、542,導電路徑330、360上對應第一導電部230、250處亦設置銀膠511、541,第二導電部240上設置銀膠522,第五導電部430上對應第二導電部240處及對應導電路線350處分別設置銀膠521、531,導電路線350上對應第五導電部430處設置銀膠532,透過熱壓可完成功率晶片200與蓋板400及底座單元300的電性連接。再使用膠體600灌注黏合蓋板400於底座單元300,以密封功率晶片200及凹槽310,且具有阻水與絕緣作用。
藉此,功率晶片200的第一導電部230、250已被導電路徑330、360電性延伸至本體320的第三表面321,且功率晶片200的第二導電部240亦被導電路線350電性延伸至本體320的第三表面321,而可以直接與所欲使用的電路板焊接。
功率晶片覆晶封裝結構100可更包含一散熱鰭片700設置於底座單元300,以增加功率晶片200的散熱效果。詳細的說,底座單元300可更包含一金屬層340,本體320可更包含一第四表面322相反於第三表面321,其中金屬層340設置於第四表面322且供散熱鰭片700設置,且底座單元300的本體320在製作可預留固定螺絲孔或帶牙螺絲孔,以方便散熱鰭片700的安裝。
在此要特別說明的是,第3圖、第4圖及第5圖並非沿某特定割面線的剖視圖,其中第3圖主要用來表達導電路徑330與第一導電部230的連接關係,第4圖主要表達導電路線350與第五導電部430、第二導電部240的連接關係,第3圖主要用來表達導電路徑330與第一導電部230的連接關係,故比例及位置皆以示意圖方式表達。
請參閱第6圖,其中第6圖繪示依照本發明另一實施方式之一種功率晶片覆晶封裝結構100a的剖面視意圖。功率晶片覆晶封裝結構100a包含一功率晶片200a、一底座單元300a、蓋板400a。
底座單元300a的結構與第1圖、第2圖的底座單元300類似,且導電路徑330a、360a延伸至第三表面321a。功率晶片200a在第一表面210a設置第一導電部230a、250a,且在第二表面220a設置第二導電部240a,第一導電部230a、250a與導電路徑330a、360a的電性連接方式和第1圖至第6圖之第一導電部230、250與導電路徑330、360相同。
蓋板400a的第五表面410a設置第五導電部430a,第五導電部430a與第二導電部240a的電性連接方式和亦和第1圖至第6圖之第五導電部430與第二導電部240相同。但本實施例的蓋板400a更包含一第六表面420a、一第六導電部440a及一導電通路450a,第六表面420a相反於第五表面410a,第六導電部440a設置於第六表面420a,導電通路450a電性連接第五導電部430a及第六導電部440a。其中蓋板400a可以是陶瓷材料製成,而導電通路450a的形成方式是先於蓋板 400a的主體上開設穿孔,再於穿孔內電鍍銅,以完成第五導電部430a及第六導電部440a的電性連接。
第五表面410a上可更設置二第七導電部461a、462a,且第六表面420a上可更設置二第八導電部471a、472a,二第七導電部461a、462a分別與二第八導電部471a、472a透過二導電通道481a、482a電性連接,其中二導電通道481a、482a的形成方式和導電通路450a相同。而導電路徑330a、360a上設置錫膏,第七導電部461a、462a上亦設置錫膏,透過熱壓可使導電路徑330a、360a與第七導電部461a、462a電性連接。
因此,如第6圖所示,功率晶片200a上的第一導電部230a及第二導電部240a皆電性延伸至蓋板400a的第六表面420a上,可以更有助於功率晶片覆晶封裝結構100a與電路板的結合。
請參閱第7圖,其中第7圖繪示依照本發明再一實施方式之一種功率晶片覆晶封裝結構100b的剖面視意圖。功率晶片覆晶封裝結構100b包含一功率晶片200b及一底座單元300b,且底座單元300b及功率晶片200b的結構和第6圖之功率晶片200b與底座單元300b相同,但功率晶片覆晶封裝結構100b不包含蓋板,因此可使用膠體600b密封凹槽310b,以達防水絕緣之效。
另外,在電性連接方式上,是在功率晶片200b第一導電部230b、250b分別上設置複數金球550b、560b,導電路徑330b、360b上對應第一導電部230b、250b處設置銀膠 511b、541b,透過加熱壓可使第一導電部230b、250b及導電路徑330b、360b電性連接。
在其他實施例中,蓋板及底座單元皆可雙面預鍍或預印刷導電或導熱材質,而可以做為電路連接用途或與其他散熱元件連接使用。
請參閱第8圖及第9圖,並請一併參閱第1圖至第5圖,其中第8圖繪示依照本發明又一實施方式之一種功率晶片覆晶封裝方法800的步驟流程圖,第9圖繪示第8圖之一步驟830的子步驟流程圖。功率晶片覆晶封裝方法800包含步驟810、步驟820、步驟830以及步驟840。
於步驟810中,提供一底座單元300,底座單元300包含一本體320及凹設於本體320的一凹槽310,本體320具有一第三表面321,凹槽310包含一槽底面311及一槽側面312。
於步驟820中,提供一導電層預製作業,於底座單元300製作一導電路徑330,導電路徑330自槽底面311沿槽側面312往第三表面321延伸。
於步驟830中,提供一晶片設置作業,其包含子步驟831及子步驟832。於子步驟831中,提供一功率晶片200,將功率晶片200設置於凹槽310,功率晶片200包含一第一表面210及設置於第一表面210的一第一導電部230;於子步驟832中,提供一固晶作業,使功率晶片200固定於凹槽310內且使第一導電部230電性連接導電路徑330。
於步驟840中,提供一防水絕緣作業,密封功率晶片200及凹槽310。
藉此,可讓功率晶片200上的第一導電部230電性延伸至底座單元300本體320的表面上,而可以不需要如傳統的封裝方式一樣進行打線連接。
於步驟810中,可讓底座單元300的槽底面311與槽側面312的夾角θ 1大於或等於135度,也可以讓槽側面312更包含階部3121,而有利於導電路徑330的設置及電路圖案配置的多樣性。
於步驟820中的導電層預製作業,可使用印刷或電鍍技術形成導電路徑330,透過上述方式可以快速的形成層狀的導電路徑330。
於步驟830中的子步驟832,可於第一導電部230及導電路徑330上各設置銀膠512、511,加熱使第一導電部230電性連接導電路徑330,其中銀膠511、512可以置換成錫膏,或者可改為如第7圖所示,於第一導電部230b上設置複數金球560b,且於導電路徑330b上設置銀膠511b,加熱使第一導電部230b電性連接導電路徑330b。
於步驟840的防水絕緣作業中,可先提供一蓋板400設置底座單元300,再使用一膠體600灌注黏合蓋板400於底座單元300,以密封功率晶片200及凹槽310。其中蓋板400可包含第五導電部430電性連接功率晶片200的第二導電部240,再電性延伸到本體320的表面上,或如第6圖的蓋板400a,將功率晶片200a的第二導電部240a的電性導至蓋板 400a位於第六表面420a上的第六導電部440a,包含但不以上述揭露為限。
功率晶片覆晶封裝方法800更包含步驟850,提供一鰭片安裝作業,將一散熱鰭片700鎖固於底座單元300。可先於本體320的第四表面322上設置金屬層340,散熱鰭片700再設置於金屬層340上加強散熱功能。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種功率晶片覆晶封裝結構,包含:一功率晶片,包含:一第一表面;一第一導電部,位於該第一表面;一第二表面,相反於該第一表面;及一第二導電部,設置於該第二表面;一底座單元,供設置該功率晶片,該底座單元包含:一本體,具有一第三表面;一凹槽,凹設於該本體且供容納該功率晶片,該凹槽包含:一開口,受該第三表面圍繞;一槽側面,一端連接該第三表面,且該槽側面包含一階部;及一槽底面,連接該槽側面的一另端,該槽底面與該槽側面的夾角大於或等於90度;至少一導電路徑,自該槽底面沿該槽側面往該第三表面延伸;及一導電路線,自該階部延伸至該第三表面;以及一蓋板,蓋設於該本體,該蓋板包含:一第五表面,朝向該第二表面;及一第五導電部,設置於該第五表面且與該第二導電部電性連接,該第五導電部與該導電路線電性連接;其中該第一表面朝向該槽底面,且該第一導電部與該導電路徑電性連接。
  2. 如申請專利範圍第1項所述之功率晶片覆晶封裝結構,其中該蓋板更包含:一第六表面,相反於該第五表面;一第六導電部,設置於該第六表面;以及一導電通路,電性連接該第五導電部及該第六導電部。
  3. 如申請專利範圍第1項所述之功率晶片覆晶封裝結構,更包含一散熱鰭片,設置於該底座單元。
  4. 如申請專利範圍第3項所述之功率晶片覆晶封裝結構,其中該底座單元更包含一金屬層,且該本體更包含:一第四表面,相反於該第三表面;其中該金屬層設置於該第四表面,且該金屬層供該散熱鰭片設置。
  5. 如申請專利範圍第1項所述之功率晶片覆晶封裝結構,其中該本體為陶瓷材料製成。
  6. 一種功率晶片覆晶封裝方法,包含:提供一底座單元,該底座單元包含一本體及凹設於該本體的一凹槽,該本體具有一第三表面,該凹槽包含一槽底面及一槽側面;提供一導電層預製作業,於該底座單元製作一導電路徑,該導電路徑自該槽底面沿該槽側面往該第三表面延伸;提供一晶片設置作業,包含:提供一功率晶片,將該功率晶片設置於該凹槽,該 功率晶片包含一第一表面及設置於該第一表面的一第一導電部;及提供一固晶作業,使該功率晶片固定於該凹槽內且使該第一導電部電性連接該導電路徑;以及提供一防水絕緣作業,先提供一蓋板設置於該底座單元,再使用一膠體灌注黏合該蓋板於該底座單元,以密封該功率晶片及該凹槽。
  7. 如申請專利範圍第6項所述之功率晶片覆晶封裝方法,更包含提供一鰭片安裝作業,包含:將一散熱鰭片鎖固於該底座單元。
  8. 如申請專利範圍第7項所述之功率晶片覆晶封裝方法,其中該底座單元的該槽底面與該槽側面夾角大於或等於135度,且於該導電層預製作業中,使用印刷電鍍技術形成該導電路徑。
  9. 如申請專利範圍第8項所述之功率晶片覆晶封裝方法,其中於該固晶作業中,於該第一導電部及該導電路徑上各設置一銀膠或一錫膏,加熱使該第一導電部電性連接該導電路徑。
  10. 如申請專利範圍第9項所述之功率晶片覆晶封裝方法,其中於該固晶作業中,於該第一導電部上設置複數 金球,且於該導電路徑設置一銀膠或一錫膏,加熱使該第一導電部電性連接該導電路徑。
TW106146306A 2017-12-28 2017-12-28 功率晶片覆晶封裝結構及其封裝方法 TWI656611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106146306A TWI656611B (zh) 2017-12-28 2017-12-28 功率晶片覆晶封裝結構及其封裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106146306A TWI656611B (zh) 2017-12-28 2017-12-28 功率晶片覆晶封裝結構及其封裝方法

Publications (2)

Publication Number Publication Date
TWI656611B true TWI656611B (zh) 2019-04-11
TW201931533A TW201931533A (zh) 2019-08-01

Family

ID=66996087

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106146306A TWI656611B (zh) 2017-12-28 2017-12-28 功率晶片覆晶封裝結構及其封裝方法

Country Status (1)

Country Link
TW (1) TWI656611B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202407897A (zh) * 2022-08-04 2024-02-16 創世電股份有限公司 半導體功率元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062541A1 (en) * 2001-08-28 2003-04-03 Michael Warner High-frequency chip packages
US20040016873A1 (en) * 2002-07-25 2004-01-29 Matsushita Electric Works, Ltd. Photoelectric device-part
TWM366013U (en) * 2009-04-01 2009-10-01 Taiwan Solutions Systems Corp LED lamp module
US20150357320A1 (en) * 2011-10-12 2015-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Forming Package-On-Package (PoP) Structure
TWM533315U (en) * 2016-08-24 2016-12-01 Tong Hsing Electronic Ind Ltd Waterproof package module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062541A1 (en) * 2001-08-28 2003-04-03 Michael Warner High-frequency chip packages
US20040016873A1 (en) * 2002-07-25 2004-01-29 Matsushita Electric Works, Ltd. Photoelectric device-part
TWM366013U (en) * 2009-04-01 2009-10-01 Taiwan Solutions Systems Corp LED lamp module
US20150357320A1 (en) * 2011-10-12 2015-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Forming Package-On-Package (PoP) Structure
TWM533315U (en) * 2016-08-24 2016-12-01 Tong Hsing Electronic Ind Ltd Waterproof package module

Also Published As

Publication number Publication date
TW201931533A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
US7095098B2 (en) Electrically isolated and thermally conductive double-sided pre-packaged component
US8049330B2 (en) Wafer-level chip scale packaging for LED comprising carrier substrate with thermally conductive through holes and fill channels
US6900535B2 (en) BGA/LGA with built in heat slug/spreader
US7804131B2 (en) Multi-chip module
TWI567896B (zh) 三維空間封裝結構及其製造方法
KR100752239B1 (ko) 전력 모듈 패키지 구조체
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US7737548B2 (en) Semiconductor die package including heat sinks
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US6849932B2 (en) Double-sided thermally enhanced IC chip package
JP2011082345A (ja) 半導体装置
US10043729B1 (en) Power electronics module
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
US8031484B2 (en) IC packages with internal heat dissipation structures
TWI656611B (zh) 功率晶片覆晶封裝結構及其封裝方法
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
JP4797492B2 (ja) 半導体装置
JP7236930B2 (ja) 放熱装置
US6847111B2 (en) Semiconductor device with heat-dissipating capability
JP6626311B2 (ja) 半導体装置
JP2004281804A (ja) 回路基板
JP2017069351A (ja) 半導体装置
TWI673835B (zh) 功率晶片覆晶封裝結構及其封裝方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees