TWI656587B - 接合裝置及方法 - Google Patents

接合裝置及方法 Download PDF

Info

Publication number
TWI656587B
TWI656587B TW103144591A TW103144591A TWI656587B TW I656587 B TWI656587 B TW I656587B TW 103144591 A TW103144591 A TW 103144591A TW 103144591 A TW103144591 A TW 103144591A TW I656587 B TWI656587 B TW I656587B
Authority
TW
Taiwan
Prior art keywords
wafer
bonding
stage
wafers
transfer
Prior art date
Application number
TW103144591A
Other languages
English (en)
Other versions
TW201537655A (zh
Inventor
吳佩珊
胡禕庭
李明潭
王鈺麟
張郁嫺
忻斌一
陳文明
陳威智
邱致遠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201537655A publication Critical patent/TW201537655A/zh
Application granted granted Critical
Publication of TWI656587B publication Critical patent/TWI656587B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一種接合裝置包含一晶圓載台、一第一晶片載台、一第一晶片輸送裝置、一第二晶片載台以及一第二晶片輸送裝置。晶圓載台係用以承載一晶圓。第一晶片載台係用以承載至少一第一晶片。第一晶片輸送裝置係用以將第一晶片從第一晶片載台輸送至晶圓上。第二晶片載台係用以承載至少一第二晶片。第二晶片輸送裝置係用以將第二晶片從第二晶片載台輸送至晶圓上。

Description

接合裝置及方法
本揭露係關於一種晶片的接合裝置及方法。
在半導體技術中，多個晶片可被接合至一半導體晶圓，此技術可稱晶片至晶圓接合(chip-to-wafer bonding或chip-on-wafer bonding)，其可實現具有高封裝密度、短打線及高可靠度與品質的3D封裝結構。晶片至晶圓接合技術具有多種應用，如影像感測器、記憶裝置及微機電系統。
依據本揭露之一實施方式，一種接合裝置包含一晶圓載台、一第一晶片載台、一第一輸送裝置、一第二晶片載台以及一第二輸送裝置。晶圓載台係用以承載一晶圓。第一晶片載台係用以承載至少一第一晶片。第一輸送裝置係用以將第一晶片從第一晶片載台輸送至晶圓上。第二晶片載台係用以承載至少一第二晶片。第二輸送裝置係用以將第二晶片從第二晶片載台輸送至晶圓上。
依據本揭露之一實施方式，一種接合裝置包含一晶圓載台、複數晶片載台以及複數晶片輸送裝置。晶圓載台係 用以承載一晶圓。此些晶片載台係用以分別承載複數晶片。此些晶片輸送裝置係用以分別將此些晶片從此些晶片載台輸送至晶圓上。
依據本揭露之一實施方式，一種用以將至少一第一晶片及至少一第二晶片接合至一晶圓上的方法包含以下步驟。提供晶圓於晶圓載台上。分別提供第一晶片及第二晶片於第一晶片載台及第二晶片載台上。分別將第一晶片及第二晶片從第一晶片載台及第二晶片載台輸送至晶圓上。
100‧‧‧晶圓載台
210‧‧‧第一晶片載台
212‧‧‧推頂件
220‧‧‧第二晶片載台
310‧‧‧第一晶片輸送裝置
312‧‧‧第一吸取裝置
314‧‧‧第一取起件
316‧‧‧第一接合件
320‧‧‧第二晶片輸送裝置
322‧‧‧第二吸取裝置
324‧‧‧第二取起件
326‧‧‧第二接合件
410‧‧‧第一晶片儲存裝置
420‧‧‧第二晶片儲存裝置
510‧‧‧第一晶片載入裝置
520‧‧‧第二晶片載入裝置
600‧‧‧晶圓儲存裝置
700‧‧‧晶圓載入裝置
810‧‧‧預對準裝置
820‧‧‧對準裝置
910‧‧‧第一黏著劑容器
920‧‧‧第二黏著劑容器
C1‧‧‧第一晶片
C2‧‧‧第二晶片
T‧‧‧膠帶
W‧‧‧晶圓
本揭露之態樣最佳可從以下具體實施方式及隨附圖式理解。應注意的是，根據產業上的實際應用，各個圖式並非依比例繪示。事實上，各個圖式的尺寸可任意地增加或減少，以利清楚地說明。
第1圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。
第2圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。
第3圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。
第4圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。
第5圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。
第6圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。
第7A至7H圖繪示依據本揭露各種實施方式，在輸送第一晶片至晶圓上的過程中的側視圖。
以下揭露提供多個各種實施方式或實施例，以實現本揭露的不同特徵。具體元件的實施例及配置係如下所述以簡化本揭露。當然，這些敘述僅為範例而非用以限制本揭露。舉例來說，第一特徵係形成於第二特徵上之敘述可包含第一特徵與第二特徵係直接接觸的實施方式，也可包含額外特徵形成於第一與第二特徵之間的實施方式，使得第一與第二特徵並非直接接觸。此外，本揭露可重複地使用元件符號於多個實施例中。此重複係為了簡潔，並非用以討論各種實施方式及/或配置之間的關係。
在3D積體電路的形成過程中，可藉由一接合機器將不同晶片接合至一中介晶圓上。第1圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。如第1圖所示，接合裝置包含一晶圓載台100、一第一晶片載台210、一第一晶片輸送裝置310、一第二晶片載台220、以及一第二晶片輸送裝置320。晶圓載台100係用以承載一晶圓W，此晶圓W係待被複數晶片接合。第一晶片載台210係用以承載至少一第一晶片C1，此第一晶片C1係待被接合至晶圓W。第二晶片載台220係用以承載至少一第二晶片C2，此第二晶片C2亦係待被接合 至晶圓W。第一晶片輸送裝置310係用以將第一晶片C1從第一晶片載台210輸送至晶圓W上，以接合第一晶片C1至晶圓W。第二晶片輸送裝置320係用以將第二晶片C2從第二晶片載台220輸送至晶圓W上，以接合第二晶片C2至晶圓W。
在上述配置中，接合裝置允許至少兩個不同晶片，包含第一晶片C1及第二晶片C2，在同一段時間內被接合至晶圓載台100所承載的晶圓W上，從而增加接合裝置的效率，如每小時產出的晶圓量(Wafer Per Hour；WPH)。
在各種實施方式中，除了第一晶片載台210及第二晶片載台220外，接合裝置可額外地包含複數晶片載台(未示於圖中)以承載晶片。相似地，除了第一晶片輸送裝置310及第二晶片輸送裝置320外，接合裝置可額外地包含複數晶片輸送裝置(未示於圖中)，以將晶片從晶片載台輸送至晶圓載台100所承載的晶圓W上。因此，在同一段時間內，兩個以上的不同晶片可被接合至晶圓W。在各種實施方式中，晶片載台的數量與晶片輸送裝置的數量可取決於待接合至晶圓W的晶片之種類數。
在各種實施方式中，如第1圖所示，第一晶片輸送裝置310之額定負載重量不等於第二晶片輸送裝置320之額定負載重量。如此一來，第一晶片輸送裝置310及第二晶片輸送裝置320可分別輸送重量不同或尺寸不同的第一晶片C1及第二晶片C2。換句話說，第一晶片C1可比第二晶片C2更大，反之亦然。因此，在同一段時間內，重量不同或尺寸不同的晶片可被接合至晶圓W。本文中的「額定負載重量」係代表裝置 所能承受的最重負載之重量。
在各種實施方式中，如第1圖所示，接合裝置進一步包含複數第一晶片儲存裝置410以及一第一晶片載入裝置510。每一第一晶片儲存裝置410容納複數第一晶片C1於其中。舉例來說，至少一第一晶片儲存裝置410可承載由一晶圓所切割而成的複數第一晶片C1。第一晶片載入裝置510係用以交替地從複數第一晶片儲存裝置410將第一晶片C1輸送至第一晶片載台210。舉例來說，第一晶片載入裝置510可從一第一晶片儲存裝置410取走第一晶片C1。當此第一晶片儲存裝置410中已無第一晶片C1時，第一晶片載入裝置510可移動至另一第一晶片儲存裝置410，並取走容納於此第一晶片儲存裝置410中的第一晶片C1。在這樣的配置中，即使一第一晶片儲存裝置410中已無第一晶片C1，第一晶片載入裝置510仍可持續提供第一晶片C1至第一晶片載台210，從而提高接合裝置的工作效率，如每小時產出的晶圓量(WPH)。在各種實施方式中，至少一第一晶片儲存裝置410可為，但不侷限於，用於承載複數已切割晶圓的卡匣。
在各種實施方式中，如第1圖所示，接合裝置進一步包含複數第二晶片儲存裝置420以及一第二晶片載入裝置520。每一第二晶片儲存裝置420容納複數第二晶片C2於其中。舉例來說，至少一第二晶片儲存裝置420可承載由一晶圓所切割而成的複數第二晶片C2。第二晶片載入裝置520係用以交替地從複數第二晶片儲存裝置420將第二晶片C2輸送至第二晶片載台220。舉例來說，第二晶片載入裝置520可從一第 二晶片儲存裝置420取走第二晶片C2。當此第二晶片儲存裝置420中已無第二晶片C2時，第二晶片載入裝置520可移動至另一第二晶片儲存裝置420，並取走容納於此第二晶片儲存裝置420中的第二晶片C2。在這樣的配置中，即使一第二晶片儲存裝置420中已無第二晶片C2，第二晶片載入裝置520仍可持續提供第二晶片C2至第二晶片載台220，從而提高接合裝置的工作效率，如每小時產出的晶圓量(WPH)。在各種實施方式中，至少一第二晶片儲存裝置420可為，但不侷限於，用於承載複數已切割晶圓的卡匣。
在各種實施方式中，如第1圖所示，接合裝置進一步包含複數晶圓儲存裝置600以及一晶圓載入裝置700。每一晶圓儲存裝置600容納複數待接合的晶圓W。舉例來說，至少一晶圓儲存裝置600可為用以承載複數晶圓W的卡匣，如晶圓傳送盒(Front Opening Unified Pod；FOUP)。晶圓載入裝置700係用以交替地從複數晶圓儲存裝置600將晶圓W輸送至晶圓載台100。舉例來說，晶圓載入裝置700可從其中一晶圓儲存裝置600中取走晶圓W。當此晶圓儲存裝置600中無晶圓W時，晶圓載入裝置700可移動至另一晶圓儲存裝置600，並取走容納於該晶圓儲存裝置600中的晶圓W。在這樣的配置中，即使其中一晶圓儲存裝置600中無晶圓W時，晶圓載入裝置700仍可持續提供晶圓W至晶圓載台100，從而提升接合裝置的工作效率，如每小時的晶圓產出量(WPH)。
第2圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。如第2圖所示，這些實施方式與第1圖所示實施 方式之間的主要差異在於：第一晶片輸送裝置310可包含第一吸取裝置312，第二晶片輸送裝置320可包含第二吸取裝置322。第一吸取裝置312係用以施加一第一吸力給第一晶片C1，以利第一晶片輸送裝置310攜帶並移動第一晶片C1。相似地，第二吸取裝置322係用以施加一第二吸力給第二晶片C2，以利第二晶片輸送裝置320攜帶並移動第二晶片C2。舉例來說，在切割步驟後所形成的第一晶片C1可黏著於膠帶，而第一吸取裝置312可取起第一晶片C1而使第一晶片C1與膠帶分離，使得第一晶片輸送裝置310可攜帶並移動第一晶片C1。相似地，在切割步驟後所形成的第二晶片C2亦可黏著於膠帶，而第二吸取裝置322可取起第二晶片C2而使第二晶片C2與膠帶分離，使得第二晶片輸送裝置320可攜帶並移動第二晶片C2。在各種實施方式中，第一吸取裝置312及第二吸取裝置322可為，但不侷限於，施加真空力給晶片的真空吸嘴。
在各種實施方式中，第一吸力不等於第二吸力，以利第一吸取裝置312及第二吸取裝置322分別吸取重量不同或尺寸不同的第一晶片C1及第二晶片C2。舉例來說，當第一晶片C1比第二晶片C2更大時，第一吸力可大於第二吸力，反之亦然。
第3圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。如第3圖所示，這些實施方式與第1圖所示實施方式之間的主要差異在於：接合裝置進一步包含一預對準裝置810。預對準裝置810係用以調整晶圓W之方位。舉例來說，當晶圓W輸送至晶圓載台100時，預對準裝置810可使晶圓W 轉向，而使晶圓W處於預定的方位，如此可使晶圓W準確地以預定的方位放置於晶圓載台100上。舉例來說，預對準裝置810可定位晶圓W上的至少一參考標誌(如，定位晶圓W上的一平坦部或凹陷部)，以確認晶圓W的方位。藉由預對準裝置810，晶圓W可以預定的方位放置於晶圓載台100上，以利接合第一晶片C1及第二晶片C2至晶圓W上的預定位置。
在第3圖中，雖然吸取裝置(包含第2圖中的第一吸取裝置312及第二吸取裝置322)未繪示於本圖中，但第3圖中的晶片輸送裝置亦可採用吸取裝置。
第4圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。如第4圖所示，這些實施方式與第1圖所示實施方式之間的主要差異在於：接合裝置進一步包含一對準裝置820。對準裝置820係用以將第一晶片C1、第二晶片C2或其任意組合對準於晶圓W的一預定位置。舉例來說，當第一晶片輸送裝置310移動第一晶片C1至晶圓W上方時，對準裝置820可移動至第一晶片C1與晶圓W之間，以執行對準作業。相似地，當第二晶片輸送裝置320移動第二晶片C2至晶圓W上方時，對準裝置820可移動至第二晶片C2與晶圓W之間，以執行對準作業。在各種實施方式中，上述對準作業可包含粗略對準(course alignment)、精確對準(fine alignment)或其任意組合。
在各種實施方式中，對準裝置820可交替地將第一晶片C1及第二晶片C2對準於晶圓W。舉例來說，在將第二晶片C2對準於晶圓W之前，對準裝置820可先將第一晶片C1對準於晶圓W，反之亦然。
在第4圖中，雖然吸取裝置(如第2圖所示)及預對準裝置810(如第3圖所示)未示於圖中，但第4圖中的接合裝置可包含吸取裝置、預對準裝置810或其任意組合。
第5圖繪示依據本揭露各種實施方式之一接合裝置的一方塊圖。如第5圖所示，這些實施方式與第1圖所示實施方式之間的主要差異在於：接合裝置進一步包含一第一黏著劑容器910以及一第二黏著劑容器920。第一黏著劑容器910及第二黏著劑容器920容納黏著材料於其中。第一晶片輸送裝置310之移動路徑係橫跨第一黏著劑容器910，因此第一晶片輸送裝置310可將第一晶片C1降入第一黏著劑容器910中，以使黏著材料塗敷於第一晶片C1。當第一晶片輸送裝置310接合第一晶片C1至晶圓W時，黏著材料可填滿晶圓W與第一晶片C1之間的空間，如接合接觸位置周遭的間隙，以穩固地黏著第一晶片C1至晶圓W。相似地，第二晶片輸送裝置320之移動路徑係橫跨第二黏著劑容器920，因此第二晶片輸送裝置320可將第二晶片C2降入第二黏著劑容器920中，以使黏著材料塗敷於第二晶片C2。當第二晶片輸送裝置320接合第二晶片C2至晶圓W時，黏著材料可填滿晶圓W與第二晶片C2之間的空間，如接合接觸位置周遭的間隙，以穩固地黏著第二晶片C2至晶圓W。
在第5圖中，雖然吸取裝置(如第2圖所示)、預對準裝置810(如第3圖所示)及對準裝置820(如第4圖所示)未示於圖中，但第5圖中的接合裝置可包含吸取裝置、預對準裝置810、對準裝置820或其任意組合。
第6圖繪示依據本揭露各種實施方式之一接合裝 置的一方塊圖。如第6圖所示，這些實施方式與第1圖所示實施方式之間的主要差異在於：第一晶片輸送裝置310包含一第一取起件314以及一第一接合件316。第一取起件314係用以從第一晶片載台210上取起第一晶片C1。第一接合件316係用以接合被取起的第一晶片C1至晶圓W。第一取起件314與第一接合件316係相分隔的。舉例來說，第一取起件314與第一接合件316係兩個相分隔且獨立作業的機械手臂。第一取起件314與第一接合件316可分別包含吸取裝置以吸取第一晶片C1。在輸送第一晶片C1至晶圓W上的過程中，第一取起件314可藉由吸力從第一晶片載台210上取起第一晶片C1，接著，第一取起件314可輸送第一晶片C1至第一接合件316。接著，第一接合件316可藉由吸力抓住第一晶片C1並將第一晶片C1移動至晶圓W上方的一預定位置。接著，第一接合件316可下降第一晶片C1並將第一晶片C1接合至晶圓W。當第一接合件316在執行接合作業時，由於第一取起件314及第一接合件316係相分隔且獨立作業的，故第一取起件314可移動回到第一晶片載台210以取起下一個第一晶片C1。因此，接合裝置的工作效率(如WPH)可被提高。
相似地，第二晶片輸送裝置320包含一第二取起件324以及一第二接合件326。第二取起件324係用以從第二晶片載台220上取起第二晶片C2。第二接合件326係用以接合第二晶片C2至晶圓W。第二取起件324與第二接合件326係相分隔的。舉例來說，第二取起件324與第二接合件326係兩個相分隔且獨立作業的機械手臂。第二取起件324與第二接合件 326可分別包含吸取裝置以吸取第二晶片C2。在輸送第二晶片C2至晶圓W上的過程中，第二取起件324可藉由吸力從第二晶片載台220上取起第二晶片C2，接著，第二取起件324可輸送第二晶片C2至第二接合件326。接著，第二接合件326可藉由吸力抓住第二晶片C2並將第二晶片C2移動至晶圓W上方的一預定位置。接著，第二接合件326可下降第二晶片C2並將第二晶片C2接合至晶圓W。當第二接合件326在執行接合作業時，由於第二取起件324及第二接合件326係相分隔且獨立作業的，故第二取起件324可移動回到第二晶片載台220以取起下一個第二晶片C2。因此，接合裝置的工作效率(如WPH)可被提高。
在第6圖中，雖然吸取裝置(如第2圖所示)、預對準裝置810(如第3圖所示)、對準裝置820(如第4圖所示)及黏著劑容器(如第5圖所示)未示於圖中，但第6圖中的接合裝置可包含吸取裝置、預對準裝置810、對準裝置820、黏著劑容器或其任意組合。
第7A至7H圖繪示依據本揭露各種實施方式，在輸送第一晶片C1至晶圓W上的過程中的側視圖。如第7A圖所示，晶圓切割後所形成的多個第一晶片C1可被黏著至一膠帶T。位於膠帶T下方的一推頂件212可向上推頂其中一第一晶片C1。
如第7B圖所示，第一取起件314可施加吸力給被推頂件212所頂起的第一晶片C1。接著，第一取起件314可向上移動，使得第一晶片C1脫離膠帶T，如第7C圖所示。接著， 第一取起件314旋轉為第7D圖所示之方位。
如第7E圖所示，旋轉後的第一取起件314可移動至第一接合件316下方，並停止對第一晶片C1施加吸力。第一接合件316可施加吸力給第一晶片C1，並將第一晶片C1移動離開第一取起件314。
如第7F圖所示，第一接合件316可移動至晶圓載台100上的晶圓W上方之一預定位置。接著，第一接合件316可降低第一晶片C1並將第一晶片C1接合至晶圓W，如第7G圖所示。接著，第一接合件316可停止對第一晶片C1施加吸力，且第一接合件316可向上移動並將第一晶片C1留在晶圓W上，如第7H圖所示。藉由上述過程，第一晶片C1可被輸送並接合至晶圓W。在各種實施方式中，將第二晶片C2輸送至晶圓W的過程係如同第7A至第7H圖所示，故不重複敘述。
在各種實施方式中，一種接合裝置被揭露，其包含一晶圓載台、一第一晶片載台、一第一輸送裝置、一第二晶片載台以及一第二輸送裝置。晶圓載台係用以承載一晶圓。第一晶片載台係用以承載至少一第一晶片。第一輸送裝置係用以將第一晶片從第一晶片載台輸送至晶圓上。第二晶片載台係用以承載至少一第二晶片。第二輸送裝置係用以將第二晶片從第二晶片載台輸送至晶圓上。
一種接合裝置亦被揭露，其包含一晶圓載台、複數晶片載台以及複數晶片輸送裝置。晶圓載台係用以承載一晶圓。此些晶片載台係用以分別承載複數晶片。此些晶片輸送裝置係用以分別將此些晶片從此些晶片載台輸送至晶圓上。
一種用以將至少一第一晶片及至少一第二晶片接合至一晶圓上的方法亦被揭露，其包含以下步驟。提供晶圓於晶圓載台上。分別提供第一晶片及第二晶片於第一晶片載台及第二晶片載台上。分別將第一晶片及第二晶片從第一晶片載台及第二晶片載台輸送至晶圓上。
本說明書中所使用之詞彙一般代表其通常的意涵。一些特殊詞彙會在下文中或說明書中的其他段落具體定義，以提供實踐者額外的指引。為了方便起見，某些詞彙可能被特別標示，例如使用斜體與/或引號。不論它是否被特別標示，其詞彙之範圍和含義不受任何影響，與平常詞彙的範圍和含義是相同的。相同的事情可以被一種以上的方式所描述是可以被理解的。因此，用於一個或多個的術語的替代語言與同義詞可能會在本文中所使用，而其不是要闡述一個詞彙在本文所論述的內容有其任何特殊的意義。某些詞彙的同義詞將被使用，重複的使用一個或多個同義詞，並不會排除使用其他同義詞。本說明書內所討論的任何實施例只用來作解說的用途，並不會以任何方式限制的本揭露或其實施例之範圍和意義。同樣地，本揭露並不受限於本說明書中所提出的各種實施方式。
本文中的詞彙僅係用以描述特定實施方式而非用以限制本揭露。除非文中有特別限定，否則在此所用的「一」及「該」可泛指單一個或多個。將進一步理解的是，本文中所使用之「包含」、「包括」、「具有」，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的一個或多個其它特徵、區域、整數、步驟、操作、元 件、組件，及/或其群組。
在本文中，使用第一、第二與第三等詞彙，是用於描述各種元件、組件、區域、層及/或區塊是可以被理解的。但是這些元件、組件、區域、層及/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層及/或區塊。因此，在下文中的一第一元件、組件、區域、層及/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。
本說明書全文所述「各種實施方式」代表所描述的的一特定特徵、結構、實現或特點係可包含在本揭露的至少一實施方式中。因此，在本說明書不同地方使用「在各種實施方式中」並不必然表示這些實施方式係相同實施方式。此外，特定特徵、結構、實現或特點可以適當的方式結合於一或多個實施方式中。
此外，相對詞彙，如「下」或「底部」與「上」或「頂部」，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之「下」側將被定向為位於其他元件之「上」側。例示性的詞彙「下」，根據附圖的特定方位可以包含「下」和「上」兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之「下方」或「之下」將被定向為位於其他元件上之「上方」。例示性的詞彙「下方」或「之下」，可以包含「上方」和「上方」兩種 方位。
本領域之通常知識者可理解上述實施方式僅為解釋本揭露而非限制本揭露。在不脫離申請專利範圍之精神與範圍內，本揭露之保護範圍涵蓋各種不同的潤飾以及相似的配置，申請專利範圍之範圍應根據最廣義的解釋，以涵蓋所有此類的潤飾及相似的結構。
任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍應涵蓋落入隨附之申請專利範圍內的各種更動與潤飾。

Claims (10)

  1. 一種接合裝置，包含：一晶圓載台，具有一晶圓區，該晶圓區可被一晶圓佔滿；一第一晶片載台，用以承載至少一第一晶片；一第一晶片輸送裝置，用以將該第一晶片從該第一晶片載台輸送至該晶圓上；一第二晶片載台，用以承載至少一第二晶片；以及一第二晶片輸送裝置，用以將該第二晶片從該第二晶片載台輸送至該晶圓上，其中該第一晶片輸送裝置的目的地與該第二晶片輸送裝置的目的地係位於該晶圓載台之該晶圓區內。
  2. 如請求項1所述之接合裝置，其中該第一晶片輸送裝置之額定負載重量不等於該第二晶片輸送裝置之額定負載重量。
  3. 如請求項1所述之接合裝置，其中該第一晶片輸送裝置包含一第一吸取裝置，用以施加一第一吸力給該第一晶片；以及其中該第二晶片輸送裝置包含一第二吸取裝置，用以施加一第二吸力給該第二晶片，其中該第一吸力不等於該第二吸力。
  4. 如請求項1所述之接合裝置，更包含：複數第一晶片儲存裝置；一第一晶片載入裝置，用以交替地從該些第一晶片儲存裝置將複數該第一晶片輸送至該第一晶片載台；複數第二晶片儲存裝置；一第二晶片載入裝置，用以交替地從該些第二晶片儲存裝置將複數該第二晶片輸送至該第二晶片載台；複數晶圓儲存裝置；以及一晶圓載入裝置，用以交替地從該些晶圓儲存裝置將複數該晶圓輸送至該晶圓載台。
  5. 如請求項1所述之接合裝置，更包含：一預對準裝置，用以調整該晶圓之一方位；以及一對準裝置，用以將該第一晶片、該第二晶片或其任意組合對準於該晶圓的一預定位置。
  6. 如請求項1所述之接合裝置，更包含：一第一黏著劑容器，其中該第一晶片輸送裝置之一移動路徑係橫跨該第一黏著劑容器；以及一第二黏著劑容器，其中該第二晶片輸送裝置之一移動路徑係橫跨該第二黏著劑容器。
  7. 如請求項1所述之接合裝置，其中該第一晶片輸送裝置包含：一第一取起件，用以從該第一晶片載台上取起該第一晶片；以及一第一接合件，用以接合該第一晶片至該晶圓，其中該第一取起件與該第一接合件係相分隔的；其中該第二晶片輸送裝置包含：一第二取起件，用以從該第二晶片載台上取起該第二晶片；以及一第二接合件，用以接合該第二晶片至該晶圓，其中該第二取起件與該第二接合件係相分隔的。
  8. 一種接合裝置，包含：一晶圓載台，具有一輸送目標區，該輸送目標區可被一晶圓佔滿；複數晶片載台，用以分別承載複數晶片；以及複數晶片輸送裝置，用以分別將該些晶片從該些晶片載台輸送至該晶圓載台之該輸送目標區上。
  9. 一種用以將至少一第一晶片及至少一第二晶片接合至一晶圓上的方法，包含：提供該晶圓於該晶圓載台上；分別提供該第一晶片及該第二晶片於該第一晶片載台及該第二晶片載台上；以及利用複數晶片輸送裝置分別將該第一晶片及該第二晶片從該第一晶片載台及該第二晶片載台輸送至該晶圓上。
  10. 如請求項9所述之方法，更包含：交替地將該第一晶片及該第二晶片對準於該晶圓。
TW103144591A 2014-01-16 2014-12-19 接合裝置及方法 TWI656587B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/157,271 2014-01-16
US14/157,271 US10312118B2 (en) 2014-01-16 2014-01-16 Bonding apparatus and method

Publications (2)

Publication Number Publication Date
TW201537655A TW201537655A (zh) 2015-10-01
TWI656587B true TWI656587B (zh) 2019-04-11

Family

ID=53484739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144591A TWI656587B (zh) 2014-01-16 2014-12-19 接合裝置及方法

Country Status (3)

Country Link
US (1) US10312118B2 (zh)
DE (1) DE102014019382A1 (zh)
TW (1) TWI656587B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470173B (zh) * 2015-12-15 2018-08-14 上海微电子装备（集团）股份有限公司 一种芯片接合系统及方法
DE102019123148B4 (de) * 2019-08-29 2024-06-27 F&S Bondtec Semiconductor GmbH Hand- oder robotergeführtes Bondstellen-Prüfgerät und mit diesem ausgeführtes Bondstellen-Prüfverfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4832247A (en) * 1987-09-18 1989-05-23 Evenoak Limited Soldering apparatus
US5839187A (en) * 1995-08-24 1998-11-24 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting a chip
US5862586A (en) * 1995-12-26 1999-01-26 Sony Corporation Method and apparatus for mounting components to shorten tact time
US20040003891A1 (en) * 2002-07-02 2004-01-08 Asm Assembly Automation Ltd. Apparatus and method for application of adhesive substances to objects

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088433B2 (ja) * 1987-01-20 1996-01-29 ヤマハ発動機株式会社 チツプ部品装着装置
US5610208A (en) * 1994-02-17 1997-03-11 Nippon Shokubai Co., Ltd. Water-absorbent agent, method for production thereof, and water-absorbent composition
JP2000124671A (ja) * 1998-10-13 2000-04-28 Yamaha Motor Co Ltd 電子部品実装方法及びその装置
US20020030736A1 (en) * 2000-03-10 2002-03-14 Infotech Ag Single camera alignment system using up/down optics
DE10029150C1 (de) * 2000-06-14 2001-08-16 Mannesmann Sachs Ag Druckbehälter, insbesondere für einen Schwingungsdämpfer
US20020133940A1 (en) * 2001-03-26 2002-09-26 Fuji Machine Mfg. Co., Ltd Electric-component supplying method and device, and electric-component mounting method and system
DE10228831A1 (de) * 2002-06-27 2004-01-29 Siemens Ag Vorrichtung zur Temperierung von Maschinenelementen in elektrisch antreibbaren Produktionsmaschinen
KR100541395B1 (ko) * 2003-09-09 2006-01-11 삼성전자주식회사 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지
JP4555118B2 (ja) * 2005-02-22 2010-09-29 パナソニック株式会社 部品装着装置及び部品保持部材の判別方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4832247A (en) * 1987-09-18 1989-05-23 Evenoak Limited Soldering apparatus
US5839187A (en) * 1995-08-24 1998-11-24 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting a chip
US5862586A (en) * 1995-12-26 1999-01-26 Sony Corporation Method and apparatus for mounting components to shorten tact time
US20040003891A1 (en) * 2002-07-02 2004-01-08 Asm Assembly Automation Ltd. Apparatus and method for application of adhesive substances to objects

Also Published As

Publication number Publication date
DE102014019382A1 (de) 2015-07-16
US20150200118A1 (en) 2015-07-16
US10312118B2 (en) 2019-06-04
TW201537655A (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
KR102047035B1 (ko) 다이 본딩 장치
US20090130821A1 (en) Three dimensional packaging with wafer-level bonding and chip-level repair
US11551948B2 (en) Semiconductor manufacturing apparatus
TWI615905B (zh) 黏晶裝置及半導體裝置的製造方法
TW529095B (en) Method of dividing wafer and manufacture of semiconductor device
US7842548B2 (en) Fixture for P-through silicon via assembly
US9159595B2 (en) Thin wafer carrier
US20190057891A1 (en) Placing Ultra-Small or Ultra-Thin Discrete Components
TWI638393B (zh) Process for processing a workpiece and apparatus designed for the process
JP5210060B2 (ja) 剥離装置および剥離方法
US9437468B2 (en) Heat assisted handling of highly warped substrates post temporary bonding
JP4846411B2 (ja) 半導体パッケージ用治具
JP2017163121A5 (zh)
KR20040084794A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP6480583B2 (ja) 組み立てが容易な超小型または超薄型離散コンポーネントの構成
US20130295721A1 (en) Apparatus to fabricate flip-chip packages and method of fabricating flip-chip packages using the same
TWI705524B (zh) 半導體製造裝置、半導體裝置之製造方法及夾頭
CN104347435A (zh) 吸附筒夹和芯片接合器
TWI656587B (zh) 接合裝置及方法
US9038264B2 (en) Non-uniform vacuum profile die attach tip
JP4599075B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP2019530248A (ja) ユニバーサルチップバッチボンディング装置及び方法
CN107452641B (zh) 从晶圆上拾取裸芯的方法
KR102615699B1 (ko) 반도체 웨이퍼의 보유 방법 및 반도체 장치의 제조 방법
JP2015154030A (ja) デバイスの移載方法及びデバイスの移載装置