TWI652924B - 用於晶片對晶片連接之差動電流模式低延遲調變及解調變技術 - Google Patents

用於晶片對晶片連接之差動電流模式低延遲調變及解調變技術 Download PDF

Info

Publication number
TWI652924B
TWI652924B TW103115832A TW103115832A TWI652924B TW I652924 B TWI652924 B TW I652924B TW 103115832 A TW103115832 A TW 103115832A TW 103115832 A TW103115832 A TW 103115832A TW I652924 B TWI652924 B TW I652924B
Authority
TW
Taiwan
Prior art keywords
circuit
modulation
current
wafer
current mode
Prior art date
Application number
TW103115832A
Other languages
English (en)
Other versions
TW201445954A (zh
Inventor
李曉均
張懋中
卓偉漢
金亮孝
Original Assignee
加州大學董事會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 加州大學董事會 filed Critical 加州大學董事會
Publication of TW201445954A publication Critical patent/TW201445954A/zh
Application granted granted Critical
Publication of TWI652924B publication Critical patent/TWI652924B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0294—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/02—Channels characterised by the type of signal
    • H04L5/06—Channels characterised by the type of signal the signals being represented by different frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本發明提出適於至少供由一積體電路(晶片)至另一積體電路(晶片)之短距離通信(少於幾吋)用之一晶片對晶片通信電路。該電路較佳地使用多頻正交振幅調變(QAM)機制俾將數位資料位元由一平行型式轉換為一串列類比串流以供經由一晶片I/O連接之通信用。發送器中之差動模式調變，及，接收器中之解調係予以採用而此舉預期降低延遲及電力損耗然而增加製造良率及對程序變數之彈性。

Description

用於晶片對晶片連接之差動電流模式低延遲調變及解調變技術 相關申請案之交叉參考
本申請案主張2013年5月9日申請之序號61/821,702號美國暫時專利申請案之優先權及該案之權益，該案之整體係併入此處供參考。
受到著作權保護之資料通告
本專利文件中之部分資料係在美國及其他國家之著作權法下受到著作權保護。著作權之所有人對於專利文件或專利揭露內容中之任何一者的傳真重製，在該等傳真重製顯現於美國專利商標局之公開可得之檔案或記鎵中時，並無異議，但在其他方面無論什麼皆保留著作權。著作權所有人此處並未放棄使其專利文件維持秘密性之任何權利，包含但不限於其依據37 C.F.R.§ 1.14.之權利。
背景
1.領域
本發明一般係關於晶片對晶片之通信，且更特定地係關於利用差動電流模式多頻調變-解調技術之短距離晶片對晶片通信。
2.相關技藝之說明
傳統串列式I/O係以多工及解多工數位通信技術為基礎。為增加採用此類方案之通信頻寬，吾人首先求助於增加時脈率。然而，每一種程序技術在時脈率上均有其自身之限制，因此吾人必需經常增加I/O連接的數量以增加頻寬，以及因此增加製造成本。此類成本甚至在3D積體電路整合方面，諸如那些供垂直互連用之以直通基材穿孔(TSV)為基礎的整合，會進一步增加。供I/O用之TSV的數量基於基本實體或機械之限制而係無法擴展者。高於每單位面積內一特定數量之TSV(或總體密度)會導致細薄化之Si基材(約100μm/層(tier))而此舉可能導致崩壞。因此，此種細薄現象可嚴重地限制3D積體電路內之層間通信頻寬。
因此，具有高通信頻寬之晶片對晶片通信電路已在尋求而該等通信電路無需在時脈率或額外之I/O連接方面同時增加。傳統晶片對晶片通信連接係仰賴互連金屬線上之電壓信號。即使係供晶片間通信用之先進方法，諸如先前申請案中發明人所教示之供晶片對晶片連接用之多頻帶正交振幅調變(QAM)電路(提供高頻寬而不會增加時脈率或增加I/O連接)，仍包含具有終端或不具終端之電壓信號的使用。
此類用於執行多頻帶或QAM調變及解調電路之現存方法係以供長距離通信用為目標。此因通信間之距離長遠以及廣泛的功率放大器及低雜訊放大器可用來傳送或 接收電壓模式而非電流模式之通信信號。
因此，本發明係提供用於幾吋或更短之短晶片間距離之晶片對晶片通信技術。
扼要概要
提出一種新穎差動電流模式調變-解調方法，該方法提供較低(較短)延遲、較低電力損耗、較高製造良率，然而同時提供對程序變數之彈性，諸如供多頻帶QAM收發器電路之用。本發明之差動電流模式調變-解調方法/裝置可應用於若干需要短距離晶片間通信之應用，以及尤其良好適於作為供三維積體電路直通垂直TSV互連中之晶片對晶片連接之一基礎之用。
調變及解調係依據差動電流模式作業而執行以及包含一直流電流降低電路元件以改善信號雜訊比(SNR)。本發明之電路係利用具有經證明之較高製造良率之電流鏡而予以較佳地執行。一具有可調滯後之電流模式史密斯觸發器(Schmitt Trigger)係納入解調電路內以改善資料回復而不致產生位元錯誤。
本發明之進一步態樣將顯示於下列說明書之部分中，其中詳細說明係以完整揭示本發明較佳實施例為目的而並非對該等較佳實施例設限。
10‧‧‧調變及解調電路
12‧‧‧發送(器/側)
14‧‧‧接收(器/側)
16‧‧‧類比串列匯流排
18‧‧‧軌跡脈衝產生器
20a~20n‧‧‧資料緩衝器
22a~22n‧‧‧QAM電路
24a~24n‧‧‧數位至類比轉換器
26a~26n‧‧‧數位至類比轉換器
28a~28n‧‧‧混合器
30a~30n‧‧‧混合器
31a~31n‧‧‧QAM電路
32a~32n‧‧‧混合器
34a~34n‧‧‧混合器
36a~36n‧‧‧類比至數位轉換器
38a~38n‧‧‧類比至數位轉換器
40‧‧‧軌跡脈衝回復電路
42a~42n‧‧‧資料緩衝器
50‧‧‧直流降低電路
52a~52b‧‧‧電晶體
54a~54b‧‧‧電晶體
56a~56b‧‧‧電晶體
58a~58b‧‧‧電晶體
60a~60b‧‧‧史密斯觸發器電晶體
62a~62b‧‧‧電晶體
70‧‧‧混合器
72a~72d‧‧‧電晶體
74a~74d‧‧‧電晶體
76a~76d‧‧‧電晶體
78a‧‧‧I_DAC_N信號
78b‧‧‧I_DAC_P信號
本發明將藉由參看下列僅基於揭示目的之圖式而獲更完整地理解： 圖1係依據本發明之一實施例之一短距離調變及解調通信裝置用之一示意方塊圖。
圖2係依據本發明之一實施例使用之一直流降低電路之一示意圖。
圖3A係依據本發明之一實施例使用之一差動電流操控混合器之一示意圖。
圖3B係依據本發明之一實施例操作之圖3A電路之一計時/相位圖。
詳細說明
本發明一般係提供一種新穎型式之晶片對晶片通信技術，該通信技術在晶片間之通信距離少於幾吋(諸如3吋)，以及較佳地少於約3吋時將調變-解調應用至一差動電流流動上。本發明之裝置、系統及方法提供若干特徵，包含較具有單端或差動模式之現存電壓信號所提供者為較低之電力、較低之延遲、相鄰直通矽穿孔(TSVs)間較高之干擾耐受性以及對製程變數增加之耐受性。
此外，本發明之電流信號係以電流流動之差異而非其絕對值為基礎。因為源頭晶片之連接TSV引線-對在將電流流動傳送至接收器晶片之前係加總來自調變電路，例示為多頻正交振幅調變(QAM)電路，之電流流動，所以差動電流流動之DC(直流)位準變高。應理解的是差動電流亦可依據採用一低頻AC之現有技術加以配置，而該低頻AC可由調變信號之較高頻率中區別出來。接收器晶片不 但將承受不必要之DC電力損耗而且將造成其差動信號與背景DC電流間之比例較低。有鑒於此問題，本發明之電路架構係自動調整DC電流以移除非期望之差動DC電流模式俾保持強化之信號對背景比以及降低電力損耗。
此外，本發明之通信電路藉著合併一移除程序變數所引起之非期望DC電流成分之自動調整DC降低電路而解決導致DC電流位準改變之晶片製程變數。本發明之電路為晶片間通信之差動電流模式信號提供一潛在較為穩健之方式而不論製程變數之未知位準為何。
本發明接收器晶片之輸入阻抗在電流模式中運作時相較於電壓模式運作之輸入阻抗為低。因此，源頭(發送器)晶片在電流模式運作中係受到一較輕之負載而此較輕之負載導致較高之速度，即使在大型電容性負載之情況下亦然。此外，相鄰TSVs所產生，主要為電壓模式，之干擾雜訊及其電流在流經傳導性矽基材後大小實質減少。降低之電流雜訊容許吾人甚至可以較低之電流執行接收器電路俾進一步降低電力損耗。
在本發明之短距離應用中，應理解的是晶片間連接，諸如直通三維積體電路(3DIC)垂直TSVs，係在幾吋(例如，3吋)之內，然而該晶片間連接可能向下達少於一吋之十分之一。此容許吾人應用電流模式運作來作為通信信號。此外，為了容許來自非預期性來源之雜訊或干擾，利用差動電流可改善通信之穩健性及效率。除了應用差動電流作為調變及解調之信號以外，一自動調整DC電流降低 電路予以併入而該電路不僅改善信號雜訊比(SNR)，而且降低電力損耗以克服製程變數。
圖1揭示利用多頻帶正交振幅調變(QAM)電路以連接一短距離內多數晶片之一調變及解調通信電路用之電路方塊之一例示性實施例10。
調變及解調電路10包含調變電路以執行發送(TX)12，以及解調電路以執行接收(RX)14，而介於發送與接收之間可見到，型式為一類比串列匯流排，之一通信連接16。
發送側12係顯示經由一資料匯流排，例示為，但非限於，一8位元寬匯流排(DQ_TX〔7：0〕)、一裝置模式信號(DM_TX)、一發送器閂鎖信號DQS_TX、以及一時脈信號(CLK_SYS)而接收資料。在發送側之調變器中可見到一軌跡脈衝產生器18而該脈衝產生器之一第一級可見到係耦接至多數資料緩衝器20a至20n。軌跡脈衝產生器18及資料緩衝器20a-20n之輸出係見到藉由QAM電路22a至22n接收。軌跡脈衝產生提供一機制以供發送器與接收器之間同步之用。一軌跡脈衝係發送至接收器而該接收器係用來控制供DM_RX位元以及資料位元DQ_RX〔7：0〕用之資料緩衝器。每一個QAM電路(22a至22n)係見到例示性包含數位至類比轉換器(DACs)24a,26a,24b,26b,...24n,26n，接著為混合器(電流模式)28a,30a,28b,30b,...28n,30n，而每一對混合器均接收一fi與fq信號。將理解的是所描述之DACs係配置供輸出差動電流模式輸出信號之用，而該輸出信號 接著藉由電流模式混合器進行調變。
接收側14係顯示具有與發送側所見到者類似之信號，然而該接收側經由一資料匯流排，例示為，但非限於，一8位元寬匯流排(DQ_RX〔7：0〕)輸出資料，輸出一裝置模式信號(DM_RX)、一輸出狀態信號DQS_RX、以及一時脈信號(CLK_SYS)。接收器14中之解調電路實質上係發送側12中所見者之相反。一信號係自類比串列匯流排16接收至若干個包含混合器32a,34a,32b,34b,...32n,34n之QAM電路31a,31b,...31n，而每一對混合器均接收fi與fq信號。來自混合器之輸出係藉由成對類比至數位轉換器(ADC)36a,38a,36b,38b,...36n,38n而轉換為數位信號，而每一混合器輸出均耦接至ADC之輸入。來自ADCs之數位輸出係在一軌跡脈衝回復電路40及資料緩衝器42a,42b,42c,...42n-1,42n處接收。軌跡脈衝回復電路40之輸出係輸出為DQS_RX，以及另一部分係連接至每一資料緩衝器42a,42b,42c,42n-1,42n。來自第一資料緩衝器42a之輸出產生信號DM_RX，然而來自其餘資料緩衝器之輸出則輸出一信號DQ_RX〔7：0〕。
電路在應用多頻調變及結合混合器輸出之後發送一數位信號位元組以便由發送器12發送一調變多頻類比傳輸(信號)。接收器電路14接收此多頻類比信號並應用一多頻解調至該來自發送器12之結合信號而自該結合信號中擷取發送器12所原始接收之數位信號。
電路在藉由數位至類比轉換器(24a,26a,24b, 26b,...24n,26n)轉換數位電壓信號之後發送差動電流信號。應理解的是雖然DAC係以差動電流模式輸出作說明，然而電路可替代地以接續在DAC之後的一個電路來執行而該電路可將電壓位準信號轉換為差動電流模式輸出。DACs產生之差動電流信號接著係藉由應用混合器(28a,30a,28b,30b,...28n,30n)處之界定頻率載波信號(fi與fq)進行調變，而該等混合器之結合信號係透過連接引線經由串列匯流排16傳送。
在一互補方式中，接收來自TX之差動電流信號的電路將被傳送至混合器(32a,34a,32b,34b,...32n,34n)進行解調及藉由ADC(36a,38a,36b,38b,...36n,38n)進行轉換以及接著進行緩衝(40,42a,42b,42c,...42n-1,42n)。一電路在將所接收之差動電流信號直接傳送至混合器之前先執行直流降低以改善信號比以及降低電力損耗。應理解的是雖然直流降低電路係說明為混合器電路之一部分，然而該直流降低電路可執行作為一個別電路而該個別電路可關聯於混合器電路運作。
圖2揭示一直流降低電路50之一例示性實施例，該電路係配置成移除任何額外之直流電，因此確保到達混合器之差動電流總和等於10*I_C。電路描述在混合器信號輸入I_2_Mixer_p與I_2_Mixer_N處之電晶體52a,52b係以協同電流鏡像方式結合電晶體54a,54b,56a,56b運作。史密斯觸發器電晶體60a,60b係見到與部分耦接之電晶體62a,62b之直通電流鏡形成一電流鏡，而電流經由電晶體60a流 經電晶體58a,58b之一最終電流鏡。此電路亦顯示移除之直流電量隨著I_P與I_N變化而改變以確保輸入至混合器之總和仍然恆定。恆定之差動電流信號容許混合器一致的電路特性。
圖3A揭示一具有四組電晶體對72a,72b,72c，與72d之混合器70之一例示性實施例。時脈CLKN_P係在電晶體74a,76d之閘極處接收，CLK_P係在電晶體74b,76b之閘極處接收，CLKN_N係在電晶體76b,74c之閘極處接收，CLK_N係在電晶體76a,74d之閘極處接收。混合載波係數位操控信號之一四分之一工作週期。信號I_MIX_P係耦接至電晶體對72a(74a,76a)，以及72c(74c,76c)之汲極，而信號I_MIX_N則係耦接至電晶體對72b(74b,76b)，以及72d(74d,76d)之汲極。來自電晶體對72a(74a,76a)，以及72b(74b,76b)之輸出包含I_DAC_N信號78a，而來自電晶體對72c(74c,76c)，以及72d(74d,76d)之那些輸出則包含I_DAC_P信號78b。
圖3B揭示圖3A之混合器用例示性計時，顯示在相位P_0,P_1,P_2，與P_3時之時脈信號CLK_P,CLK_N,CLKN_P，與CLKN_N用之計時。混合器計時應用四分之一工作週期信號因此電路避免I-頻道與Q-頻道之間的干擾。此四相混合載波較佳地用來保持快速電流操控以及避免在差動對中電流之任何飢餓現象。四相載波係如下運作：在相位P_0期間，CLK_P與CLKN_N為高以使I_MIX_P=I_DAC_P，以及I_MIX_N=I_DAC_N。相位0係產生電流 模式DAC輸出之相同相位之差動電流信號。在相位1期間，CLKN_P與CLKN_N為高以使[I_MIX_P=I_MIX_N=0.5*(I_DAC_P+I_DAC_N)]。相位1係產生一為零之差動電流信號。在相位2期間，CLK_N與CLKN_P為高以使(I_MIX_P=I_DAC_N,I_MIX_N=I_DAC_P)，藉此相位2係產生電流模式DAC輸出之180度之差動電流信號。在相位3期間，CLKN_P與CLKN_N為高以使[I_MIX_P=I_MIX_N=0.5*(I_DAC_P+I_DAC_N)]，藉此產生一為零之差動信號。差動電流操控混合器係如此配置使得電流將不會在任何約定時間關閉，因此避免任何電流尖波以及藉此在混合期間降低任何非預期之雜訊。此外，直流位準容許混合器在高頻運作而不致有嚴重之效能退化。
回參圖1中之發送電路，發送器12之輸出引線驅動來自混合器輸出信號之總和的信號16。將理解的是因為信號係為差動電流模式，所以吾人可直接在混合器之後佈線全部之電流鏡輸出。接著此差動電流信號係傳送至接收器電路14。接收器14執行一直流降低電路以將直流位準降低至預定位準。剩餘之差動電流信號將傳送至解調混合器。在混合器處解調之後，低通濾波器可視需要加以應用以濾除相鄰頻帶信號。應理解的是雖然低通濾波器可視為混合器電路之一部分，然而該等電路可替代地執行作為接續在混合器電路之後的個別電路。
應理解的是低通濾波之後的信號係受到相鄰頻道之干擾以及一漣波係在低通濾波器之後產生。為確保在 不需要之漣波存在下之穩健作業，本發明之裝置較佳地在類比至數位轉換器中應用一滯後以避免不正確信號產生。因為此為一差動電流信號，將注意到的是滯後量可經由類比至數位轉換器之比較器中的電流鏡而數位式程式化。
應理解的是各種型式之QAM均可取得且可與本發明漣用，可選用之某些較通用型式包含：QAM8,QAM16,QAM32,QAM64,QAM128，與QAM256。將理解的是QAM將資訊均勻地分布在I-Q平面中，以及高階之QAM包含群集中較緊密間隔之資訊。因此，高階QAM容許每個符號中發送較多位元，但是假設群集之能量仍然相同時，則群集上之點會較緊密的聚在一起以及發送會變得較易受到雜訊影響。亦應理解的是調變及解調可採用其他型式之多頻類比調變-解調依據本發明予以執行。可採用之其他型式多頻調變的實例包含脈寬調變(PWM)、移頻鍵控(FSK)、跳頻、展頻，等。
熟悉本技藝之普通人士將理解所述控制信號，包含DQS_TX,DM_TX，及各種時脈信號諸如CLK_SYS,CLK_N,CLK_P,CLKN_P，與CLKN_N可以各種方式藉由一控制電路產生而不致偏離本發明。例如，專屬之數位電路、計時/震盪電路、閘陣列、可程式邏輯陣列、電腦電路(具有關聯記憶體)、及其他能夠產生控制邏輯之電路的使用，同時此類電路型式之組合亦可採用而並無限制。
本發明提供一種供一多頻帶QAM通信裝置之調變及解調用之差動電流模式作業。除了電流模式數位至類 比轉換器及類比至數位轉換器以外，電路包含四相四分之一工作週期混合器、一直流降低電路以及一具有電流程式化之可調滯後電路。此類電路功能確保一穩健、短延遲以及低功率之作業。
本發明之差動電流模式調變-解調實施例之至少一種較佳建置係為28nm CMOS或進一步定標之矽程序技術。
由上述討論，將可理解的是本發明可以各種方式體現，包含但不限於下列：
1.一種裝置用以執行晶片對晶片通信，包含：一調變電路及一解調電路係以差動電流流動，而非電流之絕對值，為基礎，俾在一發送晶片與一接收晶片之間通信，該調變電路包含供多數資料位元及一或多個軌跡脈衝中之每一個用之一數位至類比轉換器及電流模式混合器，該等多數資料位元中之每一個係在多頻調變期間由一數位信號轉換為一類比差動電流以及在該電流模式混合器中與供其他資料位元用之類比差動電流輸出混合而該多頻調變中該差動電流係回應應用一頻率載波至每一調變器電路中不同電流模式混合器內之多數頻率中之每一頻率而予以調變，以及該解調電路包含供接收自該調變電路之多數資料位元及一或多個軌跡脈衝中之每一個用之一電流模式混合器及類比至數位轉換器，藉此來自該等多數頻率中之一頻率載波係應用至該解調器中之每一電流模式混合器以便在經由該類比至數位轉換器轉換回一數位信號之前先解 調該類比差動載波。
2.先前實施例中之任何實施例之裝置，其中在一第一積體電路晶片中之一約定數量的平行數位資料位元係轉換為一串列電流模式類比信號，配置成藉由該調變器經由一單一I/O線路而與在一第二積體電路晶片中之一解調器通信而該解調器係將類比資訊解調回平行數位資料位元。
3.先前實施例中之任何實施例之裝置，其中該多頻調變包含正交振幅調變(QAM)。
4.先前實施例中之任何實施例之裝置，其中該正交振幅調變(QAM)係選自於由QAM8,QAM16,QAM32,QAM64,QAM128或QAM256組成之QAM順序之群組。
5.先前實施例中之任何實施例之裝置，其中該調變器，及該解調器，之該每一電流模式混合器接收至少二類比信號中之一者以及一調變載波。
6.先前實施例中之任何實施例之裝置，進一步包含一低通濾波器，在藉由該電流模式混合器執行混合之後應用至該解調器中，以濾除相鄰頻帶信號。
7.先前實施例中之任何實施例之裝置，進一步包含在該解調器內之該類比至數位轉換器中引進滯後臨界以避免不正確信號產生。
8.先前實施例中之任何實施例之裝置，其中該類比至數位轉換器合併包含具有可調滯後值之電流鏡及 電流模式史密斯觸發器之比較器俾執行該滯後臨界。
9.先前實施例中之任何實施例之裝置，進一步包含一位於該解調電路內之直流降低電路，該直流降低電路配置成，在將接收到之差動電流信號傳送至該解調電路內之該混合器之前，先降低直流位準，及關聯之電力損耗。
10.先前實施例中之任何實施例之裝置，其中該直流降低電路確保到達該電流模式混合器之該差動電流總和係保持在一期望之臨界值。
11.先前實施例中之任何實施例之裝置，其中該電流模式混合器使用一混合載波而該混合載波係該多頻調變中所使用之一數位操控信號之四分之一工作週期。
12.先前實施例中之任何實施例之裝置，其中該四分之一工作週期信號之應用係避免多頻調變期間頻道之間的干擾。
13.先前實施例中之任何實施例之裝置，進一步包含一四相混合載波以保持快速電流操控及避免該電流模式混合器之差動電晶體對中電流之電流飢餓現象。
14.先前實施例中之任何實施例之裝置，其中該等多數位元包含一8位元之位元組，或其他預定數量之位元。
15.先前實施例中之任何實施例之裝置，其中該晶片對晶片通信距離係三吋或少於三吋。
16.先前實施例中之任何實施例之裝置，其 中該晶片對晶片通信裝置，相較於不論其是否為單端或差動模式之現存電壓信號，均受益於降低之電力損耗、較短之延遲、對相鄰直通矽穿孔間干擾之較高耐受性以及對製程變數之較高耐受性。
17.先前實施例中之任何實施例之裝置，其中該裝置係配置成用以自動調整直流電流以移除非期望之差動直流電流模式以便保持強化之信號對背景比以及降低之電力損耗。
18.先前實施例中之任何實施例之裝置，其中該直流電流之自動調整係移除因回應晶片製程變數而產生之程序變數所引起之非期望直流電流成分。
19.先前實施例中之任何實施例之裝置，其中使用該解調器之一晶片的輸入阻抗在該電流模式中運作時較電壓模式運作之輸入阻抗為低，藉此使用該調變器之一晶片發送在電流模式運作中係受到較輕之負載而導致在一較大電容性負載下較高速之通信。
20.先前實施例中之任何實施例之裝置，其中該解調器藉著使用該差動電流流動，其為一電流模式，而受益於較低之輸入阻抗，以及，相較於仰賴電壓模式通信型式之電路，對於主要以電壓模式運作之相鄰直通矽穿孔(TSVs)產生之干擾雜訊較不敏感。
21.先前實施例中之任何實施例之裝置，其中該裝置係合併至多頻帶正交振幅調變(QAM)晶片對晶片收發器電路內。
22.先前實施例中之任何實施例之裝置，其中該裝置可應用至二維或三維晶片對晶片積體電路連接。
23.先前實施例中之任何實施例之裝置，其中該裝置係合併至一積體電路內以容許該晶片與多數其他積體電路晶片間之通信而該等多數其他積體電路晶片係位於一短距離內且亦合併該晶片對晶片通信裝置。
24.先前實施例中之任何實施例之裝置，其中該等多數頻率包含至少一第一頻率及一第二頻率。
25.先前實施例中之任何實施例之裝置，其中該頻率載波係在該調變電路及該解調電路內之正交振幅調變(QAM)中使用以及包含一90度異相調變載波。
26.先前實施例中之任何實施例之裝置，其中每一該調變器電路或解調器電路係配置供QAM之用以及具有該等電流模式混合器中之二電流模式混合器，一電流模式混合器供編碼或解碼一Q頻道之用，以及供編碼或解碼一I頻道之用。
27.一種裝置用以執行晶片對晶片通信，包含：一調變電路及一解調電路係以差動電流流動，而非電流之絕對值，為基礎，俾在一發送晶片與一接收晶片之間通信；該調變電路包含供多數資料位元及一或多個軌跡脈衝中之每一個用之一數位至類比轉換器及電流模式混合器，該等多數資料位元中之每一個係在多頻調變期間由一數位信號轉換為一類比差動電流及在該電流模式混合器中與供其他資料位元用之類比差動電流輸出混合而該多頻調 變中該差動電流係回應應用一頻率載波至每一調變器電路中不同電流模式混合器內之多數頻率中之每一頻率而予以調變；該解調電路包含供接收自該調變電路之多數資料位元及一或多個軌跡脈衝中之每一個用之一電流模式混合器及類比至數位轉換器，藉此來自該等多數頻率之一頻率載波係應用至該解調器中之每一電流模式混合器以便在經由該類比至數位轉換器轉換回一數位信號之前先解調該類比差動載波；以及其中在一第一積體電路晶片中之一約定數量的平行數位資料位元係轉換為一串列電流模式類比信號，配置成用以藉由該調變器經由一單一I/O線路而與在一第二積體電路晶片中之一解調器通信而該解調器係將該類比資訊解調回平行數位資料位元。
28.一種裝置用以執行晶片對晶片通信，包含：一調變電路及一解調電路係以差動電流流動，而非電流之絕對值，為基礎，俾在一發送晶片與一接收晶片之間通信；該調變電路包含供多數資料位元及一或多個軌跡脈衝中之每一個用之一數位至類比轉換器及執行正交振幅調變(QAM)之電流模式混合器，該等多數資料位元中之每一個係在多頻調變期間由一數位信號轉換為一類比差動電流及在該電流模式混合器中與供其他資料位元用之類比差動電流輸出混合而該多頻調變中該差動電流係回應應用一頻率載波至每一調變器電路中不同電流模式混合器內之多數頻率中之每一頻率而予以調變；該解調電路包含供接收自該調變電路之多數資料位元及一或多個軌跡脈衝中之每一 個用之一執行正交振幅解調(QAM)之電流模式混合器及類比至數位轉換器，藉此來自該等多數頻率中之一頻率載波係應用至該解調器中之每一電流模式混合器以便在經由該類比至數位轉換器轉換回一數位信號之前先解調該類比差動載波；以及其中一第一積體電路晶片中之一約定數量的平行數位資料位元係轉換為一串列電流模式類比信號，配置成用以藉由該調變器經由一單一I/O線路而與一第二積體電路晶片中之一解調器通信而該解調器係將該類比資訊解調回平行數位資料位元。
雖然以上說明包含許多細節，然而此類細節不應闡釋為限制本發明之範圍而僅係提供本發明某些目前較佳實施例之揭示。因此，將理解的是本發明之範圍完全包含對熟悉本技藝人士可變得顯而易見之其他實施例，以及本發明之範圍因此僅受限於隨附之請求項，其中提及單數形式之一元件除非明確地如此陳述否則並非意圖指”一個以及僅為一個”，相反地係指”一或多個”。對於熟悉本技藝之普通人士習知之上述較佳實施例之元件的全部結構及功能等效物係明確地併入此處作為參考以及意圖受到本請求項之涵蓋。此外，一裝置或方法無需解決尋求藉由本發明解決的每一及每個問題，因為其將受到本請求項之涵蓋。此外，本揭露內容之元件、組件或方法步驟並無意圖奉獻給公眾，無論該元件、組件、或方法步驟是否明確敘述於請求項中。此處請求項元件並非將在35 U.S.C.112，第六項，之規定下闡釋，除非該元件係利用片語”手段用 於(means for)”明確地敘述。
此處說明之全部元件、零件及步驟均較佳地予以納入。將理解的是任何此類元件、零件及步驟均可由其他元件、零件及步驟予以取代或全部予以刪除，而此舉對熟悉本技藝人士將係顯而易見的。
本撰述廣泛地揭露至少適於供由一積體電路(晶片)至另一積體電路(晶片)之短距離通信(少於幾吋)用之一晶片對晶片通信電路。該電路較佳地使用多頻正交振幅調變(QAM)機制俾將數位資料位元由一平行型式轉換為一串列類比串流以供經由一晶片I/O連接之通信用。發送器中之差動模式調變，及，接收器中之解調係予以採用而此舉係預期降低延遲及電力損耗然而增加製造良率及對程序變數之彈性。

Claims (28)

  1. 一種用以執行晶片對晶片通信之裝置，包含：一調變電路及一解調電路，其係以差動電流流動為基礎，俾在一發送晶片與一接收晶片之間通信；該調變電路包含用於多數資料位元及一或多個軌跡脈衝中之每一個之一數位至類比轉換器及電流模式混合器，該等多數資料位元中之每一個在多頻調變期間係由一數位信號轉換為一類比差動電流以及在該電流模式混合器中與用於其他資料位元之類比差動電流輸出混合，而在該多頻調變中，響應於在每個該調變電路中的不同電流模式混合器中之多頻率中之每一頻率下應用一頻率載波而調變該差動電流；以及該解調電路包含用於接收自該調變電路之多數資料位元及一或多個軌跡脈衝中之每一個之一電流模式混合器及類比至數位轉換器，藉此來自該等多頻率之一頻率載波係應用至該解調電路中之每一電流模式混合器以在經由該類比至數位轉換器轉換回一數位信號之前解調該類比差動載波。
  2. 如請求項1之裝置，其中該裝置係組配來用於將在一第一積體電路晶片中之一特定數量之平行數位資料位元轉換為一串列電流模式類比信號，配置成用以藉由該調變電路經由一單一I/O線路而與一第二積體電路晶片中之該解調電路通信，其將該類比資訊解調回平行數位資 料位元。
  3. 如請求項1之裝置，其中該多頻調變包含正交振幅調變(QAM)。
  4. 如請求項3之裝置，其中該正交振幅調變(QAM)係選自於由QAM8,QAM16,QAM32,QAM64,QAM128或QAM256組成之QAM順序之群組。
  5. 如請求項1之裝置，其中該調變電路，及該解調電路之該每一電流模式混合器接收至少二類比信號中之一者以及一調變載波。
  6. 如請求項1之裝置，進一步包含一低通濾波器，在藉由該電流模式混合器執行混合之後，應用至該解調電路中以濾除相鄰頻帶信號。
  7. 如請求項1之裝置，進一步包含在該解調電路內之該類比至數位轉換器中引進滯後臨界以避免不正確信號產生。
  8. 如請求項7之裝置，其中該類比至數位轉換器合併包含具有可調滯後值之電流鏡及電流模式史密斯觸發器之多個比較器，俾執行該滯後臨界。
  9. 如請求項1之裝置，進一步包含一位於該解調電路內之直流降低電路，該直流降低電路配置成，在將該接收到之差動電流信號傳送至該解調電路內之該混合器之前，先降低直流位準，及關聯之電力損耗。
  10. 如請求項9之裝置，其中該直流降低電路確保到達該電流模式混合器之該差動電流總和係保持在一期望之臨 界值。
  11. 如請求項1之裝置，其中該電流模式混合器使用一混合載波，而該混合載波係該多頻調變中所使用之一數位操控信號之四分之一工作週期。
  12. 如請求項11之裝置，其中該電流模式混合器係組配來使用該數位操控信號之該四分之一工作週期，以避免多頻調變期間頻道之間的干擾。
  13. 如請求項11之裝置，進一步包含一四相混合載波以保持快速電流操控及避免該電流模式混合器之差動電晶體對中電流之電流飢餓現象。
  14. 如請求項1之裝置，其中該等多數位元包含一8位元之位元組，或其他預定數量之位元。
  15. 如請求項1之裝置，其中該晶片對晶片通信距離係三吋或少於三吋。
  16. 如請求項1之裝置，其中該用以執行晶片對晶片通信之裝置，相較於不論其是否為單端或差動模式之現存電壓信號，均受益於降低之電力損耗、較短之延遲、對相鄰直通矽穿孔間干擾之較高耐受性以及對製程變數之較高耐受性。
  17. 如請求項1之裝置，進一步包含一自調整直流電流降低電路，其組配來移除非期望之差動直流電流模式以便保持強化之信號對背景比以及降低之電力損耗。
  18. 如請求項17之裝置，其中該直流電流之自調整係移除因響應於晶片製程變數而產生之程序變數所引起之非期 望直流電流成分。
  19. 如請求項1之裝置，其中使用該解調電路之一晶片的輸入阻抗在該電流模式中運作時，較電壓模式運作之輸入阻抗為低，藉此使用該調變電路之一晶片的發送動作，在電流模式運作中係受到較輕之負載而導致在一較大電容性負載下較高速之通信。
  20. 如請求項19之裝置，其中相較於仰賴電壓模式通信型式之電路，該解調電路藉著使用為一電流模式之該差動電流流動而受益於較低之輸入阻抗，以及對於主要以電壓模式運作之相鄰直通矽穿孔(TSVs)產生之干擾雜訊較不敏感。
  21. 如請求項1之裝置，其中該裝置係合併至多頻帶正交振幅調變(QAM)晶片對晶片收發器電路內。
  22. 如請求項1之裝置，其中該裝置係組配用於建立二維或三維晶片對晶片積體電路連接。
  23. 如請求項1之裝置，其中該裝置係組配來合併至一積體電路晶片內以容許該積體電路晶片與多數其他積體電路晶片間之通信，而該等多數其他積體電路晶片係位於一短距離內且亦合併該用以執行晶片對晶片通信之裝置。
  24. 如請求項1之裝置，其中該等多頻率包含至少一第一頻率及一第二頻率。
  25. 如請求項1之裝置，其中該頻率載波係在該調變電路及該解調電路內之正交振幅調變(QAM)中使用以及包含 一90度異相調變載波。
  26. 如請求項1之裝置，其中每一該調變電路或解調電路係配置來用於QAM以及具有該等電流模式混合器中之二電流模式混合器，一電流模式混合器用於編碼或解碼一Q頻道，以及一電流模式混合器用於編碼或解碼一I頻道。
  27. 一種用以執行晶片對晶片通信之裝置，包含：一調變電路及一解調電路，其係以差動電流流動，而非電流之絕對值為基礎，俾在一發送晶片與一接收晶片之間通信；該調變電路包含用於多數資料位元及一或多個軌跡脈衝中之每一個之一數位至類比轉換器及電流模式混合器，該等多數資料位元中之每一個係在多頻調變期間由一數位信號轉換為一類比差動電流及在該電流模式混合器中與用於其他資料位元之類比差動電流輸出混合，而在該多頻調變中，響應於在每一調變電路中的不同電流模式混合器中之多頻率中之每一頻率下應用一頻率載波而調變該差動電流；該解調電路包含用於接收自該調變電路之多數資料位元及一或多個軌跡脈衝中之每一個之一電流模式混合器及類比至數位轉換器，藉此來自該等多頻率之一頻率載波係應用至該解調電路中之每一電流模式混合器以在經由該類比至數位轉換器轉換回一數位信號之前解調該類比差動載波；以及 其中在一第一積體電路晶片中之一約定數量的平行數位資料位元係轉換為一串列電流模式類比信號，其配置成用以藉由該調變電路經由一單一I/O線路而與在一第二積體電路晶片中之該解調電路通信，而該解調器係將該類比資訊解調回平行數位資料位元。
  28. 一種用以執行晶片對晶片通信之裝置，包含：一調變電路及一解調電路，其係以差動電流流動為基礎，俾在一發送晶片與一接收晶片之間通信；該調變電路包含用於多數資料位元及一或多個軌跡脈衝中之每一個之一數位至類比轉換器及執行正交振幅調變(QAM)之電流模式混合器，該等多數資料位元中之每一個係在多頻調變期間由一數位信號轉換為一類比差動電流及在該電流模式混合器中與用於其他資料位元之類比差動電流輸出混合，而在該多頻調變中，響應於在每個該調變電路中不同電流模式混合器中之多頻率中之每一頻率處應用一頻率載波而調變該差動電流；該解調電路包含用於接收自該調變電路之多數資料位元及一或多個軌跡脈衝中之每一個之執行正交振幅解調之一電流模式混合器及類比至數位轉換器，藉此來自該等多頻率中之一頻率載波係應用至該解調電路中之每一電流模式混合器以在經由該類比至數位轉換器轉換回一數位信號之先解調該類比差動載波；以及其中一第一積體電路晶片中之一特定數量的平行 數位資料位元係轉換為一串列電流模式類比信號，其配置成用以藉由該調變電路經由一單一I/O線路而與一第二積體電路晶片中之該解調電路通信，而該解調器係將該類比資訊解調回平行數位資料位元。
TW103115832A 2013-05-09 2014-05-02 用於晶片對晶片連接之差動電流模式低延遲調變及解調變技術 TWI652924B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361821702P 2013-05-09 2013-05-09
US61/821,702 2013-05-09

Publications (2)

Publication Number Publication Date
TW201445954A TW201445954A (zh) 2014-12-01
TWI652924B true TWI652924B (zh) 2019-03-01

Family

ID=51867639

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115832A TWI652924B (zh) 2013-05-09 2014-05-02 用於晶片對晶片連接之差動電流模式低延遲調變及解調變技術

Country Status (6)

Country Link
US (1) US9712368B2 (zh)
EP (1) EP2995005B1 (zh)
KR (1) KR102252121B1 (zh)
CN (1) CN105324941B (zh)
TW (1) TWI652924B (zh)
WO (1) WO2014182474A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107888276B (zh) * 2017-11-14 2020-05-08 中国电子科技集团公司第五十四研究所 一种多频段多模式调制解调装置
TWI696344B (zh) 2018-11-16 2020-06-11 財團法人工業技術研究院 線性度改善系統及線性度改善方法
CN109472850B (zh) * 2018-11-26 2020-12-04 广东精鹰传媒集团股份有限公司 一种三维立体电流光效果的实现方法
US11379186B2 (en) * 2020-01-06 2022-07-05 International Business Machines Corporation Mixed mode multiply and accumulate unit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020172290A1 (en) 2001-05-18 2002-11-21 Chorpenning Jack S. Method and system for transmitting signals between a high speed serial bus and a coaxial cable
US20070132485A1 (en) 2005-12-09 2007-06-14 Elad Alon Four-wire signaling system
US20080123515A1 (en) 2006-06-16 2008-05-29 Boehlke Kenneth A Orthogonal frequency multiplexing
US20090058475A1 (en) 2006-03-30 2009-03-05 Posdata Co., Ltd. Apparatus and method for digital frequency up-conversion
US20110124306A1 (en) 2008-09-10 2011-05-26 Petteri Matti Litmanen Current canceling variable gain amplifier and transmitter using same
US20120007756A1 (en) 2001-03-01 2012-01-12 Broadcom Corporation Digital signal processing based de-serializer
US20120163627A1 (en) 2010-12-22 2012-06-28 Shure Incorporated Wireless Audio Equipment Using a Quadrature Modulation System
US20130010892A1 (en) 2010-05-20 2013-01-10 Kandou Technologies SA Methods and Systems for Low-power and Pin-efficient Communications with Superposition Signaling Codes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825448A (en) * 1986-08-07 1989-04-25 International Mobile Machines Corporation Subscriber unit for wireless digital telephone system
US6084471A (en) * 1997-12-19 2000-07-04 Nokia Mobile Phones Soft-limiting control circuit for variable gain amplifiers
US20060068746A1 (en) * 2004-09-30 2006-03-30 Nokia Corporation Direct conversion receiver radio frequency integrated circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120007756A1 (en) 2001-03-01 2012-01-12 Broadcom Corporation Digital signal processing based de-serializer
US20020172290A1 (en) 2001-05-18 2002-11-21 Chorpenning Jack S. Method and system for transmitting signals between a high speed serial bus and a coaxial cable
US20070132485A1 (en) 2005-12-09 2007-06-14 Elad Alon Four-wire signaling system
US20090058475A1 (en) 2006-03-30 2009-03-05 Posdata Co., Ltd. Apparatus and method for digital frequency up-conversion
US20080123515A1 (en) 2006-06-16 2008-05-29 Boehlke Kenneth A Orthogonal frequency multiplexing
US20110124306A1 (en) 2008-09-10 2011-05-26 Petteri Matti Litmanen Current canceling variable gain amplifier and transmitter using same
US20130010892A1 (en) 2010-05-20 2013-01-10 Kandou Technologies SA Methods and Systems for Low-power and Pin-efficient Communications with Superposition Signaling Codes
US20120163627A1 (en) 2010-12-22 2012-06-28 Shure Incorporated Wireless Audio Equipment Using a Quadrature Modulation System

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. C. F. Chang, "Multiband RF-interconnect for CMP inter-core communications", 2008 9th International Conference on Solid-State and Integrated-Circuit Technology, Beijing, 2008(2008/10/20), pp. 1811-1814.

Also Published As

Publication number Publication date
KR20160010434A (ko) 2016-01-27
EP2995005A1 (en) 2016-03-16
EP2995005B1 (en) 2021-04-07
TW201445954A (zh) 2014-12-01
US9712368B2 (en) 2017-07-18
US20160134460A1 (en) 2016-05-12
EP2995005A4 (en) 2016-11-23
CN105324941A (zh) 2016-02-10
KR102252121B1 (ko) 2021-05-17
WO2014182474A1 (en) 2014-11-13
CN105324941B (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
TWI652924B (zh) 用於晶片對晶片連接之差動電流模式低延遲調變及解調變技術
Farjad-Rad et al. A 0.4-/spl mu/m CMOS 10-Gb/s 4-PAM pre-emphasis serial link transmitter
WO2010046957A1 (ja) 直交振幅復調器、復調方法およびそれらを利用した半導体装置および試験装置
EP3092763B1 (en) Combined amplitude-time modulation and phase modulation
US11088876B1 (en) Multi-chip module with configurable multi-mode serial link interfaces
US10382246B2 (en) Combined amplitude-time and phase modulation
EP3646520B1 (en) Frequency/phase-shift-keying for back-channel serdes communication
TW201347444A (zh) 傳送系統、接收系統、傳送方法及接收方法
US9491028B2 (en) Phase synchronization of modulation or demodulation for QAM-based multiband TSV-link
JP2018014716A (ja) データネットワーク向けの非接触伝送カプラ
US8837561B2 (en) Initialization sequence for bi-directional communications in a carrier-based system
US9369318B2 (en) Scalable serial/de-serial I/O for chip-to-chip connection based on multi-frequency QAM scheme
US11140018B2 (en) Method and apparatus for intra-symbol multi-dimensional modulation
TWI584129B (zh) 用於多頻帶串列化器解串列化器輸入／輸出電路之追蹤方案
EP1530820A2 (en) Receivers for controlled frequency signals
Tmimi et al. 10Gbps Length adaptive on-chip RF serial link for Network on Chips and Multiprocessor chips applications
EP2816764B1 (en) N-wire two-level digital interface
SU1415451A1 (ru) Двухканальное устройство приема сигналов данных