TWI649771B - 實施為積體被動裝置之低損耗阻抗變壓器及其相關方法 - Google Patents

實施為積體被動裝置之低損耗阻抗變壓器及其相關方法 Download PDF

Info

Publication number
TWI649771B
TWI649771B TW103115418A TW103115418A TWI649771B TW I649771 B TWI649771 B TW I649771B TW 103115418 A TW103115418 A TW 103115418A TW 103115418 A TW103115418 A TW 103115418A TW I649771 B TWI649771 B TW I649771B
Authority
TW
Taiwan
Prior art keywords
substrate
metal trace
autotransformer
implemented
ipd
Prior art date
Application number
TW103115418A
Other languages
English (en)
Other versions
TW201505047A (zh
Inventor
孫衛明
艾勒科斯Ａ 萊雅林
魯斯 亞倫 瑞思尼爾
Original Assignee
西凱渥資訊處理科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西凱渥資訊處理科技公司 filed Critical 西凱渥資訊處理科技公司
Publication of TW201505047A publication Critical patent/TW201505047A/zh
Application granted granted Critical
Publication of TWI649771B publication Critical patent/TWI649771B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F30/00—Fixed transformers not covered by group H01F19/00
    • H01F30/02—Auto-transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0064—Constructional details comprising semiconductor material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/175—Series LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Abstract

本發明揭示與實施為積體被動裝置(IPD)之低損耗阻抗變壓器有關的裝置及方法。在一些實施例中，一種IPD可包括實施於一主體內之一自耦變壓器。該自耦變壓器可包括實施於間隔一距離之各別平面中的主要及次要金屬跡線。該自耦變壓器可經組態以(例如)促進射頻(RF)信號之阻抗匹配。在一些實施例中，該IPD可包括一表面，該表面允許在上面安裝一或多個組件，以提供RF模組中之空間節省。揭示可受益於此等IPD之製造方法以及產品的實例。

Description

實施為積體被動裝置之低損耗阻抗變壓器及其相關方法 對相關申請案之交叉參考
本申請案主張2013年4月29日申請的題為「DEVICES AND METHODS RELATED TO AUTOTRANSFORMERS FOR RADIO-FREQUENCY MATCHING CIRCUITS」之美國臨時申請案第61/817,291號的優先權，該申請案之揭示內容據此以全文引用的方式明確地併入本文中。
本發明大體上係關於實施為積體被動裝置(IPD)的基於自耦變壓器之阻抗匹配電路。
在射頻(RF)應用中，阻抗匹配電路通常實施於功率放大器(PA)的輸出與在該輸出下游的電路之間。此下游電路可包括(例如)切換器電路、濾波器、雙工器等，且經組態以投送及/或調節經放大RF信號以供傳輸。阻抗匹配電路通常經組態以提供PA與下游電路之間的阻抗變換，藉此減少經放大RF信號之損耗，且允許以有效方式傳輸RF信號。
在一些實施中，本發明係關於一種用於一射頻(RF)功率放大器 (PA)之阻抗匹配裝置。該阻抗匹配裝置包括一主要金屬跡線，其在一第一末端與一第二末端之間具有一或多個線匝。該主要金屬跡線之該第一末端經組態以能夠連接至用於該PA之一電壓源。該主要金屬跡線之該第二末端經組態以能夠連接至該PA之一輸出。該阻抗匹配裝置進一步包括一次要金屬跡線，其在一第一末端與一第二末端之間具有一或多個線匝。該次要金屬跡線之該第一末端連接至該主要金屬跡線之該第二末端。該次要金屬跡線之該第二末端經組態以能夠連接至一輸出節點。該主要金屬跡線及該次要金屬跡線位於間隔一距離之各別平面中。
在一些實施例中，該阻抗匹配裝置可進一步包括經組態以支撐該主要金屬跡線之一第一基板。在一些實施例中，該阻抗匹配裝置可進一步包括實施於該主要金屬跡線與該次要金屬跡線之間的一絕緣體層。該絕緣體層可具有經選擇以提供該間隔距離之一厚度。該阻抗匹配裝置可進一步包括穿過該絕緣體層實施之一導電特徵。該導電特徵可經組態以提供該次要金屬跡線之該第一末端與該主要金屬跡線之該第二末端之間的該連接。
在一些實施例中，該阻抗匹配裝置可進一步包括經組態以支撐該次要金屬跡線之一第二基板。具有該次要金屬跡線的該第二基板可與該第一基板成一倒裝組態，以提供該主要金屬跡線與該次要金屬跡線之間的該間隔距離。該第一基板與該第二基板中之每一者可包括與上面實施有各別金屬跡線之一表面對置的一安裝表面。該第一基板之該安裝表面可包括經組態以允許該阻抗匹配裝置安裝至一封裝基板之複數個接觸襯墊。該第二基板之該安裝表面可經組態以允許一晶粒安裝於其上。該第二基板之該安裝表面可為實質上扁平的。
在一些實施例中，該阻抗匹配裝置可為一積體被動裝置(IPD)。在一些實施例中，該主要金屬跡線可寬於該次要金屬跡線。在一些實 施例中，該主要金屬跡線可厚於該次要金屬跡線。該主要金屬跡線可經組態以提供用於該PA之一DC電流之傳遞。該主要金屬跡線可經進一步組態以提供用於一RF電流之一低阻抗路徑。該次要金屬跡線及其與該主要金屬跡線之間隔距離可經組態以提供該主要金屬跡線與該次要金屬跡線之間的強耦合。
在一些實施例中，該主要金屬跡線及該第二金屬跡線可經組態為一自耦變壓器。該阻抗匹配裝置可進一步包括經組態以在該自耦變壓器之任一側或兩側上提供匹配功能性的一或多個電路元件。
根據數項實施，本發明係關於一種製造一阻抗匹配裝置之方法。該方法包括形成一主要金屬跡線。該主要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝，其中該主要金屬跡線之該第一末端經組態以能夠連接至用於一功率放大器(PA)之一電壓源，且該主要金屬跡線之該第二末端經組態以能夠連接至該PA之一輸出。該方法進一步包括相對於該主要金屬跡線實施一次要金屬跡線。該次要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝，其中該次要金屬跡線之該第一末端連接至該主要金屬跡線之該第二末端，且該次要金屬跡線之該第二末端經組態以能夠連接至一輸出節點。該主要金屬跡線及該次要金屬跡線位於間隔一距離之各別平面中。
在數種教示中，本發明係關於一種射頻(RF)模組，其包括經組態以收納複數個組件之一封裝基板。該RF模組進一步包括實施於該封裝基板上之一功率放大器(PA)晶粒。該PA晶粒包括經組態以提供一經放大RF信號之一輸出節點。該RF模組進一步包括實施於該封裝基板上之一阻抗匹配裝置。該阻抗匹配裝置包括一主要金屬跡線，該主要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝。該主要金屬跡線之該第一末端連接至用於該PA晶粒之一電壓源，且該主要金屬跡線之該第二末端連接至該PA晶粒之該輸出節點。該阻抗匹配 裝置進一步包括一次要金屬跡線，該次要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝。該次要金屬跡線之該第一末端連接至該主要金屬跡線之該第二末端，且該次要金屬跡線之該第二末端連接至該阻抗匹配裝置之一輸出節點。該主要金屬跡線及該次要金屬跡線位於間隔一距離之各別平面中。
在一些實施例中，該阻抗匹配裝置可實施為一積體被動裝置(IPD)。該IPD可包括一第一側面及一第二側面。該第一側面可經組態以促進將該IPD安裝於該封裝基板上，且該第二側面可經組態以允許安裝一組件，藉此得到該IPD與該組件之間的一堆疊組態。該第一側面可經組態以允許該IPD於該封裝基板上之覆晶安裝。該第二側面可包括適合於安裝該組件之一實質上扁平的表面。該組件可包括一頻帶選擇切換器裝置。該堆疊組態可允許該RF模組之側向大小的一減小。
在一些實施例中，該封裝基板可包括一層壓基板。具有該第一金屬跡線及該第二金屬跡線之該IPD可允許該層壓基板具有減小數目個層。
在一些實施例中，該IPD可經定位成鄰近該PA晶粒，以減小相關聯於該IPD與該PA晶粒之間的連接的距離。在一些實施例中，該RF模組可為一前端模組(FEM)。
根據數項實施，本發明係關於一種無線裝置，其包括：一收發器，其經組態以產生一射頻(RF)信號；及一功率放大器(PA)，其經組態以放大該RF信號。該無線裝置進一步包括一阻抗匹配裝置，其經組態以阻抗匹配該經放大RF信號。該阻抗匹配裝置包括一主要金屬跡線，該主要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝。該主要金屬跡線之該第一末端連接至用於該PA之一電壓源。該主要金屬跡線之該第二末端連接至該PA之一輸出節點。該阻抗匹 配裝置進一步包括一次要金屬跡線，該次要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝。該次要金屬跡線之該第一末端連接至該主要金屬跡線之該第二末端。該次要金屬跡線之該第二末端連接至該阻抗匹配裝置之一輸出節點。該主要金屬跡線及該次要金屬跡線位於間隔一距離之各別平面中。該無線裝置進一步包括與該阻抗匹配裝置之該輸出節點通信的一天線。該天線經組態以促進傳輸該經放大且經匹配之RF信號。
在一些實施中，本發明係關於一種積體被動裝置(IPD)，其包括一主體及實施於該主體內之一自耦變壓器。該自耦變壓器包括一主要金屬跡線，該主要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝，其中該主要金屬跡線之該第一末端界定一第一節點，且該主要金屬跡線之該第二末端界定一分接頭節點。該自耦變壓器進一步包括一次要金屬跡線，該次要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝，其中該次要金屬跡線之該第一末端連接至該分接頭節點，且該次要金屬跡線之該第二末端界定一第二節點。該主要金屬跡線及該次要金屬跡線位於間隔一距離之各別平面中。該IPD進一步包括經實施以提供該自耦變壓器與一第一基板之間的電連接的複數個接觸特徵。
在一些實施例中，該第一基板可經組態以支撐該主要金屬跡線。該主體可包括經組態以支撐該第二金屬跡線之一第二基板。該第二基板可相對於該第一基板成一倒裝組態，以提供該主要金屬跡線與該次要金屬跡線之間的該間隔距離。該第一基板可包括一層壓基板，且該第二基板可包括一晶粒基板。
在一些實例中，該主體可包括由該第二基板之與上面實施有該次要金屬跡線之一側面對置的一側面界定的一表面。該表面可包括一實質上扁平的表面，其允許一或多個組件安裝於其上。
在一些實施例中，該IPD可進一步包括實施於該主要金屬跡線與該次要金屬跡線之間的一絕緣體層。該絕緣體層可具有經選擇以提供該間隔距離之一厚度。該IPD可進一步包括穿過該絕緣體層實施之一或多個導電特徵。該導電特徵可經組態以提供該主要金屬跡線與該次要金屬跡線之間的一或多個電連接。該絕緣體層可包括一介電材料，諸如苯并環丁烯(BCB)、聚醯亞胺、SiN(氮化矽)，或SiO2(二氧化矽)。
在一些實施例中，該主要金屬跡線可寬於該次要金屬跡線。該主要金屬跡線可厚於該次要金屬跡線。
在一些實施例中，該IPD可進一步包括經組態以在該自耦變壓器之任一側或兩側上提供匹配功能性的一或多個電路元件。該IPD可為經組態以匹配一功率放大器(PA)之一輸出之阻抗的一阻抗匹配裝置。該主要金屬跡線可經組態以提供用於該PA之一DC電流之傳遞。該主要金屬跡線可經進一步組態以提供用於一RF電流之一低阻抗路徑。該次要金屬跡線及其與該主要金屬跡線之間隔距離可經組態以提供該主要金屬跡線與該次要金屬跡線之間的強耦合。
在一些教示中，本發明係關於一種用於製造一積體被動裝置(IPD)之方法。該方法包括提供或形成一第一基板及一第二基板中之每一者。該方法進一步包括將一主要金屬跡線實施於該第一基板上，其中該主要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝。該方法進一步包括將一次要金屬跡線實施於該第二基板上，其中該次要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝。該方法進一步包括將該第二基板倒裝於該第一基板上，以提供該主要金屬跡線與該次要金屬跡線之間的一所要間隔距離。該倒裝包括在該主要金屬跡線與該次要金屬跡線之間形成一或多個電連接，以形成一自耦變壓器。
在一些實施例中，該方法可進一步包括在該主要金屬跡線與該次要金屬跡線之間形成一絕緣體層。
根據數項實施，本發明係關於一種射頻(RF)模組，其包括經組態以收納複數個組件之一封裝基板。該RF模組進一步包括實施於該封裝基板上之一功率放大器(PA)晶粒。該PA晶粒包括經組態以提供一經放大射頻(RF)信號的一輸出節點。該RF模組進一步包括實施於該封裝基板上之一積體被動裝置(IPD)。該IPD經組態以自該PA晶粒接收該經放大RF信號。該IPD包括一主體及實施於該主體內之一自耦變壓器。該自耦變壓器經組態以促進該經放大RF信號之阻抗匹配。該RF模組進一步包括經實施以提供該自耦變壓器與該封裝基板之間的電連接的複數個接觸特徵。
在一些實施例中，該封裝基板可經組態以支撐該自耦變壓器之一主要金屬跡線，且該主體可包括經組態以支撐該自耦變壓器之一次要金屬跡線的一晶粒基板。該晶粒基板可相對於該封裝基板成一倒裝組態，以提供該主要金屬跡線與該次要金屬跡線之間的間隔距離。該主體可包括由該晶粒基板的與上面實施有該次要金屬跡線之一側面對置的一側面界定的一表面。該RF模組可進一步包括以一堆疊組態安裝於該主體之該表面上的一組件。此組件可包括一頻帶選擇切換器裝置。該堆疊組態可允許該RF模組之側向大小的一減小。
在一些實施例中，該封裝基板可包括一層壓基板。具有該自耦變壓器之該IPD可允許該層壓基板具有減小數目個層。
在一些實施例中，該IPD可經定位成鄰近該PA晶粒，以減小相關聯於該IPD與該PA晶粒之間的連接的距離。在一些實施例中，該RF模組可為一前端模組(FEM)。
在數項實施中，本發明係關於一種無線裝置，其具有：一收發器，其經組態以產生一射頻(RF)信號；及一功率放大器(PA)，其經組 態以放大該RF信號。該無線裝置進一步包括實施為一積體被動裝置(IPD)之一阻抗匹配裝置。該IPD經組態以自該PA接收該經放大RF信號。該IPD包括一主體及實施於該主體內之一自耦變壓器。該自耦變壓器經組態以促進該經放大RF信號之阻抗匹配。該無線裝置進一步包括與該IPD通信之一天線。該天線經組態以促進傳輸該經放大且經匹配之RF信號。
出於概述本揭示內容之目的，本文中已描述本發明之某些態樣、優點及新穎特徵。應理解，根據本發明之任何特定實施例未必可達成所有此等優勢。因此，可以達成或最佳化如本文中所教示之一個優勢或一組優勢而不必須達成如本文中可能教示或提出之其他優勢的方式實施或進行本發明。
10‧‧‧模組
12‧‧‧層壓基板
20‧‧‧特徵之實例組態
22‧‧‧輸出匹配網路(OMN)
100‧‧‧匹配電路
102‧‧‧積體被動裝置(IPD)
104‧‧‧基板
108‧‧‧功率放大器(PA)
110‧‧‧功率放大器(PA)之輸出
120‧‧‧習知阻抗匹配電路之實例組態
122‧‧‧放大電晶體
124‧‧‧抗流器阻抗
126‧‧‧去耦電容
130‧‧‧阻抗匹配電路之實例組態
132‧‧‧阻抗匹配電路之另一實例組態
140‧‧‧自耦變壓器
140a‧‧‧自耦變壓器
140b‧‧‧自耦變壓器
142‧‧‧接觸襯墊/端節點/Vdc節點
143‧‧‧去耦電容
144‧‧‧主要線圈
146‧‧‧接觸襯墊/分接頭節點
148‧‧‧次要線圈
150‧‧‧接觸襯墊/次要端節點
160‧‧‧端節點
162‧‧‧電感
164‧‧‧阻抗量變曲線
166‧‧‧阻抗量變曲線
170‧‧‧分接頭節點
172‧‧‧電感
174‧‧‧端節點
176‧‧‧導電襯墊
178‧‧‧導電襯墊
180‧‧‧線接合件
182‧‧‧阻抗量變曲線
184‧‧‧阻抗量變曲線
190‧‧‧分接頭節點
192‧‧‧節點
194‧‧‧端節點/Vcc節點
200‧‧‧積體被動裝置(IPD)
202‧‧‧晶粒基板
204‧‧‧主要金屬跡線
206‧‧‧次要金屬跡線
208‧‧‧層間導電介層孔
210‧‧‧內端
212‧‧‧絕緣層
214‧‧‧開口
220‧‧‧可實施以製造IPD之程序
300‧‧‧模組
302‧‧‧封裝基板/晶粒基板/第一基板
304‧‧‧主要金屬跡線/第一線圈
306‧‧‧次要金屬跡線
308‧‧‧無凸塊接觸特徵/無凸塊連接
310‧‧‧內端
312‧‧‧第二基板/第二晶粒/晶粒基板
314‧‧‧次要金屬跡線/第二線圈
320‧‧‧接觸襯墊
322‧‧‧無凸塊連接
330‧‧‧絕緣體層/絕緣材料/絕緣體材料層
340‧‧‧可實施以製造IPD之程序
400‧‧‧積體被動裝置(IPD)/匹配電路
402‧‧‧導電介層孔
404‧‧‧導電介層孔
406‧‧‧導電介層孔
410‧‧‧主體
412‧‧‧接觸襯墊
414‧‧‧第一表面
416‧‧‧第二表面
450‧‧‧輸出匹配網路積體被動裝置(OMN IPD)/實例組態
452‧‧‧層壓封裝基板
454‧‧‧凸塊焊料
460‧‧‧頻帶選擇切換器/頻帶切換器/切換器電路晶粒/頻帶選擇切換器晶粒
462‧‧‧線接合件
464‧‧‧接觸襯墊
466‧‧‧接觸襯墊
470‧‧‧PA晶粒
480‧‧‧調諧電路
500‧‧‧前端模組(FEM)
504‧‧‧區塊
506‧‧‧區塊
510‧‧‧區塊
512‧‧‧區塊
514‧‧‧區塊
516‧‧‧區塊
518‧‧‧區塊
520‧‧‧區塊
530‧‧‧匹配網路裝置
600‧‧‧無線裝置
602‧‧‧使用者介面
604‧‧‧記憶體
606‧‧‧功率管理組件
610‧‧‧基頻子系統
614‧‧‧PA模組/收發器
616‧‧‧功率放大器(PA)模組
620‧‧‧雙工器
622‧‧‧切換器
624‧‧‧天線
C1‧‧‧電容
C2‧‧‧電容
C3‧‧‧電容
C4‧‧‧電容
C5‧‧‧電容
C_3fo‧‧‧次要匹配電容
C_DECOUPLE‧‧‧去耦電容
C_SHUNT‧‧‧分路電容/分路支路
d1‧‧‧厚度
d2‧‧‧厚度/距離
DC_block‧‧‧DC阻隔電容
K‧‧‧耦合係數
L_series‧‧‧電感
L1‧‧‧主要電感
L2‧‧‧次要電感
L3‧‧‧電感
L4‧‧‧電感
L5‧‧‧電感
L6‧‧‧電感
L7‧‧‧電感
L8‧‧‧電感
m1‧‧‧阻抗值
m2‧‧‧阻抗值
RFOUT‧‧‧輸出節點
S11‧‧‧輸入反射係數
S22‧‧‧輸出反射係數
t1‧‧‧主要跡線厚度
t2‧‧‧次要跡線厚度
TRAP_2fo‧‧‧電感
Vdc‧‧‧集極電壓/DC電流
w1‧‧‧主要跡線寬度
w2‧‧‧次要跡線寬度
圖1展示在一些實施例中，具有本發明之一或多個特徵的匹配電路可基於自耦變壓器。
圖2A展示在一些實施例中，具有本文中所描述之一或多個特徵的匹配電路可實施為積體被動裝置(IPD)。
圖2B展示在一些實施例中，具有本文中所描述之一或多個特徵的匹配電路可部分地實施於IPD中且部分地實施於基板中。
圖3展示在一些實施例中，具有本文中所描述之一或多個特徵的匹配電路可經實施以匹配功率放大器(PA)之輸出。
圖4展示耦接至PA之輸出之習知阻抗匹配電路的實例組態。
圖5展示耦接至PA之輸出之阻抗匹配電路的實例組態。
圖6展示耦接至PA之輸出之阻抗匹配電路的另一實例組態。
圖7及圖8展示自耦變壓器自身之阻抗性質的實例。
圖9及圖10展示在輸出側上具有匹配之自耦變壓器之阻抗性質的實例。
圖11至圖13展示在輸入側上具有匹配之自耦變壓器之阻抗性質的實例。
圖14展示在自耦變壓器之輸入側及輸出側上具有匹配之匹配電路的實例。
圖15展示圖14之匹配電路包括正由諸如線接合件之導體提供之一些電感的實例組態。
圖16展示具有緊密耦合之主要及次要線圈之自耦變壓器實施為IPD的實例組態。
圖17A至圖17D展示用於圖16之實例IPD的實例製造程序之各種階段。
圖18展示可經實施以製造圖16及圖17之實例IPD的程序。
圖19展示具有緊密耦合之主要及次要線圈之自耦變壓器經實施使得主要線圈位於第一基板上且次要線圈位於第二基板上的另一實例組態。
圖20A至圖20D展示用於圖19之實例IPD的實例製造程序之各種階段。
圖21展示可經實施以製造圖19及圖20之實例IPD的程序。
圖22展示與圖19至圖21之實例IPD相關聯之各種設計參數的實例。
圖23A及圖23B展示在兩個實例頻率下針對各種主要線圈厚度值依據絕緣體厚度之耦合係數K的實例。
圖24展示針對各種主要線圈厚度值依據絕緣體厚度之插入損耗的實例。
圖25展示可如何設計總線圈大小的實例。
圖26展示可如何設計線圈之跡線寬度的實例。
圖27展示可如何設計線圈之跡線寬度的另一實例。
圖28展示在一些實施例中，實施為IPD的基於自耦變壓器之匹配電路可經組態以提供用於在上面安裝一或多個組件的表面。
圖29展示基於自耦變壓器之匹配電路實施為IPD以便提供用於在上面安裝一或多個組件的表面的另一實例。
圖30展示以類似於圖28之實例的方式組態的具有一個自耦變壓器的實例IPD。
圖31展示以類似於圖29之實例的方式組態的具有一個自耦變壓器的實例IPD。
圖32展示在一些實施例中，IPD可包括一個以上自耦變壓器。
圖33展示另一組件安裝於類似於圖28至圖32之實例的IPD之表面上的實例組態。
圖34A及圖34B展示可經實施以用於圖33之堆疊組態的連接的側視圖及平面圖。
圖35A及圖35B展示兩個組件安裝於類似於圖28至圖32之實例的IPD之表面上的實例組態之側視圖及平面圖。
圖36展示可如何減小具有如本文中所描述之一或多個特徵的模組之大小的實例。
圖37及圖38展示具有如本文中所描述之一或多個特徵的模組可如何允許使用具有減小數目個層壓層之層壓基板的實例。
圖39展示可受益於如本文中所描述之一或多個特徵的模組的實例。
圖40展示可受益於如本文中所描述之一或多個特徵的無線裝置的實例。
本文中所提供之標題(若存在)僅為方便起見且未必影響所主張發明之範疇或含義。
本文中描述可用於(例如)射頻(RF)應用之阻抗匹配電路中的自耦變壓器之實例。在一些實施中，在阻抗匹配電路中使用自耦變壓器可導致顯著減小匹配電路之大小。因此，亦可顯著減小諸如多頻帶多模式前端MCM(多晶片模組)之RF模組的面積。
在一些實施中，可藉由在阻抗匹配電路中使用自耦變壓器來實現額外益處。舉例而言，可消除匹配電路中對於DC抗流器之需要。在另一實例中，具有自耦變壓器之匹配電路可具有寬於習知匹配電路之可用頻寬的可用頻寬。儘管在本文中於自耦變壓器之情境下描述各種實例，但將理解，本發明之一或多個特徵亦可實施於其他類型之變壓器組態中，包括第一及第二線圈未電連接的彼等組態。
圖1展示在一些實施例中，本發明之一或多個特徵可實施為自耦變壓器140，且此自耦變壓器可實施於匹配電路100中。儘管在此匹配電路之實例情境下加以描述，但將理解，本發明之一或多個特徵可實施於其他RF電路中。
圖2A展示在一些實施例中，具有本文中所描述之一或多個特徵的匹配電路100或此匹配電路之一部分可實施於積體被動裝置(IPD)102中。本文中更詳細描述此實施之實例。
圖2B展示在一些實施例中，具有本文中所描述之一或多個特徵的匹配電路100或此匹配電路之一部分可實施於IPD 102及基板104(例如，層壓封裝基板)中。本文中更詳細描述此實施之實例。
圖3展示在一些實施例中，具有本文中所描述之一或多個特徵的匹配電路100可經實施以提供功率放大器(PA)108之輸出110的阻抗匹配。儘管在此實例情境下加以描述，但將理解，匹配電路100亦可實施於其他應用中。
圖4展示耦接至放大電晶體122之輸出之習知阻抗匹配電路的實例組態120。RF信號係展示為輸入至電晶體122之基極中，且經放大 RF信號係展示為經由電晶體122之集極而輸出。如所展示，經放大RF信號可在到達輸出節點(RFOUT)之前經受一或多個諧波陷阱(harmonic trap)以及DC阻隔。
在實例組態120中，阻抗匹配電路係展示為包括抗流器電感124。抗流器電感124係展示為實施於集極電壓(Vdc)節點與電晶體122之集極之間。集極電壓節點亦展示為經由去耦電容126耦接至接地。
在實例組態120中，放大電晶體122之集極係展示為經由電感L1及DC阻隔電容(DC_Block)耦接至輸出節點(RFOUT)。在電感L1之前(經由電容C1)及之後(經由電容C2)與接地的電容性耦合可經組態以向經放大RF信號提供(例如)低通濾波功能性。儘管在電容性分路之情境下描述涉及C1及C2的至接地之實例分路，但將理解，亦可利用電容、電感及電阻元件之任何組合。具有電容、電感、電阻或其任何組合之此等分路路徑亦可實施於本文中所描述之其他分路實例中。
圖5展示耦接至放大電晶體122之輸出之阻抗匹配電路的實例組態130。類似於圖4之實例，RF信號係展示為輸入至電晶體122之基極中，且經放大RF信號係展示為經由電晶體122之集極而輸出。
圖5之阻抗匹配電路係展示為包括具有串聯連接之主要線圈144與次要線圈148的自耦變壓器140。自耦變壓器140之主要末端(節點142)係展示為連接至集極電壓(Vdc)節點。自耦變壓器140之次要末端(節點150)係展示為連接至電容C2，該電容C2又連接至輸出節點(RFOUT)。在一些實施例中，C2可經組態以諧振出自耦變壓器140之洩漏電感。在此等實施例中，C2可近似為C2=1/[(2πf)2Lleak]。
在圖5中，電容C1係展示為連接於Vdc節點與分接頭節點146之間，該分接頭節點146位於主要線圈144與次要線圈148之間。在一些實施例中，C1可經組態以諧振出自耦變壓器140之磁化電感。在此等實施例中，C1可近似為C1=1/[(2πf)2Lmag]。
在圖5中，電晶體122之集極輸出係展示為連接至主要線圈144與次要線圈148之間的分接頭節點146。又，去耦電容143係展示為端接Vdc節點(142)處之RF電流。
在以前述方式組態的情況下，主要線圈144可用以傳遞電晶體122之DC電流(Vdc)以及低阻抗電路之RF電流。因此，主要線圈144可重複用於電路之低阻抗分支及高阻抗分支兩者中，藉此減小匹配電路之大小及電損耗。
圖6展示耦接至放大電晶體122之輸出之阻抗匹配電路的另一實例組態132。類似於圖4之實例，RF信號係展示為輸入至電晶體122之基極中，且經放大RF信號係展示為經由電晶體122之集極而輸出。
圖6之阻抗匹配電路係展示為包括具有串聯連接之主要線圈144及次要線圈148的自耦變壓器140。自耦變壓器140之主要末端(節點142)係展示為連接至Vdc節點。自耦變壓器140之次要末端(節點150)係展示為連接至電容C2，該電容C2又連接至輸出節點(RFOUT)。在一些實施例中，C2可經組態以諧振出自耦變壓器140之洩漏電感。在此等實施例中，C2可近似為C2=1/[(2πf)2Lleak]。
在圖6中，電晶體122之集極輸出係展示為連接至主要線圈144與次要線圈148之間的分接頭節點146。又，去耦電容器係展示為端接Vdc節點(142)處之RF電流。
圖6展示一或多個諧波陷阱可經實施以達成用於各種類別之操作的諧波終止條件。舉例而言，主要匹配電容C1及電感(Trap_2fo)係展示為串聯配置於分接頭節點146與接地之間；且此配置可用作第二諧波陷阱。在另一實例中，次要匹配電容(C_3fo)可實施於分接頭節點146與次要端節點150之間以阻隔第三諧波。
圖7至圖15展示可考慮且實施以得到基於自耦變壓器之匹配電路之所要效能的設計特徵的各種非限制性實例。圖7及圖8展示自耦變壓 器自身之阻抗性質的實例。更特定而言，圖7展示具有主要電感L1及次要電感L2之自耦變壓器140。自耦變壓器140係展示為在L1與L2之間的分接頭節點處具備輸入(In)。輸出(Out)係展示為位於L2之端節點處。因此，輸入及輸出反射係數S11、S22可如所展示而特性化。
圖8展示在頻率自50MHz拂掠至10GHz時的與圖7之實例之S11(S(1,1))及S22(S(2,2))相關聯的Smith(史密斯)阻抗曲線圖。對於圖8之Smith曲線圖，L1=1 nH，L2=16 nH，且匝數比為4(例如，N1=1，N2=4)，導致耦合係數Kc大致為0.9。應注意，在使用此組態的情況下，較高線圈損耗可以(例如)較高Re(Zin)及更大Z分散比的形式而出現、由於(例如)較高Re(Zin)及更大Z分散比而出現，及/或可出現從而導致(例如)較高Re(Zin)及更大Z分散比。亦應注意，較低主要電感可以(例如)較小頻寬及較高殘餘電感之形式而出現、由於(例如)較小頻寬及較高殘餘電感而出現，及/或可出現從而導致(例如)較小頻寬及較高殘餘電感。亦應注意，較低耦合係數可以(例如)較低頻寬及較高殘餘電感之形式而出現、由於(例如)較低頻寬及較高殘餘電感而出現，及/或可出現從而導致(例如)較低頻寬及較高殘餘電感。
圖9及圖10展示自耦變壓器之具有輸出側匹配的阻抗性質的實例。更特定而言，圖9展示具有主要電感L1及次要電感L2之自耦變壓器140。自耦變壓器140係展示為在L1與L2之間的分接頭節點處具備輸入(In)。輸出(Out)係展示為經由DC阻隔電容(C_block)自L2之端節點160獲得。具有電容(C_shunt)及電感162之分路支路(shunt arm)係展示為將節點160與接地耦接。因此，自耦變壓器140之輸入及輸出反射係數S11、S22可如所展示而特性化。
圖10展示在頻率自0Hz(DC)拂掠至6GHz時的與圖9之實例之S11(S(1,1))及S22(S(2,2))相關聯的Smith阻抗曲線圖。對於圖10之Smith曲線圖，次要線圈(N2)與主要線圈(N1)之間的匝數比為3.75(例如， N1=1，N2=3.75)。應注意，分路支路(具有C_shunt)及DC阻隔電容(C_block)可經組態以使與S11及S22兩者相關聯之阻抗朝向經匹配阻抗Zo移動。舉例而言，分路支路(具有C_shunt)可經組態以使阻抗自阻抗值m1及m2沿著(例如)阻抗量變曲線164朝向Zo移動。在另一實例中，DC阻隔電容(C_block)可經組態以進一步使由分路支路(具有C_shunt)產生之阻抗沿著(例如)阻抗量變曲線166朝向Zo移動。
圖11至圖13展示自耦變壓器之具有輸入側匹配的阻抗性質的實例。更特定而言，圖11展示具有主要電感L1及次要電感L2之自耦變壓器140。自耦變壓器140係展示為具備經由電感(L_series)而至L1與L2之間的分接頭節點170的輸入(In)。輸出(Out)係展示為位於L2之端節點處。具有電容(C_shunt)及電感172之分路支路係展示為將節點170與接地耦接。電容C1係展示為在節點170與主要電感L1之端節點174之間提供與L1並聯之路徑。端節點174係展示為經由去耦電容(C_decouple)耦接至接地。在一些實施例中，可實施分路電容(C_shunt)與並聯路徑電容(C1)中之任一者或兩者。因此，自耦變壓器140之輸入及輸出反射係數S11、S22可如所展示而特性化。
在一些實施例中，用於圖11之實例的電感中之一或多者的電感可由兩個節點之間的一或多個導體特徵提供。舉例而言，且如圖12中所展示，電感L_series可由導電襯墊176、178之間的一或多個線接合件180之總成提供。導電襯墊176可連接至輸入節點(In)，且導電襯墊178可連接至節點170。如本文中所描述，此等線接合件可經組態以提供與自耦變壓器一起實施之各種匹配特徵的所要阻抗值。
圖13展示在頻率自0Hz(DC)拂掠至6GHz時的與圖11之實例之S11(S(1,1))及S22(S(2,2))相關聯的Smith阻抗曲線圖。對於圖13之Smith曲線圖，次要線圈(N2)與主要線圈(N1)之間的匝數比為3.75(例如，N1=1、N2=3.75)。針對各自具有分路電容(C_shunt)與並聯路 徑電容(C1)中之一者但不具有另一者的組態，可獲得類似結果。應注意，分路支路(具有C_shunt)及並聯路徑電容(C1)中之任一者以及電感(L_series)可經組態以使與S11及S22兩者相關聯之阻抗朝向經匹配阻抗Zo移動。舉例而言，分路支路(具有C_shunt)可經組態以使阻抗自阻抗值m1及m2沿著(例如)阻抗量變曲線182移動。在另一實例中，電感(L_series)可經組態以進一步使由分路支路(具有C_shunt)產生之阻抗沿著(例如)阻抗量變曲線184朝向Zo移動。
圖14展示在自耦變壓器之輸入側及輸出側兩者上具有匹配之匹配電路的實例。此匹配電路可包括圖9至圖13之實例中所描述的一或多個特徵，以及可促進輸入側匹配與輸出側匹配之組合的一或多個特徵。
在圖14之實例中，具有主要電感L1及次要電感L2之自耦變壓器140係展示為具備經由電感(L_series)而至L1與L2之間的分接頭節點190的輸入(In)。輸出(Out)係展示為經由電容C2及電感L4自L2之端節點獲得。在輸入側上，具有電容C3及電感L7之分路支路係展示為將節點190與接地耦接。亦在輸入側上，具有電容C5及電感L8之分路支路係展示為將輸入節點與接地耦接。在輸出側上，具有電容C1及電感L3之分路支路係展示為將C2與L4之間的節點192與接地耦接。
在圖14之實例中，主要電感L1之端節點194可為供應電壓(VCC)節點。去耦功能性可由VCC節點194與去耦電容(C_decouple)之間的電感L5提供，該去耦電容(C_decouple)又連接至接地。VCC節點與接地之間的經由電容C4及電感L6之耦接路徑可經組態以提供VCC旁路及主要RF接地功能性。
在圖14之實例中，具有C3及L7之輸入側分路支路可經組態以提供主要殘餘調諧功能性以及針對第二諧波之陷阱。具有C1及L3之輸出側分路支路可經組態以提供輸出(S22)匹配調諧功能性以及針對第 三諧波之陷阱。電容C2可經組態以提供DC阻隔及輸出匹配功能性。
在圖14之實例中，具有C5及L8之分路支路可經組態以捕獲第二諧波。在一些實施例中，此分路支路可實施於晶粒中，該晶粒與具有自耦變壓器140及相關匹配特徵之裝置(例如，IPD)分離。本文中更詳細描述與此裝置相關的實例。
圖15展示與圖14之實例中之組態相同的匹配組態，但其中選定阻抗係由諸如線接合件之導體特徵提供。此等線接合件可經實施以提供匹配電路裝置100(例如，IPD)與裝置100外之其他組件或節點之間的電連接。舉例而言，電感L_series可實施為一或多個線接合件，以將節點190連接至PA(圖中未示)之輸出。展示為位於裝置100外的具有C5及L8之第二諧波陷阱可實施於與PA相同的晶粒上。
在其他實例中，與L5、L6、L7、L4及L4相關聯之電感可由各別總成提供，其中每一總成具有經組態以提供裝置100與裝置100外之節點之間的電連接的一或多個線接合件。舉例而言，與L7、L3及L6相關聯之線接合件總成可提供至裝置外之接地襯墊的連接。與L4相關聯之線接合件總成可提供節點192至裝置100外之RF輸出襯墊的連接。
在一些實施例中，本文中所描述之匹配電路中的一些或全部(例如，包括圖5至圖15中所展示之實例)可實施為積體被動裝置(IPD)。圖16展示具有緊密耦合之主要線圈144及次要線圈148的自耦變壓器140實施為IPD 200的實例組態。儘管圖中未示，但其他組件(例如，電容、電感、導電路徑等)可包括於IPD 200中。
更特定而言，IPD 200係展示為包括晶粒基板202，該晶粒基板202可為(例如)絕緣或高電阻率半導體基板。主要線圈144可實施為形成於晶粒基板202之表面上的金屬跡線204之一或多個線匝。主要金屬跡線204可經組態以允許處置放大電晶體(例如，圖5及圖6中的122)之DC電流以及低阻抗電路之RF電流。
次要線圈148可實施為形成於主要金屬跡線204上的金屬跡線206之一或多個線匝。在所展示之實例中，次要金屬跡線206具有多個線匝，且主要金屬跡線204具有一個線匝。將理解，主要及次要金屬跡線中之每一者具有其他數目個線匝亦係可能的。亦將理解，主要及次要金屬跡線中之每一者可具有非整數數目個線匝，包括少於一個線匝。
可在主要金屬跡線204與次要金屬跡線206之間提供電絕緣層。此絕緣層之厚度可提供主要金屬跡線204與次要金屬跡線206之間的間隔距離。因此，絕緣層之此厚度可經選擇以提供足夠間隔，但足夠接近以達成兩個線圈144、148之間的強耦合。
如圖16中所展示，主要金屬跡線204之一個末端可電連接至次要金屬跡線206之一個末端。舉例而言，假設(主要金屬跡線204之)接觸襯墊142將電連接至Vdc接點，且(同樣主要金屬跡線204之)接觸襯墊146將電連接至集極(藉此充當自耦變壓器之輸入)。此外，假設(次要金屬跡線206之)接觸襯墊150將連接至RF輸出(且亦充當自耦變壓器之輸出)。接著，次要金屬跡線206之內端210可藉由(例如)層間導電介層孔208電連接至接觸襯墊146。
如圖16中所指示，IPD 200之一部分的截面圖展示於圖17中。更特定而言，圖17A至圖17D展示實例IPD製造程序之各種階段。圖17A展示可提供晶粒基板202且主要金屬跡線204可形成於晶粒基板202之上表面上的階段。在一些實施例中，可藉由利用諸如遮罩、金屬沈積及蝕刻之技術來形成主要金屬跡線204。
圖17B展示可形成電絕緣層212以便覆蓋主要金屬跡線204的階段。在一些實施例中，可沈積諸如氧化物或介電材料之材料，以便形成絕緣層212。
圖17C展示可形成穿過絕緣層之開口214的階段。在一些實施例 中，可藉由圖案化蝕刻、聚焦雷射等形成此開口。
圖17D展示次要金屬跡線208可形成於絕緣層212上的階段。在一些實施例中，可藉由利用諸如印刷、遮罩、金屬沈積及蝕刻之技術來形成次要金屬跡線208。次要金屬跡線208之此形成可導致開口214(圖17C)被填充，以便得到導電層間介層孔208。
如圖17D中進一步展示，主要金屬跡線204與次要金屬跡線206之間的絕緣層212之厚度(d1)可經選擇以提供金屬跡線之足夠間隔，但提供兩個金屬跡線之間的所要耦合。
圖18展示可經實施以製造諸如參看圖16及圖17所描述之實例的IPD的程序220。在區塊222中，可提供或形成基板。在區塊224中，可在該基板上形成第一線圈。在區塊226中，可在第一線圈上形成絕緣體層。在區塊228中，可形成穿過絕緣體層之導電特徵，以形成與第一線圈之一個末端的電連接。此導電特徵可單獨形成，或在第二線圈之形成期間形成。在區塊230中，可在絕緣體層上形成第二線圈，使得第二線圈之一個末端與導電特徵電連接，藉此形成自耦變壓器電路。連接第一及第二線圈之末端的導電特徵可提供該自耦變壓器電路之分接頭節點。該第一線圈可經組態為主要線圈，且該第二線圈可經組態為次要線圈。
在一些實施例中，在區塊232中，分接頭節點可與功率放大器(PA)之輸出電連接，或經組態以接受與該輸出的電連接。在區塊234中，第二線圈之另一末端可與包括自耦變壓器之匹配電路的輸出電連接，或經組態以接受與該輸出的電連接。
如本文中所描述，此匹配電路可包括用於在自耦變壓器之任一側或兩側上提供匹配的一或多個組件或電路。在區塊236中，可形成或提供此等組件或電路(其為IPD之部分)，以得到IPD之所要阻抗匹配功能性。
在一些實施例中，諸如圖5至圖15中所展示之實例的匹配電路中之一些或全部可部分地實施為IPD，且部分地實施於上面安裝有該IPD的模組300之封裝基板上。圖19展示具有主要線圈144及次要線圈148之自耦變壓器140經實施使得主要線圈144實施於封裝基板302上且次要線圈148實施於晶粒基板312上的實例組態。儘管圖中未示，但亦可提供其他組件。
在圖19之實例中，主要線圈144亦可實施於晶粒基板302上，使得模組300包括第一及第二晶粒(302、312)，該等晶粒具有其各別線圈(144、148)。類似地，主要線圈144及次要線圈148兩者亦可實施於各別封裝基板上。因此，上面實施有線圈之基板可為諸如半導體基板之晶粒基板、諸如層壓基板之封裝基板，或其任何組合。因此，模組300可為IPD自身，且因而描述於本文中所揭示之實例中的一些實例中。
在圖19之實例中，模組300係展示為包括安裝於第一基板302上的第二基板312。第二基板312可為(例如)絕緣或高電阻率半導體基板，或層壓基板。第一基板302可為(例如)層壓基板，或絕緣或高電阻率半導體基板。
主要線圈144可實施為形成於基板302之表面上的金屬跡線304之一或多個線匝。主要金屬跡線304可經組態以允許處置放大電晶體(例如，圖5及圖6中的122)之DC電流以及低阻抗電路之RF電流。
次要線圈148可實施為形成於基板312之表面上的金屬跡線314之一或多個線匝。在所展示之實例中，次要金屬跡線314具有多個線匝，且主要金屬跡線304具有一個線匝。將理解，主要及次要金屬跡線中之每一者具有其他數目個線匝亦係可能的。
在圖19中所展示之實例中，基板312之上面形成有次要金屬跡線314的側面係展示為安裝於基板302之上面形成有主要金屬跡線304的 側面上。在一些實施例中，此安裝組態可由(例如)表面黏著技術(SMT)促進。舉例而言，可利用無凸塊連接(例如，約25μm隔開距離)來在一或多個位置處將次要金屬跡線314安裝於主要金屬跡線304上。舉例而言，無凸塊連接308係展示為將次要金屬跡線314之內端310與接觸襯墊146電連接。在另一實例中，無凸塊連接322係展示為將次要金屬跡線314之外端上的接觸襯墊150與基板302上之接觸襯墊320電連接。
在圖19之實例中，封裝基板302上的接觸襯墊142、146及320(關於150)可形成如參看圖5至圖15所描述的節點。如本文中所描述，接觸襯墊142、146及320可電連接至基板302之下表面上的位置。
在一些實施中，可在主要金屬跡線304與次要金屬跡線306之間引入電絕緣材料。舉例而言，經安裝之次要金屬跡線306與主要金屬跡線304之間的空間可用諸如介電材料之絕緣材料來加以填充。此材料亦可填充給定線圈之跡線之間的空間。在圖19中，主要金屬跡線304與次要金屬跡線306之間的絕緣材料係指示為層330。
如圖19中所指示，模組/IPD 300之一部分的截面圖展示於圖20中。更特定而言，圖20A至圖20D展示實例製造程序之各種階段。圖20A展示可提供第一基板302且主要金屬跡線304可形成於第一基板302之上表面上的階段。在一些實施例中，可藉由利用諸如遮罩、金屬沈積及蝕刻之技術來形成主要金屬跡線304。
圖20B展示無凸塊接觸特徵308可形成於主要金屬跡線304上的階段。在一些實施例中，可使用已知SMT技術實施此無凸塊接觸特徵。
圖20C展示形成於第二基板312之表面上的次要金屬跡線306之總成可安裝於主要金屬跡線304上的階段。在所展示之實例中，無凸塊接觸特徵308可促進此安裝。
圖20D展示可在主要金屬跡線304與次要金屬跡線306之間引入絕 緣材料330的階段。可藉由(例如)底部填充主要金屬跡線304與次要金屬跡線306之間的空間來引入此材料。在一些實施例中，絕緣材料330可為(例如)介電材料。
如圖20D中進一步展示，主要金屬跡線304與次要金屬跡線306之間的距離(d2)可藉由(例如)無凸塊接觸特徵308之尺寸實行。此距離可經選擇以提供數個特徵，諸如兩個線圈之間的所要耦合及兩個線圈之間的所要電容。
在一些實施例中，主要金屬跡線304及第二金屬跡線306中的任一者或兩者可經組態以提供數個所要特徵。舉例而言，給定金屬跡線之厚度可經選擇以提供所要插入損耗，藉此改良自耦變壓器效能。在另一實例中，諸如跡線寬度及總線圈大小之其他參數可經調整以得到自耦變壓器的所要效能。本文中更詳細描述基於此等參數之設計考慮因素的實例。
在一些實施例中，如圖17D之實例中儘可能接近地定位圖20D之主要金屬跡線304及次要金屬跡線306可為不可能或不切實際的。因此，可在此情況下降低耦合效率。然而，此效應可由連接至自耦變壓器之一或多個調諧電容補償。
圖21展示可經實施以製造參看圖19及圖20描述之IPD的程序340。在區塊342中，可提供或形成第一基板。在區塊344中，可在第一基板上形成第一線圈。在一些實施例中，此線圈可為圖案化於基板之表面上以形成螺旋形線圈的導電跡線。在區塊346中，可在第一線圈之一個末端上形成導電特徵。
在區塊348中，可提供或形成第二基板。在一些實施例中，第二基板可為或可不為與第一基板相同類型的基板。在區塊350中，可在第二基板上形成第二線圈。在一些實施例中，此線圈可為圖案化於基板之表面上以形成螺旋形線圈的導電跡線。
在區塊352中，上面具有第二線圈之第二基板可倒裝於第一基板上，使得第二線圈之一個末端與導電特徵連接。第一線圈與第二線圈之間的此連接可形成在導電特徵處具有分接頭的自耦變壓器。在區塊354中，可在第一線圈與第二線圈之間形成絕緣體層。
在一些實施例中，分接頭節點可與功率放大器(PA)之輸出電連接，或經組態以接受與該輸出的電連接。第二線圈之另一末端可與包括自耦變壓器之匹配電路的輸出電連接，或經組態以接受與該輸出的電連接。在參看圖16至圖21描述之各種實例中，導電特徵可經實施以提供及/或促進線圈之間的電連接，以及用於輸入/輸出目的。如本文中所描述，本發明之一或多個特徵亦可與其他類型之變壓器組態一起實施，包括線圈並未彼此電連接之彼等組態。對於此等組態以及涉及其他電連接組態之其他組態，導電特徵可經適當實施以促進電連接，包括用於輸入/輸出目的之彼等電連接。
如本文中所描述，此匹配電路可包括用於在自耦變壓器之任一側或兩側上提供匹配的一或多個組件或電路。可形成或提供此等組件或電路(其為IPD之部分)，以得到IPD之所要阻抗匹配功能性。
參看圖19至圖21描述的IPD可得到呈描繪於圖22之截面圖中之跡線的形式的第一線圈304及第二線圈314之總成。第一線圈304係描繪為具有截面尺寸w1(寬度)及t1(厚度)之跡線。第二線圈314係描繪為具有截面尺寸w2(寬度)及t2(厚度)之跡線。第一線圈304及第二線圈314係展示為間隔開距離d2，且此間隙係展示為由絕緣體材料層330填充。
圖23至圖27展示可如何考慮前述參數中之一些或全部以得到自耦變壓器的所要性質的實例。對於參看圖23至圖27描述之實例，絕緣體層330係由諸如苯并環丁烯(BCB)之介電材料形成。諸如聚醯亞胺、SiN(氮化矽)、SiO2(二氧化矽)等之其他介電材料亦可用作絕緣 體層330。此外，將理解，亦可使用其他材料(例如，聚合物化合物)。
圖23A及圖23B展示可如何將跡線之金屬厚度視為設計因素的實例。圖23A展示在850MHz之頻率下且在主要及次要跡線寬度(w1、w2)分別為150μm及40μm的情況下，對於主要跡線(304)之各種厚度(t1=6、10、14、20μm)，依據絕緣體(BCB)厚度(圖22中的d2)之耦合係數(K)的曲線圖。圖23B展示相同曲線圖，但在頻率1,950MHz下。
在圖23A及圖23B之實例中，應注意，如一般所預期的，耦合係數K隨著BCB厚度之增加而單調地減小。在主要跡線厚度(t1)之不同值當中，較薄主要跡線呈現為具有稍高於較厚主要跡線的耦合效應。
圖24展示在1,950MHz之頻率下、在主要跡線寬度w1為150μm且次要跡線寬度w2為50μm的情況下，對於各種主要跡線厚度(t1=6、10、14、20μm)，依據絕緣體(BCB)厚度(圖22中的d2)之插入損耗的曲線圖。應注意，較厚主要跡線一般得到較低損耗量值。
圖25展示在1,950MHz之頻率下、在固定次要跡線寬度(w2=45μm)之情況下，對於各種總線圈大小(800、1000、1200μm)，依據主要跡線寬度(圖22中的w1)之插入損耗的曲線圖。對於此等曲線圖，以下參數可如下固定：匝數比為(N2：N1=3.75：1)，t1=6μm，t2=6μm且d2(BCB)=6μm。此等實例可用以促進諸如總線圈大小之設計參數的選擇。
圖26展示在1,950MHz之頻率下，對於各種次要跡線寬度(30、40、50μm)，依據主要跡線寬度(圖22中的w1)之插入損耗的曲線圖。對於此等曲線圖，以下參數可如下固定：總線圈大小=800μm，匝數比為(N2：N1=3.75：1)，t1=6μm，t2=6μm且d2(BCB)=6μm。應注意，較寬第二跡線寬度一般具有較低損耗量值。然而，當主要跡線寬度為小時，此等較寬第二跡線寬度呈現為得到較高損耗量值。亦應 注意，對於給定第二跡線寬度，主要跡線寬度中通常存在最小損耗量值。
圖27展示在1,950MHz之頻率下，對於各種次要跡線寬度(23、30、38μm)，依據主要跡線寬度(圖22中的w1)之插入損耗的曲線圖。對於此等曲線圖，以下參數可如下固定：總線圈大小=600μm，匝數比為(N2：N1=3.75：1)，t1=6μm，t2=6μm且d2(BCB)=6μm。類似於圖26之800μm線圈大小實例，應注意，較寬第二跡線寬度一般具有較低損耗量值。然而，當主要跡線寬度為小時，此等較寬第二跡線寬度呈現為得到較高損耗量值。亦應注意，對於給定第二跡線寬度，主要跡線寬度中通常存在最小損耗量值。
圖28至圖40展示如本文中所描述之IPD可如何在應用之不同層級提供有利特徵的各種實例。
圖28展示類似於參看圖19及圖20描述之實例的IPD 400。IPD 400係展示為包括自耦變壓器140，該自耦變壓器140具有由(例如)諸如BCB層之絕緣體層分隔開的主要線圈(例如，跡線)304及次要線圈314。此自耦變壓器可具有如本文中所描述而實施的其端節點142、150以及分接頭節點146。此外，此自耦變壓器可藉由將一個總成(在基板上具有線圈)倒裝於另一總成(在基板上具有線圈)上而形成。
所得IPD 400係展示為界定主體410，該主體410可包括與主要線圈304及次要線圈314相關聯之第一基板302及第二基板312。此主體係展示為包括：第一表面，其由第一基板302之與上面實施有主要線圈304之表面對置的表面界定；及第二表面，其由第二基板312之與上面實施有次要線圈314之表面對置的表面界定。當以如圖28中所展示之實例方式定向時，主體410之第一表面可為用於安裝至(例如)模組之封裝基板的下表面。主體410之第二表面可為實質上扁平且適合於在上面安裝一或多個組件的上表面。本文中更詳細描述組件在IPD 400 上之此安裝的實例以及相關聯優點。
圖28進一步展示在一些實施例中，可將適當連接實施於IPD 400中，以提供自耦變壓器140與主體410之下表面上的接觸位置之間的電連接。此等連接可允許IPD 400安裝於另一基板上，且亦使得其上表面適合於安裝一或多個組件。舉例而言，穿過第一基板302之導電介層孔402、404、406係展示為將自耦變壓器140之節點142、146、150與主體410之下表面上的其各別接觸位置電連接。儘管此等連接係描繪為直接穿過基板之介層孔，但將理解，亦可實施其他連接組態(例如，穿過中間金屬層、偏移介層孔等)。
圖29展示類似於參看圖19及圖20描述之實例的IPD 400的另一實例。IPD 400係展示為包括自耦變壓器140，該自耦變壓器140具有由(例如)諸如BCB層之絕緣體層分隔開的主要線圈(例如，跡線)304及次要線圈314。此自耦變壓器可具有如本文中所描述而實施的其端節點142、150以及分接頭節點146。此外，此自耦變壓器可藉由將一個總成(在基板上具有線圈)倒裝於另一總成(在基板上具有線圈)上而形成。
在圖29之實例中，第一基板302可為諸如層壓基板之封裝基板，且第二基板312可為晶粒基板。在以前述方式組態的情況下，自耦變壓器140之線圈可定位於層壓基板302之表面上方。此組態可允許層壓基板具有減小數目個層。另外，晶粒基板(其中次要線圈倒裝於主要線圈上)可允許晶粒基板之背側提供上表面，該上表面實質上扁平且適合於在其上安裝一或多個組件。本文中更詳細描述組件在IPD 400上之此安裝的實例以及相關聯優點。
圖30描繪類似於圖28之實例之IPD 400的側視圖，其中將自耦變壓器共同地指示為140。主體410係展示為界定第一表面414(例如，下表面)，該第一表面414上形成有接觸襯墊412，以便將促進IPD 400 安裝於另一基板上。此等接觸襯墊可電連接至如本文中所描述之自耦變壓器140。主體410係展示為進一步界定第二表面416(例如，上表面)。如本文中所描述，此表面可適合於安裝一或多個組件。
圖31展示類似於圖29之實例之IPD 400的側視圖，其中將自耦變壓器共同地指示為140。IPD 400係展示為包括形成於諸如層壓基板之封裝基板302之表面上的主要線圈304。晶粒基板312(其上形成有次要線圈314)係展示為倒裝於主要線圈上，其中一或多個連接特徵位於線圈304、314之間。絕緣體層330係展示為大體填充線圈304、314之間的空間，以提供(例如)所要自耦變壓器性質及對晶粒基板312的支撐。以前述方式安裝之晶粒基板312係展示為界定表面416(例如，上表面)。如本文中所描述，此表面可適合於安裝一或多個組件。
IPD之實例中的一些實例在本文中描述為具有一個自耦變壓器。圖32展示在一些實施例中，可將一個以上自耦變壓器實施於給定IPD中。舉例而言，圖32描繪具有兩個自耦變壓器140a、140b之IPD 400之側視圖。藉由(例如)將兩個主要跡線配置於共同的第一基板上，將兩個次要跡線配置於共同的第二基板上及將一個基板倒裝於另一基板上(如本文中所描述)，可製造此等兩個自耦變壓器。
在圖32之實例中，IPD 400係展示為界定第二表面416(例如，上表面)。在一些實施例中，此上表面可大於圖30及圖31之實例的上表面，藉此提供用於安裝一或多個組件之較大表面。
將理解，本文中所描述之各種IPD可包括或可不包括其他電路元件。此等電路元件可包括用以在自耦變壓器之輸入及輸出側中之任一者或兩者上提供匹配功能性的彼等電路元件。
圖33至圖39展示一或多個組件安裝於具有如本文中所描述之一或多個特徵的IPD上的實例。在一些RF應用中，可需要使頻帶選擇切換器相對接近與功率放大器(PA)相關聯之輸出匹配網路(OMN)。在本 文中，一般在匹配電路之情境下描述此等OMN。在一些實施例中，此頻帶選擇切換器可堆疊於實施為IPD之OMN上，以提供此近接性以及減小模組之總側向面積。
圖33展示實施為IPD 400之OMN可安裝於諸如層壓基板452之封裝基板上，且頻帶選擇切換器460可堆疊於OMN IPD 400上。圖34A及圖34B展示OMN IPD 400與頻帶選擇切換器460之前述堆疊之實例組態以及可經形成以促進各種操作之電連接的側視圖及平面圖。
在圖33中，OMN IPD 400係展示為安裝於層壓封裝基板452上。頻帶選擇切換器460係展示為安裝於OMN IPD 450上。OMN IPD 400可以數種方式加以組態，包括(例如)一般經由凸塊焊料形成電連接的覆晶組態。儘管在此覆晶組態之情境下加以描述，但將理解，本發明之一或多個特徵亦可實施於OMN IPD 400之其他組態中。頻帶選擇切換器460可以數種方式加以組態，包括(例如)組態為具有一般經由線接合件形成電連接之線接合組態的晶粒。儘管在此線接合組態之情境下加以描述，但將理解，本發明之一或多個特徵亦可實施於頻帶選擇切換器460之其他晶粒組態中。
圖34A及圖34B展示頻帶選擇切換器460、OMN IPD 400及層壓基板452之間的連接實施為覆晶連接及線接合件的實例組態450之側視圖及平面圖。舉例而言，且如圖34A之簡化圖中所描繪，線接合件462可形成於頻帶選擇切換器460與層壓基板452之間以提供各種電連接。舉例而言，前述線接合連接可形成於接觸襯墊464(其形成於頻帶選擇切換器晶粒460上)與接觸襯墊466(其形成於層壓基板452上)之間。OMN IPD 400與層壓基板452之間的電連接及機械安裝功能性可由凸塊焊料454提供。
在圖33及圖34之實例中，實施為如本文中所描述之IPD的OMN允許安裝諸如頻帶選擇切換器之組件。亦如本文中所描述，此組態提供 優點，包括由此等組件所佔據的空間減小，以及在OMN與頻帶選擇切換器之間提供緊密近接。
如本文中所描述，OMN IPD 400之倒裝晶片或倒裝組態可提供用於(例如)在上面堆疊頻帶切換器晶粒的相對較大平台。在一些實施例中，此OMN IPD上可存在足夠空間，以堆疊除頻帶切換器晶粒之外的另一裝置。
圖35A及圖35B展示頻帶切換器460安裝於OMN IPD 400上且額外裝置亦安裝於OMN IPD 400上的實例組態450之側視圖及平面圖。在一些實施例中，此額外裝置可包括(例如)調諧電路480。此調諧電路可包括(例如)諧波迴路(harmonic tank)，且實施為雙工器調諧IPD。將此IPD定位於OMN裝置上方，此操作提供層壓基板452上之額外空間節省。
圖36展示可由空間節省引起的模組之側向尺寸減小的實例，此空間節省係藉由如本文中所描述之組件堆疊提供。將具有如本文中所描述之一或多個特徵的模組500與不具有此等特徵之模組10進行比較。模組10係展示為具有側向尺寸d1'×d2'；而模組500係展示為具有減小尺寸d1×d2。舉例而言，不具有如本文中所描述之堆疊特徵的多模式多頻帶(MMMB)PA模組可具有大約5mm×7mm之側向尺寸。使用如本文中所描述之一或多個堆疊特徵實施的PA模組可具有大約4mm×7mm之側向尺寸，其為側向大小的大約20%之減小。
圖37及圖38展示可導致具有如本文中所描述之一或多個特徵之模組的另一有利特徵。圖37展示不具有此等特徵之實例組態20，且圖38展示具有此等特徵之實例組態450。更特定而言，圖37展示具有(例如)六個層壓層之層壓基板12。如一般理解的，匹配網路電路中的一些或全部可實施於此等層壓層中之一或多者中。因此，將實例輸出匹配網路(OMN)22描繪為層壓基板12之部分。
在圖38中，OMN IPD 400可實施於層壓基板452上。因為此OMN IPD可包括與OMN 22(圖37)之基板中部分相關聯的組件及/或功能性中的一些或全部，所以層壓基板中之側向空間及/或層的量可減小。舉例而言，圖37之實例中的層壓基板12包括六個層；而圖38之實例中的層壓基板452包括四個層。層壓層之數目的此顯著減小可提供數個優點，包括，模組高度之減小及與該模組相關聯之成本(例如，與層壓基板相關聯之成本)的減小。
圖39描繪包括如本文中所描述之一或多個特徵之模組500的方塊圖。此模組可經組態以促進RF信號之傳輸及/或接收。模組500係展示為包括經組態以收納複數個組件之封裝基板452。此封裝基板可包括(例如)層壓基板。
模組500係展示為包括PA晶粒470，諸如以異質接面雙極電晶體(HBT)製程技術實施之砷化鎵(GaAs)晶粒。儘管在HBT PA之情境下加以描述，但將理解，本發明之一或多個特徵亦可實施於其他類型之PA晶粒中。
模組500係展示為進一步包括複數個輸出匹配網路(OMN)IPD 400。如本文中所描述，頻帶切換器電路可實施且堆疊於OMN IPD 400中之每一者上。舉例而言，切換器電路晶粒460係展示為堆疊於兩個OMN IPD 400中之每一者上。在一些實施例中，OMN IPD 400可經組態以提供用於3G/4G頻帶之匹配功能性。
在一些實施例中，模組500可進一步包括用於2G頻帶之匹配網路裝置530。
在圖39中，複數個濾波器裝置及複數個雙工器裝置亦展示為安裝於封裝基板452上。舉例而言，指示為區塊504、506、510、512、516、516、518及520之帶通濾波器及/或雙工器係展示為安裝於封裝基板452上。
在一些實施中，具有本文中所描述之一或多個特徵的裝置可包括於諸如無線裝置之RF裝置中。此裝置及/或電路可直接實施於無線裝置中、以如本文中所描述之模組化形式實施或以其某一組合實施。在一些實施例中，此無線裝置可包括(例如)蜂巢式電話、智慧型電話、具有或不具有電話功能性之手持型無線裝置、無線平板電腦等。
圖40描繪具有本文中所描述之一或多個有利特徵的實例無線裝置600。在具有本文中所描述之一或多個特徵之匹配電路400的情境下，可提供此電路(例如，呈晶粒形式、IPD形式、模組化形式，或其某一組合)，(例如)以阻抗匹配具有一或多個PA之功率放大器(PA)模組616的輸出。
在實例無線裝置600中，PA模組614可將經放大RF信號提供至切換器622(經由匹配電路400及雙工器620)，且切換器622可將經放大RF信號投送至天線624。PA模組616可自可以已知方式組態及操作之收發器614接收未放大RF信號。
收發器614亦可經組態以處理所接收信號。可將此等所接收信號經由雙工器620自天線624投送至一或多個LNA(圖中未示)。
收發器614係展示為與基頻子系統610互動，該基頻子系統610經組態以提供適合於使用者之資料及/或語音信號與適合於收發器614之RF信號之間的轉換。收發器614亦展示為連接至功率管理組件606，該功率管理組件606經組態以管理無線裝置600之操作的功率。
基頻子系統610係展示為連接至使用者介面602，以促進提供至使用者及自使用者接收之語音及/或資料的各種輸入及輸出。基頻子系統610亦可連接至記憶體604，該記憶體604經組態以儲存資料及/或指令，從而促進無線裝置之操作及/或為使用者提供對資訊之儲存。
在一些實施例中，本發明之一或多個特徵可實施於前端模組(FEM)500中。此模組可取決於設計而具有不同組件。舉例而言， FEM 500可包括PA 614、匹配電路400、雙工器620及切換器622。將理解，可將更多或更少數目個組件包括於此FEM中。
數個其他無線裝置組態可利用本文中所描述之一或多個特徵。舉例而言，無線裝置無需為多頻帶裝置。在另一實例中，無線裝置可包括諸如分集天線之額外天線及諸如Wi-Fi、藍芽及GPS之額外連接性特徵。
本文中描述可如何將主要及次要金屬跡線實施於IPD中或實施於封裝基板及IPD晶粒基板上的實例。自耦變壓器為可如何組態此等主要及次要金屬跡線以提供數個有利特徵的實例。儘管在此自耦變壓器情境下描述本文中之各種實例，但將理解，與主要及次要金屬跡線相關聯之一或多個特徵亦可實施於其他應用中。舉例而言，如本文中所描述之第一及第二金屬跡線亦可實施為一般變壓器，其中主要及次要線圈彼此分隔且未電連接。在此情境下，可實施額外功能性。舉例而言，可在主要及次要線圈中之任一者上提供分接頭連接，以感測流經所分接之線圈的電流。此組態亦可用作(例如)裝置(諸如，PA)之輸出的功率或電流的監視器。
此外，將理解，雖然在IPD之情境下描述基於自耦變壓器之匹配電路的各種實例，但亦可將一或多個主動組件或電路併入至此等匹配電路中或與此等匹配電路組合。因此，本發明之一或多個特徵未必限於IPD。
除非上下文另外明確要求，否則貫穿描述及申請專利範圍，詞語「包含」及其類似者應以包括性意義來解釋，而與排他性或詳盡性意義相對；意即，在「包括(但不限於)」之意義上解釋。如本文中一般使用的，詞語「耦接」係指兩個或兩個以上元件可直接連接或經由一或多個中間元件連接。另外，在用於此申請案中時，詞語「本文中」、「上文」、「下文」及具有類似意思之詞語應係指此申請案之全部 而非此申請案之任何特定部分。當上下文准許時，使用單數或複數數目之以上【實施方式】中之詞語亦可分別包括複數或單數數目。關於兩個或兩個以上項目之清單，詞語「或」涵蓋詞語之所有以下解釋：清單中之項目中之任一者、清單中之所有項目，及清單中之項目之任何組合。
本發明實施例之以上詳細描述並不意欲為詳盡的或將本發明限於上文揭示之精確形式。如熟習相關技術者將認識到，雖然上文出於說明之目的而描述本發明之特定實施例及實例，但各種等效修改在本發明之範疇內係可能的。舉例而言，雖然以給定次序呈現程序或區塊，但替代實施例可執行具有呈不同次序之步驟的常式或使用具有呈不同次序之區塊的系統，且可刪除、移動、添加、再分、組合及/或修改一些程序或區塊。此等程序或區塊中之每一者可以多種不同方式來實施。又，雖然有時將程序或區塊展示為連續執行，但可替代地並行執行此等程序或區塊，或可在不同時間執行此等程序或區塊。
本文中提供的本發明教示可應用於其他系統，而未必為上文所描述之系統。可組合上文所描述之各種實施例之元件及動作以提供其他實施例。
雖然已描述本發明之某些實施例，但此等實施例僅藉由實例而呈現且並不意欲限制本發明之範疇。實際上，本文中所描述之新穎方法及系統可以多種其他形式體現；此外，在不脫離本發明之精神的情況下，可對本文中所描述之方法及系統的形式進行各種省略、替換及改變。隨附申請專利範圍及其等效物意欲涵蓋將屬於本發明之範疇及精神內的此等形式或修改。

Claims (15)

  1. 一種積體被動裝置，其包含：一半導體晶粒基板，其具有一表面；一自耦變壓器(autotransformer)之一部分，其實施於該半導體晶粒基板之該表面，該部分包括一金屬跡線，該金屬跡線在一第一末端與一第二末端之間具有一或多個線匝；及一第一接觸墊，其連接至該金屬跡線之該第一末端，及一第二接觸墊，其連接至該金屬跡線之該第二末端，每一接觸墊實施於該半導體晶粒基板之該表面上，該第一接觸墊及該第二接觸墊經組態以當該半導體晶粒基板安裝於一封裝基板上時，促進與另一金屬跡線相關聯之相應接觸墊的電連接，該另一金屬跡線位於該封裝基板上且具有一或多個線匝，使得該半導體晶粒基板之該第一接觸墊及該第二接觸墊之一者與該封裝基板之該相應接觸墊界定一自耦變壓器之一分接頭節點(tap node)。
  2. 如請求項1之積體被動裝置，其中該半導體晶粒基板包括絕緣或高電阻材料。
  3. 如請求項2之積體被動裝置，其中該半導體晶粒基板之第二側上之表面係一實質上扁平表面。
  4. 如請求項2之積體被動裝置，其進一步包含經組態以在該自耦變壓器之任一末端或兩末端上提供匹配功能性的一或多個電路元件。
  5. 如請求項4之積體被動裝置，其中該積體被動裝置係一阻抗匹配電路之一部分，該阻抗匹配電路經組態以匹配一功率放大器之一輸出之阻抗。
  6. 一種用於製造一積體被動裝置之方法，該方法包含： 提供或形成一第一基板及一第二基板中之每一者；將一主要金屬跡線實施於該第一基板上，該主要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝；將一次要金屬跡線實施於該第二基板上，該次要金屬跡線在一第一末端與一第二末端之間具有一或多個線匝；及將該第二基板倒裝於該第一基板上以提供該主要金屬跡線與該次要金屬跡線之間的一所要間隔距離，該倒裝包括在該主要金屬跡線與該次要金屬跡線之間形成一或多個電連接，以形成一自耦變壓器。
  7. 如請求項6之方法，其進一步包含在該主要金屬跡線與該次要金屬跡線之間形成一絕緣體層。
  8. 一種射頻模組，其包含：一封裝基板，其經組態以收納複數個組件；一功率放大器晶粒，其實施於該封裝基板上，該功率放大器晶粒包括經組態以提供一經放大射頻信號的一輸出節點；及一積體被動裝置，其實施於該封裝基板上，該積體被動裝置經組態以自該功率放大器晶粒接收該經放大射頻信號，該積體被動裝置包括一主體，該積體被動裝置進一步包括實施於該主體內之一自耦變壓器，該自耦變壓器經組態以促進該經放大射頻信號之阻抗匹配；及複數個接觸特徵，其經實施以提供該自耦變壓器與該封裝基板之間的電連接。
  9. 如請求項8之射頻模組，其中該封裝基板經組態以支撐該自耦變壓器之一主要金屬跡線，且該主體包括經組態以支撐該自耦變壓器之一次要金屬跡線的一晶粒基板。
  10. 如請求項9之射頻模組，其中該晶粒基板係相對於該封裝基板成 一倒裝組態，以提供該主要金屬跡線與該次要金屬跡線之間的間隔距離。
  11. 如請求項10之射頻模組，其中該主體包括由該晶粒基板的與上面實施有該次要金屬跡線之一側面對置的一側面界定的一表面。
  12. 如請求項11之射頻模組，其進一步包含以一堆疊組態安裝於該主體之該表面上的一組件。
  13. 如請求項12之射頻模組，其中該堆疊組態允許該射頻模組之側向大小的一減小。
  14. 如請求項8之射頻模組，其中該封裝基板包括一層壓基板。
  15. 如請求項14之射頻模組，其中具有該自耦變壓器之該積體被動裝置允許該層壓基板具有減小數目個層。
TW103115418A 2013-04-29 2014-04-29 實施為積體被動裝置之低損耗阻抗變壓器及其相關方法 TWI649771B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201361817291P 2013-04-29 2013-04-29
US61/817,291 2013-04-29
US14/263,870 2014-04-28
US14/263,860 2014-04-28
US14/263,860 US9660606B2 (en) 2013-04-29 2014-04-28 Autotransformer-based impedance matching circuits and methods for radio-frequency applications
US14/263,870 US20140320252A1 (en) 2013-04-29 2014-04-28 Low loss impedance transformers implemented as integrated passive devices and related methods thereof

Publications (2)

Publication Number Publication Date
TW201505047A TW201505047A (zh) 2015-02-01
TWI649771B true TWI649771B (zh) 2019-02-01

Family

ID=51788747

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103115417A TWI640160B (zh) 2013-04-29 2014-04-29 用於射頻應用之基於自耦變壓器之阻抗匹配電路及方法
TW103115418A TWI649771B (zh) 2013-04-29 2014-04-29 實施為積體被動裝置之低損耗阻抗變壓器及其相關方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103115417A TWI640160B (zh) 2013-04-29 2014-04-29 用於射頻應用之基於自耦變壓器之阻抗匹配電路及方法

Country Status (3)

Country Link
US (4) US9660606B2 (zh)
TW (2) TWI640160B (zh)
WO (1) WO2014179240A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660606B2 (en) 2013-04-29 2017-05-23 Skyworks Solutions, Inc. Autotransformer-based impedance matching circuits and methods for radio-frequency applications
US9859052B2 (en) 2013-11-25 2018-01-02 A.K. Stamping Co., Inc. Wireless charging coil
US9490656B2 (en) 2013-11-25 2016-11-08 A.K. Stamping Company, Inc. Method of making a wireless charging coil
US9978732B2 (en) 2014-09-30 2018-05-22 Skyworks Solutions, Inc. Network with integrated passive device and conductive trace in packaging substrate and related modules and devices
KR20160053380A (ko) * 2014-11-04 2016-05-13 삼성전기주식회사 적층형 인덕터
JP6195033B2 (ja) * 2015-03-11 2017-09-13 株式会社村田製作所 インピーダンス変換素子および通信装置
US9991857B2 (en) * 2015-04-22 2018-06-05 Skyworks Solutions, Inc. Matching network for broadband power amplifier
CN104935287B (zh) * 2015-06-26 2018-01-30 英特尔公司 射频接收器及其电感耦合单端输入差分输出低噪声放大器
US10063211B2 (en) * 2016-02-03 2018-08-28 Qualcomm Incorporated Compact bypass and decoupling structure for millimeter-wave circuits
US10860909B2 (en) * 2016-04-05 2020-12-08 Hewlett-Packard Development Company, L.P. Modular radio frequency identification (RFID) devices
CN106160756B (zh) * 2016-06-25 2019-12-10 唯捷创芯(天津)电子技术股份有限公司 射频前端发射方法及发射模块、芯片和通信终端
EP3425650B1 (en) 2017-07-04 2021-09-01 Infineon Technologies Austria AG Module and circuit for dc-dc power conversion
US10529480B2 (en) * 2017-09-01 2020-01-07 Qualcomm Incorporated Asymmetrical T-coil design for high-speed transmitter IO ESD circuit applications
US10601222B2 (en) 2017-09-01 2020-03-24 Qualcomm Incorporated Stacked symmetric T-coil with intrinsic bridge capacitance
US10498139B2 (en) * 2017-09-01 2019-12-03 Qualcomm Incorporated T-coil design with optimized magnetic coupling coefficient for improving bandwidth extension
WO2019103898A1 (en) 2017-11-27 2019-05-31 Skyworks Solutions, Inc. Quadrature combined doherty amplifiers
US10693422B2 (en) 2017-11-27 2020-06-23 Skyworks Solutions, Inc. Wideband power combiner and splitter
US10778174B2 (en) 2017-11-30 2020-09-15 Skyworks Solutions, Inc. Band pass filter
EP3562036B1 (en) * 2018-04-26 2021-02-24 Nxp B.V. Power amplifier
TWI654830B (zh) * 2018-05-18 2019-03-21 立積電子股份有限公司 功率放大裝置
CN108806942B (zh) * 2018-06-12 2020-07-07 湘潭大学 一种多通道led驱动电路的无源元件集成装置
JP2020141237A (ja) 2019-02-27 2020-09-03 株式会社村田製作所 高周波フロントエンド回路
US11469725B2 (en) 2019-06-07 2022-10-11 Skyworks Solutions, Inc. Apparatus and methods for power amplifier output matching
CN114041265A (zh) * 2019-06-26 2022-02-11 株式会社村田制作所 高频模块以及通信装置
US11652453B2 (en) 2019-12-09 2023-05-16 Skyworks Solutions, Inc. Tunable baluns for multimode power amplification
US11791535B2 (en) 2020-09-28 2023-10-17 Samsung Electronics Co., Ltd. Non-galvanic interconnect for planar RF devices
US11626853B2 (en) 2021-02-05 2023-04-11 Applied Materials, Inc. RF power delivery architecture with switchable match and frequency tuning
CN116505899B (zh) * 2023-06-14 2023-10-31 睿思微系统(烟台)有限公司 一种功率放大器及其内匹配电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664935B1 (en) * 2002-07-31 2003-12-16 Motorola, Inc. Broad band impedance matching device with coupled transmission lines

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877667A (en) * 1996-08-01 1999-03-02 Advanced Micro Devices, Inc. On-chip transformers
CN1230840C (zh) * 2000-11-21 2005-12-07 皇家菲利浦电子有限公司 系统、印刷电路板、充电器装置、用户装置及设备
US6801114B2 (en) * 2002-01-23 2004-10-05 Broadcom Corp. Integrated radio having on-chip transformer balun
JP4892253B2 (ja) * 2006-02-28 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
US7605673B2 (en) 2006-06-02 2009-10-20 Coherent, Inc. Transformer for impedance-matching power output of RF amplifier to gas-laser discharge
US20080136559A1 (en) * 2006-12-08 2008-06-12 Wataru Takahashi Electronic device and rf module
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US7576607B2 (en) * 2008-01-03 2009-08-18 Samsung Electro-Mechanics Multi-segment primary and multi-turn secondary transformer for power amplifier systems
US7683733B2 (en) * 2008-02-04 2010-03-23 Freescale Semiconductor, Inc. Balun transformer with improved harmonic suppression
US8093959B1 (en) * 2009-03-16 2012-01-10 Triquint Semiconductor, Inc. Compact, low loss, multilayer balun
US8349648B2 (en) * 2010-06-15 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming RF FEM with IC filter and IPD filter over substrate
TW201201523A (en) * 2010-06-28 2012-01-01 Inpaq Technology Co Ltd Thin type common mode filter and method of manufacturing the same
EP2461335B1 (en) * 2010-12-03 2015-09-23 Nxp B.V. Bond wire transformer
US20120280755A1 (en) * 2011-05-04 2012-11-08 Triquint Semiconductor, Inc. Flip-chip power amplifier and impedance matching network
US9087838B2 (en) * 2011-10-25 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a high-K transformer with capacitive coupling
US9166640B2 (en) * 2012-02-10 2015-10-20 Infineon Technologies Ag Adjustable impedance matching network
US9379678B2 (en) * 2012-04-23 2016-06-28 Qualcomm Incorporated Integrated directional coupler within an RF matching network
KR101596544B1 (ko) 2012-06-15 2016-02-22 제일모직주식회사 광경화 조성물, 이를 포함하는 장벽층, 및 이를 포함하는 봉지화된 장치
US9048284B2 (en) * 2012-06-28 2015-06-02 Skyworks Solutions, Inc. Integrated RF front end system
US9660606B2 (en) 2013-04-29 2017-05-23 Skyworks Solutions, Inc. Autotransformer-based impedance matching circuits and methods for radio-frequency applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664935B1 (en) * 2002-07-31 2003-12-16 Motorola, Inc. Broad band impedance matching device with coupled transmission lines

Also Published As

Publication number Publication date
US20140320205A1 (en) 2014-10-30
TWI640160B (zh) 2018-11-01
US9660606B2 (en) 2017-05-23
TW201505047A (zh) 2015-02-01
US20180006626A1 (en) 2018-01-04
US10263594B2 (en) 2019-04-16
US20190245508A1 (en) 2019-08-08
TW201448458A (zh) 2014-12-16
WO2014179240A1 (en) 2014-11-06
US20140320252A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
TWI649771B (zh) 實施為積體被動裝置之低損耗阻抗變壓器及其相關方法
US10553570B2 (en) Network with integrated passive device and conductive trace in packaging substrate and related modules and devices
US10461717B2 (en) Baluns for RF signal conversion and impedance matching
KR102428141B1 (ko) 향상된 무선-주파수 모듈들에 관한 시스템들, 디바이스들 및 방법들
JP5239309B2 (ja) 半導体装置
TWI693676B (zh) Ｓｏｉ基板上之整合式被動裝置
US7840191B2 (en) Baluns for multiple band operation
TWI540786B (zh) 形成具有整合被動元件之定向射頻耦合器以用於額外的射頻訊號處理之半導體裝置和方法
US7276420B2 (en) Method of manufacturing a passive integrated matching network for power amplifiers
TW201240046A (en) Global system for mobile communications (GSM) radio-frequency emission front-end module adopting Quad Flat No-lead package
US20140204806A1 (en) Duplexer, circuit structure thereof and rf transceiver apparatus comprising the duplexer
US11349438B2 (en) Power amplifier packages containing multi-path integrated passive devices
CN115769372A (zh) Rf放大器封装
US9673186B2 (en) Semiconductor integrated circuit
JP2006165830A (ja) 電子装置、ローパスフィルタ、および電子装置の製造方法
US20240105760A1 (en) Inductive device structure and process method
CN117352510A (zh) 一种射频前端集成芯片及其制造方法