TWI645563B - 橫向擴散金氧半場效電晶體及其形成方法 - Google Patents

橫向擴散金氧半場效電晶體及其形成方法 Download PDF

Info

Publication number
TWI645563B
TWI645563B TW107105242A TW107105242A TWI645563B TW I645563 B TWI645563 B TW I645563B TW 107105242 A TW107105242 A TW 107105242A TW 107105242 A TW107105242 A TW 107105242A TW I645563 B TWI645563 B TW I645563B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor substrate
forming
drift region
effect transistor
Prior art date
Application number
TW107105242A
Other languages
English (en)
Other versions
TW201935689A (zh
Inventor
維克 韋
陳柏安
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107105242A priority Critical patent/TWI645563B/zh
Application granted granted Critical
Publication of TWI645563B publication Critical patent/TWI645563B/zh
Priority to CN201910022019.9A priority patent/CN110164972B/zh
Publication of TW201935689A publication Critical patent/TW201935689A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明實施例關於一種橫向擴散金氧半場效電晶體。上述橫向擴散金氧半場效電晶體包括半導體基板。上述半導體基板具有第一區域、第二區域以及位於第一區域與第二區域之間的第三區域。第一區域具有指形部分，且上述指形部分具有一長度方向。上述橫向擴散金氧半場效電晶體亦包括位於第一區域中的井區、位於上述井區中的源極區、位於第三區域中的漂移區。上述漂移區之摻雜濃度在上述長度方向上遠離上述指形部分逐漸增加。上述橫向擴散金氧半場效電晶體亦包括位於第二區域中並與上述漂移區相連的汲極區。

Description

橫向擴散金氧半場效電晶體及其形成方法
本發明實施例係有關於一種半導體裝置，且特別有關於一種橫向擴散金氧半場效電晶體及其形成方法。
高壓半導體元件適用於高電壓與高功率的積體電路領域。高壓半導體元件包括橫向擴散金氧半場效電晶體(lateral diffused metal oxide semiconductor，LDMOS)。高壓半導體元件的優點在於易相容於其他製程，符合成本效益，因此廣泛應用於電源供應器、電力管理、顯示器驅動IC元件、通訊、車用電子、工業控制等領域中。
高溫反向偏壓(high temperature reverse bias，HTRB)測試為高壓半導體元件之可靠度測試的其中一種。然而，在經歷高溫反向偏壓測試之後，傳統的高壓半導體元件可能會產生崩潰電壓下降之問題。
綜上所述，雖然現有的高壓半導體元件大致符合需求，但並非各方面皆令人滿意。
本發明實施例提供一種橫向擴散金氧半場效電晶體。上述橫向擴散金氧半場效電晶體包括半導體基板。上述半 導體基板具有第一區域、第二區域以及位於上述第一區域與上述第二區域之間的第三區域。上述第一區域具有指形部分，且上述指形部分具有一長度方向。上述橫向擴散金氧半場效電晶體亦包括位於上述第一區域中的井區、位於上述井區中的源極區、位於上述第三區域中的漂移區。上述漂移區之摻雜濃度沿著上述長度方向遠離上述指形部分逐漸增加。上述橫向擴散金氧半場效電晶體亦包括位於上述第二區域中並與上述漂移區相連的汲極區。上述源極區、上述漂移區以及上述汲極區具有第一導電型態，上述井區具有相反於上述第一導電型態的第二導電型態。
本發明實施例亦提供一種橫向擴散金氧半場效電晶體之形成方法。上述方法包括提供半導體基板。上述半導體基板具有第一區域、第二區域以及第三區域。上述第三區域位於第一區域以及第二區域之間。上述第一區域具有一指形部分，且上述指形部分具有一長度方向。上述方法亦包括形成井區於上述第一區域中、形成漂移區與汲極區。上述漂移區形成於上述第三區域中，且上述漂移區之摻雜濃度沿著上述長度方向遠離上述指形部分逐漸增加。上述汲極區形成於上述第二區域中並與上述漂移區相連。上述方法亦包括形成源極區於上述井區中。上述源極區、上述漂移區以及上述汲極區具有第一導電型態，且上述井區具有相反於上述第一導電型態的第二導電型態。
10‧‧‧橫向擴散金氧半場效電晶體
100‧‧‧半導體基板
104‧‧‧半導體基板之第一區域
104A‧‧‧半導體基板之第一區域之指形部分
106‧‧‧半導體基板之第二區域
107‧‧‧井區
108‧‧‧半導體基板之第三區域
110‧‧‧漂移區
110a、110b‧‧‧漂移區之區域
112‧‧‧摻雜區
114‧‧‧介電層
116‧‧‧閘極介電層
118‧‧‧閘極電極
120‧‧‧源極區
121‧‧‧汲極區
122‧‧‧汲極重摻雜區
124‧‧‧第一重摻雜區
126‧‧‧層間介電層
128‧‧‧接點
130‧‧‧圖案化金屬層
132‧‧‧鈍化層
202‧‧‧圖案化罩幕層
202a、202b、202c、202d、202e‧‧‧開口
204a、204b、204c、204d、204e‧‧‧摻雜區
Wa、Wb、Wc、Wd、We‧‧‧開口寬度
Sa、Sb、Sc、Sd、Se‧‧‧開口間距
202F、202G‧‧‧開口群組
202f1、202f2、202f3、202f4、202f5、202f6、202g1、202g2、202g3、202g4、202g5‧‧‧開口
204f1、204f2、204f3、204f4、204f5、204f6、204g1、204g2、 204g3、204g4、204g5‧‧‧摻雜區
Wf、Wg‧‧‧開口寬度
202h、202i、202j、202k、202l、202m、202n、202o、202p‧‧‧開口
204h、204i、204j、204k、204l、204m、204n、204o、204p‧‧‧摻雜區
Wh、Wi、Wj、Wk、Wl、Wm、Wn、Wo、Wp‧‧‧開口寬度
Sh、Si、Sj、Sk、Sl、Sm、Sn、So‧‧‧開口間距
A1‧‧‧指形部分之長度方向
A2‧‧‧指形部分之寬度方向
D1、D2‧‧‧間距
X‧‧‧間距
Y‧‧‧間距
t‧‧‧指形部分之尖部
B-B’‧‧‧線段
B-B”‧‧‧線段
I’‧‧‧段差
Q’‧‧‧界線
Q1、Q2、Q3‧‧‧位置
以下將配合所附圖式詳述本發明實施例。應注意 的是，各種特徵並未按照比例繪製且僅用以說明例示。事實上，元件的尺寸可能經放大或縮小，以清楚地表現出本發明實施例的技術特徵。
第1A圖係繪示出本發明一些實施例之橫向擴散金氧半場效電晶體10的部分上視圖。
第1B圖係沿著1A圖之線段B-B’繪示出本發明一些實施例之橫向擴散金氧半場效電晶體10的剖面圖。
第1C圖係沿著1A圖之線段B-B’繪示出本發明一些實施例之橫向擴散金氧半場效電晶體10的剖面圖。
第2A-2B圖係為本發明一些實施例之形成橫向擴散金氧半場效電晶體10之漂移區110之方法之各階段沿著線段B-B”的製程剖面圖。
第3A-3B圖係為本發明一些實施例之形成橫向擴散金氧半場效電晶體10之漂移區110之方法之各階段沿著線段B-B”的製程剖面圖。
第4A-4B圖係為本發明一些實施例之形成橫向擴散金氧半場效電晶體10之漂移區110之方法之各階段沿著線段B-B”的製程剖面圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本發明實施例敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述 第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。
應可理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，部分的操作步驟可被取代或省略。
此外，其中可能用到與空間相關用詞，例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
在此，「約」、「大約」之用語通常表示在一給定值或範圍的20%之內，例如是10%之內，且例如是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」的情況下，仍可隱含「約」、「大約」之含義。
在此，「大抵」、「實質上」之用語通常表示在一給定值或範圍的90%之內，且例如是95%之內，或98%之內，或99%之內。
除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇發明所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定 義的用語，應被解讀成具有與相關技術及本發明的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本發明的一些實施例有特別定義。
本發明實施例之橫向擴散金氧半場效電晶體之漂移區的摻雜濃度係朝著遠離半導體基板之一區域之指形部分的方向逐漸增加。換句話說，上述漂移區在靠近上述半導體基板之上述區域之指形部分的地方具有較低之摻雜濃度，因此可避免或減少電流叢聚效應(current crowding)，進而可避免或減少橫向擴散金氧半場效電晶體在高溫反向偏壓測試之後產生崩潰電壓下降之問題。
首先，請參照第1A-1B圖。第1A圖係為根據本發明一些實施例之橫向擴散金氧半場效電晶體10的部分上視圖，而第1B圖係沿著線段B-B’所繪示之剖面圖。詳細而言，線段B-B’可大抵上平行於後文所述之指形部分104A之長度方向A1。應理解的是，為了簡明起見，並未將橫向擴散金氧半場效電晶體10的所有元件繪示於第1A-1B圖中。
如第1A-1B圖所示，根據本發明一些實施例，提供半導體基板100。在一些實施例中，半導體基板100可為矽基板，但本揭露並非以此為限。舉例而言，半導體基板100可包括一些其他的元素半導體基板(例如：鍺)。半導體基板100亦可包括化合物半導體基板(例如：碳化矽、砷化鎵、砷化銦或磷化銦)。半導體基板100亦可包括合金半導體基板(例如：矽化鍺、碳化矽鍺(silicon germanium carbide)、磷砷化鎵(gallium arsenic phosphide)或磷化銦鎵(gallium indium phosphide))。在一些實 施例中，半導體基板100可包括絕緣層上半導體(semiconductor on insulator，SOI)基板(例如：絕緣層上矽基板或絕緣層上鍺基板)，上述絕緣層上半導體基板可包括底板、設置於上述底板上之埋藏氧化層以及設置於上述埋藏氧化層上之半導體層。在一些實施例中，半導體基板100可包括單晶基板、多層基板(multi-layer substrate)、梯度基板(gradient substrate)、其他適當之基板或上述之組合。
半導體基板100可包括半導體層(未個別繪示於圖中)。舉例而言，上述半導體層可包括磊晶半導體層。在一些實施例中，上述半導體層可包括矽磊晶層、鍺磊晶層、碳化矽磊晶層、氮化鎵磊晶層、其他適當之半導體磊晶層或上述之組合。舉例而言，可使用氣相磊晶法(vapor phase epitaxy，VPE)、液相磊晶法(liquid phase epitaxy，LPE)、分子束磊晶法(molecular-beam epitaxy process，MBE)、金屬化學氣相沉積法(metal organic chemical vapor deposition process，MOCVD)、其他適當之方法或上述之組合形成上述半導體層。
在一些實施例中，上述半導體層為n型半導體層，其可包括如氮、磷、砷、銻、鉍之摻質，且其摻雜濃度可為1e13至1e16cm-3。在一些其他實施例中，半導體層為p型半導體層，其可包括如硼、鋁、鎵、銦、鉈之摻質，且其摻雜濃度可為1e13至1e16cm-3。舉例而言，可使用離子佈植或原位摻雜(in-situ doping)之方式摻雜上述半導體層。
如第1A-1B圖所示，半導體基板100可包括第一區域104、第二區域106以及位於第一區域104與第二區域106之間 的第三區域108。在一些實施例中，如第1A圖所示，第一區域104與第二區域106可為交叉指形(interdigitated)。
如第1A圖所示，根據本發明一些實施例，半導體基板100之第一區域104可包括指形部分104A，指形部分104A可具有長度方向A1以及與長度方向A1垂直的寬度方向A2。在一些實施例中，如第1A圖所示，指形部分104A之長度方向A1上的邊緣可具有大抵上為弧形或曲形的尖部t(tip)。
如第1A圖所示，根據本發明一些實施例，指形部分104A在長度方向A1上與第二區域106之間的間距為D1，而指形部分104A在寬度方向A2上與第二區域106之間的間距為D2。在一些實施例中，間距D1可大於或等於間距D2。舉例而言，間距D1與間距D2之比值可為1.0至3.0，但本揭露不以此為限。
請繼續參照第1B圖，根據本發明一些實施例，形成井區107於半導體基板100中。在一些實施例中，如第1B圖所示，井區107可形成於半導體基板100之第一區域104中。在一些實施例中，井區107之摻雜濃度可為1e16至5e18cm-3。舉例而言，可使用離子佈植製程形成井區107。
請繼續參照第1B圖，根據本發明一些實施例，形成漂移區110(drift region)以及汲極區121於半導體基板100中。在一些實施例中，如第1B圖所示，漂移區110可形成於半導體基板100之第三區域108中，而汲極區121可形成於半導體基板100之第二區域106中。在一些實施例中，如第1B圖所示，汲極區121與漂移區110相連。在一些實施例中，可使用單一離子佈植製程形成漂移區110以及汲極區121。
漂移區110與汲極區121可具有第一導電型態。在一些實施例中，第一導電型態可相反於井區107之第二導電型態(例如：漂移區110與汲極區121的導電型態為n型，而井區107的導電型態為p型)。
在一些實施例中，漂移區110之摻雜濃度朝著遠離指形部分104A之尖部t之方向逐漸增加。舉例而言，如第1B圖所示，位置Q2附近之漂移區110的摻雜濃度大於位置Q1附近之漂移區110的摻雜濃度，而位置Q3附近之漂移區110的摻雜濃度大於位置Q2附近之漂移區110的摻雜濃度。換句話說，在此些實施例中，較靠近尖部t之漂移區110之部分具有較低的摻雜濃度，而較遠離尖部t之漂移區110之部分具有較高的摻雜濃度，因此可避免或減少在指形部分104A之尖部t附近發生電流叢聚效應，進而可避免或減少橫向擴散金氧半場效電晶體10在高溫反向偏壓測試之後產生崩潰電壓下降之問題。
舉例而言，漂移區110之摻雜濃度可為1e13cm-3至1e1.8cm-3。
如第1B圖所示，根據本發明一些實施例，在指形部分104A之長度方向A1上，漂移區110與指形部分104A之尖部t之間可具有間距X，而可進一步減少在指形部分104A之尖部t附近發生電流叢聚效應。在一些實施例中，間距X大於40μm，而使飄移區108之整體長度增加，而導致元件尺寸增大。在一些其他實施例中，間距X小於5μm，使得指形部分104A之尖部t附近的電場提高且容易發生電流叢聚效應。因此，在一些實施例中，間距X可為5至40μm，而可避免上述因間距X太大或 太小所產生之問題。
在一些其他的實施例中，漂移區110可延伸進入指形部分104A之尖部t。換句話說，在此些實施例中，漂移區110與指形部分104A之尖部t之間不具有間距(如第1C圖所示)。
在一些實施例中，如第1B圖所示，漂移區110之深度可朝著遠離指形部分104A之尖部t之方向逐漸增加至一最大值P1。舉例而言，P1可為5至15μm，但本揭露不以此為限。
在本發明之一些實施例中，漂移區110可藉由後文之第2A-2B圖、3A-3B圖或4A-4B圖所繪示之方法形成，此部分將於後文詳細敘述。
請繼續參照第1A-1B圖，根據本發明一些實施例，可視需求形成摻雜區112於半導體基板100之中。進一步而言，在一些實施例中，摻雜區112可位於漂移區110中，且可具有相反於上述第一導電型態的第二導電型態。舉例而言，在一些實施例中，漂移區110之第一導電型態為n型，因此摻雜區112之第二導電型態則為p型。在一些實施例中，摻雜區112之摻雜濃度可為1e17至5e18cm-3。舉例而言，可使用離子佈植製程形成摻雜區112。在一些實施例中，摻雜區112可提高橫向擴散金氧半場效電晶體10之崩潰電壓。
請繼續參照第1B圖，根據本發明一些實施例，可形成介電層114於半導體基板100之第三區域108之上以覆蓋半導體基板100之第三區域108。在一些實施例中，介電層114可包括場氧化物(field oxide)。在一些實施例中，介電層114可包括局部矽氧化層(local oxidation of silicon，LOCOS)。在一些 實施例中，可使用熱氧化製程或其他適當的製程形成介電層114。舉例而言，上述熱氧化製程可包括乾式熱氧化製程、濕式熱氧化製程或上述之組合。
請繼續參照第1A-1B圖，根據本發明一些實施例，可形成閘極介電層116於半導體基板100上，並形成閘極電極118於閘極介電層116上。在一些實施例中，可先依序毯覆性(blanket)沉積一介電材料層(未繪示於圖中)及位於其上之導電材料層(未繪示於圖中)於半導體基板100上，再將此介電材料層及導電材料層經微影與蝕刻製程分別圖案化以形成閘極介電層116及閘極電極118。
舉例而言，上述介電材料層(用以形成閘極介電層116)可由氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、其他任何適合之介電材料或上述之組合所形成。舉例而言，上述高介電常數介電材料可為LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO3(BST)、Al2O3、其他合適之高介電常數介電材料或上述組合。在一些實施例中，上述介電材料層可藉由化學氣相沉積法(CVD)、原子層沉積法(ALD)或旋轉塗佈法形成。舉例而言，上述化學氣相沉積法可為低壓化學氣相沉積法(low pressure chemical vapordeposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)或電漿輔助化學氣相沉積 法(plasma enhanced chemical vapor deposition，PECVD)。
舉例而言，上述導電材料層(用以形成閘極電極118)可由多晶矽所形成，但本揭露並非以此為限。在一些實施例中，上述導電材料層可由金屬(例如：W、Ti、Al、Cu、Mo、Ni、Pt、類似的金屬材料或上述之組合)、金屬合金、金屬氮化物(例如：氮化鎢、氮化鉬、氮化鈦、氮化鉭、類似的金屬氮化物或上述之組合)、金屬矽化物(例如：矽化鎢、矽化鈦、矽化鈷、矽化鎳、矽化鉑、矽化鉺、類似的金屬矽化物或上述之組合)、金屬氧化物(例如：氧化釕、氧化銦錫、類似的金屬氧化物或上述之組合)、其他適當的導電材料或上述之組合所形成。舉例而言，可使用化學氣相沉積製程、物理氣相沉積製程(例如：真空蒸鍍製程(vacuum evaporation process)或濺鍍製程(sputtering process))、其他適當的製程或上述之組合形成上述導電材料層。
請繼續參照第1B圖，根據本發明一些實施例，可形成源極區120於井區107中，並形成重摻雜汲極區122於汲極區121中。在一些實施例中，如第1B圖所示，重摻雜汲極區122可延伸進入漂移區110中。
源極區120與重摻雜汲極區122之導電型態可相同於漂移區110之導電型態(亦即，第一導電型態)。舉例而言，在一些實施例中，源極區120、重摻雜汲極區122以及漂移區110之導電型態皆為n型。在一些實施例中，源極區120之摻雜濃度可為5e19至1e21cm-3，而重摻雜汲極區122之摻雜濃度可為5e19至1e21cm-3。舉例而言，可使用離子佈植製程形成源極區120 與重摻雜汲極區122。
請繼續參照第1B圖，根據本發明一些實施例，可形成第一重摻雜區124於井區107中。第一重摻雜區124之導電型態可相反於源極區120之導電型態(亦即，第一重摻雜區124具有第二導電型態)。舉例而言，在一些實施例中，源極區120之導電型態為n型，而第一重摻雜區124的導電型態為p型。如第1B圖所示，在一些實施例中，第一重摻雜區124與源極區120兩者相互接觸，而可縮小元件尺寸。在一些實施例中，第一重摻雜區124之摻雜濃度可為5e19至1e21cm-3。舉例而言，可使用離子佈植製程形成第一重摻雜區124。
請繼續參照第1B圖，根據本發明一些實施例，可形成層間介電層(ILD)126於半導體基板100上。層間介電層126可包括一或多種單層或多層介電材料，例如氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane，TEOS)、磷矽玻璃(phosphosilicate glass，PSG)、硼磷矽酸鹽玻璃borophosphosilicate glass，BPSG)、低介電常數介電材料、及/或其他適用的介電材料。低介電常數介電材料可包括但不限於氟化石英玻璃(fluorinated silica glass，FSG)、氫倍半矽氧烷(hydrogen silsesquioxane，HSQ)、摻雜碳的氧化矽、非晶質氟化碳(fluorinated carbon)、聚對二甲苯(parylene)、苯並環丁烯(bis-benzocyclobutenes，BCB)、或聚醯亞胺(polyimide)。舉例而言，可使用化學氣相沉積法、物理氣相沉積法、原子層沉積法、旋轉塗佈法、其他適合的方法、或上述之組合形成層間介電層126。
請繼續參照第1B圖，根據本發明一些實施例，可形成內連結構於半導體基板100上。如第1B圖所示，內連結構可包括設置於層間介電層126上的圖案化金屬層130以及穿過層間介電層126的接點128。在一些實施例中，如第1B圖所示，圖案化金屬層130可經由接點128與源極區120、重摻雜汲極區122、閘極電極118以及第一重摻雜區124電性連接。
在一些實施例中，可使用微影製程、蝕刻製程、其他適當之製程或上述之組合在層間介電層126中形成開口，然後在上述開口中填充導電材料以形成接點128。在一些實施例中，接點128之導電材料包括金屬材料(例如：鎢、鋁、或銅)、金屬合金、多晶矽、其他合適的導電材料或上述之組合。舉例而言，可使用物理氣相沉積製程(例如：蒸鍍法或濺鍍法)、電鍍法、原子層沉積製程、其他合適的製程或上述之組合沉積導電材料於上述開口中以形成接點128。在一些實施例中，在沉積導電材料的步驟之後，可選擇性地進行化學機械研磨(chemical mechanical polishing，CMP)製程或回蝕刻製程以去除多餘的導電材料。
在一些實施例中，在形成接點128的步驟之前，可於上述開口的側壁及底部形成阻障層(未繪示於圖中)，上述阻障層可防止接點128的導電材料擴散至層間介電層126。舉例而言，上述阻障層的材料可為氮化鈦(TiN)、鈦(Ti)、鉭(Ta)、氮化鉭(TaN)、鎢(W)、氮化鎢(WN)、其他合適的材料或上述之組合。舉例而言，可使用物理氣相沉積製程、原子層沉積製程、電鍍製程、其他合適的製程或上述之組合形成上述阻障層。
在一些實施例中，圖案化金屬層130可包括Cu、W、Ag、Ag、Sn、Ni、Co、Cr、Ti、Pb、Au、Bi、Sb、Zn、Zr、Mg、In、Te、Ga、其他合適的金屬材料、上述之合金或上述之組合。在一些實施例中，圖案化金屬層130可包括Ti/TiN/AlCu/TiN的堆疊結構。在一些實施例中，可以物理氣相沉積製程、電鍍製程、原子層沉積製程、其他適合的製程或上述之組合形成毯覆金屬層於層間介電層126上，然後可以圖案化製程圖案化上述毯覆金屬層以形成圖案化金屬130。在一些實施例中，上述圖案化製程可包括微影製程(例如：覆蓋光阻、軟烤、曝光、曝光後烘烤、顯影、其他適當的製程或上述之組合)、蝕刻製程(例如：濕式蝕刻製程、乾式蝕刻製程、其他適當的製程或上述之組合)、其他適當的製程或上述之組合。
應理解的是，雖然於第1B圖中僅繪示出一層層間介電層126以及一層圖案化金屬層130，但本揭露不以此為限。在一些其他的實施例中，亦可視需求形成其他數量的層間介電層以及圖案化金屬層。
請繼續參照第1B圖，根據本發明一些實施例，可形成鈍化層132於層間介電層126上並覆蓋圖案化金屬層130。鈍化層132可保護下方的膜層並提供物理隔離及結構支撐。舉例而言，鈍化層132可包括SiO2、SiN3、SiON、Al2O3、AlN、聚亞醯胺(polyimide，PI)、苯環丁烯(benzocyclobutene，BCB)、聚苯并噁唑(polybenzoxazole，PBO)、其他適當之材料或上述之組合。在一些實施例中，可使用化學氣相沉積法、旋轉塗佈法、其他適當之方法或上述之組合形成鈍化層132。在一些實 施例中，可經化學機械研磨製程使鈍化層132具有大抵上平坦的頂表面。
綜合上述，本發明實施例之橫向擴散金氧半場效電晶體10之漂移區110的摻雜濃度係朝著遠離半導體基板100之第一區域104之指形部分104A的方向逐漸增加。換句話說，漂移區110在靠近半導體基板100之第一區域104之指形部分104A的地方具有較低之摻雜濃度，因此可避免或減少電流叢聚效應，進而可避免或減少橫向擴散金氧半場效電晶體10在高溫反向偏壓測試之後產生崩潰電壓下降之問題。
第2A-2B圖係為本發明一些實施例之形成橫向擴散金氧半場效電晶體10之漂移區110之方法之各階段沿著線段B-B”的製程剖面圖。
如第2A圖所示，可形成圖案化罩幕層202於半導體基板100上以充當佈植罩幕。在一些實施例中，可使用如旋轉塗佈之方式形成光阻層於半導體基板100上，接著進行軟烘烤、曝光、曝光後烘烤以及顯影(developing)等步驟圖案化上述光阻層以形成圖案化罩幕層202。在一些其他的實施例中，圖案化罩幕層202亦可由如氧化矽或氮化矽等硬罩幕材料所形成。
如第2A圖所示，圖案化罩幕層202可具有複數個開口202a、202b、202c、202d與202e，此些開口可位於半導體基板100之第三區域108上。在一些實施例中，為了使後續形成之漂移區110與指形部分104A之尖部t之間的間距X為5至40μm，此些開口中最靠近指形部分104A之尖部t的一者(例如：第2A圖中所繪示的開口202a)與指形部分104A之尖部t之間的間距Y可 為5至40μm。
如第2A圖所示，開口202a、202b、202c、202d與202e各自可具有寬度Wa、Wb、Wc、Wd與We。在一些實施例中，為了使後續形成之漂移區110之摻雜濃度朝著遠離指形部分104A之尖部t之方向逐漸增加，此些開口之寬度係朝向遠離指形部分104A之尖部t之方向遞增(亦即，Wa<Wb<Wc<Wd<We)。
在一些實施例中，此些開口之寬度係朝向遠離指形部分104A之尖部t之方向線性增加。換句話說，在此些實施例中，任意相鄰兩開口之寬度的比值大抵上維持一固定值(亦即，Wb/Wa=Wc/Wb=Wd/Wc=We/Wd)。在一些實施例中，任意相鄰兩開口之寬度較大者與寬度較小者之寬度比值(例如：Wb/Wa、Wc/Wb、Wd/Wc以及We/Wd)可為1.2至2.5。
如第2A圖所示，相鄰兩開口之間可具有間距(例如：Sa、Sb、Sc以及Sd)。在一些實施例中，任意相鄰兩開口之間的間距大抵上維持一定(例如：Sa=Sb=Sc=Sd)，但本揭露不以此為限。舉例而言，任意相鄰兩開口之間的間距可為0.6至3.0μm，但本揭露不以此為限。
請繼續參照第2A圖，可使用圖案化罩幕層202充當佈植罩幕進行離子佈植製程，以於半導體基板100之第三區域108中形成摻雜區204a、204b、204c、204d與204e，此些摻雜區將被用來形成漂移區110。在一些實施例中，為了形成n型的漂移區110，可使用離子佈植製程佈植磷離子或砷離子於半導體基板100之第三區域108中以形成n型的摻雜區204a、204b、 204c、204d與204e。在一些其他的實施例中，為了形成p型的漂移區110，可使用離子佈植製程佈植硼離子、銦離子或二氟化硼離子(BF2 +)於半導體基板100之第三區域108中以形成p型的摻雜區204a、204b、204c、204d與204e。
接著，如第2B圖所示，移除圖案化罩幕層202。在一些實施例中，圖案化罩幕層202係由光阻所形成，因此可使用如電漿灰化之方式移除圖案化罩幕層202。在一些其他的實施例中，圖案化罩幕層202係由如氧化矽或氮化矽等硬罩幕材料所形成，因此可使用蝕刻製程移除圖案化罩幕層202。
請繼續參照第2B圖，在移除圖案化罩幕層202的步驟之後，可進行熱處理製程，使摻雜區204a、204b、204c、204d與204e經由熱擴散形成漂移區110。舉例而言，上述熱處理製程可包括快速熱退火製程(rapid thermal process，RTP)、爐管退火製程(furnace annealing process)、雷射尖峰退火製程(laser spike annealing process，LSA)、其他適當的熱處理製程或上述之組合。在一些實施例中，上述熱處理製程為快速熱退火製程，其熱處理溫度可為850至1100℃，且所對應之熱處理時間(duration)可為10至60秒。在一些實施例中，上述熱處理製程為爐管退火製程，其熱處理溫度可為900至1150℃，且所對應之熱處理時間可為20至60分。
應理解的是，雖然於第2A-2B圖中係繪示出五個開口202a、202b、202c、202d與202e，但本揭露並非以此為限。在一些其他的實施例中，亦可視需求形成其他任何適當數量的開口於圖案化罩幕層202中。
綜合上述，經由第2A-2B圖所繪示的方法，本發明實施例之橫向擴散金氧半場效電晶體10之漂移區110的摻雜濃度係朝著遠離指形部分104A的方向逐漸增加。換句話說，漂移區110在靠近指形部分104A的地方具有較低之摻雜濃度，因此可避免或減少電流叢聚效應，進而可避免或減少橫向擴散金氧半場效電晶體10在高溫反向偏壓測試之後產生崩潰電壓下降之問題。
第3A-3B圖係為本發明一些實施例之形成橫向擴散金氧半場效電晶體10之漂移區110之方法之各階段沿著線段B-B”的製程剖面圖。第3A-3B圖之實施例與第2A-2B圖之實施例的其中一個差異在於兩者之圖案化罩幕層具有不同的配置，以下將詳細說明之。
應注意的是，後文中與前文相同或相似的元件或膜層將以相同或相似之標號表示，其材料、製造方法與功能皆與前文所述相同或相似，故此部分在後文中將不再贅述。
如第3A圖所示，圖案化罩幕層202可具有第一開口群組202F以及鄰近於第一開口群組202F的第二開口群組202G，且第一開口群組202F較第二開口群組202G靠近指形部分104A。如第3A圖所示，第一開口群組202F可包括複數個開口202f1、202f2、202f3、202f4、202f5以及202f6，且此些開口大抵上具有相同的寬度Wf。類似地，第二開口群組202G可包括複數個開口202g1、202g2、202g3、202g4以及202g5，且此些開口大抵上具有相同的寬度Wg。
在一些實施例中，為了使後續形成之漂移區110之 摻雜濃度朝著遠離指形部分104A之尖部t之方向逐漸增加，此些開口群組之開口寬度係朝向遠離指形部分104A之尖部t之方向遞增(例如，Wf<Wg)。
在一些實施例中，任意相鄰兩開口群組之寬度較大者與寬度較小者之寬度比值(例如：Wg/Wf)可為1.5至3.2。
請繼續參照第3A圖，可使用圖案化罩幕層202充當佈植罩幕進行離子佈植製程，以於半導體基板100之第三區域108中形成摻雜區204f1、204f2、204f3、204f4、204f5、204f6、204g1、204g2、204g3、204g4以及204g5，此些摻雜區將被用來形成漂移區110。
接著，如第3B圖所示，可使用如前述之灰化製程或蝕刻製程移除圖案化罩幕層202。在移除圖案化罩幕層202的步驟之後，可進行如前述之熱處理製程，使摻雜區204f1、204f2、204f3、204f4、204f5、204f6、204g1、204g2、204g3、204g4以及204g5經由熱擴散形成漂移區110。在一些實施例中，如第3B圖所示，漂移區110可具有兩階段的摻雜輪廓。詳細而言，在此些實施例中，漂移區110可具有較靠近指形部分104A的區域110a(第一階段)以及較遠離指形部分104A的區域110b(第二階段)，且區域110b可與區域110a相鄰(於第3B圖中以虛線Q’表示區域110a與區域110b兩者之間的界線)。在一些實施例中，如第3B圖所示，漂移區110之摻雜輪廓在區域110a與區域110b之間可具有深度差(或可稱為段差)I’。應理解的是，雖然於第3B圖所繪示的實施例中漂移區110具有兩階段的摻雜輪廓，但本揭露並不以此為限。舉例而言，可視需求使漂移區110具有如三 階段的摻雜輪廓、四階段的摻雜輪廓或具有其他任何適當數量階段之摻雜輪廓。
應理解的是，雖然於第3A圖中僅繪示出兩個開口群組202F與202G，但本揭露不以此為限，在一些其他的實施例中，亦可視需求形成更多開口群組於圖案化罩幕層202中。
綜合上述，經由第3A-3B圖所繪示的方法，本發明實施例之橫向擴散金氧半場效電晶體10之漂移區110在靠近指形部分104A的地方具有較低之摻雜濃度，因此可避免或減少電流叢聚效應，進而可避免或減少橫向擴散金氧半場效電晶體10在高溫反向偏壓測試之後產生崩潰電壓下降之問題。
第4A-4B圖係為本發明一些實施例之形成橫向擴散金氧半場效電晶體10之漂移區110之方法之各階段沿著線段B-B”的製程剖面圖。第4A-4B圖之實施例與第2A-2B圖之實施例的其中一個差異在於兩者之圖案化罩幕層具有不同的配置，以下將詳細說明之。
應注意的是，後文中與前文相同或相似的元件或膜層將以相同或相似之標號表示，其材料、製造方法與功能皆與前文所述相同或相似，故此部分在後文中將不再贅述。
如第4A圖所示，圖案化罩幕層202可具有複數個開口202h、202i、202j、202k、202l、202m、202n、202o與202p。在一些實施例中，此些開口可具有大抵上相同的寬度(亦即，Wh=Wi=Wj=Wk=Wl=Wm=Wn=Wo=Wp)。舉例而言，此些開口之寬度可為0.6至4.0μm，但本揭露並非以此為限。
如第4A圖所示，此些開口之相鄰兩者之間可具有 間距Sh、Si、Sj、Sk、Sl、Sm、Sn與So。在一些實施例中，為了使後續形成之漂移區110之摻雜濃度朝著遠離指形部分104A之尖部t之方向逐漸增加，此些間距係朝向遠離指形部分104A之尖部t之方向遞減(亦即，Sh>Si>Sj>Sk>Sl>Sm>Sn>So)。
在一些實施例中，此些間距係朝向遠離指形部分104A之尖部t之方向線性遞減。換句話說，在此些實施例中，任意相鄰兩間距之比值大抵上維持一固定值(亦即，Sh/Si=Si/Sj=Sj/Sk=Sk/Sl=Sl/Sm=Sm/Sn=Sn/So)。在一些實施例中，任意相鄰兩間距之較大者與較小者之比值(例如：Sh/Si、Si/Sj、Sj/Sk、Sk/Sl、Sl/Sm、Sm/Sn、Sn/So)可為1.2至3.0。
請繼續參照第4A圖，可使用圖案化罩幕層202充當佈植罩幕進行離子佈植製程，以於半導體基板100之第三區域108中形成摻雜區204h、204i、204j、204k、204l、204m、204n、204o與204p，此些摻雜區將被用來形成漂移區110。
接著，如第4B圖所示，可使用如前述之灰化製程或蝕刻製程移除圖案化罩幕層202。在移除圖案化罩幕層202的步驟之後，可進行如前述之熱處理製程，使摻雜區204h、204i、204j、204k、204l、204m、204n、204o與204p經由熱擴散形成漂移區110。
應理解的是，雖然於第4A圖中繪示出九個開口202h、202i、202j、202k、202l、202m、202n、202o與202p，但本揭露不以此為限，在一些其他的實施例中，亦可視需求形成任何其他適當數量之開口於圖案化罩幕層202中。
綜合上述，經由第4A-4B圖所繪示的方法，本發明 實施例之橫向擴散金氧半場效電晶體10之漂移區110在靠近指形部分104A的地方具有較低之摻雜濃度，因此可避免或減少電流叢聚效應，進而可避免或減少橫向擴散金氧半場效電晶體10在高溫反向偏壓測試之後產生崩潰電壓下降之問題。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
此外，本揭露之每一請求項可為個別的實施例，且本揭露之範圍包括本揭露之每一請求項及每一實施例彼此之結合。

Claims (13)

  1. 一種橫向擴散金氧半(lateral-diffused metal oxide-semiconductor，LDMOS)場效電晶體，包括：一半導體基板，其中該半導體基板具有一第一區域、一第二區域以及一第三區域，其中該第三區域位於該第一區域以及該第二區域之間，其中該第一區域具有一指形部分，且該指形部分具有一長度方向；一井區，位於該第一區域中；一源極區，位於該井區中；一漂移區，位於該半導體基板中，其中該漂移區之摻雜濃度在該長度方向上遠離該指形部分逐漸增加；一汲極區，位於該第二區域中且與該漂移區相連，其中該源極區、該漂移區以及該汲極區具有一第一導電型態，且該井區具有相反於該第一導電型態的一第二導電型態；以及其中該漂移區之摻雜濃度在該漂移區與該汲極區相連之處具有最大值。
  2. 如申請專利範圍第1項所述之橫向擴散金氧半場效電晶體，其中該指形部分具有一尖部，且在該長度方向上，該漂移區與該尖部之間的間距為5至40μm。
  3. 如申請專利範圍第1項所述之橫向擴散金氧半場效電晶體，其中該漂移區之深度在該長度方向上遠離該指形部分逐漸增加至一最大值。
  4. 如申請專利範圍第1項所述之橫向擴散金氧半場效電晶體，更包括：一介電層，覆蓋該半導體基板之第三區域。
  5. 如申請專利範圍第1項所述之橫向擴散金氧半場效電晶體，更包括：一閘極介電層，設置於該半導體基板上；以及一閘極電極，設置於該閘極介電層上。
  6. 如申請專利範圍第1項所述之橫向擴散金氧半場效電晶體，更包括：一第一重摻雜區，位於該井區中，其中該第一重摻雜區具有該第二導電型態且該源極區直接接觸該第一重摻雜區。
  7. 一種橫向擴散金氧半場效電晶體之形成方法，包括：提供一半導體基板，其中該半導體基板具有一第一區域、一第二區域以及一第三區域，其中該第三區域位於該第一區域以及該第二區域之間，其中該第一區域具有一指形部分，且該指形部分具有一長度方向；形成一井區於該第一區域中；形成一漂移區以及一汲極區，其中該漂移區形成於該半導體基板中，且該漂移區之摻雜濃度在該長度方向上遠離該指形部分逐漸增加，其中該汲極區形成於該第二區域中並與該漂移區相連；形成一源極區於該井區中，其中該源極區、該漂移區以及該汲極區具有一第一導電型態，且該井區具有相反於該第一導電型態的一第二導電型態；以及其中該漂移區之摻雜濃度在該漂移區與該汲極區相連之處具有最大值。
  8. 如申請專利範圍第7項所述之橫向擴散金氧半場效電晶體之形成方法，其中該指形部分具有一尖部，且形成該漂移區的步驟包括：形成一圖案化罩幕層於該半導體基板上，其中該圖案化罩幕層包括複數個開口位於該半導體基板之第三區域上，且在該長度方向上該些開口之最靠近該尖部之一者與該尖部之間的間距為5至40μm；以及以該圖案化罩幕層充當一佈植罩幕進行一離子佈植製程。
  9. 如申請專利範圍第7項所述之橫向擴散金氧半場效電晶體之形成方法，其中形成該漂移區的步驟包括：形成一圖案化罩幕層於該半導體基板上，其中該圖案化罩幕層包括複數個開口位於該半導體基板之第三區域上，且該些開口之寬度在該長度方向上遠離該第一區域遞增；以及以該圖案化罩幕層充當一佈植罩幕進行一離子佈植製程。
  10. 如申請專利範圍第7項所述之橫向擴散金氧半場效電晶體之形成方法，其中形成該漂移區的步驟包括：形成一圖案化罩幕層於該半導體基板上，其中該圖案化罩幕層包括複數個開口位於該半導體基板之第三區域上，其中該些開口之一第一群組的每一者在該長度方向上具有一第一寬度，該些開口之一第二群組的每一者在該長度方向上具有一第二寬度，其中該第一寬度小於該第二寬度且該第一群組較該第二群組靠近該第一區域；以及以該圖案化罩幕層充當一佈植罩幕進行一離子佈植製程。
  11. 如申請專利範圍第7項所述之橫向擴散金氧半場效電晶體之形成方法，其中形成該漂移區的步驟包括：形成一圖案化罩幕層於該半導體基板上，其中該圖案化罩幕層包括複數個開口位於該半導體基板之第三區域上，其中該些開口之相鄰兩者之間的間距在該長度方向上遠離該第一區域遞減；以及以該圖案化罩幕層充當一佈植罩幕進行一離子佈植製程。
  12. 如申請專利範圍第11項所述之橫向擴散金氧半場效電晶體之形成方法，其中該些開口在該長度方向上具有相同的寬度。
  13. 如申請專利範圍第11項所述之橫向擴散金氧半場效電晶體之形成方法，其中該漂移區之深度在該長度方向上遠離該指形部分逐漸增加至一最大值。
TW107105242A 2018-02-13 2018-02-13 橫向擴散金氧半場效電晶體及其形成方法 TWI645563B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107105242A TWI645563B (zh) 2018-02-13 2018-02-13 橫向擴散金氧半場效電晶體及其形成方法
CN201910022019.9A CN110164972B (zh) 2018-02-13 2019-01-10 横向扩散金属氧化物半导体场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107105242A TWI645563B (zh) 2018-02-13 2018-02-13 橫向擴散金氧半場效電晶體及其形成方法

Publications (2)

Publication Number Publication Date
TWI645563B true TWI645563B (zh) 2018-12-21
TW201935689A TW201935689A (zh) 2019-09-01

Family

ID=65431863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105242A TWI645563B (zh) 2018-02-13 2018-02-13 橫向擴散金氧半場效電晶體及其形成方法

Country Status (2)

Country Link
CN (1) CN110164972B (zh)
TW (1) TWI645563B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069714B1 (en) * 2019-12-31 2021-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Boundary scheme for semiconductor integrated circuit and method for forming an integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130344672A1 (en) * 2011-11-30 2013-12-26 Freescale Semiconductor, Inc. Semiconductor device with self-biased isolation
TW201614831A (en) * 2014-10-02 2016-04-16 Nuvoton Technology Corp Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399288B (zh) * 2008-10-23 2010-08-25 北京时代民芯科技有限公司 一种ldmos芯片的轻掺杂漂移区结构形成方法
CN103681861B (zh) * 2012-08-31 2016-08-17 新唐科技股份有限公司 半导体元件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130344672A1 (en) * 2011-11-30 2013-12-26 Freescale Semiconductor, Inc. Semiconductor device with self-biased isolation
TW201614831A (en) * 2014-10-02 2016-04-16 Nuvoton Technology Corp Semiconductor device

Also Published As

Publication number Publication date
CN110164972B (zh) 2022-07-15
TW201935689A (zh) 2019-09-01
CN110164972A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
US10879404B2 (en) Multi-channel field effect transistors using 2D-material
US10269963B2 (en) Semiconductor device structure and method for forming the same
TWI646653B (zh) 橫向擴散金屬氧化物半導體場效電晶體
US20200152746A1 (en) Semiconductor device structure and method for forming the same
US11824106B2 (en) Semiconductor device and method of fabricating the same
TWI645563B (zh) 橫向擴散金氧半場效電晶體及其形成方法
US20230403860A1 (en) Embedded ferroelectric finfet memory device
US11088265B2 (en) Semiconductor structure having a repaired dielectric layer
US11908744B2 (en) Semiconductor device structure
US11164868B2 (en) Semiconductor device
US10600909B2 (en) Semiconductor devices and methods for fabricating the same
CN111081548B (zh) 完全硅化栅控装置及其形成方法
TWI698014B (zh) 半導體裝置及其製造方法
TWI658590B (zh) 高壓半導體裝置及其形成方法
TWI641107B (zh) 橫向擴散金屬氧化物半導體場效電晶體
US11996323B2 (en) Semiconductor device with source/drain epitaxial layer
CN111146284B (zh) 半导体装置及其制造方法
US11569365B2 (en) Semiconductor structure and method for manufacturing the same
TWI678728B (zh) 半導體裝置及其製造方法
US20240266279A1 (en) Conductive structure in semiconductor structure and method for forming the same
US20230010333A1 (en) Integrated chip with good thermal dissipation performance
TWI683351B (zh) 半導體裝置及其形成方法