TWI643064B - 系統單晶片及其驗證方法 - Google Patents

系統單晶片及其驗證方法 Download PDF

Info

Publication number
TWI643064B
TWI643064B TW104111119A TW104111119A TWI643064B TW I643064 B TWI643064 B TW I643064B TW 104111119 A TW104111119 A TW 104111119A TW 104111119 A TW104111119 A TW 104111119A TW I643064 B TWI643064 B TW I643064B
Authority
TW
Taiwan
Prior art keywords
instruction
processor
test
test program
exception
Prior art date
Application number
TW104111119A
Other languages
English (en)
Other versions
TW201610665A (zh
Inventor
朴城範
朴鎭成
曺娥羅
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201610665A publication Critical patent/TW201610665A/zh
Application granted granted Critical
Publication of TWI643064B publication Critical patent/TWI643064B/zh

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一系統單晶片之一驗證方法包含下列步驟:接收一測試產生器及一異常處置器;基於一測試樣板,藉由該測試產生器而產生包含一異常成因指令之一測試程式;當該測試程式執行時,在一第一操作狀態執行一第一指令;當該異常成因指令在該測試程式之執行期間執行時,停止該測試程式之執行且進行包含於該異常處置器中之一修護指令序列;以及自該修護指令序列進行之後所設定之一第二操作狀態的一第二指令重新開始該測試程式,該第二指令對應至緊接於該異常成因指令的位址之一位址。

Description

系統單晶片及其驗證方法 相關申請之交互參考
在此聲明35 U.S.C.§ 119法案下有關建檔於2014年4月9日之美國暫定專利申請案第61/977223號案之優先權,其整體內容將配合此處作為參考。在此聲明35 U.S.C.§ 119法案下有關建檔於2014年7月21日之韓國智慧財產局之韓國專利申請第10-2014-0091962號案,其整體內容將配合此處作為參考。
發明領域
本發明關於一種系統單晶片及其驗證方法。
發明背景
此處說明之本發明概念係關於一系統單晶片以及其驗證方法。
隨著半導體處理程序之進展,一半導體積體電路已發展成一系統單晶片(SoC)之形式,其是包含一處理器、一快取記憶體、一輸入/輸出介面等等之一單積體晶片(IC)。如果該處理器和該快取記憶體被整合於一單晶片中,則資料輸入/輸出速率可以改進,因而使得處理器之整體性 能改進。但是,半導體IC之缺陷可能由於製造處理程序之不平衡而出現。因此,有必要闡明可能由於製造處理程序所造成之缺陷成因。
一些SoC可以包含複數個處理器,其中各個處理器操作而改變複數個權限等級或複數個指令組。因此,於該SoC中包含一自動地驗證該SoC之方法是有利地,該方法藉由考慮複數個處理器、複數個權限等級、及/或複數個指令組而自動地驗證該SoC。
發明概要
至少一實施範例係關於一系統單晶片(SoC)之驗證方法。
依據至少一實施範例,一系統單晶片(SoC)之一驗證方法包含下列步驟:藉由包含於該系統單晶片中之一處理器,接收一測試產生器及一異常處置器;基於一測試樣板,藉由包含該測試產生器之該處理器,而產生包含一異常成因指令之一測試程式;當該測試程式執行時,藉由該處理器,在一第一操作狀態執行一第一指令;當該異常成因指令在該測試程式之執行期間執行時,藉由該處理器,停止該測試程式之執行;當該異常成因指令在該測試程式之執行期間執行時,藉由該處理器,進行包含於該異常處置器中之一修護指令序列;以及自該修護指令序列進行之後所設定之一第二操作狀態的一第二指令重新開始該測試程式,該第二指令具有緊接於該異常成因指令的位址 之一位址。
至少一實施範例提供重新開始該測試程式,其包含下列動作:當形成自該第一操作狀態至該第二操作狀態之一改變時,則(i)在不同於執行該第一指令之處理器的另一處理器上執行該第二指令,或(ii)使用不同於該第一指令之一權限等級的一權限等級和不同於該第一指令之一指令組的一指令組之至少一者而執行該第二指令。
至少一實施範例提供產生測試程式,其包含下列動作:讀取包含於該測試樣板中之一第一指令敘述;產生對應至該第一指令敘述之該第一指令,以至於該第一指令是進行於該第一操作狀態;讀取包含於該測試樣板中之一狀態修改指令敘述;產生該異常成因指令,該異常成因指令包含關於一操作狀態之一切換意向,關於該操作狀態之該切換意向表明改變該系統單晶片之一操作狀態,關於該操作狀態之該切換意向對應至該狀態修改指令敘述;讀取緊接於該狀態修改指令敘述之一第二指令敘述;以及產生對應至該第二指令敘述之該第二指令,以至於該第二指令是進行於鄰接於該異常成因指令之位址的一位址之該第二操作狀態。
至少一實施範例提供切換意向,其是使用該測試產生器之一第一子構件而受檢測。
依據至少一實施範例,於一系統單晶片之一驗證方法中,該系統單晶片包含一處理器且支援至少二個指令組,該驗證方法包括下列步驟:藉由該處理器,接收一測 試產生器及一異常處置器;基於一測試樣板,藉由包含該測試產生器之該處理器,產生包含一異常成因指令之一測試程式;藉由該處理器,執行一第一指令,該第一指令是當該測試程式執行時,基於該等至少二個指令組之一第一指令組而產生;當該異常成因指令在該測試程式之執行期間執行時,藉由該處理器,停止該測試程式之執行;當該異常成因指令在該測試程式之執行期間執行時,藉由該處理器進行包含於該異常處置器中之一修護指令序列;以及自該修護指令序列進行之後的一第二指令重新開始該測試程式,該第二指令對應至鄰接於該異常成因指令的位址之一位址,並且該第二指令是取決於該等至少二個指令組之一第二指令組而產生。
至少一實施範例提供產生一測試程式,其包含下列步驟:讀取包含於該測試樣板中之一第一指令敘述;基於該第一指令組而產生對應至該第一指令敘述之該第一指令;讀取包含於該測試樣板中之一狀態修改指令敘述;產生該異常成因指令,該異常成因指令包含一切換意向,該交換意向表明對應至該狀態修改指令敘述之一指令組;讀取緊接於該狀態修改指令敘述之一第二指令敘述;以及基於鄰接於該異常成因指令之位址的一位址之該第二指令組而產生對應至該第二指令敘述的該第二指令。
至少一實施範例提供包含切換意向之狀態修改指令敘述。
至少一實施範例提供切換意向,該切換意向是使 用該測試產生器之一第一子構件而受檢測。
至少一實施範例提供第一指令之內容以及第二指令之內容,其中該第一指令之內容以及該第二指令之內容是藉由該測試產生器之一第二子構件而受檢測。
至少一實施範例提供關於一指令組之切換意向,該切換意向是使用包含於該異常成因指令中之參數而受檢測。
至少一實施範例提供一方法,其進一步地包含下列步驟:藉由饋送該第一指令、該第二指令、以及該異常成因指令之至少一者至一參考模式而得到一模式化結果;並且該模式化結果包含當該第一指令、該第二指令、以及該異常成因指令之至少一者執行時關於一驗證目標處理器之一狀態改變的資訊。
至少一實施範例提供得到模式化結果,其包含下列步驟:當該驗證目標處理器包含至少二個處理器核心時,檢測關於包含於該異常成因指令中之一處理器的一切換意向;以及當關於該處理器之該切換意向受檢測時,饋送一無操作指令至該參考模式而無需饋送該異常成因指令,並且該無操作指令係使用以設定將被產生之下一個指令的一位置而無需該參考模式之一狀態改變。
至少一實施範例提供該產生的測試程式係形成於不包含該驗證目標處理器之一主機系統單晶片上,並且執行一第一指令、進行該修護指令序列、以及重新開始該測試程式係完成於包含該驗證目標處理器之一系統單晶片 上。
至少一實施範例係關於一系統單晶片之一驗證方法,該系統單晶片包含一處理器且支援至少二個組權限等級。
依據一實施範例,一系統單晶片的一驗證方法,其包含一處理器且支援至少二個權限等級,該驗證方法包含下列步驟:藉由該處理器,接收一測試產生器及一異常處置器;基於一測試樣板,藉由包含該測試產生器之該處理器,產生包含一異常成因指令之一測試程式;當該測試程式執行時,藉由該處理器,以該等至少二個權限等級之一第一權限等級執行一第一指令;在該測試程式之執行期間,當該異常成因指令執行時,藉由該處理器而停止該測試程式之執行;當該異常成因指令在該測試程式之執行期間執行時,藉由該處理器進行包含於該異常處置器中之一修護指令序列;以及自該修護指令序列進行之後的一第二指令重新開始該測試程式,該第二指令對應至鄰接於該異常成因指令的位址之一位址,並且該第二指令以該等至少二個權限等級之一第二權限等級而執行。
至少一實施範例提供產生一測試程式,其包含下列步驟:讀取包含於該測試樣板中之一第一指令敘述;產生該第一指令,該第一指令對應至該第一指令敘述,以至於該第一指令以該第一權限等級進行;讀取包含於該測試樣板中之一狀態修改指令敘述;產生包含關於一權限等級之一切換意向的該異常成因指令,關於該權限等級之該切 換意向表明自該第一權限等級切換至該第二權限等級,關於該權限等級之該切換意向對應至該狀態修改指令敘述;讀取緊接於該測試樣板中之該狀態修改指令敘述之後的一第二指令敘述;以及產生該第二指令,該第二指令對應至該第二指令敘述,以至於該第二指令以該第二權限等級進行於鄰接於該異常成因指令之位址的一位址。
至少一實施範例提供進行一修護指令序列,其包含下列步驟:當該系統單晶片以該第一權限等級操作時,儲存該系統單晶片之第一狀態資訊;以及在該修護指令序列執行期間,當該系統晶片以該第二權限等級操作時,恢復該系統單晶片之第二狀態資訊。
至少一實施範例提供第一狀態資訊以及第二狀態資訊,其中該第一狀態資訊與該第二狀態資訊係儲存在連接到該系統單晶片之一記憶體裝置的一第一區域,該第一區域係被指定以該第一權限等級而儲存該第一狀態資訊與該第二狀態資訊。
至少一實施範例提供第一狀態資訊以及第二狀態資訊,其中該第一狀態資訊和該第二狀態資訊係儲存在連接於該系統單晶片之一記憶體裝置的一第二區域,該第二區域係被指定以該第二權限等級而儲存該第一狀態資訊和該第二狀態資訊。
至少一實施範例係關於一計算系統。
依據一實施範例,一計算系統包含一記憶體裝置,該記憶體裝置係組態以儲存第一資料、一測試產生器、 及用於一測試程式之產生的一異常處置器。該計算系統包含至少二個處理器,該等至少二個處理器之各者係組態以使用該第一資料和該測試產生器而產生該測試程式。當該測試程式產生時,該測試產生器係組態以當關於一處理器之一切換意向受檢測時自該第一資料產生第二資料。當該測試程式藉由該等至少二個處理器之一第一處理器而執行時將進行下列動作:依據該第二資料,停止執行該測試程式,以及依據該第二資料,使用該異常處置器而執行一修護指令序列,以至於該測試程式在該等至少二個組處理器的該第一處理器和一第二處理器之間的一切換形成之後重新開始。
100‧‧‧計算裝置
110‧‧‧系統單晶片(SoC)
111‧‧‧記憶體控制器
112、113‧‧‧快取
114-1-114-8‧‧‧處理器
120‧‧‧記憶體裝置
200‧‧‧主機計算裝置
210‧‧‧主機系統單晶片(SoC)
220‧‧‧測試產生器
300‧‧‧計算裝置
310‧‧‧系統單晶片(SoC)
320‧‧‧記憶體裝置
400‧‧‧計算裝置
410‧‧‧系統單晶片(SoC)
420‧‧‧記憶體裝置
S110-S170‧‧‧操作步驟
S210-S290‧‧‧操作步驟
S305-S375‧‧‧操作步驟
S410-S450‧‧‧操作步驟
S610-S660‧‧‧操作步驟
S710-S750‧‧‧操作步驟
S805-S855‧‧‧操作步驟
500‧‧‧主機計算裝置
510‧‧‧主機系統單晶片(SoC)
520‧‧‧主機記憶體
600‧‧‧計算裝置
610‧‧‧待測系統單晶片(SoC)
620‧‧‧記憶體
上面和其他目的以及特點將自參考下面圖形之下面說明而成為明顯的,其中除非另有指定,否則全文中各種圖形之相同參考號碼涉及相同部件,並且其中:圖1是依據本發明概念之一實施範例,分解地例示一系統單晶片之方塊圖;圖2是依據本發明概念之一實施範例,分解地例示用以藉由一原位驗證而驗證展示於圖1中之一系統單晶片的一組態之方塊圖;圖3是依據本發明概念之一實施範例,分解地例示用以使用一參考模式藉由一異位驗證方式而驗證展示於圖1中之一系統單晶片的一組態之方塊圖;圖4是依據本發明概念之一實施範例,分解地例 示用以驗證一系統單晶片之一組態的方塊圖;圖5至7是依據本發明概念之一實施範例,分解地例示展示於圖4中之一測試樣板的圖形;圖8是依據本發明概念之一實施範例,分解地例示展示於圖4中的一映射列表之圖形;圖9是依據本發明概念之一實施範例,展示一測試程式產生方法之流程圖;圖10是依據本發明概念之一實施範例,分解地例示一測試程式操作之流程圖;圖11是依據本發明概念之一實施範例,分解地例示包含一權限等級以及一指令組之一改變之一測試程式的執行之流程圖;圖12是依據本發明概念之一實施範例,分解地例示在處理器遷移期間一啟始處理器之操作的流程圖;圖13是依據本發明概念之一實施範例,分解地例示在處理器遷移期間一受害者處理器之操作的流程圖;圖14是依據本發明概念之一實施範例,分解地例示在處理器交換期間一啟始處理器之操作的流程圖;圖15是依據本發明概念之一實施範例,分解地例示在處理器交換期間一受害者處理器之操作的流程圖;圖16是依據本發明概念之一實施範例,分解地例示用於一系統單晶片之驗證的組態之另一實施例的方塊圖;以及圖17是展示依據本發明概念之一實施範例,展示 於圖16中的一主機系統單晶片之一測試程式產生方法的流程圖。
較佳實施例之詳細說明
實施例將參考附圖而詳細地說明。但是,本發明概念可以各種不同形式而實施,並且不應理解為是僅受限定於所例示之實施例。反而,這些實施例係提供作為範例,因而這揭示將是徹底且完全的,並且將充分地傳播本發明概念至那些熟習本技術者。因此,有關於本發明概念之一些實施範例之習知的處理程序、元件、以及技術將不再說明。除非另外地提到,否則全文之附圖以及所寫之說明中相同參考號碼將表示相同元件,並且因此將不再重複說明。於圖形中,為清楚起見,分層以及區域之大小以及相對大小係可能被誇大。
應了解,雖然詞語“第一”、“第二”、“第三”、等等,在此處可以使用以說明各種元件、構件、區域、層及/或部份,這些元件、構件、區域、層及/或部份將是不受這些詞語所限定。這些詞語僅是用於區分一個元件、構件、區域、層或部份與另一區域、層或部份。因此,下面討論之一第一元件、構件、區域、層或部份係可以稱為一第二元件、構件、區域、層或部份而不脫離本發明概念之技術。
在空間上之相對詞語,例如,“在…之下”、“在…下面”、“下方”、“在下面”、“在…之上”、“上方”以及其類似者,為容易說明起見,在此處可以使用以說明如例示於 圖形中之一個元件或特點對另一元件或特點之關係。應了解,除了展示於圖形中之方位的裝置之外,在空間上之相對詞語是意欲涵蓋使用或操作中之不同方位的裝置。例如,如果圖形中之裝置翻轉時,上述如在其他元件或特點“下面”或“之下”或在“下方”之元件則將是在其他元件或特點之“上面”。因此,範例的詞語“在下面”以及“下方”可以涵蓋在上面以及在下面之兩方位。此外,裝置可以是以不同方式定位(如轉動90度或在其他方位),並且此處使用之空間上的相對描述因此被解釋。此外,也應了解,當一層係稱為是“在二層之間”時,其可以是僅在二層之間的層,或也可能呈現一個或多個其間的層。
此處使用之術語僅是為了說明特定實施例之目的並且不欲受本發明概念之限定。如此處所使用,除非本文清楚地表明,否則單數形式“一”、“一個”以及“這”也是有意包含複數形式。進一步地應了解,當使用這說明中時,詞語“包括”明確說明所述之特點、整合、步驟、操作、元件及/或構件之存在,但是並不排除一個或多個其他特點、整合、步驟、操作、元件、構件、及/或其群組之存在或添加。如此處所使用地,詞語“及/或”包含任何一個或多個相關聯之列出項目以及其所有的組合。同時,詞語“範例”也是意欲涉及一範例或示例。
應了解,當一元件或層是關連如在“之上”、“連接到”、“耦合至”、或“鄰接於”另一元件或層時,其可以是直接地在其之上、連接於、耦合於、或鄰接於其他元件或 層,或其間的元件或層是可以呈現。相對地,當一元件是關連如“直接地在…之上”、“直接地連接到”、“直接地耦合至”、或“即時地鄰接於”另一元件或層時,無其間的元件或層呈現。
除非另外地界定,否則此處使用的所有詞語(包含技術性以及科學詞語)具有如一般熟習本技術者通常所理解之本發明概念所屬之相同含義。進一步地應了解,詞語,例如,在通常使用的字典中所定義的那些,將解釋為具有與它們在有關技術及/或本說明上下文中的含義一致之含義,並且除非此處如此明確地界定,否則將不以一理想化或過於正式的意義來解釋。
在下面,一系統單晶片(SoC)將示範地作為電子裝置之一範例以說明本發明概念之論點和功能。但是,本發明概念是不受其限定。同時,本發明概念也可以藉由任何其他實施例而實行。
圖1是依據本發明概念之一實施例分解地例示一系統單晶片之方塊圖。參看至圖1,一計算裝置100包含一系統單晶片(SoC)110以及一記憶體裝置120。
SoC 110包含一記憶體控制器111。該記憶體控制器111提供介接於記憶體裝置120之一介面。該SoC 110透過記憶體控制器111儲存資料在記憶體裝置120及/或透過該記憶體控制器111自該記憶體裝置120讀取資料。
SoC 110包含第一與第二快取112和113。但是,本發明概念是不受其之限定。例如,該SoC 110可以包含複 數個快取記憶體。該等第一與第二快取記憶體112和113透過一系統匯流排連接到該記憶體控制器111。該等第一與第二快取記憶體112和113暫時地儲存將使用於處理器114-1至114-8中之資料。該等第一與第二快取記憶體112和113可以藉由(但是不受限定於)一DRAM、一移動式DRAM、一SRAM、及/或任何其他類似之非依電性記憶體裝置而實行。
SoC 110包含第一至第八處理器114-1至114-8。但是,本發明概念是不受其之限定。該SoC 110可以包含更多於展示在圖1中之處理器或更少於展示在圖1中之處理器。例如,第一至第八處理器114-1至114-8之各者可以是一中央處理單元(CPU)、一多核心處理器、一許多核心處理器、一數位信號處理器(DSP)、及/或任何其他類似處理器。第一至第八處理器114-1至114-8可以具有彼此相同之功能和性能。另外地,第一至第八處理器114-1至114-8可以具有不同於第一至第八處理器114-1至114-8之一個或多個的功能和性能。例如,在各種實施例中,第一至第八處理器114-1至114-8之一個或多個處理器可以包含一小核心和一大核心。在各種實施例中,第一至第八處理器114-1至114-8之一個或多個處理器可以是小核心處理器。在各種實施例中,第一至第八處理器114-1至114-8之一個或多個處理器可以是大核心處理器。詞語“核心”及/或“處理核心”可以是涉及一獨立處理裝置,其讀取和執行程式碼及/或軟體模組。在一多核心處理器中,各核心可以在相同時間執行及/或進行程式碼,因而增加多核心處理器之處理速率。詞語“大核心” 以及“小核心”可以涉及與一核心相關聯之大小、處理速率、及/或功率消耗。例如,當比較至小核心時,一大核心可以是消耗相對大數量功率之一處理器,但是其比小核心具有更快的處理速率。比較至大核心,小核心可以是具有相對慢之處理速率的處理器,但是比大核心消耗較少之功率。在各種實施例中,大核心可以使用以處理及/或執行相對繁重的任務(例如,三維(3D)圖形等等),而小核心可以使用以處理及/或執行較不繁重的任務(例如,移動式手機相關功能等等)。應注意到,第一至第八處理器114-1至114-8是不受限定於上述之揭示,並且第一至第八處理器114-1至114-8可以包含任何類型之電腦處理裝置。
於圖1中,本發明概念之一實施範例被例示作為第一至第四處理器114-1至114-4是連接到第一快取記憶體112並且第五至第八處理器114-5至114-8是連接到第二快取記憶體113。
資訊,例如,指令、程式碼、軟體模組、資料、及/或控制信號透過第一至第八處理器114-1至114-8之中的系統匯流排而交換。該資訊透過在記憶體控制器111和處理器114-1至114-8之各者之間的系統匯流排而交換。
記憶體裝置120儲存自記憶體控制器111所接收的資料。依據各種實施例,記憶體裝置120儲存用以驗證本發明概念之SoC 110的程式和資料。
圖2是依據本發明概念之一實施範例,分解地例示用以藉由一原位驗證而驗證展示於1圖中之一系統單晶 片的一組態之方塊圖。參看至圖2,一記憶體裝置120接收和儲存一測試樣板以及一測試產生器。在各種實施例中,SoC 110使用測試樣板和測試產生器而產生一測試程式。於此等實施例中,測試產生器之程式碼及/或軟體模組可以自記憶體裝置120裝載進入SoC 110之一處理器中,以便生成測試程式。一旦用於測試產生器之程式碼及/或軟體模組裝載進入SoC 110之一處理器中,SoC 110之處理器將被程式化以進行藉由測試產生器之程式碼所描述之各種操作和功能,因而轉換SoC 110之處理器成為特別用途處理器。SoC 110使用測試程式而進行一原位驗證操作。
在原位驗證操作期間,測試樣板和測試產生器係儲存於連接到將受驗證之SoC 110的記憶體裝置120中。測試產生器可以是程式、程式碼、及/或軟體模組之型式。一旦程式碼及/或軟體模組被裝載進入SoC 110之一處理器中,包含測試產生器之處理器可以使用測試樣板自動地產生測試程式。該測試程式包含將藉由SoC 110而執行之至少一指令。例如,該至少一指令可以由一隨機指令序列所形成。
測試產生器讀取測試樣板中之一指令敘述並且基於該讀取指令敘述而生成該測試程式之一指令。例如,該測試產生器讀取產生一指令之一指令敘述。同時,該測試產生器也可以讀取產生一指令之複數個指令敘述。該測試產生器可以讀取產生複數個指令之一指令敘述。
測試程式係執行於SoC 110上。該SoC 110執行測 試程式以驗證SoC 110之一性能。
圖3是依據本發明概念之一實施範例,分解地例示用以使用一參考模式藉由一異位驗證方式而驗證展示於圖1中之一系統單晶片的一組態之方塊圖。參看至圖3,一主機計算裝置200生成一測試程式並且轉移它至將受驗證之一計算裝置300。該主機計算裝置200包含一主機系統單晶片(SoC)210以及一主機記憶體裝置220。將受驗證之計算裝置300包含將受驗證之一系統單晶片(SoC)310以及將受驗證之一記憶體裝置320。將受驗證之該主機SoC 210和該SoC 310可以是如展示於圖1中之SoC 110的相同或相似組態。
在操作期間,主機記憶體裝置220接收和儲存一測試樣板、一參考模式以及一測試產生器。該參考模式和該測試產生器可以是程式。該測試產生器使用測試樣板自動地產生一測試程式。當測試程式產生時所生成之一指令饋送回來成為參考模式。該參考模式係可以依據包含於將受驗證之SoC 310中之一處理器而組態。例如,該參考模式可以是軟體,其是藉由模式化包含於將受驗證之SoC 310中之一處理器而得到。該參考模式提供關於當測試程式之各指令執行時包含於將受驗證之SoC 310中之一處理器的一狀態改變之資訊。亦即,參考模式輸出一模式化結果,其是響應於饋送指令藉由追蹤包含於將受驗證之SoC 310中之一處理器的一狀態改變所得到。該參考模式基於該饋送指令提供具有模式化結果之測試產生器。該測試產生器基 於自參考模式轉移之模式化結果產生下一個指令。所產生之測試程式係提供至將受驗證之計算裝置300。
測試程式可以儲存於將受驗證之計算裝置300的一記憶體裝置320中。該測試程式係執行於將受驗證之SoC310上。將受驗證之SoC 310使用測試程式進行一驗證操作。
圖4是依據本發明概念之一實施範例,分解地例示用以驗證一系統單晶片之一組態的方塊圖。參看至圖4,一計算裝置400進行一原位驗證方法。包含於系統單晶片(SoC)410中之一處理器包含如展示於圖1中之SoC 110的相同或相似組態。包含於SoC 410中之處理器可以包含複數個處理器。同時,各個處理器支援複數個權限等級。
當一測試程式產生時,連接到SoC 410之一記憶體裝置420儲存一測試產生器和一測試樣板。包含於SoC 410中之處理器執行測試產生器以產生一測試程式。該測試產生器可以是程式及/或軟體模組之型式。該測試產生器讀取產生測試程式之一指令之測試樣板中的一指令敘述。例如,該測試產生器讀取產生一指令之一指令敘述。同時,該測試產生器也可以讀取產生一個指令之複數個指令敘述。該測試產生器也可以讀取產生複數個指令之一指令敘述。
雖然測試產生器讀取一樣板敘述,包含於測試產生器中之一第一(1st)子構件檢測關於一指令組、一權限等級、及/或一處理器之一切換意向。指令組、權限等級、及/或處理器之一狀態係稱為用以操作SoC 410之一操作狀 態。當操作狀態之一切換意向受檢測時,測試產生器產生一異常成因指令。操作狀態上之切換意向表明SoC 410之一操作狀態將改變。
操作狀態之切換意向係可以利用多種方法而表示。例如,操作狀態之切換意向係可以利用一樣板敘述之內容而表示。在各種實施例中,操作狀態之切換意向係可以藉由產生具有一特定二進制碼數值的一異常成因指令之一樣板敘述而表示。同時,操作狀態之切換意向也可以使用一樣板敘述而表示,該樣板敘述產生二個指令:用以排定一特定數值至一暫存器的一命令以及一系統呼叫命令。但是,關於操作狀態之切換意向之表示可以是不受其之限定。包含操作狀態之切換意向的一指令敘述係稱為一狀態修改敘述。
當測試產生器讀取樣板敘述時,包含於測試產生器中之一第二(2nd)子構件判定對應至一樣板敘述的一指令內容。例如,第二(2nd)子構件選擇對應至樣板敘述之一指令組。測試產生器自所選擇之指令組產生一新的指令。
包含於測試產生器中之一主要構件控制測試產生器之全部的操作。該主要構件每一次一個敘述地(或替代地“一個接一個地”)自測試樣板連續地讀取樣板敘述。取決於藉由第一(1st)子構件以及第二(2nd)子構件所決定之資訊,該主要構件產生測試程式之一指令。
在一驗證操作期間,包含於SoC 410中之處理器執行所產生的測試程式。包含於SoC 410中之處理器連續地 執行包含於測試程式中之指令。當一異常成因指令在測試程式執行期間被檢測時,包含於SoC 410中之處理器停止執行測試程式並且執行異常處置器。該異常處置器可以儲存於連接到SoC 410之記憶體裝置420中。該異常處置器可以是由一程式、程式碼及/或一軟體模組所形成。一旦用於異常處置器之程式碼及/或軟體模組裝載進入SoC 410之一處理器中,SoC 410之處理器被程式化以進行藉由異常處置器之程式碼所描繪的各種操作和功能,因而轉換SoC 410之處理器成為特殊用途處理器。例如,包含異常處置器之處理器可以檢查異常成因指令之二進制碼。替代地或另外地,包含異常處置器之處理器檢查儲存於一暫存器中之參數。因此,包含異常處置器之處理器藉由二進制碼及/或儲存於暫存器中之參數而檢查一指令組、一權限等級、及/或一處理器之一切換意向。異常處置器包含一修護指令序列。在這時間,當檢查二進制碼或儲存於暫存器中之參數的一結果表明指令組、權限等級、及/或處理器之一切換時,包含於SoC 410中之處理器連續地執行修護指令序列。修護指令序列之一指令可以包含表明在一異常處理程序結束之後一返回至剛好緊接於異常成因指令之位址的一位址之內容。因此,包含於SoC 410中之處理器停止執行異常處置器並且重新開始測試程式。當該測試程式重新開始時,包含於SoC 410中之處理器執行具有修改指令組及/或修改權限等級之測試程式。同時,該測試程式也可以是進行於一修改處理器上。
當測試程式執行時,包含於SoC 410中之處理器儲存上下文於記憶體裝置420或自記憶體裝置420恢復它。當測試程式執行停止時,包含於SoC 410中之處理器儲存上下文。同時,當測試程式重新開始時,包含於SoC 410中之處理器也恢復上下文。該上下文可以意指在測試程式執行停止之後重新開始測試程式所需要的資訊。亦即,該上下文意指剛好在測試程式停止之前包含於SoC 410中之處理器的一狀態。例如,該上下文可以包含各個處理器之暫存器資訊。如果各個SoC 410之處理器支援六個權限等級,則各個處理器之上下文可以包含對應至第一至第六等級之上下文。
一映射列表儲存於連接到SoC 410之記憶體裝置420中。該映射列表係使用以產生測試程式而無視於一處理器轉換。該映射列表儲存在一處理器的一實際ID和一虛擬ID之間的映射資訊。測試程式之指令係可以依據一修護處理器ID而執行。例如,測試程式之一指令可以依據一虛擬ID而生成。一實際處理器轉換之效果透過映射列表之修改而得到。
圖5至圖7是依據本發明概念之一實施範例,其分解地例示展示於4圖中的一測試樣板之圖形。圖5是依據本發明概念之一實施例,其展示伴隨一指令組之轉換的一測試樣板之圖形。參看至圖5,一測試樣板包含複數個樣板敘述。如所展示,該測試樣板包含對應至不同指令組A32和A64之指令敘述A至F。同時,測試樣板也包含一狀態修改 敘述1以及一狀態修改敘述2。在各種實施例中,狀態修改敘述1和修改敘述2兩者可以包含關於指令組之一切換意向,其表明將受處理之指令組的一狀態應被改變。
包含於SoC 410中之一處理器執行一測試產生器以產生一測試程式。該測試產生器每一次一個敘述地(或替代地“一個接一個地”)連續地讀取包含於該測試樣板中之樣板敘述。測試產生器產生對應至指令敘述A和B之各者的一64-位元指令A64。
測試產生器產生用以在對應至狀態修改敘述1之一指令組之上切換的一指令。例如,當檢測該狀態修改敘述1時,測試產生器產生一異常成因指令。該異常成因指令包含用以改變一指令組成為32位元之參數。
在產生符合狀態修改敘述1的異常成因指令之後,測試產生器產生對應至指令敘述C以及指令敘述D之各者的一32位元指令A32。
測試產生器產生用以改變對應至狀態修改敘述2之一指令組的一指令。例如,當檢測狀態修改敘述2時,測試產生器形成或產生異常成因指令。異常成因指令可以包含用以改變一指令組成為64位元之參數。
在產生符合狀態修改敘述2的異常成因指令之後,測試產生器產生對應至指令敘述E和指令敘述F之各者的一64-位元指令A64。
如上所述,本發明概念之SoC 410生成用以藉由狀態修改敘述1和狀態修改敘述2而改變一指令組的測試程 式。
圖6是依據本發明概念之一實施範例,展示伴隨一權限等級之轉換的一測試樣板之圖形。參看至圖6,一測試樣板包含複數個樣板敘述。例如,測試樣板包含具有不同權限等級之指令敘述A至E。同時,測試樣板也包含一狀態修改敘述1至一狀態修改敘述4。
包含測試產生器之SoC 410的一處理器每一次一個敘述地(或替代地“一個接一個地”)連續地讀取包含於該測試樣板中之樣板敘述。測試產生器產生對應至指令敘述A之一指令A。指令A是在一驗證操作期間於一權限等級PL1-1執行之一指令。
測試產生器形成或以不同方式產生用以改變對應至狀態修改敘述1之一權限等級的一指令。例如,當檢測狀態修改敘述1時,測試產生器產生一異常成因指令。該異常成因指令包含用以改變及/或設定一權限等級至一權限等級PL1-2之參數。
在產生符合狀態修改敘述1的異常成因指令之後,測試產生器產生對應至指令敘述B之一指令B。該指令B是在一驗證操作期間於一權限等級PL1-2執行之一指令。
測試產生器產生用以改變對應至狀態修改敘述2之一指令組的一指令。例如,當檢測狀態修改敘述2時,測試產生器形成或產生異常成因指令。該異常成因指令可以包含用以改變及/或設定一權限等級至一權限等級PL1-3之參數。
異常成因指令係可以符合如上所述之狀態修改敘述3和狀態修改敘述4而生成,並且因此省略其之詳細說明。異常成因指令可以包含用以表示一權限等級之切換意向的參數。因此,指令C至E係可以於一改變之權限等級而執行。
於圖6中,包含於SoC 410中之一處理器支援八個權限等級PL1-1至PL1-4以及PL2-1至PL2-4。在各種實施例中,該等權限等級PL1-1至PL1-4可能是非安全等級,而權限等級PL2-1至PL2-4可以是安全等級。但是,包含於SoC 410中之一個或多個處理器可以是不受其之限定。包含於SoC 410中之處理器可以支援至少一個權限等級。
如上所述,本發明概念之SoC 410可以生成測試程式,其藉由狀態修改敘述1至狀態修改敘述4而改變一權限等級。
圖7是展示伴隨一處理器之轉換的一測試樣板之圖形。參看至圖7,一測試樣板包含複數個樣板敘述。如所展示,測試樣板包含對應至不同處理器之指令敘述A至F。同時,測試樣板也包含一狀態修改敘述1和一狀態修改敘述2。
包含於SoC 410中之一處理器執行產生一測試程式之一測試產生器。該測試產生器每一次一個敘述地(或替代地“一個接一個地”)連續地讀取包含於該測試樣板中之樣板敘述。測試產生器產生對應至指令敘述A和B之指令A和B。指令A和B可以是在一驗證操作期間執行於第五處理器 上之指令。
測試產生器產生用以改變對應至一狀態修改敘述1之一處理器的一指令。例如,當檢測狀態修改敘述1時,測試產生器形成或以不同方式產生一異常成因指令。該異常成因指令包含用以改變一處理器成為一第四處理器之參數,或自第五處理器切換至第四處理器之參數。
在產生符合狀態修改敘述1的異常成因指令之後,測試產生器產生對應至指令敘述C和D之指令C和D。指令C和D可以是在一驗證操作期間執行於第四處理器上的命令。
測試產生器產生用以改變對應至一狀態修改敘述2之一處理器的一指令。例如,當檢測狀態修改敘述2時,測試產生器形成或產生異常成因指令。該異常成因指令包含用以改變一處理器成為第七處理器之參數。
在產生符合狀態修改敘述2的異常成因指令之後,測試產生器產生對應至指令敘述E和F之指令E和F。指令E和F可以是在一驗證操作期間執行於第七處理器上之命令。
如上所述,包含於本發明概念之SoC 410中的處理器生成用以藉由狀態修改敘述1和狀態修改敘述2而改變一處理器之測試程式。
圖8是依據本發明概念之一實施範例,分解地例示展示於4圖中之一映射列表的圖形。參看至圖8,一映射列表展示在實體處理器ID和虛擬處理器ID之間的關係。
如參考圖7之說明,一測試產生器讀取一測試樣板以產生包含將藉由不同處理器而執行之指令的一測試程式。但是,測試程式之指令可以藉由一指定之處理器而產生。因此,測試程式之指令可以依據一虛擬處理器ID而產生。如果在一虛擬處理器ID和一實體處理器ID之間的關係被改變,則測試程式可以改變用以進行一操作之處理器。
處理器1至8具有修護實體處理器ID。虛擬處理器ID和實體處理器ID以一對一的對應方式而映射。但是,本發明概念是不受其之限定。例如,一虛擬處理器ID‘1’係映射至一實體處理器ID‘3’上,一虛擬處理器ID‘2’係映射至一實體處理器ID‘8’上,以及一虛擬處理器ID‘3’係映射至一實體處理器ID‘1’上。同時,一虛擬處理器ID‘4’係也映射至一實體處理器ID‘6’上,一虛擬處理器ID‘5’也映射至一實體處理器ID‘7’上,並且一虛擬處理器ID‘6’也映射至一實體處理器ID‘2’上。一虛擬處理器ID‘7’映射至一實體處理器ID‘4’上並且一虛擬處理器ID‘8’也映射至一實體處理器ID‘5’上。該實體處理器ID‘5’在處理器遷移期間可能是未界定的。
同時,虛擬處理器ID也可以藉由一處理器遷移及/或交換操作而改變。例如,該虛擬處理器ID可以在處理器遷移操作而改變。至少一未界定的虛擬處理器ID可能存在於處理器遷移操作中。該虛擬處理器ID‘1’在處理器遷移操作之前映射至實體處理器ID‘3’上。如果處理器遷移操作被實行,虛擬處理器ID‘1’係可以映射至實體處理器ID‘5’上。因此,實體處理器ID‘3’可以是在一未界定狀態。
在各種實施例中,虛擬處理器ID係可以在處理器交換操作時而改變。例如,在處理器交換操作實行之前,虛擬處理器ID‘6’和‘4’係分別地映射至實體處理器ID‘2’和‘6’上。如果處理器交換操作被實行,虛擬處理器ID‘6’和‘4’係可以分別地映射至實體處理器ID‘6’和‘2’上。
如上所述,虛擬處理器ID係可以在處理器遷移及/或交換操作之後改變以不同於一實體處理器ID。測試程式可以基於虛擬處理器ID而操作。如果虛擬處理器ID被改變,測試程式可以執行於一改變的處理器上。
圖9是依據本發明概念之一實施範例,展示一測試程式產生方法之流程圖。圖9之測試程式產生方法將被說明如相關於圖4所說明地藉由包含測試產生器之SoC 410而進行。但是,應注意到,具有如SoC 410之相同或相似組態的任何SoC裝置可以操作測試程式產生方法。參看至圖4和9,包含於SoC 410中之一處理器執行產生一測試程式之一測試產生器。
於操作S110中,測試產生器讀取包含於一測試樣板中之一指令敘述。
於操作S120中,測試產生器基於一第一子構件而檢測或判定指令敘述是否包含一特定情況。例如,特定情況可能是關於一指令組、一權限等級、及/或一處理器之切換意向的表示。關於指令組、權限等級、及/或一處理器之一切換意向係可以多種方式而表示。關於指令組、權限等級、及/或處理器之切換意向係可以使用樣板敘述之內容而 表示。同時,關於指令組、權限等級、及/或處理器之切換意向也可以使用產生具有一特定二進制碼之一異常成因指令的一樣板敘述而表示。同時,關於指令組、權限等級、及/或處理器之切換意向也可以使用生成二個指令(,例如,用以排定一特定數值至一暫存器之一指令以及一系統呼叫指令)之一樣板敘述而表示。但是,關於指令組、權限等級、及/或處理器之切換意向的表示是不受其之限定。
如果指令敘述不包含一特定情況,測試產生器前進至操作S130。如果指令敘述包含一特定情況,測試產生器前進至操作S150以產生一異常成因指令。
於操作S130中,測試產生器產生對應至指令敘述之一指令。
於操作S140中,測試產生器計算對於下一個指令之一記憶體的位址。例如,在各種實施例中,測試產生器使用一程式計數器而計算下一個指令之位址。該程式計數器通知記憶體下一個指令是將儲存於其中之一位置。
於操作S150中,測試產生器產生一異常成因指令。例如,當測試產生器讀取樣板敘述時,包含於測試產生器中之一第一子構件檢測關於一指令組、一權限等級、及/或一處理器之一切換意向。異常成因指令可以包含關於將被使用之一指令組、一權限等級、及/或一處理器的一切換意向。
於操作S160中,測試產生器設定下一個指令之一位址。下一個指令之位址可能設定為鄰接於緊接著異常成 因指令之位址的一記憶體位址。例如,當異常成因指令之大小是四位元組時,測試產生器可以添加‘4’至一目前程式計數器並且以添加結果設定下一個指令之程式計數器。亦即,下一個指令可以儲存在相鄰於緊接至異常成因指令儲存之位址的一位址。
於操作S170中,測試產生器判定測試樣板是否包含下一個讀取之一指令敘述。如果測試樣板不包含下一個讀取之一指令敘述,測試產生器可以終止產生測試程式。如果測試樣板包含下一個讀取之一指令敘述,測試產生器前進至操作S110,於其中測試產生器讀取下一個指令敘述。
依據上述測試程式產生方法,測試產生器形成或產生一測試程式,其包含具有關於一指令組、權限等級、及/或處理器之一切換意向的一異常成因指令。包含於SoC 410中之處理器改變符合異常成因指令之一指令組、權限等級、及/或處理器接著則進行一驗證操作。
圖10是依據本發明概念之一實施範例,分解地例示一測試程式之操作的流程圖。圖10之一測試程式操作將被說明如關於圖4所說明之藉由SoC 410而進行之操作。但是,應注意到,具有如SoC 410相同或相似組態之任何SoC裝置可以依據展示於圖10中之方法而操作一測試程式。參看至圖4和10,包含於SoC 410中之一處理器執行產生於圖9中之一測試程式以實行一驗證操作。
於操作S210中,將受驗證之一處理器(此後,係稱為“驗證目標處理器”)讀取包含於一測試程式中之一指 令。
於操作S220中,驗證目標處理器判定讀取之指令是否為一異常成因指令。如果該讀取之指令不是異常成因指令,則驗證目標處理器前進至操作S280,於其中該驗證目標處理器執行操作S210中之指令讀取。如果讀取之指令是異常成因指令,驗證目標處理器前進至操作S230以審查異常成因指令之參數。
例如,在各種實施例中,讀取之指令是否為異常成因指令可以藉由檢查指令之一程式計數器而判定。於此等實施例中,驗證目標處理器判定對應至指令之程式計數器是否在一異常處置器之內。如果對應至該指令之程式計數器不是在該異常處置器之內,該指令可以被判定是為一般的指令。如果對應至該指令之程式計數器是在該異常處置器之內,該指令可以被判定是為異常成因指令。
於操作S230中,驗證目標處理器審查包含於異常成因指令中之參數。如果該異常成因指令被執行,該驗證目標處理器停止測試程式並且執行異常處置器。包含該異常處置器之驗證目標處理器審查包含於異常成因指令中之參數。如果審查該參數,包含該異常處置器之驗證目標處理器判定關於一指令組、一權限等級、或一處理器之一切換意向。
於操作S240中,驗證目標處理器依據關於參數之測試結果而選擇性地儲存上下文。如果關於一指令組、一權限等級、或一處理器之一切換意向係依據關於參數之測 試結果而檢查,則異常處置器執行一修護指令序列。當修護指令序列被執行時,該驗證目標處理器選擇性地儲存上下文。
亦即,在一指令組、一權限等級、及/或一處理器切換之前,驗證目標處理器儲存狀態資訊。例如,該驗證目標處理器可以將一指令組自32位元改變至64位元。該驗證目標處理器切換一權限等級PL1-1(如關於6圖之討論)成為一權限等級PL1-2。該驗證目標處理器係可以切換成為SoC 410中之任何其他處理器。因而,測試程式重新開始於所切換到的處理器上。
於操作S260中,在一指令組、一權限等級、及/或一處理器切換之後,驗證目標處理器選擇性地恢復上下文。在一處理器被切換之後,所切換到的處理器可以成為驗證目標處理器。
於操作S270中,驗證目標處理器返回至鄰接於測試程式中之異常成因指令的位址之一位址。因此,該驗證目標處理器藉由所切換的一指令組、一權限等級、及/或一處理器而執行異常成因指令之下一個指令。
於操作S290中,驗證目標處理器判定測試程式是否包含下一個將執行的指令。如果該測試程式包含下一個將執行之指令,方法可以前進至操作S210,於其中該驗證目標處理器反覆地進行操作S210至S280。如果該測試程式不包含下一個將執行之指令,該驗證目標處理器結束該測試程式。
如上所述,驗證目標處理器改變執行測試程式之一指令組、一權限等級、及/或一處理器,因而使得其可能在各種環境之下對於該驗證目標處理器進行一驗證操作。
圖11是依據本發明概念之一實施範例,分解地例示包含一權限等級和一指令組中之一改變的測試程式之執行的流程圖。利用圖11所展示的一測試程式之執行將被說明如關於圖4所說明之藉由SoC 410之進行。但是,應注意到,具有如SoC 410之相同或相似組態的任何SoC裝置可以依據展示於圖11中之方法而執行一測試程式。參看至圖4和11,一驗證目標處理器藉由產生於圖9中之一測試程式而執行一驗證操作。
於操作S305中,驗證目標處理器執行包含於測試程式中之一指令。
於操作S310中,驗證目標處理器判定讀取之指令是否為一異常成因指令。由於判定讀取之指令不是異常成因指令之結果時,該驗證目標處理器前進至操作S315,於其中該驗證目標處理器執行該讀取之指令。由於判定讀取之指令是為異常成因指令之結果時,該驗證目標處理器前進至操作S320以審查異常成因指令之參數。
例如,驗證目標處理器基於檢查指令之一程式計數器的結果而判定讀取指令是否為異常成因指令。該驗證目標處理器判定對應至該指令之一程式計數器是否在一異常處置器之內。當對應至該指令之程式計數器不是在異常處置器之內時,該指令被判定是為一般的指令。當對應至 該指令之程式計數器是在異常處置器之內時,該指令被判定是為異常成因指令。
於操作S320中,驗證目標處理器審查包含於異常成因指令中之參數。如果該異常成因指令被執行,該驗證目標處理器停止測試程式片刻(亦即,暫停該測試程式)並且執行該異常處置器。該異常處置器審查包含於該異常成因指令中之參數。
於操作S325中,包含異常處置器之驗證目標處理器檢查關於一指令組和一權限等級之一切換意向。當一指令組和一權限等級都不被切換時,該驗證目標處理器前進至操作S340以判定是否僅該指令組被切換。當一指令組和一權限等級都被切換時,該驗證目標處理器前進至操作S330。
於操作S330中,驗證目標處理器依據參數之檢視結果而選擇性地儲存上下文。如果關於指令組和權限等級之切換意向係取決於參數之檢視結果而受辨識,則包含異常處置器之驗證目標處理器進行一修護指令序列。當修護指令序列被執行時,該驗證目標處理器選擇性地儲存對應至指令組和權限等級兩者之上下文。
於操作S335中,驗證目標處理器切換指令組和權限等級。
於操作S340中,包含異常處置器之驗證目標處理器判定是否僅指令組被切換。如果僅是權限等級被切換而無指令組之轉換,則該驗證目標處理器前進至操作S355以 選擇性地儲存上下文。如果僅是該指令組被切換而無該權限等級之轉換,該驗證目標處理器前進至操作S345以選擇性地儲存上下文。
於操作S345中,該驗證目標處理器依據參數之檢視結果而選擇性地儲存上下文。如果關於指令組之切換意向係依據參數之檢視結果而受辨識,包含異常處置器之驗證目標處理器則進行修護指令序列。當修護指令序列執行時,驗證目標處理器選擇性地儲存對應至指令組之上下文。
於操作S350中,驗證目標處理器僅切換指令組。
於操作S355中,驗證目標處理器依據參數之檢視結果而選擇性地儲存上下文。如果關於該權限等級之切換意向係依據參數之檢視結果而受辨識,包含異常處置器之驗證目標處理器進行修護指令序列。當修護指令序列執行時,該驗證目標處理器儲存對應至權限等級之上下文。
於操作S360中,驗證目標處理器僅切換權限等級。
於操作S365中,在指令組或權限等級切換之後,異常處置器選擇性地恢復上下文。
於操作S370中,驗證目標處理器返回至鄰接於測試程式中的異常成因指令之位址的一位址。因此,該驗證目標處理器藉由改變之指令組或權限等級而執行異常成因指令之下一個指令。
於操作S375中,驗證目標處理器判定測試程式是否包含將執行之下一個指令。由於判定測試程式包含將執 行之下一個指令的結果,該驗證目標處理器前進至步驟S305,以至於該驗證目標處理器重複步驟S305至S370。由於判定測試程式不包含將執行之下一個指令的結果,該驗證目標處理器結束測試程式。
如上所述,驗證目標處理器同時地切換一指令組和一權限等級並且接著執行測試程式。但是,本發明概念是不受其之限定。例如,該驗證目標處理器可以同時地切換一指令組、一權限等級、以及一處理器,並且接著執行測試程式。
圖12和13是依據本發明概念之一實施例,分解地例示包含處理器遷移之一驗證方法的流程圖。如利用圖12-13所展示之包含處理器遷移的一驗證方法之執行係將說明如上述關於圖4之藉由SoC 410所進行之方法。但是,應注意到,具有如SoC 410之相同或相似組態的任何SoC裝置可以依據展示於圖12-13中之方法而執行包含處理器遷移之一驗證方法。SoC 410包含複數個處理器。一測試程式係可以執行於各個處理器上。處理器遷移可以形成在一啟始處理器和一受害者處理器之間。該啟始處理器是目前執行測試程式地一處理器,並且該受害者處理器是在一處理器切換之後將執行該測試程式的一處理器。
圖12是分解地例示在處理器遷移期間一啟始處理器之操作的流程圖。
於操作S410中,當執行一測試程式時,一啟始處理器執行一異常成因指令。如果該異常成因指令被執行, 該啟始處理器則執行一異常處置器。
於操作S420中,包含異常處置器之啟始處理器審查包含於異常成因指令中之參數。如果該等參數被審查,該啟始處理器判定處理器遷移是否將發生。
於操作S430中,在啟始處理器判定處理器遷移是否將發生之後,包含異常處置器之該啟始處理器儲存該啟始處理器之上下文在記憶體裝置420之一指定區域。
於操作S440中,啟始處理器傳送一中斷至受害者處理器。依據各種實施例,在處理器遷移期間,該受害者處理器是於睡眠模式狀態及/或不活動狀態中。在此等實施例中,該啟始處理器響應於該中斷而喚醒該受害者處理器,並且該受害者處理器自睡眠模式狀態及/或不活動狀態成為一活動狀態。
於操作S450中,啟始處理器進入睡眠模式狀態。
圖13是分解地例示在處理器遷移期間一受害者處理器之操作的流程圖。
於操作S510中,一受害者處理器自一啟始處理器接收一中斷。該受害者處理器響應於該中斷而甦醒及/或進入一活動狀態。
於操作S520中,受害者處理器恢復儲存於圖12中之啟始處理器的上下文。依據恢復之啟始處理器的上下文,受害者處理器之一操作自一測試程式中之一異常成因指令的下一個指令開始。
於操作S530中,受害者處理器更新參考8圖所說 明之一映射列表。因此,測試程式藉由所切換的一處理器而執行。
圖14和15是依據本發明概念之一實施例,分解地例示包含處理器交換之一驗證方法的流程圖。如展示於圖14-15包含處理器交換之一驗證方法的執行係將說明如關於圖4所說明之藉由SoC 410而進行之方法。但是,應注意到,具有如SoC 410之相同或相似組態的任何SoC裝置可以依據展示於圖14-15中之方法而執行包含處理器交換之一驗證方法。SoC 410包含複數個處理器。一測試程式係可以執行於各個處理器上。處理器交換可以形成在一啟始處理器和一受害者處理器之間。該啟始處理器是指出將交換一測試程式之一受害者處理器的一處理器,並且該受害者處理器是將與該啟始處理器交換該測試程式的一處理器。
圖14是分解地例示在處理器交換期間一啟始處理器之操作的流程圖。
於操作S610中,當執行一測試程式時,一啟始處理器執行一異常成因指令。如果該異常成因指令被執行,該啟始處理器停止及/或暫停測試程式片刻並且接著執行一異常處置器。
於操作S620中,包含異常處置器之啟始處理器審查包含於該異常成因指令中之參數。如果該等參數被審查,包含異常處置器之啟始處理器判定關於處理器交換之一意向。
於操作S630中,當關於處理器交換之一意向被辨 識時,包含異常處置器之啟始處理器儲存該啟始處理器之上下文在記憶體裝置420的一指定區域。
於操作S640中,啟始處理器傳送一第一中斷至受害者處理器。在各種實施例中,在處理器交換期間,該受害者處理器是執行任何其他測試程式。在此等實施例中,該啟始處理器藉由該第一中斷而傳送關於該處理器交換之一意向至該受害者處理器。
於操作S650中,啟始處理器自受害者處理器接收一第二中斷。例如,於步驟S630中接收該第一中斷之受害者處理器儲存其自己之上下文在記憶體裝置420的一指定區域。然後,該受害者處理器傳送一第二中斷至該啟始處理器。該啟始處理器等待直至該第二中斷被接收為止。
於操作S660中,啟始處理器恢復儲存在記憶體裝置420之受害者處理器的上下文。然後,該啟始處理器依據該受害者處理器之上下文而執行為該受害者處理器所執行的測試程式。
圖15是分解地例示在處理器交換期間一受害者處理器之操作的流程圖。
於操作S710中,一受害者處理器自一啟始處理器接收一第一中斷。
於操作S720中,受害者處理器響應於該第一中斷而儲存受害者處理器之上下文在記憶體裝置420的一指定區域。
於操作S730中,受害者處理器傳送一第二中斷至 啟始處理器。
於操作S740中,受害者處理器恢復儲存於14圖中的啟始處理器之上下文。依據恢復的啟始處理器之上下文,該受害者處理器之一操作自為啟始處理器所執行之一測試程式中的一異常成因指令之下一個指令開始。
於操作S750中,受害者處理器更新參考圖8所述之一映射列表。因此,為啟始處理器和受害者處理器所執行之測試程式係在該啟始處理器和該受害者處理器之間交換。亦即,為啟始處理器所執行之測試程式藉由所切換的一處理器而執行。
圖16是依據本發明概念之另一實施範例,分解地例示用於一系統單晶片之驗證的組態之方塊圖。參看至圖16,一主機計算裝置500生成一測試程式並且轉移它至將受驗證之一計算裝置600。該主機計算裝置500包含一主機系統單晶片(SoC)510以及一主機記憶體裝置520。將受驗證之計算裝置600包含將受驗證之一系統單晶片(SoC)610以及將受驗證之一記憶體裝置620。將受驗證之該主機SoC 510和該SoC 610包含如展示於圖1中之一系統單晶片110的一相同或相似組態。
主機記憶體裝置520儲存一測試樣板、一參考模式、以及一測試產生器。該參考模式和該測試產生器可以是程式碼及/或軟體模組。一旦用於該測試產生器之程式碼及/或軟體模組自記憶體裝置520裝載進入SoC 510之一處理器中,SoC 110之處理器被程式規劃以進行藉由測試產生器 之程式碼所描述的各種操作和功能,因而轉換SoC 510之處理器成為特殊用途處理器。包含測試產生器之處理器自動地藉由測試樣板而產生一測試程式。當測試程式產生時所生成的一指令被饋送進入參考模式。
在各種實施例中,參考模式係可以組態而涉及包含於將受驗證之SoC 610中的一處理器。例如,該參考模式可以是藉由模式化包含於將受驗證之SoC 610中的一處理器所得到的軟體。該參考模式提供一資訊,其是關於當測試程式之各指令執行時包含於將受驗證之SoC 610中的一處理器之一狀態改變。亦即,參考模式響應於該饋送指令而輸出藉由追蹤包含於將受驗證之SoC 610中的一處理器之一狀態改變所得到的一模式化結果。參考模式基於該饋送指令而提供具有模式化結果之測試產生器。該測試產生器基於自參考模式所轉移之模式化結果而產生下一個指令。該產生之測試程式被提供至將受驗證之計算裝置600。
在各種實施例中,測試產生器之一第三子構件產生測試程式之指令並且接著更新該參考模式之一狀態。在此等實施例中,該測試產生器可以形成各種測試環境。
所轉移之測試程式被儲存於將受驗證之計算裝置600的一記憶體裝置620中。該測試程式係執行於將受驗證之SoC 610上。將受驗證之SoC 610藉由該測試程式而進行一驗證操作。執行測試程式之一方法是相同或相似於上述參考圖4之驗證操作方法,並且為簡潔起見,其之說明將被省略。
圖17是展示依據本發明概念之一實施範例,展示於圖16中之一主機SoC的一測試程式產生方法之流程圖。如圖17所展示之測試程式產生方法的執行將被說明如上述關於圖5之藉由SoC 510所進行的方法。但是,應注意到,具有如SoC 510之相同或相似組態的任何SoC裝置可以依據展示於圖17中之方法而執行該測試程式產生方法。參看至圖16和17,包含於一主機SoC 510中之一處理器藉由一參考模式而產生一測試程式。
於操作S805中,包含測試產生器之SoC 510讀取包含於一測試樣板中之一指令敘述。
於操作S810中,包含測試產生器之SoC 510的一第一子構件判定一特殊條件是否被檢測。
由於判定一特殊條件是不被檢測的結果,於操作S815中,包含測試產生器之SoC 510生成對應至指令敘述之一指令。
於操作S820中,包含測試產生器之SoC 510饋送產生之指令進入一參考模式。
由於判定一特殊條件是受檢測的結果,於操作S825中,包含測試產生器之SoC 510形成或產生一異常成因指令。
於操作S830中,包含測試產生器之SoC 510檢測關於包含於異常成因指令中之一處理器的一切換意向。在檢測結果表明關於一處理器之切換意向存在的事件中,該SoC 510前進至操作S835。在檢測結果表明關於一處理器之 切換意向不存在之事件中,該SoC 510前進至操作S840。
當關於一處理器之切換意向存在時,在步驟S835中,包含測試產生器之SoC 510饋送一無操作指令(此後,係稱為NOP指令)進入參考模式。該NOP指令改變參考模式之一位置,於其中下一個命令是將產生,而無需一操作狀態之改變。
當關於一處理器之切換意向不存在時,於操作S840中,包含測試產生器之SoC 510饋送一異常成因指令進入參考模式。
於操作S845中,包含測試產生器之SoC 510饋送包含於一異常處置器中的一修護指令序列至參考模式。
於操作S850中,包含測試產生器之SoC 510由於操作S820、S835、或S845所饋送之指令而得到參考模式之一改變狀態。包含測試產生器之SoC 510應用所得到之參考模式的改變狀態以產生下一個指令。
於操作S855中,包含測試產生器之SoC 510判定一測試樣板是否包含將是下一個要讀取之一指令敘述。當測試樣板不包含下一個將要讀取的一指令敘述時,包含測試產生器之SoC 510結束該測試程式。當該測試樣板包含下一個將要讀取之一指令敘述時,該SoC 510前進至操作S805,於其中包含測試產生器之SoC 510讀取下一個指令敘述。
依據測試程式產生方法,包含於主機SoC 510中之一處理器產生一測試程式至藉由參考模式所應用之多種 測試環境。
依據本發明概念之一記憶體晶片和一系統單晶片係可以依據任何多種不同包裝技術而封裝。此等包裝技術之範例可以包含下面者:封裝上封裝(PoP)、球式網格陣列(BGA)、晶片尺度封裝(CSP)、塑膠引導晶片載體(PLCC)、塑膠雙排封裝(PDIP)、窩伏爾(Waffle)封裝晶模、晶圓形式晶模、板上晶片(COB)、陶瓷雙排封裝(CERDIP)、塑膠度量四重平坦包裝(MQFP)、小外形封裝(SOIC)、收縮小外形封裝(SSOP)、薄小式外形封裝(TSOP)、薄式四重平坦包裝(TQFP)、封裝上系統(SIP)、多晶片封裝(MCP)、晶圓位準製造封裝(WFP)、以及晶圓位準處理堆疊封裝(WSP)。
雖然本發明概念已參考實施範例被說明,那些熟習本技術者應明白,本發明可有各種改變以及修改,而不脫離本發明概念之精神及範疇。因此,應了解,上面之實施例不是作為限定,上面實施範例是作為例示。

Claims (19)

  1. 一種用於一系統單晶片之驗證方法,該方法包含下列步驟:藉由包括於該系統單晶片中的一處理器來接收一測試產生器及一異常處置器;基於一測試樣板,藉由包括該測試產生器之該處理器而產生包括一異常成因指令的一測試程式;當該測試程式執行時,在一第一操作狀態下藉由該處理器來執行一第一指令;當該異常成因指令在該測試程式之執行期間執行時,藉由該處理器來停止該測試程式之執行;當該異常成因指令在該測試程式之執行期間執行時,藉由該處理器,進行包括於該異常處置器中的一修護指令序列;以及自該修護指令序列進行之後所設定之一第二操作狀態的一第二指令重新開始該測試程式,該第二指令具有緊接於該異常成因指令的位址之一位址。
  2. 如請求項1之驗證方法,其中重新開始該測試程式之步驟包含下列步驟:當該第一操作狀態改變至該第二操作狀態時,則(i)在不同於執行該第一指令之處理器的另一處理器上執行該第二指令,或(ii)使用不同於該第一指令之一權限等級的一權限等級以及不同於該第一指令之一指令組 的一指令組中的之至少一者來執行該第二指令。
  3. 如請求項1之驗證方法,其中產生該測試程式之步驟包括下列步驟:讀取包含於該測試樣板中之一第一指令敘述;產生對應至該第一指令敘述之該第一指令,以至於該第一指令是進行於該第一操作狀態;讀取包含於該測試樣板中之一狀態修改指令敘述;產生該異常成因指令,該異常成因指令包括關於一操作狀態之一切換意向,關於該操作狀態之該切換意向表示改變該系統單晶片之一操作狀態,關於該操作狀態之該切換意向對應至該狀態修改指令敘述;讀取緊接於該狀態修改指令敘述之一第二指令敘述;以及產生對應至該第二指令敘述之該第二指令,以至於該第二指令是進行於該第二操作狀態下相鄰該異常成因指令之位址的一位址。
  4. 如請求項3之驗證方法,其中關於該操作狀態之該切換意向係使用該測試產生器之一第一子構件而受檢測。
  5. 一種用於一系統單晶片之驗證方法,該系統單晶片包括一處理器且支援至少二個指令組,該驗證方法包括下列步驟:藉由該處理器來接收一測試產生器及一異常處置器;基於一測試樣板,藉由包括該測試產生器之該處理 器而產生包含一異常成因指令之一測試程式;藉由該處理器來執行一第一指令,當該測試程式執行時,該第一指令基於該等至少二個指令組之一第一指令組而產生;當該異常成因指令在該測試程式之執行期間執行時,藉由該處理器來停止該測試程式之執行;當該異常成因指令在該測試程式之執行期間執行時,藉由該處理器進行包含於該異常處置器中的一修護指令序列;以及自該修護指令序列進行之後的一第二指令重新開始該測試程式,該第二指令對應至鄰接於該異常成因指令的位址之一位址,並且該第二指令是取決於該等至少二個指令組之一第二指令組而產生。
  6. 如請求項5之驗證方法,其中產生一測試程式之步驟包括下列步驟:讀取包括於該測試樣板中之一第一指令敘述;基於該第一指令組而產生對應至該第一指令敘述之該第一指令;讀取包括於該測試樣板中之一狀態修改指令敘述;產生該異常成因指令,該異常成因指令包括關於一指令組之一切換意向,關於該指令組之該切換意向表示改變將被處理之該指令組的一狀態,關於該指令組之該切換意向對應至該狀態修改指令敘述;讀取緊接於該狀態修改指令敘述之一第二指令敘 述;以及基於鄰接於該異常成因指令之位址的一位址之該第二指令組而產生對應至該第二指令敘述的該第二指令。
  7. 如請求項6之驗證方法,其中該狀態修改指令敘述之步驟包括關於一指令組之該切換意向。
  8. 如請求項7之驗證方法,其中關於一指令組之該切換意向係使用該測試產生器之一第一子構件而受檢測。
  9. 如請求項8之驗證方法,其中該第一指令之內容以及該第二指令之內容係藉由該測試產生器之一第二子構件而受檢測。
  10. 如請求項6之驗證方法,其中關於一指令組之該切換意向係使用包括於該異常成因指令中之參數而受檢測。
  11. 如請求項6之驗證方法,進一步地包括下列步驟:藉由將該第一指令、該第二指令、以及該異常成因指令之至少一者饋送至一參考模式而得到一模式化結果,並且該模式化結果包括當該第一指令、該第二指令、以及該異常成因指令之至少一者執行時關於一驗證目標處理器之一狀態改變的資訊。
  12. 如請求項11之驗證方法,其中得到該模式化結果包括下列步驟:當該驗證目標處理器包含至少二個處理器核心時,檢測關於包括於該異常成因指令中之一處理器的一 切換意向;以及當關於該處理器之該切換意向受檢測時,饋送一無操作指令至該參考模式而無需饋送該異常成因指令,並且該無操作指令係使用以設定將被產生之下一個指令的一位置而無需該參考模式之一狀態改變。
  13. 如請求項11之驗證方法,其中該產生的測試程式係形成於不包括該驗證目標處理器的一主機系統單晶片上,並且該執行一第一指令之步驟、該進行該修護指令序列之步驟、以及該重新開始該測試程式之步驟係完成於包含該驗證目標處理器之一系統單晶片上。
  14. 一種用於一系統單晶片之驗證方法,該系統單晶片包含一處理器且支援至少二個權限等級,該驗證方法包括下列步驟:藉由該處理器來接收一測試產生器及一異常處置器;基於一測試樣板,藉由包含該測試產生器之該處理器而產生包括一異常成因指令之一測試程式;當該測試程式執行時,藉由該處理器,以該等至少二個權限等級之一第一權限等級執行一第一指令;在該測試程式之執行期間,當該異常成因指令執行時,藉由該處理器而停止該測試程式之執行;當該異常成因指令在該測試程式之執行期間執行 時,藉由該處理器來進行包含於該異常處置器中之一修護指令序列;以及自該修護指令序列進行之後的一第二指令重新開始該測試程式,該第二指令對應至鄰接於該異常成因指令的位址之一位址,並且該第二指令以該等至少二個權限等級之一第二權限等級而執行。
  15. 如請求項14之驗證方法,其中產生一測試程式之步驟包含下列步驟:讀取包括於該測試樣板中之一第一指令敘述;產生該第一指令,該第一指令對應至該第一指令敘述,以至於該第一指令以該第一權限等級進行;讀取包括於該測試樣板中之一狀態修改指令敘述;產生包括關於一權限等級之一切換意向的該異常成因指令,關於該權限等級之該切換意向表示自該第一權限等級切換至該第二權限等級,關於該權限等級之該切換意向對應至該狀態修改指令敘述;讀取緊接於該測試樣板中之該狀態修改指令敘述之後的一第二指令敘述;以及產生該第二指令,該第二指令對應至該第二指令敘述,以至於該第二指令以該第二權限等級進行於相鄰該異常成因指令之位址的一位址。
  16. 如請求項14之驗證方法,其中進行一修護指令序列之步驟包括下列步驟:當該系統單晶片以該第一權限等級操作時,儲存該 系統單晶片之第一狀態資訊;以及在該修護指令序列執行期間,當該系統晶片以該第二權限等級操作時,恢復該系統單晶片之第二狀態資訊。
  17. 如請求項16之驗證方法,其中該第一狀態資訊與該第二狀態資訊係儲存在連接於該系統單晶片之一記憶體裝置的一第一區域,該第一區域係被指定以該第一權限等級來儲存該第一狀態資訊和該第二狀態資訊。
  18. 如請求項17之驗證方法,其中該第一狀態資訊和該第二狀態資訊係儲存在連接於該系統單晶片之一記憶體裝置的一第二區域,該第二區域係被指定以該第二權限等級來儲存該第一狀態資訊和該第二狀態資訊。
  19. 一種計算系統,其包含:一記憶體裝置,其係組態以儲存第一資料、一測試產生器、及用於產生一測試程式的一異常處置器;以及至少二個處理器,該等至少二個處理器之各者係組態以使用該第一資料和該測試產生器而產生該測試程式;當該測試程式產生時,該測試產生器係組態以當關於一處理器之一切換意向自該第一資料被檢測時而產生第二資料,並且當該測試程式藉由該等至少二個處理器之一第一處理器而執行時,該第一處理器係組態以進行下列動作: 根據該第二資料,停止執行該測試程式,並且根據該第二資料,使用該異常處置器而執行一修護指令序列,以至於該測試程式在該等至少二個組處理器的該第一處理器和一第二處理器之間的一切換形成之後重新開始。
TW104111119A 2014-04-09 2015-04-07 系統單晶片及其驗證方法 TWI643064B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461977223P 2014-04-09 2014-04-09
US61/977,223 2014-04-09
??10-2014-0091962 2014-07-21
KR1020140091962A KR102147172B1 (ko) 2014-04-09 2014-07-21 시스템 온 칩 및 그것의 검증 방법

Publications (2)

Publication Number Publication Date
TW201610665A TW201610665A (zh) 2016-03-16
TWI643064B true TWI643064B (zh) 2018-12-01

Family

ID=54399900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111119A TWI643064B (zh) 2014-04-09 2015-04-07 系統單晶片及其驗證方法

Country Status (3)

Country Link
JP (1) JP2015201208A (zh)
KR (1) KR102147172B1 (zh)
TW (1) TWI643064B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017199517A1 (ja) * 2016-05-19 2017-11-23 株式会社Nttドコモ 試験選択装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1981200A (zh) * 2004-05-22 2007-06-13 株式会社爱德万测试 开发用于半导体集成电路的测试程序的方法和结构
CN101344899A (zh) * 2008-08-15 2009-01-14 炬力集成电路设计有限公司 一种片上系统的仿真测试方法及仿真测试系统
CN101515301A (zh) * 2008-02-23 2009-08-26 炬力集成电路设计有限公司 一种片上系统芯片验证的方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2278213A (en) * 1993-05-18 1994-11-23 Ibm Test program generator.
JPH07311690A (ja) * 1994-05-16 1995-11-28 Fujitsu Ltd マルチプロセッサシステムの動作テスト方法
JP2001147821A (ja) * 1999-09-10 2001-05-29 Toshiba Corp プロセッサ
US6928638B2 (en) * 2001-08-07 2005-08-09 Intel Corporation Tool for generating a re-generative functional test
JP2011253253A (ja) * 2010-05-31 2011-12-15 Fujitsu Ltd コンピュータ試験方法、コンピュータ試験装置およびコンピュータ試験プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1981200A (zh) * 2004-05-22 2007-06-13 株式会社爱德万测试 开发用于半导体集成电路的测试程序的方法和结构
CN101515301A (zh) * 2008-02-23 2009-08-26 炬力集成电路设计有限公司 一种片上系统芯片验证的方法和装置
CN101344899A (zh) * 2008-08-15 2009-01-14 炬力集成电路设计有限公司 一种片上系统的仿真测试方法及仿真测试系统

Also Published As

Publication number Publication date
KR102147172B1 (ko) 2020-08-31
KR20150117584A (ko) 2015-10-20
JP2015201208A (ja) 2015-11-12
TW201610665A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
US9990205B2 (en) System on chip and verification method thereof
US10522193B2 (en) Processor with host and slave operating modes stacked with memory
US20140040532A1 (en) Stacked memory device with helper processor
US11204857B2 (en) Integrated circuit and application processor
WO2009093680A1 (ja) マルチプロセッサシステムおよびマルチプロセッサシステムの同期方法
US9495302B2 (en) Virtualization of memory for programmable logic
JP6137582B2 (ja) 電子デバイス、メモリコントローラ、装置
US9659616B2 (en) Configuration fuse data management in a partial power-on state
JP7332241B2 (ja) ゼロ電力状態からの低レイテンシブート
JP3116901B2 (ja) プログラム検査方法、プログラム検査装置及びプログラム検査プログラムを記録した記録媒体
TWI643064B (zh) 系統單晶片及其驗證方法
US20210319138A1 (en) Utilizing logic and serial number to provide persistent unique platform secret for generation of soc root keys
JP2010086456A (ja) データ処理システム及び半導体集積回路
JP2010003151A (ja) データ処理装置
JP7288329B2 (ja) 半導体装置、および半導体装置のテスト方法
US20120124323A1 (en) Method for setting memory address space
JP2022520914A (ja) メモリ組込み自己テストコントローラを用いる読み出し専用メモリのテスト
JP2014157392A (ja) 半導体装置及びデータ処理システム
TWI288242B (en) Digital logic test method to systematically approach functional coverage completely and related apparatus and system
US7702956B2 (en) Circuit for transferring test flag signals among multiple processors, the test flag signals being used by a test controller to generate test signals
JP2013137833A (ja) マルチプロセッサシステムおよびマルチプロセッサシステムの同期方法
JPH09106359A (ja) 半導体集積回路
JP2007085813A (ja) 試験装置
JP2004086374A (ja) 半導体装置
JP2006107229A (ja) モニタ機能制御回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees