TWI636950B - 具有屏蔽微機電系統裝置之積體電路及用於製造屏蔽微機電系統裝置之方法 - Google Patents

具有屏蔽微機電系統裝置之積體電路及用於製造屏蔽微機電系統裝置之方法 Download PDF

Info

Publication number
TWI636950B
TWI636950B TW105117713A TW105117713A TWI636950B TW I636950 B TWI636950 B TW I636950B TW 105117713 A TW105117713 A TW 105117713A TW 105117713 A TW105117713 A TW 105117713A TW I636950 B TWI636950 B TW I636950B
Authority
TW
Taiwan
Prior art keywords
mems device
layer
ground plane
conductive
dielectric
Prior art date
Application number
TW105117713A
Other languages
English (en)
Other versions
TW201738168A (zh
Inventor
杭柏特 坎潘尼拉潘達
拉蓋 庫馬
諾哈爾 史畢
納卡拉恩 拉卡納斯恩
拉瑪奇德拉瑪爾斯 彼拉迪 葉蕾哈卡
Original Assignee
新加坡商格羅方德半導體私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商格羅方德半導體私人有限公司 filed Critical 新加坡商格羅方德半導體私人有限公司
Publication of TW201738168A publication Critical patent/TW201738168A/zh
Application granted granted Critical
Publication of TWI636950B publication Critical patent/TWI636950B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0022—Protection against electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Micromachines (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

提供具有屏蔽微機電系統(MEMS)裝置的積體電路以及用於製造屏蔽MEMS裝置的方法。在一實施例中，具有屏蔽MEMS裝置的積體電路包括：基板；在該基板上方包括導電材料的接地平面；以及在該接地平面上方的介電層。該積體電路更包括在該接地平面上方的MEMS裝置。再者，該積體電路包括穿過該介電層且與該接地平面接觸的導電柱。該積體電路包括在該MEMS裝置上方且與該導電柱接觸的金屬屏蔽層，其中該金屬屏蔽層、該導電柱及該接地平面形成包圍該MEMS裝置的電磁屏蔽結構。此外，該積體電路包括在該基板上方且毗鄰該電磁屏蔽結構的聲學屏蔽結構。

Description

具有屏蔽微機電系統裝置之積體電路及用於製造屏蔽微機電系統裝置之方法
本發明技術領域大體有關於微機電系統(MEMS)裝置，且更特別的是，有關於具有屏蔽MEMS裝置的積體電路及用於製造屏蔽MEMS裝置的方法。
商業及技術趨勢迫使對於較小射頻(RF)裝置的要求越來越嚴苛，例如射頻微機電系統(MEMS)裝置，以及增加晶片密度。此類要求造成手機設計的訊號完整性問題。在手機之簡約空間中的訊號完整性由於RF裝置的緊鄰會促進強烈電磁(EM)及熱耦合而被破壞。為了減輕電磁及熱耦合，現有解決方案係經由混合式整合來區隔手機中的裝置。理論上，單石射頻濾波器雙工器的屏蔽結構可用來減少電磁問題。聲學耦合也會使單石射頻前端模組的訊號完整性降級。
通常利用至少涉及第二帽蓋晶圓(second cap wafer)的複雜晶圓接合製程來減輕射頻前端模組的電磁耦 合、熱耦合及聲學耦合。這些製程昂貴且時間密集。此外，此類製程導致裝置有比所欲尺寸大的形式因子(form factor)和增加的腳印(footprint)。
因此，最好提供一種用於製造屏蔽MEMS裝置的方法。此外，最好提供一種具有屏蔽MEMS裝置的積體電路。再者，最好提供有具有電磁屏蔽結構及/或聲學屏蔽結構之MEMS裝置的積體電路。也最好提供用於製造具有屏蔽結構之積體電路的方法，該屏蔽結構考慮到屏蔽結構的帽蓋、屏蔽MEMS裝置、屏蔽結構的接地平面、以及絕緣體上覆半導體(RFSOI)電路上之任何潛藏射頻的單石整合(monolithic integration)。此外，配合附圖閱讀以下的【實施方式】及【申請專利範圍】的詳細說明和以上【發明所屬之技術領域】及【先前技術】可明白其他合意的特徵及特性。
提供具有屏蔽微機電系統(MEMS)裝置之積體電路及用於製造屏蔽MEMS裝置的方法。在一示範具體實施例中，一種具有屏蔽MEMS裝置的積體電路包括：基板；在該基板上方包括導電材料的接地平面；以及在該接地平面上方的介電層。該積體電路更包括在該接地平面上方的MEMS裝置。再者，該積體電路包括穿過該介電層且與該接地平面接觸的導電柱。該積體電路包括在該MEMS裝置上方且與該導電柱接觸的金屬屏蔽層，其中該金屬屏蔽層、該導電柱及該接地平面形成包圍該MEMS裝置的電磁屏蔽結 構。此外，該積體電路包括在該基板上方且毗鄰該電磁屏蔽結構的聲學屏蔽結構。
另一具體實施例包括一種具有屏蔽MEMS裝置的積體電路。該積體電路包括：基板；在該基板上方包括導電材料的接地平面；以及在該接地平面上方的介電層。該積體電路包括在該接地平面上方且具有腳印的MEMS裝置。該積體電路更包括上覆該介電層、在該腳印外面且經圖案化以形成聲學屏蔽結構的介電材料。
在另一示範具體實施例中，一種用於製造屏蔽MEMS裝置的方法包括：提供基板；以及形成在該基板上方包括導電材料的接地平面。該方法包括：沉積在該接地平面上方的介電層；以及形成在該接地平面上方的MEMS裝置。此外，該方法包括形成穿過該介電層且與該接地平面接觸的導電柱。再者，該方法包括沉積在該MEMS裝置上方且與該導電柱接觸的金屬屏蔽層，其中該金屬屏蔽層、導電柱及接地平面形成包圍該MEMS裝置的電磁屏蔽結構。
又一具體實施例提供一種用於製造屏蔽MEMS裝置的方法。該方法包括：提供基板；形成在該基板上方包括導電材料的接地平面；以及沉積在該接地平面上方的介電層。該方法更包括由在該接地平面上方的MEMS裝置層形成MEMS裝置，其中該MEMS裝置具有一腳印。該方法包括圖案化在該腳印外面的該MEMS裝置層以形成聲學屏蔽周期結構。
提供此發明內容以用簡化的形式來介紹所選擇的觀念，該等觀念在實施方式段落中有進一步的描述。此發明內容並非旨在識別所主張之標的的關鍵特徵或基本特徵，也非旨在被用來做為決定所主張之標的的輔助內容。
8‧‧‧積體電路
10‧‧‧示範屏蔽微機電系統(MEMS)裝置、屏蔽裝置
12‧‧‧基板、半導體基板、SOI基板
16‧‧‧介電層
20‧‧‧MEMS結構
21‧‧‧下空腔
22‧‧‧上空腔
26‧‧‧接地平面
28‧‧‧導電柱
30‧‧‧電磁(EM)屏蔽結構、屏蔽結構
31‧‧‧開口
32‧‧‧介電屏蔽層
34‧‧‧金屬屏蔽層、金屬屏蔽
36‧‧‧密封層
40‧‧‧MEMS裝置層
41、42、43、44‧‧‧區域
45‧‧‧下電極
46‧‧‧上電極
47‧‧‧分流器負載層
48‧‧‧濾波器負載層
51、52、53、54‧‧‧區域
56‧‧‧接地線
58‧‧‧接地線
59‧‧‧中央空穴
60‧‧‧基底基板
62‧‧‧上覆絕緣層
64‧‧‧裝置層
66‧‧‧導電互連層
70‧‧‧聲學屏蔽結構、屏蔽結構、周期結構
71‧‧‧腳印
72‧‧‧導電柱
73‧‧‧裝置軸線
74‧‧‧導電板
76‧‧‧介電支撐件
78‧‧‧導電層
79‧‧‧線性導電元件
81、82‧‧‧密封環
84‧‧‧帽蓋
86‧‧‧接地
88‧‧‧島體
89‧‧‧相接環形層
90‧‧‧徑向厚度
92‧‧‧開口
93‧‧‧上半部
以下結合附圖描述各種具體實施例，其中類似的元件用相同的元件符號表示，以及其中：第1圖至第3圖、第5、7、10、12-14、16及18-21圖以橫截面圖示屏蔽MEMS裝置的示範具體實施例；以及第4、6、8、9、11、15及17圖分別為圖示於第3、5、7、10、14及16圖之屏蔽MEMS裝置示範具體實施例的頂面示意圖。
以下的詳細說明在本質上只是用來圖解說明而非旨在限制具有屏蔽MEMS裝置的積體電路以及用於製造屏蔽MEMS裝置的方法。此外，希望不受明示或暗示於【發明所屬之技術領域】、【先前技術】、【發明內容】或【實施方式】之中的理論約束。
為了簡明起見，在此不詳述與習知裝置製造有關的習知技術。此外，描述於本文的各種任務及製程步驟可加入未詳述於本文之額外步驟或機能的更廣泛之程序或製程。特別是，半導體加工的各種步驟及MEMS裝置的製造為眾所周知，因此為了簡明起見，本文只簡述許多習知的步驟或整個省略而不提供習知的製程細節。此外，應 注意，積體電路含有數量不同的組件以及圖中的單一組件可能代表多個組件。
如本文所使用的，應瞭解，當指稱一元件或層在另一元件或層“上方”或“下方”時，它可直接在該另一元件或層上，或可存在數個中介元件或層。當指稱一元件或層在另一元件或層“上”時，它可直接在該另一元件或層上且與其接觸。此外，空間相對性用語，例如“上”、“下”、“頂部”、“底部”及其類似者為了便於說明可用來描述一元件或特徵與另一(其他數個)元件或特徵的關係，如附圖所示。應瞭解，空間相對性用語旨在涵蓋裝置在使用或操作時的不同方位，除了圖示於附圖的方位以外。例如，如果圖中的裝置翻過來，被描述成在其他元件或特徵“下方”的元件的方位則會在其他元件或特徵“上面”。因此，該示範用語“下方”可涵蓋上面或者是下面的方位。該裝置可以其他方式定位(旋轉90度或其他方位)且據此解釋使用於本文的空間相對性述語。
如本文所述，提供一種方法用於藉由加工單一基板來形成在基板上方的屏蔽MEMS裝置。具體言之，所有的沉積層和所形成的元件係沉積及形成於同一個基板上方及其上。MEMS裝置及屏蔽結構均形成於單一基板上方，而且製程不需要接合帽蓋晶圓或其他第二基板以形成MEMS裝置或屏蔽結構。換言之，該製造方法考慮到屏蔽結構之上半部或帽蓋、屏蔽MEMS裝置、屏蔽結構之接地平面、以及任何底下互補金屬氧化物半導體(CMOS)裝置或 RFSOI電路的單石整合。
此外，屏蔽MEMS裝置可設有一或兩種屏蔽結構。示範屏蔽MEMS裝置在所有方向(笛卡爾座標系的x、y、z)用電磁屏蔽結構囊封。另一示範屏蔽MEMS裝置在水平方向(x)用聲學屏蔽結構圍封。其他具體實施例考慮到在所有方向(x、y、z)用電磁屏蔽結構囊封以及在水平方向(x)用聲學屏蔽結構圍封的屏蔽MEMS裝置。
第1圖、第18圖及第19圖圖示有提供電磁屏蔽之單一屏蔽MEMS裝置的積體電路具體實施例。第2圖圖示有一對屏蔽MEMS系統的積體電路具體實施例，該對屏蔽MEMS系統各自包括均設有電磁屏蔽的兩個屏蔽MEMS裝置。第3圖及第4圖圖示具有設有個別電磁屏蔽之四個MEMS裝置的積體電路具體實施例，這四個MEMS裝置各自包括實心塊狀接地平面。第5圖及第6圖圖示具有設有個別電磁屏蔽之四個MEMS裝置的積體電路具體實施例，這四個MEMS裝置各自包括環形接地平面。第7圖至第9圖圖示具有設有個別電磁屏蔽與毯式沉積介電及密封層之四個MEMS裝置的積體電路具體實施例，這四個MEMS裝置各自包括具有實心連續或者是籠形電磁屏蔽的籠形接地平面。第10圖及第11圖圖示具有設有個別電磁屏蔽與毯式沉積介電及密封層之四個MEMS裝置的積體電路具體實施例，這四個MEMS裝置各自包括環形接地平面。第12圖及第20圖圖示具有形成於RFSOI基板上方且設有個別電磁屏蔽與毯式沉積介電及密封層之四個MEMS 裝置的積體電路具體實施例，其中這四個MEMS裝置共同用聲學屏蔽結構屏蔽。第13圖及第21圖圖示具有形成於RFSOI基板與毯式沉積介電及密封層上方之四個MEMS裝置的積體電路具體實施例，其中兩個電磁屏蔽囊封一對MEMS裝置，以及其中這四個MEMS裝置共同用聲學屏蔽結構屏蔽。第14圖及第15圖圖示具有四個MEMS裝置的積體電路具體實施例，其中兩個電磁屏蔽囊封一對MEMS裝置，以及其中提供作為周期結構的兩個聲學屏蔽結構，使得聲學屏蔽結構專門用來屏蔽每一對MEMS裝置。第16圖及第17圖圖示有四個MEMS裝置的積體電路具體實施例，其中兩個電磁屏蔽囊封一對MEMS裝置，以及其中提供用作環形塊狀結構的兩個聲學屏蔽結構，使得聲學屏蔽結構專門用來屏蔽每一對MEMS裝置。
在第1圖、第18圖及第19圖中，積體電路8的一部份係形成有一示範屏蔽微機電系統(MEMS)裝置10。如圖示，屏蔽MEMS裝置10形成於基板12上方，例如半導體基板。應瞭解，根據描述於本文的方法，可實施各種製造技術以形成如圖示的半導體基板12。在此，用語“半導體基板”會用來涵蓋常用於半導體工業用以製作電氣裝置的半導體材料。半導體材料包括單晶矽材料，例如常用於半導體工業的相對純粹或輕度摻雜單晶矽材料，以及多晶矽材料，以及與其他元素混合的矽，例如鍺、碳及其類似者。此外，“半導體材料”涵蓋其他材料，例如相對純粹或輕度摻雜的鍺、砷化鎵、氧化鋅、玻璃及其類似 者。半導體基板12可包括化合物半導體，例如碳化矽、鍺化矽、砷化鎵、砷化銦、砷化銦鎵、砷化銦鎵磷化物或磷化銦及彼等之組合。在一示範具體實施例中，該半導體材料為矽基板。如在此所指的，基於材料的總重量，包括提及元素/化合物的材料包括至少25重量%的提及元素/化合物，除非另有說明。
半導體基板12可為塊體晶圓(bulk wafer)，例如矽塊體晶圓，或絕緣體上覆半導體(SOI)基板，例如RFSOI基板，或可適合用來收容MEMS裝置的另一基板。在第1圖中，圖示基板12為塊體晶圓。如圖示，已根據習知技術完成MEMS裝置製程。具體言之，介電層16已形成於基板12上方。示範介電層16為氧化矽或氮化矽。在一示範具體實施例中，介電層16有至少約3微米的厚度，例如約3至約10微米。此外，已形成及圖案化在基板12上方的MEMS結構20。MEMS結構20可包括任何適當層件及結構，例如包括鉬、氮化鋁、鉬(Mo/AlN/Mo)堆疊。如圖示，MEMS結構20係形成有隔開MEMS結構20與基板12的下空腔21。此外，MEMS結構20係形成有上覆MEMS結構20及在其旁邊的上空腔22。上空腔22及下空腔21隔離MEMS結構20。製成的MEMS結構20能夠在下空腔21與上空腔22內物理運動，亦即，震動。示範MEMS結構20可為包括懸掛結構的加速度計，例如懸臂、隔膜或其他MEMS結構。
在第1圖、第18圖及第19圖中，接地平面 26由導電材料形成。示範接地平面26由金屬形成，例如鋁。接地平面26可根據習知加工法形成。例如，在第1圖中，可蝕刻基板12以形成溝槽，以及該溝槽可用導電材料沉積製程填滿，例如，物理氣相沉積(PVD)。用於形成接地平面26的替代具體實施例圖示於第18圖及第19圖。在第18圖及第19圖的具體實施例中，不蝕刻基板12以形成溝槽。反而，沉積導電材料於基板12的表面上方且予以圖案化以形成接地平面26。在第18及19圖的具體實施例中，沉積介電層16以覆蓋接地平面26基板12，從而囊封接地平面26。
在第18圖中，完全蝕刻及移除介電層16平躺在接地平面26上方的中央部份以形成與接地平面26接觸的下空腔21，這與第1圖的具體實施例類似。在第19圖中，只部份蝕刻介電層16平躺在接地平面26上方的中央部份以形成只以介電層16為邊界的下空腔21。吾等預期，第19圖的介電層16及下空腔21結構可使用於第1圖的嵌入基板式接地平面26。
在第1圖、第18圖及第19圖的各個具體實施例中，通孔係蝕刻穿過介電層16並且在接地平面26著陸。該等通孔填滿導電材料以形成電氣連接至接地平面26的導電柱28。在一示範具體實施例中，導電柱28為金屬，例如鎢或銅、其他合適導電材料或彼等之組合。
此外，電磁(EM)屏蔽結構30形成於MEMS結構20上方。具體言之，介電屏蔽層32形成於MEMS結 構20上方。介電屏蔽層32接觸介電層16。如圖示，介電屏蔽層32圍封上空腔22且囊封MEMS結構20。
介電屏蔽層32可沉積於會被移除以形成上空腔22的犧牲材料上方。在一示範具體實施例中，介電屏蔽層32為可滲透材料，例如薄鈦/氮化鈦(Ti/TiN)層、鋁銅/鉬(Al Cu/Mo)層、碳化矽(SiC)、非晶矽(A-Si)、或氮化矽(SiN)，例如富矽氮化矽。使用可滲透材料可考慮到在沉積形成介電屏蔽層32的材料之後移除底下犧牲層而不蝕刻或以其他方式形成穿過介電屏蔽層32的開口。在其他具體實施例中，介電屏蔽層32為氮化鋁(AlN)，或使用於MEMS製造加工包括其他氮化物及壓電介電材料的其他合適介電材料。在一示範方法中，介電屏蔽層32由用使用物理氣相沉積(PVD)製程之反應濺鍍沉積的氮化鋁形成。在另一示範具體實施例中，介電屏蔽層32由用濺鍍或電漿增強CVD(PECVD)沉積的可滲透材料形成。示範介電屏蔽層32有約0.01至約2微米的厚度，例如約0.2至約0.5微米。
如圖示，金屬屏蔽層34形成於介電屏蔽層32上方。金屬屏蔽層34接觸且電氣連接至導電柱28。結果，接地平面26、導電柱28及金屬屏蔽34形成包圍且囊封MEMS結構20的導電圍封件。
示範金屬屏蔽層34為薄膜。例如，金屬屏蔽層34可具有0.5至5微米的厚度，通常有1微米的厚度。示範金屬屏蔽層34為銅、鋁、鎢、鈦或其他合適金屬，或彼等之組合。在一示範具體實施例中，金屬屏蔽層34用物 理氣相沉積、電鍍或蒸鍍法形成。
在第1圖、第18圖及第19圖的各個具體實施例中，密封層36形成於金屬屏蔽層34上方。示範密封層36為聚合材料，或另一介電材料，例如氧化矽。在一示範具體實施例中，四氟乙烯(TFE)、氮化矽、氧化矽或彼等之組合的聚合物形成密封層36。用於形成密封層36的示範方法為二氧化矽的低溫電漿增強式化學氣相沉積(PECVD)，或類似低溫製程。如圖示，密封層36接觸介電層16且囊封金屬屏蔽層34。在一示範具體實施例中，密封層36有約1至約15微米的厚度，例如約10微米。
第1圖、第18圖及第19圖的MEMS結構20可為個別用屏蔽結構30屏蔽的共振器。實際上，這樣的MEMS結構20係以彼此相鄰的方式製造且用屏蔽結構互相屏蔽，如以下所圖示者。
第2圖圖示以系統層級屏蔽的MEMS結構20(亦即，作為濾波器或雙工器)的具體實施例。提供更多細節關於第2圖中之MEMS結構20的形成。例如，每個MEMS結構20由經毯覆式沉積及圖案化於介電層16上方的MEMS裝置層40形成。示範MEMS裝置層40為氮化鋁(AlN)。
在各區域41、42、43及44中形成有下電極45的MEMS結構20。在習知MEMS加工中，沉積在介電層16上方的下電極材料且予以圖案化以形成在各區域41、42、43及44中的下電極45。在一示範具體實施例中， 沉積鉬以形成下電極。之後，沉積在下電極45及介電層16上方的MEMS裝置層40。然後，形成在MEMS裝置層40上方的上電極46。為了示範，可沉積及圖案化鉬以形成在各區域41、42、43及44中的上電極46。
可在MEMS裝置層40上方沉積其他MEMS結構層以形成所欲結構。例如，在區域42及44中，形成在上電極46上方的分流器負載層(shunt loading layer)47。在區域41及42中，形成在上電極46上方的濾波器負載層(filter loading layer)48。可在MEMS裝置結構層上方沉積附加犧牲材料並且按需要蝕刻用以形成屏蔽結構30。
在區域41及42中形成在MEMS結構20上方的介電屏蔽層32，以及在區域43及44中形成在MEMS結構20上方的另一介電屏蔽層32。同樣，形成在各介電屏蔽層32上方的金屬屏蔽層34。此外，形成在各金屬屏蔽層34上方的密封層36。結果，MEMS結構20以系統層級與毗鄰系統屏蔽，亦即，作為濾波器或雙工器。
第3圖圖示積體電路8之一部份的類似結構，其中在區域51、52、53及54中的共振器MEMS結構20係個別用屏蔽結構30屏蔽。第4圖為第3圖之結構的頂面示意圖。如圖示，每個屏蔽結構30以接地線56接地。此外，每個接地平面26以接地線58接地。第3圖及第4圖之具體實施例的接地平面26為有矩形形狀的相接層。在第3圖及第4圖的具體實施例中，接地平面26的形成可包括蝕刻基板12以形成溝槽，以及用導電材料(例如，金屬)填滿 例如在第1圖中的溝槽。或者，可根據第18或19圖的具體實施例形成接地平面26。
第5圖提供積體電路8之另一具體實施例的橫截面圖以及第6圖提供頂面示意圖。在第5圖至第6圖中，在各區域51、52、53及54中的接地平面26呈環形或環狀，藉此在各接地平面26內形成中央空穴59。在一示範具體實施例中，中央空穴59被基板12的一部份填充。例如，在基板12中可形成環形溝槽，以及用導電材料填充環形溝槽以形成環形接地平面26。
第7圖及第8圖圖示積體電路8之一部份的另一具體實施例，其中共振器MEMS結構20個別受到區域51、52、53及54中的屏蔽結構30所屏蔽。與第1圖及第3至6圖的具體實施例不同的是，第7圖及第8圖的具體實施例包括仍然上覆介電層16的毯式沉積(blanket deposited)的MEMS裝置層40以及毯式沉積於MEM裝置層40上方的密封層36。
此外，如第8圖所示，各個接地平面26形成為籠形或柵格形，亦即，有多個開口92。在圖示具體實施例中，各個接地平面26形成有8個開口，然而在其他具體實施例中，可提供更多或更少個開口。此類接地平面26適合用於形成包圍及囊封MEMS結構20和導電柱28及金屬屏蔽34的導電圍封件。此類接地平面26的形成可包括蝕刻基板12以形成包圍基板12上半部93之島體的溝槽，以及用導電材料(例如金屬)填充溝槽。結果，開口92由基 板12的未受蝕刻之上半部93形成。在第7圖及第8圖的具體實施例中，各個籠形接地平面26以接地線58接地，以及各個屏蔽結構30以接地線56接地。
第9圖圖示第8圖之屏蔽結構30的替代具體實施例。第9圖的結構包括與第8圖類似的接地平面26，亦即，呈籠形或柵格形。在第9圖中，屏蔽結構30也為籠形。具體言之，屏蔽結構30經形成有多個開口31。在圖示具體實施例中，各個屏蔽結構30經形成有8個開口，然而在其他具體實施例中，可提供更多或更少個開口。此類屏蔽結構30適合用於形成包圍及囊封MEMS結構20和導電柱28及接地平面26的導電圍封件。在第7圖及第9圖的具體實施例中，各個籠形屏蔽結構30以接地線56接地，以及各個接地平面26以接地線58接地。
第10圖及第11圖圖示屏蔽結構30的另一具體實施例。再次，積體電路8的一部份包括個別用在區域51、52、53及54中之屏蔽結構30屏蔽的共振器MEMS結構20。類似第7圖及第8圖的具體實施例，第10圖及第11圖的具體實施例包括仍然上覆介電層16的毯式沉積的MEMS裝置層40以及毯式沉積於MEM裝置層40上方的密封層36。
在第10圖及第11圖中，每個接地平面26呈環形或環狀，藉此在每個接地平面26內形成中央空穴59，這類似第5圖及第6圖。在一示範具體實施例中，中央空穴59被基板12的一部份填充。例如，在基板12中可形成 環形溝槽，以及用導電材料填充該環形溝槽以形成環形接地平面26。
第1圖至第11圖圖示形成屏蔽MEMS裝置10於塊體晶圓型基板12上方的具體實施例。第12圖至第13圖及第20至21圖圖示像這樣的屏蔽MEMS裝置10可形成於SOI基板12上方，例如在RFSOI加工中。第12圖及第20圖圖示MEMS結構20的共振器層級屏蔽，同時第13圖及第21圖圖示MEMS結構20的系統層級屏蔽。在第12圖至第13圖及第20至21圖中，形成有上覆絕緣層62的基底基板60。由半導體材料形成上覆絕緣層62的裝置層64且包括諸如CMOS裝置之類的裝置。導電互連層66選擇性地形成於裝置層64上方而且在也形成用於屏蔽MEMS裝置10之接地平面26的最高金屬層處終止。如圖示，如前述具體實施例，介電層16形成於接地平面26及基板12上。
除了第1圖至第11圖的電磁(EM)屏蔽結構30以外，第12圖至第13圖及第20至21圖的具體實施例也包括聲學屏蔽結構70。在示範具體實施例中，積體電路8的一部份可包括只有聲學屏蔽結構70的MEMS裝置20。如第12圖至第13圖及第20至21圖所示，每個MEMS結構20界定基板12的腳印(footprint)71。聲學屏蔽結構70位於在MEMS結構20之腳印71外的基板12上方。
結構上，聲學屏蔽結構70包括介電支撐件76。示範介電支撐件76係由MEMS裝置層40形成。例如， 示範介電支撐件76可為氮化鋁(AlN)。為了形成介電支撐件76，可蝕刻在MEMS裝置20腳印71外的MEMS裝置層40以在圖案化腳印71內之MEMS裝置層40用以形成MEMS裝置20的期間形成通孔。包括通孔的介電支撐件76形成聲學屏蔽結構70。
如圖示，用於聲學屏蔽結構70的接地平面26均形成於腳印71外面。在第12圖至第13圖的具體實施例中，蝕刻穿過介電層16形成通孔且用導電材料填充以形成導電柱72。在一示範具體實施例中，導電柱72為金屬，例如鎢或銅、其他合適導電材料、或彼等之組合。此外，在該示範具體實施例中，該等導電柱72經形成為由徑向隔開之數個導電柱72組成的陣列，亦即，在與裝置軸線73有距離的情況下徑向隔開。
在第12圖至第13圖的示範具體實施例中，聲學屏蔽結構70包括由用來形成MEMS結構20之材料形成的密封環。例如，導電板74形成於介電層16上方且與導電柱72電氣接觸。示範導電板74由用來形成下電極45的材料形成。示範導電板74為鉬。如圖示，介電支撐件76形成於導電板74上方且予以蝕刻以形成通孔於其中。然後，導電層78形成於介電支撐件76上方。示範導電層78由用來形成上電極46的材料形成。示範導電層78可為鉬。如圖示，在沉積用於形成上電極46的材料期間，相同的材料形成導電層78且填充MEMS裝置層40的蝕刻後通孔以形成由線性導電元件79(例如，桿體)組成的陣列。導 電元件79的導電材料修改屏蔽結構70的聲學/聲子性質。結果，藉由調整導電元件79的性質，可形成有所欲聲學/聲子性質的屏蔽結構70。
示範聲學屏蔽結構70為三維周期結構。周期結構70經裝設成有適當對稱性及聲學指標的局部對比調變(local contrast modulation)以利用在周期結構70之傳輸頻譜中產生“能帶隙”的建設性/破壞性干涉現象來轉移例如沿著密封層36傳播的入射震波。在第12圖至第13圖的具體實施例中，周期結構70包括由線性導電元件79形成的第一媒介物，以及由包圍線性導電元件79之介電支撐件76形成的第二媒介物。
如圖示，介電支撐件76經形成為在配置於位在MEMS裝置20之受保護的腳印之間的周期結構中有數個通孔並且與MEMS裝置20共面(亦即，沿著積體電路8的水平平面(與基板12平行的平面))之其他裝置有潛在的聲學衝擊。換言之，可提供聲學屏蔽結構70以保護屏蔽裝置10免受害於來自其他裝置的聲學能量及/或保護其他裝置免受害於來自MEMS裝置20的聲學能量。聲學屏蔽結構70包圍且在水平平面圍封MEMS裝置20。此外，聲學屏蔽結構70與MEMS裝置20電氣隔離而且無電氣接觸。
第一及第二媒介物(線性導電元件79及介電支撐件76)有提供聲學指標之局部對比調變的不同聲學折射指標。周期結構70的對稱與局部對比調變在周期結構70的傳輸頻譜中界定能帶隙。第一及第二媒介物在周期結 構70中隔開以定位與由潛在聲學威脅產生之震波之主波長一致的能帶隙。周期結構70經適當組配成該能帶隙跨越入射在用於各種潛在聲學威脅之結構的主波長。該主波長為預期聲源(例如，屏蔽MEMS裝置或其他MEMS裝置)之壓力以及聲源範圍的函數。一般而言，入射震波落在能帶隙內的能量被周期結構70實質反射。
不像第12圖及第13圖的具體實施例，第20圖及第21圖的具體實施例不包括穿過介電層16以接觸接地平面26的導電柱72。此外，第20圖及第21圖的具體實施例不包括形成線性導電元件79陣列的導電層78。
由於第20圖及第21圖的具體實施例缺少導電元件79、導電層78及導電柱72，因此形成只作為聲學屏蔽而不作為密封環的周期結構70。此外，第20圖及第21圖的聲學屏蔽結構70由經形成有未填充導電材料之通孔的介電支撐件76形成。密封層36可填充介電支撐件76的通孔。結果，由聲學屏蔽結構70形成的三維周期結構包括由密封層36形成的第一媒介物以及由介電支撐件76形成的第二媒介物。
第14圖及第15圖提供聲學屏蔽結構70的另一具體實施例。再次，示範聲學屏蔽結構70形成密封環。在第14圖及第15圖中，每個聲學屏蔽結構70為周期結構，其經裝設成有適當對稱性及聲學指標的局部對比調變，以利用在周期結構70之傳輸頻譜中產生“能帶隙”的建設性/破壞性干涉現象來轉移例如沿著MEMS裝置層40 傳播的入射震波。
在第14圖及第15圖中，兩個相鄰屏蔽MEMS裝置10用形成個別編號為81及82之密封環的獨立聲學屏蔽結構70保護。形成密封環81及82的聲學屏蔽結構係同時形成。例如，MEMS裝置層40毯式沉積於介電層16上方且在形成MEMS裝置20期間予以圖案化。在該圖案化期間，蝕刻穿過在MEMS裝置20之腳印外面之MEMS裝置層40的通孔。在形成上電極46期間，沉積在MEMS裝置層40上方的導電材料以形成在腳印內的上電極46以及形成線性導電元件79。該導電材料可經形成具有覆蓋部份，該覆蓋部份形成與線性導電元件79電氣連接之帽蓋84。或者，可沉積獨立導電層以形成帽蓋84。應注意，為了清楚圖示線性導電元件79的結構，帽蓋84未圖示於第14圖中。
在第14圖及第15圖中，可見到在形成密封環81之陣列中的通孔及線性導電元件79與在形成密封環82之陣列中之線性導電元件79的尺寸有不同尺寸，亦即，直徑及節距。可基於聲學折射指標及聲學指標的局部對比調變來微調線性導電元件79在各陣列中的尺寸以定位與由潛在聲學威脅產生之震波之主波長一致的能帶隙，例如，由被密封環81包圍之MEMS裝置20產生的預期聲學能量與由被密封環82包圍之MEMS裝置20產生不同的預期聲學能量。
如第15圖所示，在各陣列之周期結構70中 的導電元件79的接地係藉由連接至接地86。EM屏蔽結構30的接地也藉由連接至接地56。此外，接地平面26的接地藉由連接至接地58。在數個示範具體實施例中，密封環導電元件79與MEMS裝置20電氣隔離。
第16圖及第17圖圖示聲學屏蔽結構70的另一具體實施例。第16圖及第17圖的MEMS裝置20及EM屏蔽結構30與第14圖及第15圖具體實施例的相同。此外，MEMS裝置層40再次毯式沉積於介電層16上方。不過，第16圖及第17圖的聲學屏蔽結構70不包括含有導電線性元件79的周期結構。反而，聲學屏蔽結構70包括可用實心相接環形層填充的環形溝槽，這在第17圖清楚可見。
如第16圖所示，蝕刻穿過介電層16的溝槽且填充導電材料以形成導電柱72取代由前述具體實施例之徑向隔開導電柱72組成的陣列。示範導電柱72經形成有一直徑，其適用於電氣連接至形成聲學屏蔽結構70之密封環的隨後形成之導電元件。此外，蝕刻穿過MEMS裝置層40的溝槽，例如在圖案化腳印內之MEMS裝置層40用於形成MEMS裝置20的期間。該溝槽呈環形且包圍MEMS裝置層40中有MEMS裝置20位於其上的島體88。
在第16圖及第17圖中，該環形溝槽填充導電材料，例如在形成上電極46期間沉積於MEMS裝置20中以形成用於密封環之相接環形層89的導電材料。該導電材料可經形成有覆蓋部份，該覆蓋部份形成上覆環形層89 之帽蓋84。該密封環的相接環形層89可經形成有與導電柱72相同的徑向厚度90，例如約4微米。
如第17圖所示，形成密封環之導電層89的接地係藉由連接至接地86。EM屏蔽結構30的接地也藉由連接至接地56。此外，接地平面26的接地藉由連接至接地58。在數個示範具體實施例中，形成密封環的導電層89與MEMS裝置20電氣隔離。
如本文所述，提供數種方法，其中係藉由加工單一基板來形成在基板上方的屏蔽MEMS裝置20。此外，MEMS裝置20設有電磁屏蔽結構30及/或聲學屏蔽結構70。再者，提供電磁屏蔽結構與聲學屏蔽結構的組合以屏蔽數個個別MEMS裝置或MEMS裝置的群組或兩者。例如，可用單個或成對的電磁屏蔽結構以及同時用成對或更大群組的聲學屏蔽結構保護MEMS裝置。
描述於本文的方法及積體電路提供有改良磁性、電容及聲學隔離的射頻MEMS裝置，同時由於所述屏蔽結構而可保持微小形式因子及減小的腳印。
儘管在以上詳細說明中已提出至少一個示範具體實施例，然而應瞭解，仍存在許多變體。也應瞭解，該或該等示範具體實施例只是實施例，而且非旨在以任何方式來限定所揭示的範疇、應用性或組態。反而，以上詳細說明是要讓熟諳此藝者有個方便的發展藍圖用來具體實作該或該等示範具體實施例。應瞭解，元件功能及配置可做出不同的改變而不脫離如本文隨附請求項及其合法等效 陳述所述的範疇。

Claims (20)

  1. 一種具有屏蔽微機電系統裝置的積體電路，其係包含：基板；接地平面，其在該基板上方包括導電材料；介電層，其在該接地平面上方；微機電系統裝置，其在該接地平面上方；導電柱，其穿過該介電層且與該接地平面接觸；金屬屏蔽層，其在該微機電系統裝置上方且與該導電柱接觸，其中該金屬屏蔽層、該導電柱及該接地平面形成包圍該微機電系統裝置的電磁屏蔽結構；以及聲學屏蔽結構，其在該基板上方且毗鄰該電磁屏蔽結構。
  2. 如申請專利範圍第1項所述之積體電路，其中：該微機電系統裝置有腳印，該導電柱在該微機電系統裝置之該腳印外面；該積體電路更包含微機電系統裝置層，該微機電系統裝置層在該基板上方且包括形成該微機電系統裝置之一部份的第一部份與在該微機電系統裝置之該腳印外面的第二部份；以及該金屬屏蔽層的一部份延伸穿過在該腳印外面的該微機電系統裝置層。
  3. 如申請專利範圍第1項所述之積體電路，其中，下空腔隔開該微機電系統裝置與該接地平面，以及上空腔隔開該微機電系統裝置與該金屬屏蔽層。
  4. 如申請專利範圍第1項所述之積體電路，更包含上覆微機電系統裝置的介電屏蔽層，其中上空腔隔開該微機電系統裝置與該介電屏蔽層，其中該金屬屏蔽層位在該介電屏蔽層上。
  5. 如申請專利範圍第4項所述之積體電路，更包含在該金屬屏蔽層上的密封層。
  6. 如申請專利範圍第1項所述之積體電路，其中，該微機電系統裝置有腳印，以及其中該聲學屏蔽結構由介電材料形成，其經圖案化以形成在該腳印外面上覆該介電層的周期結構。
  7. 如申請專利範圍第6項所述之積體電路，其中，該導電柱為在該微機電系統裝置之該腳印外面的第一導電柱，以及其中，該積體電路更包含由以下兩者形成的密封環：穿過該介電層且與該接地平面電氣連接的第二導電柱；以及上覆該介電層、毗鄰該電磁屏蔽結構且與該第二導電柱電氣連接的導電材料。
  8. 如申請專利範圍第7項所述之積體電路，其中：該第二導電柱包含由穿過該介電層且與該接地平面電氣連接之數個第二導電柱組成的陣列；以及上覆該介電層之該導電材料包含由形成於該周期結構中且與該第二導電柱陣列電氣連接之數個導電隔離柱組成的陣列。
  9. 一種具有屏蔽微機電系統裝置的積體電路，其係包含：基板；接地平面，其在該基板上方包括導電材料；介電層，其在該接地平面上方；微機電系統裝置，其在該接地平面上方且有腳印；以及介電材料，其上覆該介電層、在該腳印外面且經圖案化以形成聲學屏蔽結構。
  10. 如申請專利範圍第9項所述之積體電路，更包含電磁屏蔽結構，其包圍該微機電系統裝置且位在該微機電系統裝置與該聲學屏蔽結構之間。
  11. 如申請專利範圍第9項所述之積體電路，其中，該介電材料經形成有數個通孔，以及其中該積體電路更包含：導電柱，其位在該腳印外面，係穿經該介電層且與該接地平面電氣連接；以及導電材料，其形成於該等通孔中、上覆該介電層、於該腳印外面、且與該導電柱電氣連接，以及其中，該導電材料調整該聲學屏蔽結構的聲學性質。
  12. 一種用於製造屏蔽微機電系統裝置的方法，該方法包含以下步驟：提供基板；形成在該基板上方包括導電材料的接地平面；沉積在該接地平面上方的介電層；形成在該接地平面上方的微機電系統裝置； 形成穿過該介電層且與該接地平面接觸的導電柱；以及沉積在該微機電系統裝置上方且與該導電柱接觸的金屬屏蔽層，其中該金屬屏蔽層、該導電柱及該接地平面形成包圍該微機電系統裝置的電磁屏蔽結構。
  13. 如申請專利範圍第12項所述之方法，其中，形成該微機電系統裝置於該接地平面上方的步驟包含以下步驟：沉積微機電系統裝置層於該基板上方。
  14. 如申請專利範圍第13項所述之方法，其中：該微機電系統裝置有腳印；該導電柱在該微機電系統裝置之該腳印外面；形成該微機電系統裝置於該接地平面上方的步驟包含以下步驟：圖案化在該腳印內的該微機電系統裝置層；以及沉積該金屬屏蔽層於該微機電系統裝置上方且與該導電柱接觸的步驟包含以下步驟：形成該金屬屏蔽層中延伸穿過在該腳印外面之該微機電系統裝置層的一部份。
  15. 如申請專利範圍第12項所述之方法，更包含：形成CMOS裝置於該基板上方，其中形成包括導電材料之該接地平面於該基板上方的步驟包含：沉積該導電材料於該CMOS裝置上方且與該CMOS裝置選擇性地電氣接觸。
  16. 如申請專利範圍第12項所述之方法，其中，形成在該 接地平面上方的微機電系統裝置的步驟包含：蝕刻該介電層以在該微機電系統裝置與該接地平面之間形成下空腔。
  17. 如申請專利範圍第12項所述之方法，更包含以下步驟：沉積上覆微機電系統裝置的介電屏蔽層，其中上空腔隔離該微機電系統裝置與該介電屏蔽層，其中沉積該金屬屏蔽層於該微機電系統裝置上方且與該導電柱接觸的步驟包含：沉積該金屬屏蔽層於該介電屏蔽層上方；以及沉積密封層於該金屬屏蔽層上方。
  18. 如申請專利範圍第12項所述之方法，更包含：形成在該基板上方且毗鄰該電磁屏蔽結構的聲學屏蔽結構。
  19. 如申請專利範圍第12項所述之方法，其中，形成該微機電系統裝置於該接地平面上方的步驟包含：沉積微機電系統裝置層於該基板上方，其中形成穿過該介電層且與該接地平面接觸之該導電柱的步驟包含以下步驟：形成第一導電柱，以及其中該方法更包含形成密封環的步驟，其係藉由：形成穿過該介電層且與接地平面電氣連接的第二導電柱；以及形成在該微機電系統裝置層中與該第二導電柱電氣連接且毗鄰該電磁屏蔽結構的導電材料。
  20. 如申請專利範圍第19項所述之方法，其中：形成該第二導電柱的步驟包含：形成由穿過該介電 層且與該接地平面電氣連接之數個第二導電柱組成的陣列；以及在該微機電系統裝置層中形成該導電材料的步驟包含：形成由穿過該介電層且與該第二導電柱陣列接觸之數個導電隔離柱組成的陣列。
TW105117713A 2016-04-28 2016-06-04 具有屏蔽微機電系統裝置之積體電路及用於製造屏蔽微機電系統裝置之方法 TWI636950B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/140,906 US10358340B2 (en) 2016-04-28 2016-04-28 Integrated circuits having shielded MEMS devices and methods for fabricating shielded MEMS devices
US15/140,906 2016-04-28

Publications (2)

Publication Number Publication Date
TW201738168A TW201738168A (zh) 2017-11-01
TWI636950B true TWI636950B (zh) 2018-10-01

Family

ID=60158127

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117713A TWI636950B (zh) 2016-04-28 2016-06-04 具有屏蔽微機電系統裝置之積體電路及用於製造屏蔽微機電系統裝置之方法

Country Status (3)

Country Link
US (1) US10358340B2 (zh)
CN (1) CN107416757B (zh)
TW (1) TWI636950B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886187B2 (en) * 2017-10-24 2021-01-05 Texas Instruments Incorporated Thermal management in integrated circuit using phononic bandgap structure
WO2019232749A1 (zh) * 2018-06-07 2019-12-12 华为技术有限公司 一种集成电路
US10793422B2 (en) 2018-12-17 2020-10-06 Vanguard International Semiconductor Singapore Pte. Ltd. Microelectromechanical systems packages and methods for packaging a microelectromechanical systems device
US11811390B2 (en) 2019-05-06 2023-11-07 Globalfoundries Singapore Pte. Ltd. Resonator devices and methods of fabricating resonator devices
US11186479B2 (en) 2019-08-21 2021-11-30 Invensense, Inc. Systems and methods for operating a MEMS device based on sensed temperature gradients
US11174153B2 (en) * 2019-08-21 2021-11-16 Invensense, Inc. Package level thermal gradient sensing
US11706987B2 (en) 2019-12-20 2023-07-18 Globalfoundries Singapore Pte. Ltd. Semiconductor device and method of forming a semiconductor device
CN117525039A (zh) * 2022-07-30 2024-02-06 华为技术有限公司 芯片封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060214202A1 (en) * 2005-03-22 2006-09-28 Zorich Robert S Apparatus and methods for shielding integrated circuitry
WO2010092399A2 (en) * 2009-02-13 2010-08-19 Wolfson Microelectronics Plc Integrated mems transducer and circuitry
US8324728B2 (en) * 2007-11-30 2012-12-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216490A (en) * 1988-01-13 1993-06-01 Charles Stark Draper Laboratory, Inc. Bridge electrodes for microelectromechanical devices
KR100213372B1 (ko) 1996-05-10 1999-08-02 이형도 모노리틱 쏘 듀플렉서
EP1207378B1 (en) * 1999-08-20 2007-08-08 Hitachi, Ltd. Semiconductor pressure sensor and pressure sensing device
US6492759B1 (en) * 2000-05-24 2002-12-10 Toyo Communication Equipment Co., Ltd. Piezoelectric resonator and a filter
US6909589B2 (en) * 2002-11-20 2005-06-21 Corporation For National Research Initiatives MEMS-based variable capacitor
EP1469599B1 (en) 2003-04-18 2010-11-03 Samsung Electronics Co., Ltd. Air gap type FBAR, duplexer using the FBAR, and fabricating methods thereof
US20080068697A1 (en) * 2004-10-29 2008-03-20 Haluzak Charles C Micro-Displays and Their Manufacture
KR100666693B1 (ko) 2004-11-23 2007-01-11 삼성전자주식회사 모놀리식 듀플렉서
KR100631212B1 (ko) 2005-08-01 2006-10-04 삼성전자주식회사 모놀리식 듀플렉서 및 그 제조방법
JP4988217B2 (ja) * 2006-02-03 2012-08-01 株式会社日立製作所 Ｍｅｍｓ構造体の製造方法
US8571249B2 (en) * 2009-05-29 2013-10-29 General Mems Corporation Silicon microphone package
KR101711048B1 (ko) * 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
US8680944B2 (en) 2011-01-13 2014-03-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Single-chip duplexer with isolation shield between transmit and receive filters
US20130032385A1 (en) * 2011-08-03 2013-02-07 Qualcomm Mems Technologies, Inc. Metal thin shield on electrical device
KR101514567B1 (ko) * 2013-11-21 2015-04-22 삼성전기주식회사 음향 소자 및 이를 구비하는 마이크로폰 패키지
TWI614870B (zh) * 2014-07-25 2018-02-11 矽品精密工業股份有限公司 封裝結構及其製法
CN104966703A (zh) 2015-06-04 2015-10-07 苏州日月新半导体有限公司 集成电路封装体及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060214202A1 (en) * 2005-03-22 2006-09-28 Zorich Robert S Apparatus and methods for shielding integrated circuitry
US8324728B2 (en) * 2007-11-30 2012-12-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
WO2010092399A2 (en) * 2009-02-13 2010-08-19 Wolfson Microelectronics Plc Integrated mems transducer and circuitry

Also Published As

Publication number Publication date
US20170313577A1 (en) 2017-11-02
CN107416757A (zh) 2017-12-01
TW201738168A (zh) 2017-11-01
US10358340B2 (en) 2019-07-23
CN107416757B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
TWI636950B (zh) 具有屏蔽微機電系統裝置之積體電路及用於製造屏蔽微機電系統裝置之方法
US11672179B2 (en) Electrical contact arrangement for microfabricated ultrasonic transducer
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
JP5281682B2 (ja) マイクロ電気機械的装置及びその封緘方法及び製造方法
US10118820B2 (en) Membrane transducer structures and methods of manufacturing same using thin-film encapsulation
US20130161702A1 (en) Integrated mems device
US8040020B2 (en) Encapsulated active transducer and method of fabricating the same
US9546090B1 (en) Integrated MEMS-CMOS devices and methods for fabricating MEMS devices and CMOS devices
GB2467776A (en) Integrated MEMS transducer and circuitry
JP2006012889A (ja) 半導体チップの製造方法および半導体装置の製造方法
US9889472B2 (en) CMUT device and manufacturing method
US20150284240A1 (en) Structures and formation methods of micro-electro mechanical system device
CN112039456A (zh) 体声波谐振器的封装方法及封装结构
US20150137276A1 (en) Mechanisms for forming micro-electro mechanical system device
JP2023071988A (ja) Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法
KR101250447B1 (ko) 멤스 디바이스 제조방법
TWI652728B (zh) 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
US20190084826A1 (en) A through silicon interposer wafer and method of manufacturing the same
US10494252B2 (en) MEMS devices and methods of manufacturing the same
CN111285326A (zh) Mems器件及其制造方法
CN117069054B (zh) Mems芯片封装结构及其制作方法
KR100663940B1 (ko) 크로스토크를 차폐하는 반도체 칩 및 그 제조방법
JP2020068448A (ja) トランスデューサ装置