CN107416757B - 具有屏蔽mems装置的集成电路及用于制造屏蔽mems装置的方法 - Google Patents
具有屏蔽mems装置的集成电路及用于制造屏蔽mems装置的方法 Download PDFInfo
- Publication number
- CN107416757B CN107416757B CN201710295681.2A CN201710295681A CN107416757B CN 107416757 B CN107416757 B CN 107416757B CN 201710295681 A CN201710295681 A CN 201710295681A CN 107416757 B CN107416757 B CN 107416757B
- Authority
- CN
- China
- Prior art keywords
- mems devices
- layer
- ground plane
- conductive column
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 230000004888 barrier function Effects 0.000 claims abstract description 58
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 238000010276 construction Methods 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000007789 sealing Methods 0.000 claims description 23
- 230000000737 periodic effect Effects 0.000 claims description 22
- 239000000565 sealant Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 7
- 239000002305 electric material Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 15
- 238000012545 processing Methods 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 6
- 241000446313 Lamella Species 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004575 stone Substances 0.000 description 4
- 229910017083 AlN Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000009885 systemic effect Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000000411 transmission spectrum Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical compound FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 208000002925 dental caries Diseases 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
- B81B7/0022—Protection against electrostatic discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Micromachines (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
提供具有屏蔽微机电系统(MEMS)装置的集成电路及用于制造屏蔽MEMS装置的方法。在一实施例中，具有屏蔽MEMS装置的集成电路包括：基板；在该基板上方包括导电材料的接地平面；以及在该接地平面上方的介电层。该集成电路更包括在该接地平面上方的MEMS装置。再者，该集成电路包括穿过该介电层且与该接地平面接触的导电柱。该集成电路包括在该MEMS装置上方且与该导电柱接触的金属薄膜，其中该金属薄膜、该导电柱及该接地平面形成包围该MEMS装置的电磁屏蔽结构。此外，该集成电路包括在该基板上方且毗邻该电磁屏蔽结构的声学屏蔽结构。
Description
技术领域
本发明技术领域大体有关于微机电系统(Micro-Electro-Mechanical-System；MEMS)装置，且更特别的是，有关于具有屏蔽MEMS装置的集成电路及用于制造屏蔽MEMS装置的方法。
背景技术
商业及技术趋势迫使对于较小射频(RF)装置的要求越来越严苛，例如射频微机电系统(MEMS)装置，以及增加芯片密度。此类要求造成手机设计的讯号完整性问题。在手机的简约空间中的讯号完整性由于RF装置的紧邻会促进强烈电磁(EM)及热耦合而被破坏。为了减轻电磁及热耦合，现有解决方案是经由混合式整合来区隔手机中的装置。理论上，单石射频滤波器双工器的屏蔽结构可用来减少电磁问题。声学耦合也会使单石射频前端模块的讯号完整性降级。
通常利用至少涉及第二帽盖晶圆(second cap wafer)的复杂晶圆接合制程来减轻射频前端模块的电磁耦合、热耦合及声学耦合。这些制程昂贵且时间密集。此外，此类制程导致装置有比所欲尺寸大的形式因子(form factor)和增加的脚印(footprint)。
因此，最好提供一种用于制造屏蔽MEMS装置的方法。此外，最好提供一种具有屏蔽MEMS装置的集成电路。再者，最好提供有具有电磁屏蔽结构及/或声学屏蔽结构的MEMS装置的集成电路。也最好提供用于制造具有屏蔽结构的集成电路的方法，该屏蔽结构考虑到屏蔽结构的帽盖、屏蔽MEMS装置、屏蔽结构的接地平面、以及绝缘体上覆半导体(RFSOI)电路上的任何潜藏射频的单石整合(monolithic integration)。此外，配合附图阅读以下的【具体实施方式】及【权利要求书】的详细说明和以上【技术领域】及【背景技术】可明白其他合意的特征及特性。
发明内容
提供具有屏蔽微机电系统(MEMS)装置的集成电路及用于制造屏蔽MEMS装置的方法。在一示范具体实施例中，一种具有屏蔽MEMS装置的集成电路包括：基板；在该基板上方包括导电材料的接地平面；以及在该接地平面上方的介电层。该集成电路更包括在该接地平面上方的MEMS装置。再者，该集成电路包括穿过该介电层且与该接地平面接触的导电柱。该集成电路包括在该MEMS装置上方且与该导电柱接触的金属薄膜，其中该金属薄膜、该导电柱及该接地平面形成包围该MEMS装置的电磁屏蔽结构。此外，该集成电路包括在该基板上方且毗邻该电磁屏蔽结构的声学屏蔽结构。
另一具体实施例包括一种具有屏蔽MEMS装置的集成电路。该集成电路包括：基板；在该基板上方包括导电材料的接地平面；以及在该接地平面上方的介电层。该集成电路包括在该接地平面上方且具有脚印的MEMS装置。该集成电路更包括上覆该介电层、在该脚印外面且经图案化以形成声学屏蔽结构的介电材料。
在另一示范具体实施例中，一种用于制造屏蔽MEMS装置的方法包括：提供基板；以及形成在该基板上方包括导电材料的接地平面。该方法包括：沉积在该接地平面上方的介电层；以及形成在该接地平面上方的MEMS装置。此外，该方法包括形成穿过该介电层且与该接地平面接触的导电柱。再者，该方法包括沉积在该MEMS装置上方且与该导电柱接触的金属薄膜，其中该金属薄膜、导电柱及接地平面形成包围该MEMS装置的电磁屏蔽结构。
又一具体实施例提供一种用于制造屏蔽MEMS装置的方法。该方法包括：提供基板；形成在该基板上方包括导电材料的接地平面；以及沉积在该接地平面上方的介电层。该方法更包括由在该接地平面上方的MEMS装置层形成MEMS装置，其中该MEMS装置具有一脚印。该方法包括图案化在该脚印外面的该MEMS装置层以形成声学屏蔽周期结构。
提供此发明内容以用简化的形式来介绍所选择的观念，该等观念在具体实施方式段落中有进一步的描述。此发明内容并非旨在识别所主张的标的的关键特征或基本特征，也非旨在被用来做为决定所主张的标的的辅助内容。
附图说明
以下结合附图描述各种具体实施例，其中类似的元件用相同的元件符号表示，以及其中：
图1至3、5、7、10、12-14、16及18-21以横截面图示屏蔽MEMS装置的示范具体实施例；以及
图4、6、8、9、11、15及17分别为图示于图3、5、7、10、14及16的屏蔽MEMS装置示范具体实施例的顶面示意图。
符号说明：
8 集成电路
10 示范屏蔽微机电系统(MEMS)装置、屏蔽装置
12 基板、半导体基板、SOI基板
16 介电层
20 MEMS结构
21 下空腔
22 上空腔
26 接地平面
28 导电柱
30 电磁(EM)屏蔽结构、屏蔽结构
31 开口
32 介电屏蔽层
34 金属屏蔽层、金属屏蔽
36 密封层
40 MEMS装置层
41、42、43、44 区域
45 下电极
46 上电极
47 分流器负载层
48 滤波器负载层
51、52、53、54 区域
56 接地线
58 接地线
59 中央空穴
60 基底基板
62 上覆绝缘层
64 装置层
66 导电互连层
70 声学屏蔽结构、屏蔽结构、周期结构
71 脚印
72 导电柱
73 装置轴线
74 导电板
76 介电支撑件
78 导电层
79 线性导电元件
81、82 密封环
84 帽盖
86 接地
88 岛体
89 相接环形层
90 径向厚度
92 开口
93 上半部。
具体实施方式
以下的详细说明在本质上只是用来图解说明而非旨在限制具有屏蔽MEMS装置的集成电路以及用于制造屏蔽MEMS装置的方法。此外，希望不受明示或暗示于【技术领域】、【背景技术】、【发明内容】或【具体实施方式】之中的理论约束。
为了简明起见，在此不详述与现有装置制造有关的现有技术。此外，描述于本文的各种任务及制程步骤可加入未详述于本文的额外步骤或机能的更广泛的程序或制程。特别是，半导体加工的各种步骤及MEMS装置的制造为众所周知，因此为了简明起见，本文只简述许多现有的步骤或整个省略而不提供现有的制程细节。此外，应注意，集成电路含有数量不同的组件以及图中的单一组件可能代表多个组件。
如本文所使用的，应了解，当指称一元件或层在另一元件或层“上方”或“下方”时，它可直接在该另一元件或层上，或可存在数个中介元件或层。当指称一元件或层在另一元件或层“上”时，它可直接在该另一元件或层上且与其接触。此外，空间相对性用语，例如“上”、“下”、“顶部”、“底部”及其类似者为了便于说明可用来描述一元件或特征与另一(其他数个)元件或特征的关系，如附图所示。应了解，空间相对性用语旨在涵盖装置在使用或操作时的不同方位，除了图示于附图的方位以外。例如，如果图中的装置翻过来，被描述成在其他元件或特征“下方”的元件的方位则会在其他元件或特征“上面”。因此，该示范用语“下方”可涵盖上面或者是下面的方位。该装置可以其他方式定位(旋转90度或其他方位)且据此解释使用于本文的空间相对性述语。
如本文所述，提供一种方法用于通过加工单一基板来形成在基板上方的屏蔽MEMS装置。具体言之，所有的沉积层和所形成的元件是沉积及形成于同一个基板上方及其上。MEMS装置及屏蔽结构均形成于单一基板上方，而且制程不需要接合帽盖晶圆或其他第二基板以形成MEMS装置或屏蔽结构。换言之，该制造方法考虑到屏蔽结构的上半部或帽盖、屏蔽MEMS装置、屏蔽结构的接地平面、以及任何底下互补金属氧化物半导体(CMOS)装置或RFSOI电路的单石整合。
此外，屏蔽MEMS装置可设有一或两种屏蔽结构。示范屏蔽MEMS装置在所有方向(笛卡尔坐标系的x、y、z)用电磁屏蔽结构囊封。另一示范屏蔽MEMS装置在水平方向(x)用声学屏蔽结构围封。其他具体实施例考虑到在所有方向(x、y、z)用电磁屏蔽结构囊封以及在水平方向(x)用声学屏蔽结构围封的屏蔽MEMS装置。
图1、图18及图19图示有提供电磁屏蔽的单一屏蔽MEMS装置的集成电路具体实施例。图2图示有一对屏蔽MEMS系统的集成电路具体实施例，该对屏蔽MEMS系统各自包括均设有电磁屏蔽的两个屏蔽MEMS装置。图3及图4图示具有设有个别电磁屏蔽的四个MEMS装置的集成电路具体实施例，这四个MEMS装置各自包括实心块状接地平面。图5及图6图示具有设有个别电磁屏蔽的四个MEMS装置的集成电路具体实施例，这四个MEMS装置各自包括环形接地平面。图7至图9图示具有设有个别电磁屏蔽与毯式沉积介电及密封层的四个MEMS装置的集成电路具体实施例，这四个MEMS装置各自包括具有实心连续或者是笼形电磁屏蔽的笼形接地平面。图10及图11图示具有设有个别电磁屏蔽与毯式沉积介电及密封层的四个MEMS装置的集成电路具体实施例，这四个MEMS装置各自包括环形接地平面。图12及图20图示具有形成于RFSOI基板上方且设有个别电磁屏蔽与毯式沉积介电及密封层的四个MEMS装置的集成电路具体实施例，其中这四个MEMS装置共同用声学屏蔽结构屏蔽。图13及图21图示具有形成于RFSOI基板与毯式沉积介电及密封层上方的四个MEMS装置的集成电路具体实施例，其中两个电磁屏蔽囊封一对MEMS装置，以及其中这四个MEMS装置共同用声学屏蔽结构屏蔽。图14及图15图示具有四个MEMS装置的集成电路具体实施例，其中两个电磁屏蔽囊封一对MEMS装置，以及其中提供作为周期结构的两个声学屏蔽结构，使得声学屏蔽结构专门用来屏蔽每一对MEMS装置。图16及图17图示有四个MEMS装置的集成电路具体实施例，其中两个电磁屏蔽囊封一对MEMS装置，以及其中提供用作环形块状结构的两个声学屏蔽结构，使得声学屏蔽结构专门用来屏蔽每一对MEMS装置。
在图1、图18及图19中，集成电路8的一部分是形成有一示范屏蔽微机电系统(MEMS)装置10。如图示，屏蔽MEMS装置10形成于基板12上方，例如半导体基板。应了解，根据描述于本文的方法，可实施各种制造技术以形成如图示的半导体基板12。在此，用语“半导体基板”会用来涵盖常用于半导体工业用以制作电气装置的半导体材料。半导体材料包括单晶硅材料，例如常用于半导体工业的相对纯粹或轻度掺杂单晶硅材料，以及多晶硅材料，以及与其他元素混合的硅，例如锗、碳及其类似者。此外，“半导体材料”涵盖其他材料，例如相对纯粹或轻度掺杂的锗、砷化镓、氧化锌、玻璃及其类似者。半导体基板12可包括化合物半导体，例如碳化硅、锗化硅、砷化镓、砷化铟、砷化铟镓、砷化铟镓磷化物或磷化铟及彼等的组合。在一示范具体实施例中，该半导体材料为硅基板。如在此所指的，基于材料的总重量，包括提及元素/化合物的材料包括至少25重量％的提及元素/化合物，除非另有说明。
半导体基板12可为块体晶圆(bulk wafer)，例如硅块体晶圆，或绝缘体上覆半导体(SOI)基板，例如RFSOI基板，或可适合用来收容MEMS装置的另一基板。在图1中，图示基板12为块体晶圆。如图示，已根据现有技术完成MEMS装置制程。具体言之，介电层16已形成于基板12上方。示范介电层16为氧化硅或氮化硅。在一示范具体实施例中，介电层16有至少约3微米的厚度，例如约3至约10微米。此外，已形成及图案化在基板12上方的MEMS结构20。MEMS结构20可包括任何适当层件及结构，例如包括钼、氮化铝、钼(Mo/AlN/Mo)堆迭。如图示，MEMS结构20是形成有隔开MEMS结构20与基板12的下空腔21。此外，MEMS结构20是形成有上覆MEMS结构20及在其旁边的上空腔22。上空腔22及下空腔21隔离MEMS结构20。制成的MEMS结构20能够在下空腔21与上空腔22内物理运动，也就是说，震动。示范MEMS结构20可为包括悬挂结构的加速度计，例如悬臂、隔膜或其他MEMS结构。
在图1、图18及图19中，接地平面26由导电材料形成。示范接地平面26由金属形成，例如铝。接地平面26可根据现有加工法形成。例如，在图1中，可蚀刻基板12以形成沟槽，以及该沟槽可用导电材料沉积制程填满，例如，物理气相沉积(PVD)。用于形成接地平面26的替代具体实施例图示于图18及图19。在图18及图19的具体实施例中，不蚀刻基板12以形成沟槽。反而，沉积导电材料于基板12的表面上方且予以图案化以形成接地平面26。在图18及图19的具体实施例中，沉积介电层16以覆盖接地平面26基板12，从而囊封接地平面26。
在图18中，完全蚀刻及移除介电层16平躺在接地平面26上方的中央部分以形成与接地平面26接触的下空腔21，这与图1的具体实施例类似。在图19中，只部分蚀刻介电层16平躺在接地平面26上方的中央部分以形成只以介电层16为边界的下空腔21。吾等预期，图19的介电层16及下空腔21结构可使用于图1的嵌入基板式接地平面26。
在图1、图18及图19的各个具体实施例中，通孔是蚀刻穿过介电层16并且在接地平面26着陆。该等通孔填满导电材料以形成电气连接至接地平面26的导电柱28。在一示范具体实施例中，导电柱28为金属，例如钨或铜、其他合适导电材料或彼等的组合。
此外，电磁(EM)屏蔽结构30形成于MEMS结构20上方。具体言之，介电屏蔽层32形成于MEMS结构20上方。介电屏蔽层32接触介电层16。如图示，介电屏蔽层32围封上空腔22且囊封MEMS结构20。
介电屏蔽层32可沉积于会被移除以形成上空腔22的牺牲材料上方。在一示范具体实施例中，介电屏蔽层32为可渗透材料，例如薄钛/氮化钛(Ti/TiN)层、铝铜/钼(Al Cu/Mo)层、碳化硅(SiC)、非晶硅(A-Si)、或氮化硅(SiN)，例如富硅氮化硅。使用可渗透材料可考虑到在沉积形成介电屏蔽层32的材料之后移除底下牺牲层而不蚀刻或以其他方式形成穿过介电屏蔽层32的开口。在其他具体实施例中，介电屏蔽层32为氮化铝(AlN)，或使用于MEMS制造加工包括其他氮化物及压电介电材料的其他合适介电材料。在一示范方法中，介电屏蔽层32由用使用物理气相沉积(PVD)制程的反应溅镀沉积的氮化铝形成。在另一示范具体实施例中，介电屏蔽层32由用溅镀或电浆增强CVD(PECVD)沉积的可渗透材料形成。示范介电屏蔽层32有约0.01至约2微米的厚度，例如约0.2至约0.5微米。
如图示，金属屏蔽层34形成于介电屏蔽层32上方。金属屏蔽层34接触且电气连接至导电柱28。结果，接地平面26、导电柱28及金属屏蔽34形成包围且囊封MEMS结构20的导电围封件。
示范金属屏蔽层34为薄膜。例如，金属屏蔽层34可具有0.5至5微米的厚度，通常有1微米的厚度。示范金属屏蔽层34为铜、铝、钨、钛或其他合适金属，或彼等的组合。在一示范具体实施例中，金属屏蔽层34用物理气相沉积、电镀或蒸镀法形成。
在图1、图18及图19的各个具体实施例中，密封层36形成于金属屏蔽层34上方。示范密封层36为聚合材料，或另一介电材料，例如氧化硅。在一示范具体实施例中，四氟乙烯(TFE)、氮化硅、氧化硅或彼等的组合的聚合物形成密封层36。用于形成密封层36的示范方法为二氧化硅的低温等离子增强式化学气相沉积(PECVD)，或类似低温制程。如图示，密封层36接触介电层16且囊封金属屏蔽层34。在一示范具体实施例中，密封层36有约1至约15微米的厚度，例如约10微米。
图1、图18及图19的MEMS结构20可为个别用屏蔽结构30屏蔽的共振器。实际上，这样的MEMS结构20是以彼此相邻的方式制造且用屏蔽结构互相屏蔽，如以下所图示者。
图2图示以系统层级屏蔽的MEMS结构20(也就是说，作为滤波器或双工器)的具体实施例。提供更多细节关于图2中的MEMS结构20的形成。例如，每个MEMS结构20由经毯覆式沉积及图案化于介电层16上方的MEMS装置层40形成。示范MEMS装置层40为氮化铝(AlN)。
在各区域41、42、43及44中形成有下电极45的MEMS结构20。在现有MEMS加工中，沉积在介电层16上方的下电极材料且予以图案化以形成在各区域41、42、43及44中的下电极45。在一示范具体实施例中，沉积钼以形成下电极。之后，沉积在下电极45及介电层16上方的MEMS装置层40。然后，形成在MEMS装置层40上方的上电极46。为了示范，可沉积及图案化钼以形成在各区域41、42、43及44中的上电极46。
可在MEMS装置层40上方沉积其他MEMS结构层以形成所欲结构。例如，在区域42及44中，形成在上电极46上方的分流器负载层(shunt loading layer)47。在区域41及42中，形成在上电极46上方的滤波器负载层(filter loading layer)48。可在MEMS装置结构层上方沉积附加牺牲材料并且按需要蚀刻用以形成屏蔽结构30。
在区域41及42中形成在MEMS结构20上方的介电屏蔽层32，以及在区域43及44中形成在MEMS结构20上方的另一介电屏蔽层32。同样，形成在各介电屏蔽层32上方的金属屏蔽层34。此外，形成在各金属屏蔽层34上方的密封层36。结果，MEMS结构20以系统层级与毗邻系统屏蔽，也就是说，作为滤波器或双工器。
图3图示集成电路8的一部分的类似结构，其中在区域51、52、53及54中的共振器MEMS结构20是个别用屏蔽结构30屏蔽。图4为图3的结构的顶面示意图。如图示，每个屏蔽结构30以接地线56接地。此外，每个接地平面26以接地线58接地。图3及图4的具体实施例的接地平面26为有矩形形状的相接层。在图3及图4的具体实施例中，接地平面26的形成可包括蚀刻基板12以形成沟槽，以及用导电材料(例如，金属)填满例如在图1中的沟槽。或者，可根据图18或图19的具体实施例形成接地平面26。
图5提供集成电路8的另一具体实施例的横截面图以及图6提供顶面示意图。在图5至图6中，在各区域51、52、53及54中的接地平面26呈环形或环状，藉此在各接地平面26内形成中央空穴59。在一示范具体实施例中，中央空穴59被基板12的一部分填充。例如，在基板12中可形成环形沟槽，以及用导电材料填充环形沟槽以形成环形接地平面26。
图7及图8图示集成电路8的一部分的另一具体实施例，其中共振器MEMS结构20个别受到区域51、52、53及54中的屏蔽结构30所屏蔽。与图1及图3至6的具体实施例不同的是，图7及图8的具体实施例包括仍然上覆介电层16的毯式沉积(blanket deposited)的MEMS装置层40以及毯式沉积于MEM装置层40上方的密封层36。
此外，如图8所示，各个接地平面26形成为笼形或栅格形，也就是说，有多个开口92。在图示具体实施例中，各个接地平面26形成有8个开口，然而在其他具体实施例中，可提供更多或更少个开口。此类接地平面26适合用于形成包围及囊封MEMS结构20和导电柱28及金属屏蔽34的导电围封件。此类接地平面26的形成可包括蚀刻基板12以形成包围基板12上半部93的岛体的沟槽，以及用导电材料(例如金属)填充沟槽。结果，开口92由基板12的未受蚀刻的上半部93形成。在图7及图8的具体实施例中，各个笼形接地平面26以接地线58接地，以及各个屏蔽结构30以接地线56接地。
图9图示图8的屏蔽结构30的替代具体实施例。图9的结构包括与图8类似的接地平面26，也就是说，呈笼形或栅格形。在图9中，屏蔽结构30也为笼形。具体言之，屏蔽结构30经形成有多个开口31。在图示具体实施例中，各个屏蔽结构30经形成有8个开口，然而在其他具体实施例中，可提供更多或更少个开口。此类屏蔽结构30适合用于形成包围及囊封MEMS结构20和导电柱28及接地平面26的导电围封件。在图7及图9的具体实施例中，各个笼形屏蔽结构30以接地线56接地，以及各个接地平面26以接地线58接地。
图10及图11图示屏蔽结构30的另一具体实施例。再次，集成电路8的一部分包括个别用在区域51、52、53及54中的屏蔽结构30屏蔽的共振器MEMS结构20。类似图7及图8的具体实施例，图10及图11的具体实施例包括仍然上覆介电层16的毯式沉积的MEMS装置层40以及毯式沉积于MEM装置层40上方的密封层36。
在图10及图11中，每个接地平面26呈环形或环状，藉此在每个接地平面26内形成中央空穴59，这类似图5及图6。在一示范具体实施例中，中央空穴59被基板12的一部分填充。例如，在基板12中可形成环形沟槽，以及用导电材料填充该环形沟槽以形成环形接地平面26。
图1至图11图示形成屏蔽MEMS装置10于块体晶圆型基板12上方的具体实施例。图12至图13及图20至图21图示像这样的屏蔽MEMS装置10可形成于SOI基板12上方，例如在RFSOI加工中。图12及图20图示MEMS结构20的共振器层级屏蔽，同时图13及图21图示MEMS结构20的系统层级屏蔽。在图12至图13及图20至图21中，形成有上覆绝缘层62的基底基板60。由半导体材料形成上覆绝缘层62的装置层64且包括诸如CMOS装置之类的装置。导电互连层66选择性地形成于装置层64上方而且在也形成用于屏蔽MEMS装置10的接地平面26的最高金属层处终止。如图示，如前述具体实施例，介电层16形成于接地平面26及基板12上。
除了图1至图11的电磁(EM)屏蔽结构30以外，图12至图13及图20至图21的具体实施例也包括声学屏蔽结构70。在示范具体实施例中，集成电路8的一部分可包括只有声学屏蔽结构70的MEMS装置20。如图12至图13及图20至图21所示，每个MEMS结构20界定基板12的脚印(footprint)71。声学屏蔽结构70位于在MEMS结构20的脚印71外的基板12上方。
结构上，声学屏蔽结构70包括介电支撑件76。示范介电支撑件76是由MEMS装置层40形成。例如，示范介电支撑件76可为氮化铝(AlN)。为了形成介电支撑件76，可蚀刻在MEMS装置20脚印71外的MEMS装置层40以在图案化脚印71内的MEMS装置层40用以形成MEMS装置20的期间形成通孔。包括通孔的介电支撑件76形成声学屏蔽结构70。
如图示，用于声学屏蔽结构70的接地平面26均形成于脚印71外面。在图12至图13的具体实施例中，蚀刻穿过介电层16形成通孔且用导电材料填充以形成导电柱72。在一示范具体实施例中，导电柱72为金属，例如钨或铜、其他合适导电材料、或彼等的组合。此外，在该示范具体实施例中，该等导电柱72经形成为由径向隔开的数个导电柱72组成的阵列，也就是说，在与装置轴线73有距离的情况下径向隔开。
在图12至图13的示范具体实施例中，声学屏蔽结构70包括由用来形成MEMS结构20的材料形成的密封环。例如，导电板74形成于介电层16上方且与导电柱72电气接触。示范导电板74由用来形成下电极45的材料形成。示范导电板74为钼。如图示，介电支撑件76形成于导电板74上方且予以蚀刻以形成通孔于其中。然后，导电层78形成于介电支撑件76上方。示范导电层78由用来形成上电极46的材料形成。示范导电层78可为钼。如图示，在沉积用于形成上电极46的材料期间，相同的材料形成导电层78且填充MEMS装置层40的蚀刻后通孔以形成由线性导电元件79(例如，杆体)组成的阵列。导电元件79的导电材料修改屏蔽结构70的声学/声子性质。结果，通过调整导电元件79的性质，可形成有所欲声学/声子性质的屏蔽结构70。
示范声学屏蔽结构70为三维周期结构。周期结构70经装设成有适当对称性及声学指标的局部对比调变(local contrast modulation)以利用在周期结构70的传输频谱中产生“能带隙”的建设性/破坏性干涉现象来转移例如沿着密封层36传播的入射震波。在图12至图13的具体实施例中，周期结构70包括由线性导电元件79形成的第一媒介物，以及由包围线性导电元件79的介电支撑件76形成的第二媒介物。
如图示，介电支撑件76经形成为在配置于位在MEMS装置20的受保护的脚印之间的周期结构中有数个通孔并且与MEMS装置20共面(也就是说，沿着集成电路8的水平平面(与基板12平行的平面))的其他装置有潜在的声学冲击。换言之，可提供声学屏蔽结构70以保护屏蔽装置10免受害于来自其他装置的声学能量及/或保护其他装置免受害于来自MEMS装置20的声学能量。声学屏蔽结构70包围且在水平平面围封MEMS装置20。此外，声学屏蔽结构70与MEMS装置20电气隔离而且无电气接触。
第一及第二媒介物(线性导电元件79及介电支撑件76)有提供声学指标的局部对比调变的不同声学折射指标。周期结构70的对称与局部对比调变在周期结构70的传输频谱中界定能带隙。第一及第二媒介物在周期结构70中隔开以定位与由潜在声学威胁产生的震波的主波长一致的能带隙。周期结构70经适当组配成该能带隙跨越入射在用于各种潜在声学威胁的结构的主波长。该主波长为预期声源(例如，屏蔽MEMS装置或其他MEMS装置)的压力以及声源范围的函数。一般而言，入射震波落在能带隙内的能量被周期结构70实质反射。
不像图12及图13的具体实施例，图20及图21的具体实施例不包括穿过介电层16以接触接地平面26的导电柱72。此外，图20及图21的具体实施例不包括形成线性导电元件79阵列的导电层78。
由于图20及图21的具体实施例缺少导电元件79、导电层78及导电柱72，因此形成只作为声学屏蔽而不作为密封环的周期结构70。此外，图20及图21的声学屏蔽结构70由经形成有未填充导电材料的通孔的介电支撑件76形成。密封层36可填充介电支撑件76的通孔。结果，由声学屏蔽结构70形成的三维周期结构包括由密封层36形成的第一媒介物以及由介电支撑件76形成的第二媒介物。
图14及图15提供声学屏蔽结构70的另一具体实施例。再次，示范声学屏蔽结构70形成密封环。在图14及图15中，每个声学屏蔽结构70为周期结构，其经装设成有适当对称性及声学指标的局部对比调变，以利用在周期结构70的传输频谱中产生“能带隙”的建设性/破坏性干涉现象来转移例如沿着MEMS装置层40传播的入射震波。
在图14及图15中，两个相邻屏蔽MEMS装置10用形成个别编号为81及82的密封环的独立声学屏蔽结构70保护。形成密封环81及82的声学屏蔽结构是同时形成。例如，MEMS装置层40毯式沉积于介电层16上方且在形成MEMS装置20期间予以图案化。在该图案化期间，蚀刻穿过在MEMS装置20的脚印外面的MEMS装置层40的通孔。在形成上电极46期间，沉积在MEMS装置层40上方的导电材料以形成在脚印内的上电极46以及形成线性导电元件79。该导电材料可经形成具有覆盖部分，该覆盖部分形成与线性导电元件79电气连接的帽盖84。或者，可沉积独立导电层以形成帽盖84。应注意，为了清楚图示线性导电元件79的结构，帽盖84未图示于图14中。
在图14及图15中，可见到在形成密封环81的阵列中的通孔及线性导电元件79与在形成密封环82的阵列中的线性导电元件79的尺寸有不同尺寸，也就是说，直径及节距。可基于声学折射指标及声学指标的局部对比调变来微调线性导电元件79在各阵列中的尺寸以定位与由潜在声学威胁产生的震波的主波长一致的能带隙，例如，由被密封环81包围的MEMS装置20产生的预期声学能量与由被密封环82包围的MEMS装置20产生不同的预期声学能量。
如图15所示，在各阵列的周期结构70中的导电元件79的接地是通过连接至接地86。EM屏蔽结构30的接地也通过连接至接地56。此外，接地平面26的接地通过连接至接地58。在数个示范具体实施例中，密封环导电元件79与MEMS装置20电气隔离。
图16及图17图示声学屏蔽结构70的另一具体实施例。图16及图17的MEMS装置20及EM屏蔽结构30与图14及图15具体实施例的相同。此外，MEMS装置层40再次毯式沉积于介电层16上方。不过，图16及图17的声学屏蔽结构70不包括含有导电线性元件79的周期结构。反而，声学屏蔽结构70包括可用实心相接环形层填充的环形沟槽，这在图17清楚可见。
如图16所示，蚀刻穿过介电层16的沟槽且填充导电材料以形成导电柱72取代由前述具体实施例的径向隔开导电柱72组成的阵列。示范导电柱72经形成有一直径，其适用于电气连接至形成声学屏蔽结构70的密封环的随后形成的导电元件。此外，蚀刻穿过MEMS装置层40的沟槽，例如在图案化脚印内的MEMS装置层40用于形成MEMS装置20的期间。该沟槽呈环形且包围MEMS装置层40中有MEMS装置20位于其上的岛体88。
在图16及图17中，该环形沟槽填充导电材料，例如在形成上电极46期间沉积于MEMS装置20中以形成用于密封环的相接环形层89的导电材料。该导电材料可经形成有覆盖部分，该覆盖部分形成上覆环形层89的帽盖84。该密封环的相接环形层89可经形成有与导电柱72相同的径向厚度90，例如约4微米。
如图17所示，形成密封环的导电层89的接地是通过连接至接地86。EM屏蔽结构30的接地也通过连接至接地56。此外，接地平面26的接地通过连接至接地58。在数个示范具体实施例中，形成密封环的导电层89与MEMS装置20电气隔离。
如本文所述，提供数种方法，其中是通过加工单一基板来形成在基板上方的屏蔽MEMS装置20。此外，MEMS装置20设有电磁屏蔽结构30及/或声学屏蔽结构70。再者，提供电磁屏蔽结构与声学屏蔽结构的组合以屏蔽数个个别MEMS装置或MEMS装置的群组或两者。例如，可用单个或成对的电磁屏蔽结构以及同时用成对或更大群组的声学屏蔽结构保护MEMS装置。
描述于本文的方法及集成电路提供有改良磁性、电容及声学隔离的射频MEMS装置，同时由于所述屏蔽结构而可保持微小形式因子及减小的脚印。
尽管在以上详细说明中已提出至少一个示范具体实施例，然而应了解，仍存在许多变体。也应了解，该或该等示范具体实施例只是实施例，而且非旨在以任何方式来限定所揭示的范畴、应用性或组态。反而，以上详细说明是要让所属领域技术人员有个方便的发展蓝图用来具体实作该或该等示范具体实施例。应了解，元件功能及配置可做出不同的改变而不脱离如本文随附权利要求书及其合法等效陈述所述的范畴。
Claims (20)
1.一种具有屏蔽微机电系统装置的集成电路，其包含：
基板；
接地平面，其在该基板上方包括导电材料；
介电层，其在该接地平面上方；
微机电系统装置，其在该接地平面上方；
第一导电柱，其穿过该介电层且与该接地平面接触；
第二导电柱，其穿过该介电层且与该接地平面接触，其中，该微机电系统装置位于该第一导电柱与该第二导电柱之间；
金属屏蔽层，其在该微机电系统装置上方且与该第一导电柱及该第二导电柱接触，其中该金属屏蔽层、该第一导电柱、该第二导电柱及该接地平面形成包围该微机电系统装置的电磁屏蔽结构；以及
声学屏蔽结构，其在该基板上方且毗邻该电磁屏蔽结构。
2.如权利要求1所述的集成电路，其中：
该微机电系统装置有脚印，
各导电柱在该微机电系统装置的该脚印外面；
该集成电路更包含微机电系统装置层，该微机电系统装置层在该基板上方且包括形成该微机电系统装置的一部分的第一部分与在该微机电系统装置的该脚印外面的第二部分；以及
该金属屏蔽层的一部分延伸穿过在该脚印外面的该微机电系统装置层。
3.如权利要求1所述的集成电路，其中，下空腔隔开该微机电系统装置与该接地平面，以及上空腔隔开该微机电系统装置与该金属屏蔽层。
4.如权利要求1所述的集成电路，更包含上覆微机电系统装置的介电屏蔽层，其中上空腔隔开该微机电系统装置与该介电屏蔽层，其中该金属屏蔽层位在该介电屏蔽层上。
5.如权利要求4所述的集成电路，更包含在该金属屏蔽层上的密封层。
6.如权利要求1所述的集成电路，其中，该微机电系统装置有脚印，以及其中该声学屏蔽结构由介电材料形成，其经图案化以形成在该脚印外面上覆该介电层的周期结构。
7.如权利要求6所述的集成电路，其中，该第一导电柱及该第二导电柱为在该微机电系统装置的该脚印外面，以及其中，该集成电路更包含由以下所形成的密封环：
穿过该介电层且与该接地平面电气连接的密封环导电柱；以及
上覆该介电层、毗邻该电磁屏蔽结构且与该密封环导电柱电气连接的导电材料。
8.如权利要求7所述的集成电路，其中：
该密封环导电柱包含由穿过该介电层且与该接地平面电气连接的数个第二导电柱组成的阵列；以及
上覆该介电层的该导电材料包含由形成于该周期结构中且与该第二导电柱阵列电气连接的数个导电隔离柱组成的阵列。
9.一种具有屏蔽微机电系统装置的集成电路，其包含：
基板；
接地平面，其在该基板上方包括导电材料；
介电层，其在该接地平面上方；
微机电系统装置，其在该接地平面上方且有脚印；以及
声学屏蔽结构，由介电材料形成，该介电材料经图案化以形成上覆该介电层、在该脚印外面的周期结构。
10.如权利要求9所述的集成电路，更包含电磁屏蔽结构，其包围该微机电系统装置且位在该微机电系统装置与该声学屏蔽结构之间。
11.如权利要求9所述的集成电路，其中，该介电材料经形成有数个通孔，以及其中该集成电路更包含：
导电柱，其位在该脚印外面，穿经该介电层且与该接地平面电气连接；以及
导电材料，其形成于所述通孔中、上覆该介电层、于该脚印外面、且与该导电柱电气连接，以及其中，该导电材料调整该声学屏蔽结构的声学性质。
12.一种用于制造屏蔽微机电系统装置的方法，该方法包含以下步骤：
提供基板；
形成在该基板上方包括导电材料的接地平面；
沉积在该基板上方的微机电系统装置层并且形成在该接地平面上方的微机电系统装置；
形成与该接地平面接触的第一导电柱；
沉积在该微机电系统装置上方且与该第一导电柱接触的金属屏蔽层，其中该金属屏蔽层、该第一导电柱及该接地平面形成包围该微机电系统装置的电磁屏蔽结构；以及
通过以下方式形成密封环：
形成与该接地平面电气连接的第二导电柱；以及
形成在该微机电系统装置层中与该第二导电柱电气连接并毗邻该电磁屏蔽结构的导电材料。
13.如权利要求12所述的方法，其中，形成该微机电系统装置于该接地平面上方的步骤包含以下步骤：沉积微机电系统装置层于该基板上方。
14.如权利要求13所述的方法，其中：
该微机电系统装置有脚印；
该第一导电柱在该微机电系统装置的该脚印外面；
形成该微机电系统装置于该接地平面上方的步骤包含以下步骤：图案化在该脚印内的该微机电系统装置层；以及
沉积该金属屏蔽层于该微机电系统装置上方且与该第一导电柱接触的步骤包含以下步骤：形成该金属屏蔽层中延伸穿过在该脚印外面的该微机电系统装置层的一部分。
15.如权利要求12所述的方法，更包含：形成CMOS装置于该基板上方，其中形成包括导电材料的该接地平面于该基板上方的步骤包含：沉积该导电材料于该CMOS装置上方且与该CMOS装置选择性地电气接触。
16.如权利要求12所述的方法，其中，形成在该接地平面上方的微机电系统装置的步骤包含：
沉积在该接地平面上方的介电层；以及
蚀刻该介电层以在该微机电系统装置与该接地平面之间形成下空腔。
17.如权利要求12所述的方法，更包含以下步骤：
沉积上覆微机电系统装置的介电屏蔽层，其中上空腔隔离该微机电系统装置与该介电屏蔽层，其中沉积该金属屏蔽层于该微机电系统装置上方且与该第一导电柱接触的步骤包含：沉积该金属屏蔽层于该介电屏蔽层上方；以及
沉积密封层于该金属屏蔽层上方。
18.如权利要求12所述的方法，更包含：形成在该基板上方且毗邻该电磁屏蔽结构的声学屏蔽结构。
19.如权利要求12所述的方法，更包含：沉积在该接地平面上方的介电层，其中，形成与该接地平面接触的该第一导电柱的步骤包含：形成穿过该介电层的该第一导电柱，以及其中，形成与该接地平面电气连接的密封环导电柱的步骤包含：形成穿过该介电层的该密封环导电柱。
20.如权利要求12所述的方法，其中：
形成该第二导电柱的步骤包含：形成由与该接地平面电气连接的数个第二导电柱组成的阵列；以及
在该微机电系统装置层中形成该导电材料的步骤包含：形成由与该第二导电柱阵列接触的数个导电隔离柱组成的阵列。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/140,906 US10358340B2 (en) | 2016-04-28 | 2016-04-28 | Integrated circuits having shielded MEMS devices and methods for fabricating shielded MEMS devices |
| US15/140,906 | 2016-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107416757A CN107416757A (zh) | 2017-12-01 |
| CN107416757B true CN107416757B (zh) | 2019-07-26 |
Family
ID=60158127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710295681.2A Active CN107416757B (zh) | 2016-04-28 | 2017-04-28 | 具有屏蔽mems装置的集成电路及用于制造屏蔽mems装置的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10358340B2 (zh) |
| CN (1) | CN107416757B (zh) |
| TW (1) | TWI636950B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10886187B2 (en) * | 2017-10-24 | 2021-01-05 | Texas Instruments Incorporated | Thermal management in integrated circuit using phononic bandgap structure |
| WO2019232749A1 (zh) * | 2018-06-07 | 2019-12-12 | 华为技术有限公司 | 一种集成电路 |
| US10793422B2 (en) | 2018-12-17 | 2020-10-06 | Vanguard International Semiconductor Singapore Pte. Ltd. | Microelectromechanical systems packages and methods for packaging a microelectromechanical systems device |
| US11811390B2 (en) | 2019-05-06 | 2023-11-07 | Globalfoundries Singapore Pte. Ltd. | Resonator devices and methods of fabricating resonator devices |
| US11174153B2 (en) * | 2019-08-21 | 2021-11-16 | Invensense, Inc. | Package level thermal gradient sensing |
| US11186479B2 (en) | 2019-08-21 | 2021-11-30 | Invensense, Inc. | Systems and methods for operating a MEMS device based on sensed temperature gradients |
| US11706987B2 (en) | 2019-12-20 | 2023-07-18 | Globalfoundries Singapore Pte. Ltd. | Semiconductor device and method of forming a semiconductor device |
| CN117525039A (zh) * | 2022-07-30 | 2024-02-06 | 华为技术有限公司 | 芯片封装结构及其制作方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216490A (en) * | 1988-01-13 | 1993-06-01 | Charles Stark Draper Laboratory, Inc. | Bridge electrodes for microelectromechanical devices |
| KR100213372B1 (ko) | 1996-05-10 | 1999-08-02 | 이형도 | 모노리틱 쏘 듀플렉서 |
| WO2001014842A1 (fr) * | 1999-08-20 | 2001-03-01 | Hitachi, Ltd. | Detecteur de pression semi-conducteur et dispositif de detection de pression |
| US6492759B1 (en) * | 2000-05-24 | 2002-12-10 | Toyo Communication Equipment Co., Ltd. | Piezoelectric resonator and a filter |
| US6909589B2 (en) * | 2002-11-20 | 2005-06-21 | Corporation For National Research Initiatives | MEMS-based variable capacitor |
| EP1469599B1 (en) | 2003-04-18 | 2010-11-03 | Samsung Electronics Co., Ltd. | Air gap type FBAR, duplexer using the FBAR, and fabricating methods thereof |
| US20080068697A1 (en) * | 2004-10-29 | 2008-03-20 | Haluzak Charles C | Micro-Displays and Their Manufacture |
| KR100666693B1 (ko) | 2004-11-23 | 2007-01-11 | 삼성전자주식회사 | 모놀리식 듀플렉서 |
| US7884432B2 (en) | 2005-03-22 | 2011-02-08 | Ametek, Inc. | Apparatus and methods for shielding integrated circuitry |
| KR100631212B1 (ko) | 2005-08-01 | 2006-10-04 | 삼성전자주식회사 | 모놀리식 듀플렉서 및 그 제조방법 |
| JP4988217B2 (ja) * | 2006-02-03 | 2012-08-01 | 株式会社日立製作所 | Ｍｅｍｓ構造体の製造方法 |
| KR20150068495A (ko) | 2007-11-30 | 2015-06-19 | 스카이워크스 솔루션즈, 인코포레이티드 | 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징 |
| GB2467776A (en) | 2009-02-13 | 2010-08-18 | Wolfson Microelectronics Plc | Integrated MEMS transducer and circuitry |
| US8571249B2 (en) * | 2009-05-29 | 2013-10-29 | General Mems Corporation | Silicon microphone package |
| KR101711048B1 (ko) * | 2010-10-07 | 2017-03-02 | 삼성전자 주식회사 | 차폐막을 포함하는 반도체 장치 및 제조 방법 |
| US8680944B2 (en) | 2011-01-13 | 2014-03-25 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Single-chip duplexer with isolation shield between transmit and receive filters |
| US20130032385A1 (en) * | 2011-08-03 | 2013-02-07 | Qualcomm Mems Technologies, Inc. | Metal thin shield on electrical device |
| KR101514567B1 (ko) * | 2013-11-21 | 2015-04-22 | 삼성전기주식회사 | 음향 소자 및 이를 구비하는 마이크로폰 패키지 |
| TWI614870B (zh) * | 2014-07-25 | 2018-02-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
| CN104966703A (zh) | 2015-06-04 | 2015-10-07 | 苏州日月新半导体有限公司 | 集成电路封装体及其形成方法 |
-
2016
- 2016-04-28 US US15/140,906 patent/US10358340B2/en active Active
- 2016-06-04 TW TW105117713A patent/TWI636950B/zh active
-
2017
- 2017-04-28 CN CN201710295681.2A patent/CN107416757B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170313577A1 (en) | 2017-11-02 |
| US10358340B2 (en) | 2019-07-23 |
| CN107416757A (zh) | 2017-12-01 |
| TWI636950B (zh) | 2018-10-01 |
| TW201738168A (zh) | 2017-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107416757B (zh) | 具有屏蔽mems装置的集成电路及用于制造屏蔽mems装置的方法 | |
| US9661408B2 (en) | Packages and methods for packaging | |
| EP2619536B1 (en) | Microelectromechanical pressure sensor including reference capacitor | |
| US7388281B2 (en) | Encapsulated electronic component and production method | |
| US6559530B2 (en) | Method of integrating MEMS device with low-resistivity silicon substrates | |
| US9617150B2 (en) | Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate | |
| EP2697159B1 (en) | Out-of-plane spacer defined electrode | |
| US20080279407A1 (en) | Mems Microphone, Production Method and Method for Installing | |
| CN105915195B (zh) | 声波装置 | |
| CN103964366A (zh) | 封闭的mems器件的内部电接触 | |
| US9194882B2 (en) | Inertial and pressure sensors on single chip | |
| CN103391501B (zh) | Mems麦克风结构及其制作方法 | |
| US20150284240A1 (en) | Structures and formation methods of micro-electro mechanical system device | |
| US20130032385A1 (en) | Metal thin shield on electrical device | |
| US9487391B2 (en) | Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate | |
| US8043891B2 (en) | Method of encapsulating a wafer level microdevice | |
| CN103552980A (zh) | Mems芯片圆片级封装方法及其单片超小型mems芯片 | |
| US20060234476A1 (en) | Electronic component and method for its production | |
| US6650205B2 (en) | Wafer-scale package for surface acoustic wave circuit and method of manufacturing the same | |
| CN102790248A (zh) | 一种小型化微机械滤波器 | |
| US6495398B1 (en) | Wafer-scale package for surface acoustic wave circuit and method of manufacturing the same | |
| JP2006186357A (ja) | センサ装置及びその製造方法 | |
| US20220009768A1 (en) | Sound producing package structure and manufacturing method thereof | |
| US6639150B1 (en) | Hermetic package for surface acoustic wave device having exposed device substrate contacts and method of manufacturing the same | |
| JP6344671B1 (ja) | 貫通電極基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: H. Campanella-Pineda Inventor after: R. Kumar Inventor after: Z. Spea Inventor after: N. Langanatan Inventor after: R.P. Yelehanka Inventor before: H C Pineda Inventor before: R. Kumar Inventor before: Z. Spea Inventor before: N. Langanatan Inventor before: R.P. Yelehanka |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200306 Address after: Singapore Patentee after: Singapore business world advanced integrated circuit Co.,Ltd. Address before: Singapore, Singapore City Patentee before: GlobalFoundries Semiconductor Pte. Ltd. |