TWI636659B - 混頻器裝置 - Google Patents
混頻器裝置 Download PDFInfo
- Publication number
- TWI636659B TWI636659B TW106111811A TW106111811A TWI636659B TW I636659 B TWI636659 B TW I636659B TW 106111811 A TW106111811 A TW 106111811A TW 106111811 A TW106111811 A TW 106111811A TW I636659 B TWI636659 B TW I636659B
- Authority
- TW
- Taiwan
- Prior art keywords
- pair
- phase
- signal
- signals
- local oscillator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0082—Quadrature arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transmitters (AREA)
Abstract
本發明提供了一種混頻器裝置,包括:一混頻電路和一組合電路,其中該混頻電路用於接收一輸入信號、一第一本地振盪器信號和一第二本地振盪器信號,並且用於將所述輸入信號與所述第一本地振盪器信號混頻以產生一第一輸出信號,將相同的所述輸入信號與所述第二本地振盪器信號混頻以產生一第二輸出信號,其中,所述第一本地振盪器信號和所述第二本地振盪器信號具有相同的頻率以及具有不同的相位;該組合電路用於組合所述第一輸出信號和所述第二輸出信號,其中,諧波抑制至少是通過所述第一輸出信號和所述第二輸出信號的組合來實現。
Description
本發明總體涉及一種諧波抑制設計,尤其涉及一種相位旋轉的諧波抑制混頻器裝置。
對具有小尺寸外形的收發器設備的增長的需求激發了對高度集成的低成本發射器和接收器電路的研究。例如,直接轉換發射器(TX)和接收器(RX)電路可以通過使用一個上變頻混頻器(up-conversion mixer)來利用本地振盪器(LO)信號將基帶(BB)信號轉換為射頻(RF)信號,以及使用一個下變頻混頻器(down-conversion mixer)來利用LO信號將RF信號轉換為BB信號來簡化信號路徑。然而,由於對更大信號頻寬的需求的增長,反交互調變(Counter Intermodulation,CIM)產物在收發器設計中變得重要,特別是3階反交互調變產物CIM3。CIM3的一個貢獻因素(例如,LO-3BB)來自基帶三階非線性。例如,在TX混頻器中,基帶信號的三次諧波(即3BB)被上變頻為LO-3BB。CIM3的另一個貢獻因素來自混頻器,該混頻器利用LO信號的三次諧波(即,3LO)上變頻以產生在3LO-BB的信號分量,該信號分量由於與有用信號(例如,LO+BB)在非線性放大器中互調能產生CIM3(例如,LO-3BB)。因此,需要一種創新的混頻器設計,其可以有效地減輕或消除不希望的反交互調變產物,特別是三階反交互調變產物CIM3。
為了解決先前設計所提及之技術問題,本發明實施例提供一種混頻器裝置,能夠消除或者抑制多次諧波。
本發明的第一方面提供一種混頻器裝置,其包括:混頻電路和組合電路。其中,混頻電路用於接收輸入信號,第一本地振盪器信號和第二本地振盪器信號,並且用於將所述輸入信號與所述第一本地振盪器信號混頻以產生第一輸出信號,將相同的所述輸入信號與所述第二本地振盪器信號混頻以產生第二輸出信號,其中,所述第一本地振盪器信號和所述第二本地振盪器信號具有相同的頻率以及具有不同的相位;組合電路用於組合所述第一輸出信號和所述第二輸出信號,其中,諧波抑制是通過所述第一輸出信號和所述第二輸出信號的組合來實現。
本發明的第二方面提供一種混頻器裝置,其包括:混頻電路和組合電路。其中,混頻電路用於接收第一輸入信號,第二輸入信號和本地振盪器信號,並且用於將所述第一輸入信號與所述本地振盪器信號混頻以產生第一輸出信號,以及將所述第二輸入信號與所述本地振盪器信號混頻以產生第二輸出信號,其中所述第一輸入信號和所述第二輸入信號具有相同的峰值幅度以及具有不同的相位;該組合電路用於組合所述第一輸出信號和所述第二輸出信號,其中,諧波抑制是通過所述第一輸出信號和所述第二輸出信號的組合來實現。
本發明的第三方面提供一種混頻器裝置,其包括混頻電路和組合電路。其中,混頻電路用於接收第一輸入信號,第二輸入信號,第一本地振盪器信號和第二本地振盪器信號,並且用於將所述第一輸
入信號和所述第一本地振盪器信號混頻以產生第一輸出信號,以及將第二輸入信號和所述第二本地振盪器信號混頻以產生第二輸出信號,其中,所述第一輸入信號和所述第二輸入信號具有相同的峰值幅度以及具有不同的相位,以及所述第一本地振盪器信號和所述第二本地振盪器信號具有相同的頻率且具有不同的相位。組合電路用於組合所述第一輸出信號和所述第二輸出信號,其中,諧波抑制通過所述第一輸出信號和所述第二輸出信號的組合來實現。
本發明的第四方面提供一種混頻器裝置,其包括第一電晶體和第二電晶體。其中,第一電晶體包括:用於接收第一本地振盪器信號的控制節點,用於接收輸入信號的第一連接節點,以及用於產生第一輸出信號到互聯節點的第二連接節點;第二電晶體包括:用於接收第二本地振盪器信號的控制節點,用於接收相同的所述輸入信號的第一連接節點,以及用於產生第二輸出信號到所述互聯節點的第二連接節點;其中,所述第一本地振盪器信號和所述第二本地振盪器信號具有相同的頻率以及具有不同的相位;其中,諧波抑制是通過在所述互聯節點處的所述第一輸出信號和所述第二輸出信號的組合來實現。
本發明的第五方面提供一種混頻器裝置,其包括第一電晶體和第二電晶體。其中,第一電晶體包括:用於接收本地振盪器信號的控制節點,用於接收第一輸入信號的第一連接節點,以及用於產生第一輸出信號到互聯節點的第二連接節點;第二電晶體,所述第二電晶體包括:用於接收相同的所述本地振盪器信號的控制節點,用於接收第二輸入信號的第一連接節點,以及用於產生第二輸出信號到所述互聯節點的第二連接節點;其中,所述第一輸入信號和所述第二輸入信號具有相同的峰值幅度以及具有不同的相位;其中,諧波抑制是通過
在所述互聯節點處的所述第一輸出信號和所述第二輸出信號的組合來實現。
本發明的第六方面提供一種混頻器裝置,其包括第一電晶體和第二電晶體。其中,第一電晶體包括:用於接收第一本地振盪器信號的控制節點,用於接收第一輸入信號的第一連接節點,以及用於產生第一輸出信號到互聯節點的第二連接節點;第二電晶體包括:用於接收第二本地振盪器信號的控制節點,用於接收第二輸入信號的第一連接節點,以及用於產生第二輸出信號到所述互聯節點的第二連接節點;其中,所述第一輸入信號和所述第二輸入信號具有相同的峰值幅度以及具有不同的相位;所述第一本地振盪器信號和所述第二本地振盪器信號具有相同的頻率以及具有不同的相位;其中,諧波抑制是通過在所述互聯節點處的所述第一輸出信號和所述第二輸出信號的組合來實現。
本發明利用具有相同的頻率以及具有不同的相位的第一本地振盪器信號和第二本地振盪器信號來對相應輸入信號進行混頻,或者利用具有相同的峰值幅度以及具有不同的相位的第一輸入信號和第二輸入信號與相應的本地振盪器信號進行混頻,並將混頻得到的兩路輸出信號進行組合,能夠消除或者抑制多次諧波。
200、300、400‧‧‧諧波抑制混頻器裝置
202、302、402、1204‧‧‧混頻電路
204、304、404、1206‧‧‧組合電路
206、306、406‧‧‧第一混頻器
208、308、408‧‧‧第二混頻器
500、600、700、800、1000‧‧‧相位旋轉諧波抑制調變器
502、602‧‧‧基帶信號源
503_1、503_2、503_3、503_4、603_3、603_4、803_1、803_2、1003_1、1003_2‧‧‧電壓至電流轉換器
505_1、505_2、505_3、505_4、605_3、505_4‧‧‧混頻器
504、604、804、1004‧‧‧混頻電路
06_1、506_2、506_3、506_4、806_1、806_2‧‧‧附加級
508、808‧‧‧組合電路
812‧‧‧時鐘源
814‧‧‧正交相位單元
816‧‧‧正交相位與旋轉單元
805_1、805_2‧‧‧正交混頻器
1005_1、1005_2‧‧‧混頻器
1200、1300、1400‧‧‧相位旋轉的諧波抑制解調器
1201‧‧‧天線
1202‧‧‧LNA
1205_1、1205_2、1305_1、1305_2‧‧‧正交混頻器
1208‧‧‧電流電壓轉換電路
1306‧‧‧相位延遲單元
N11、N21‧‧‧控制節點
N12、N22‧‧‧第一連接節點
N13、N23‧‧‧第二連接節點
N3‧‧‧互連節點
1502、1602、1702‧‧‧放大器
1802‧‧‧第一可選放大器
1804‧‧‧第二可選放大器
第1圖是本發明實施例提供的使用向量和(vector-sum)來獲得期望的諧波消除的示意圖。
第2圖是本發明實施例提供的第一諧波抑制混頻器裝置的示意圖。
第3圖是本發明實施例提供的第二諧波抑制混頻器裝置的示意圖。
第4圖是本發明實施例提供的第三諧波抑制混頻器裝置的示意圖。
第5圖是本發明實施例提供的第一相位旋轉的諧波抑制調變器的示意圖。
第6圖是本發明實施例提供的第二相位旋轉的諧波抑制調變器的示意圖。
第7圖是本發明實施例提供的第三相位旋轉的諧波抑制調變器的示意圖。
第8圖是本發明實施例提供的第五相位旋轉的諧波抑制調變器的示意圖。
第9圖是本發明實施例提供的相位旋轉的諧波抑制調變器的部分電路圖。
第10圖是本發明實施例提供的第六相位旋轉的諧波抑制調變器的示意圖。
第11圖是本發明實施例提供的另一個相位旋轉的諧波抑制調變器的部分電路圖。
第12圖是本發明實施例提供的第一相位旋轉的諧波抑制解調器的示意圖。
第13圖是本發明實施例提供的第二相位旋轉的諧波抑制解調器的示意圖。
第14圖是本發明實施例提供的第三相位旋轉的諧波抑制解調器的示意圖。
第15圖是本發明實施例提供的第2圖中第一諧波抑制混頻器裝置的一個電路設計圖。
第16圖是本發明實施例提供的第3圖中第二諧波抑制混頻器裝置的
一個電路設計圖。
第17圖是本發明實施例提供的第4圖中第三諧波抑制混頻器裝置的一個電路設計圖。
第18圖是本發明實施例提供的第4圖中第三諧波抑制混頻器裝置的另一個電路設計圖。
第19圖是本發明實施例提供的第3圖中第二諧波抑制混頻器裝置的另一個電路設計圖。
涉及特定元件的術語在本發明後續描述和權利要求中被使用。正如所屬領域具有通常知識者所理解的,電子設備廠商可以使用不同的名字來指代元件。本申請不以名稱而是以功能來區分元件。在後續描述和權利要求中,術語“包括”是以開放式方式使用,所以應該被解讀成“包括但不限於”。而且,術語“耦接”表示間接或者直接的電連接。因此,如果一個設備耦合到另一設備,則該連接可以直接電連接,或經由其他設備和連接的間接電連接。
如上所述,CIM3(例如,LO-3BB)源自基帶信號的三次諧波(3BB)的諧波混頻與LO信號的三次諧波(3LO)的諧波混頻。因此,通過抵消或抑制3LO和/或3BB,可以有效地降低CIM3水準。本發明提出了一種利用相位旋轉實現諧波抑制的混頻器設計,該設計使用向量和(vector-sum)方案來實現期望的諧波消除,特別是3BB和/或3LO的諧波消除。此外,本發明所提出的利用相位旋轉實現諧波抑制的混頻器設計可以採用特定的LO工作週期(duty cycle)來實現額外的諧波抑制。本發明所提出的利用相位旋轉實現諧波抑制的混頻器設計的進一步細節描述如下。
第1圖示出本發明實施例提供的使用向量和(vector-sum)來實現期望的諧波消除的原理圖。具有基本頻率=ω,峰值幅度=1和相位=0°的週期性信號cos(ωt+0°)和具有基本頻率=ω,峰值幅度=1和相位=θ的相位旋轉的週期性信號cos(ωt+θ)的組合將產生向量和信號2cos(ωt+),該向量和信號2cos(ωt+)具有基本頻率=ω,峰值幅度=2和相位=。如果適當地選擇相位旋轉θ,則週期信號cos(ωt+0°)的N次諧波可以被相位旋轉的週期信號cos(ωt+θ)的N次諧波抵消。例如,當,相位旋轉的週期信號cos(ωt+0°)的N次諧波可以表示為cos(N ωt+N×0°)=cos(N ωt+0°),並且相位旋轉的週期信號cos(ωt+θ)的N次諧波可以表示為cos(N ωt+N×=cos(N ωt+(2k+1)×180°)=-cos(N ωt+0°)。即,參考如上描述和第1圖,當θ=時,N×0°=0°,N×θ=N×=(2k+1)×180°,所以k為大於或者等於0的整數時,N×θ=180°。在週期信號cos(ωt+θ)是基帶信號的情況下,基帶信號的N次諧波可以通過向量和消除。例如,假設N=3,由於基帶信號的3次諧波(即,3BB)的消除,CIM3水準可以被降低。在另一情況下,週期性信號cos(ωt+θ)是LO信號,LO信號的N次諧波可以通過向量和消除。例如,假設N=3,則由於LO信號的3次諧波(即,3LO)的消除,CIM3水準可以被降低。
考慮較低邊帶(sideband)轉換場景,基帶信號的n次諧波表示為,相位旋轉的基帶信號的n次諧波表示為,LO信號的m次諧波表示為,以及相位旋轉的LO信號的m次諧波表示為。信號,,,可以使用以下等式來表示:
在以上等式(1)-(4)中,ω BB 是基帶信號的基本頻率,ω LO 是LO信號的基本頻率,基帶信號的相位旋轉是,LO信號的相位旋轉是θ。關於較低邊帶(sideband)轉換場景,,,和的混頻結果使用如下等式表示:
為了消除諧波,cos[(mωL O +nω BB )t]和cos[(mω LO +nω BB )t+(mθ+n )]的向量和應當為0。因此,基帶的相位旋轉和LO的相位旋轉θ應當符合如下公式:
基於上述等式(6),可以設計諧波抑制混頻器以實現目標的反交互調變產物的諧波消除,特別是3階反交互調變產物CIM3的諧波消除。如下詳述幾個示例性的諧波抑制混頻器設計。
第2圖示出本發明實施例提供的第一諧波抑制混頻器裝置示意圖。諧波抑制混頻器裝置200包括混頻電路202和組合電路204。混頻電路202具有第一混頻器206和第二混頻器208。混頻電路202被配置為接收輸入信號SIN,第一本地振盪器信號LO(A,0°)和第二本地振盪器信號LO(A,0°+θ),並且還被配置為在混頻器206處混合輸入信號SIN和第一本地振盪器信號LO(A,0°)以產生第一輸出信號S11,並在混頻器208處混合相同的輸入信號SIN和第二本地振盪器信號LO(A,0°+θ)以產生第二輸出信號S12。第二本地振盪器信號LO(A,0°+θ)是相對於第一本地振盪器信號LO(A,0°)的相位旋轉信號。也就是說,第一本地振盪器信號LO(A,0°)和第二本地振盪器信號LO(A,0°+θ)具有相同的峰值幅度/振幅,但是具有不同的相位。由於第一本地振盪器信號LO(A,0°)和第二本地振盪器信號LO(A,0°+θ)具有相同的峰值幅度/振幅A,混頻器206使用的第一本地振盪器信號LO(A,0°)與由第二混頻器208使用的第二本地振
盪器信號LO(A,0°+θ)不需要具有不合理(irrational)的幅度/振幅比。組合電路204被配置為組合第一輸出信號S11和第二輸出信號S12以產生組合輸出信號SOUT,其中至少通過第一輸出信號S11和第二輸出信號S12的組合來實現諧波抑制。由於相同的輸入信號SIN被饋送到混頻器206和208,所以在本實施例中沒有使用相位旋轉的輸入信號。因此,等式(6)中的基帶的相位旋轉為零,並且等式(6)可以重寫如下:mθ=(2k+1)π (7)
當LO的相位旋轉θ設置為(即,60°),等式(7)可以重寫如下:m=6k+3 (8)
因此,LO信號的所有(6k+3)次諧波可以被諧波抑制混頻器裝置200抵消,其中k是不小於零的整數。具體地,可以消除LO信號的1/6諧波。由於LO信號的3次諧波(即,3LO)可以被抵消,因此可以相應地降低CIM3水準。
請結合第2圖參考第15圖。第15圖示出本發明實施例提供的第2圖中第一諧波抑制混頻裝置的一個電路設計的示意圖。第一混頻器206可以使用具有控制節點N11,第一連接節點N12和第二連接節點N13的電晶體(例如,N溝道金屬氧化物半導體電晶體)來實現。第二混頻器208可以使用具有控制節點N21,第一連接節點N22和第二連接節點N23的電晶體(例如,N溝道金屬氧化物半導體電晶體)來實現。另外,組合電路204可以使用互連節點(interconnect node)N3來實現。
關於第一混頻器206,控制節點N11用以接收第一本地振盪信號LO(A,0°),第一連接節點N12用以接收輸入信號SIN,第二連接節點N13
用以輸出第一輸出信號S11到互連節點N3。關於第二混頻器208,控制節點N21用以接收第二本地振盪器信號LO(A,0°+θ),第一連接節點N22用以接收輸入信號SIN,第二連接節點N23用以輸出第二輸出信號S12到互連節點N3。第一輸出信號S11和第二輸出信號S12在互連節點N3處組合以產生組合後的輸出信號SOUT。在該實施例中,組合後的輸出信號SOUT可以進一步被可選的放大器1502處理,然後饋送到隨後的處理電路(未示出)。
第3圖示出本發明實施例提供的第二諧波抑制混頻器裝置的示意圖。諧波抑制混頻器裝置300包括混頻電路302和組合電路304。混頻電路302具有第一混頻器306和第二混頻器308。混頻電路302被配置為接收第一輸入信號SIN(B,0°),第二輸入信號SIN(B,0°+)和本地振盪器信號LO,並且還被配置為在混頻器306處混頻第一輸入信號SIN(B,0°)和本地振盪器信號LO以產生第一輸出信號S21,並在混頻器308處混頻第二輸入信號SIN(B,0°+)和相同的本地振盪器信號LO以產生第二輸出信號S22。第二輸入信號SIN(B,0°+)是相對於第一輸入信號SIN(B,0°)的相位旋轉信號,即第二輸入信號SIN(B,0°+)相對於第一輸入信號SIN(B,0°)相位被旋轉。也就是說,第一輸入信號SIN(B,0°)和第二輸入信號SIN(B,0°+)具有相同的峰值幅度/振幅B但是具有不同的相位。因此,由混頻器306使用的第一輸入信號SIN(B,0°)和由第二混頻器308使用的第二輸入信號SIN(B,0°+)不需要具有不合理的幅度/振幅比。組合電路304被配置為組合第一輸出信號S21和第二輸出信號S22以產生組合的輸出信號SOUT,其中通過第一輸出信號S21和第二輸出信號S22的組合至少實現了諧波抑制。由於相同的本地振盪器信號LO被饋送到混頻器306和308兩者中,因此在
該實施例中不使用相位旋轉的本地振盪器信號。因此,等式(6)中的LO的相位旋轉θ為零,並且等式(6)可以重寫為:
當基帶的相位旋轉設置為(即,60°)時,等式(9)可以重寫如下:n=6k+3 (10)
因此,基帶信號的所有(6k+3)次諧波可以被諧波抑制混頻器裝置300抵消,其中k是不小於零的整數。具體地,基帶信號的1/6諧波可以被消除。由於基帶信號的3次諧波(即,3BB)可以被抵消,因此可以相應地降低CIM3水準。
請結合第3圖參考第16圖。第16圖示出本發明實施例提供的第3圖中第二諧波抑制混頻器裝置的一個電路設計的示意圖。第一混頻器306可以使用具有控制節點N11,第一連接節點N12和第二連接節點N13的電晶體(例如,N溝道金屬氧化物半導體電晶體)來實現。第二混頻器308可以使用具有控制節點N21,第一連接節點N22和第二連接節點N23的電晶體(例如,N溝道金屬氧化物半導體電晶體)來實現。
另外,組合電路304可以使用互連節點N3來實現。關於第一混頻器306,控制節點N11用以接收本地振盪信號LO,第一連接節點N12用以接收輸入信號SIN(B,0°),第二連接節點N13用以輸出第一輸出信號S21到互連節點N3。關於第二混頻器308,控制節點N21用以接收本地振盪信號LO,第一連接節點N22用以接收輸入信號SIN(B,0°+),第二連接節點N23用以輸出第二輸出信號S22到互連節點N3。第一輸出信號S21和第二輸出信號S22在互連節點N3處組合以產生組合後的輸出信號SOUT。在該實施例中,組合後的輸出信號SOUT可以被可選的放大
器1602進一步處理,然後饋送到隨後的處理電路(未示出)。
在下邊帶(lower sideband)轉換場景下在期望的下邊帶ω LO -ω BB 處的信號損失可以表示為1-ccooss2 。為了避免在下邊帶ω LO -ω BB 的信號損失,LO相位旋轉θ和基帶相位旋轉需要滿足以下等式:
關於第2圖中諧波抑制混頻裝置200,LO的相位旋轉θ設置為,而沒有基帶的相位旋轉(即,=0°)。由於不滿足等式(11),所以在下邊帶ω LO -ω BB 上的信號損失可以是1/4。關於第3圖中諧波抑制混頻裝置300,基帶的相位旋轉設置為,而沒有LO的相位旋轉θ(即,θ=0°)。由於不滿足等式(11),所以在下邊帶ω LO -ω BB 上的信號損失可以是1/4。
為了獲得期望的諧波消除的同時在下邊帶ω LO -ω BB 上避免信號損失,上述提及的等式(6)和(11)應該都被滿足。等式(6)可以被重寫如下:
基於上述等式(12),可以設計諧波抑制混頻器以避免在下邊帶ω LO -ω BB 處的信號損失,並且實現目標的反交互調變產物的諧波消除,特別是3階反交互調變產物CIM3的諧波消除。第4圖示出本發明實施例提供的第三諧波抑制混頻器裝置的示意圖。諧波抑制混頻器裝置400包括混頻電路402和組合電路404。混頻電路402具有第一混頻器406和第二混頻器408。混頻電路402被配置為接收第一輸入信號SIN(B,0°),第二輸入信號SIN(B,0°+),第一本地振盪器信號LO(A,0°)
和第二本地振盪器信號LO(A,0°+θ),並且還被配置為在混頻器406處混頻第一輸入信號SIN(B,0°)和第一本地振盪器信號LO(A,0°)以產生第一輸出信號S31,並在混頻器408處混頻第二輸入信號SIN(B,0°+)和第二本地振盪器信號LO(A,0°+θ)以產生第二輸出信號S32。
第二本地振盪器信號LO(A,0°+θ)是相對於第一本地振盪器信號LO(A,0°)的相位旋轉信號。也就是說,第一本地振盪器信號LO(A,0°)和第二本地振盪器信號LO(A,0°+θ)具有相同的頻率但是具有不同的相位。在該實施例中,第一本地振盪器信號LO(A,0°)和第二本地振盪器信號LO(A,0°+θ)具有相同的峰值幅度/振幅A。因此,混頻器406使用的第一本地振盪器信號LO(A,0°)和第二混頻器408使用的第二本地振盪器信號LO(A,0°+θ)不需要具有不合理的幅度/振幅比。此外,第二輸入信號SIN(B,0°+)是相對於第一輸入信號SIN(B,0°)的相位旋轉信號。因此,第一輸入信號SIN(B,0°)和第二輸入信號SIN(B,0°+)具有相同的峰值幅度/振幅B但是具有不同的相位。因此,由混頻器406使用的第一輸入信號SIN(B,0°)和由第二混頻器408使用的第二輸入信號SIN(B,0°+)不需要具有不合理的幅度/振幅比。
組合電路404用於組合第一輸出信號S31和第二輸出信號S32,以產生組合後的輸出信號SOUT,其中,至少通過組合第一輸出信號S31和第二輸出信號S32能實現諧波抑制。
當LO的相位旋轉θ和基帶的相位旋轉都被設置為相同值,例如,(即,45°),等式(12)可以重寫如下:m+n=8k+4 (13)
因此,LO信號和基帶信號的1/8諧波可以被消除。例如,LO信號的一次諧波(m=1)和基帶信號的三次諧波(n=3)可以被消除,LO信號的二次諧波(m=2)和基帶信號的二次諧波(n=2)可以被消除,LO信號的三次諧波(m=3)和基帶信號的一次諧波(n=1)可以被消除,等等。由於LO信號的3次諧波(即,3LO)和基帶信號的3次諧波(即3BB)可以被消除,因此可以相應地降低CIM3水準。另外,由於LO的相位旋轉θ和基帶的相位旋轉都被設置為相同相位值,所以在下邊帶ω LO -ω BB 處沒有信號損失。應當理解的是,分配(即,45°)到LO的相位旋轉θ和基帶的相位旋轉兩者僅僅是為了說明的目的,並不意味著是對本發明的限制。在其他實施例中,LO的相位旋轉θ和基帶的相位旋轉兩者可以由與不同的相位值設置。這些替代設計也落入本發明的範圍內。
請結合第4圖參考第17圖。第17圖示出本發明實施例提供的第4圖中第三諧波抑制混頻裝置的一個電路設計的示意圖。第一混頻器406可以使用具有控制節點N11,第一連接節點N12和第二連接節點N13的電晶體(例如,N溝道金屬氧化物半導體電晶體)來實現。第二混頻器408可以使用具有控制節點N21,第一連接節點N22和第二連接節點N23的電晶體(例如,N溝道金屬氧化物半導體電晶體)來實現。另外,組合電路404可以使用互連節點N3來實現。關於第一混頻器406,控制節點N11用以接收第一本地振盪器信號LO(A,0°),第一連接節點N12用以接收輸入信號SIN(B,0°),第二連接節點N13用以輸出第一輸出信號S31到互連節點N3。關於第二混頻器408,控制節點N21用以接收第二本地振盪信號LO(A,0°+θ),第一連接節點N22用以接收
第二輸入信號SIN(B,0°+),第二連接節點N23用以輸出第二輸出信號S32到互連節點N3。第一輸出信號S31和第二輸出信號S32在互連節點N3處組合以產生組合後的輸出信號SOUT。在該實施例中,組合後的輸出信號SOUT可以被可選的放大器1702進一步處理,然後饋送到隨後的處理電路(未示出)。
在第15圖-第17圖每個實施例中,可選放大器1502/1602/1702可以被放置在組合電路204/304/404之後,來放大組合後的輸出信號SOUT。可替換的,可選放大器可以被放置在組合電路204/304/404之前。
第18圖示出本發明實施例提供的第4圖中第三諧波抑制混頻裝置的另一個電路設計的示意圖。第17圖示出的電路設備和第18圖示出的電路設計的主要差別在於:第18圖示出的電路設計具有第一可選放大器1802和第二可選放大器1804,其中,第一可選放大器1802耦接在第二連接節點N13和互聯節點N3之間,第二可選放大器1804耦接在第二連接節點N23和互聯節點N3之間,所以,第一輸出信號S31和第二輸出信號S32被放大並且在互聯節點N3處組合。
類似地,第15圖所示的電路可以被修改為具有兩個可選的放大器,用於放大第一輸出信號S11和第二輸出信號S12,以產生放大的輸出信號到用於信號組合的互連節點N3,第16圖所示出的電路設計可以被修改為具有兩個可選的放大器,用於放大第一輸出信號S21和第二輸出信號S22,以產生放大的輸出信號到用於信號組合的互連節點N3,如第19圖所示。由於所屬領域具有通常知識者在閱讀針對第18圖中修改的電路設計的上述段落之後可以容易地理解修改的電路設計的細節。為了簡潔,此處省略進一步的描述。
除了使用相位旋轉的輸入信號和/或相位旋轉的LO信號,選擇適當的LO工作週期(duty cycle),也稱為占空比,可以提供附加的諧波抑制。例如,LO信號可以是方波,其可以使用如下等式表示:
其中,d是工作週期(duty cycle),也稱為占空比;n表示諧波的次數。
如果LO信號是具有50%的工作週期的方波,則LO信號不具有二次,四次,六次,八次,等等諧波;如果LO信號是具有33%的工作週期的方波,則LO信號不具有3次,6次,9次,12次...諧波;並且如果LO信號是具有25%的工作週期的方波,則LO信號不具有4次,8次,12次,16次...諧波。LO信號和相位旋轉的LO信號可以被配置為具有相同的工作週期,以使LO產生器設計更容易並且更具有電流效率。然而,選擇適當的LO工作週期以提供額外的諧波抑制是可選的。也就是說,使用相位旋轉的輸入信號和/或相位旋轉的LO信號通過向量和實現目標諧波消除的任何諧波抑制混頻器都落在本發明的範圍內。
第2-4圖所示的任何諧波抑制混頻器設計可以應用在發射器的調變器中。例如,第1圖和第2圖中所示的任何諧波抑制混頻器設計可以用於在直接轉換發射器中將基帶信號上變頻為射頻信號。
第5圖示出本發明實施例提供的第一相位旋轉諧波抑制調變器的示意圖。第2圖中所示的諧波抑制混頻器裝置200被實施在相位旋轉諧波抑制調變器(即利用相位旋轉實現諧波抑制的調變器)500中。
在該實施例中,相位旋轉的諧波抑制調變器500包括基帶信號源502,多個電壓至電流轉換器(VI轉換器)503_1-503_4,混頻電路504,多
個附加級(例如,放大器)506_1-506_4和組合電路508。混頻電路504包括多個混頻器505_1-505_4。附加級(例如,放大器)506_1-506_4可以是可選的,這取決於實際的設計考慮。
基帶信號源502被配置為生成並輸出兩個相同的第一對異相(out-of-phase)基帶信號BBIP和BBIN以及兩個相同的第二對異相基帶信號BBQP和BBQN。第一對異相基帶信號BBIP和BBIN以及第二對異相基帶信號BBQP和BBQN具有90度的相位差。更具體地,基帶信號BBIP和BBQP具有90度的相位差,並且基帶信號BBIN和BBQN具有90度的相位差。在這個實施例中,異相基帶信號BBIP和BBIN是差分的同相(I)基帶信號,異相基帶信號BBQP和BBQN是差分的正交(Q)基帶信號。
由於上述提及的用於諧波消除的信號組合通過電流(波形)組合來執行,並且基帶信號源502的輸出包含不能直接組合的電壓信號,因此需要電壓-電流轉換器503_1-503_4。以這種方式,組合電路508可以通過執行電流組合來執行向量和,以用於諧波消除。電壓到電流轉換器503_1被配置為對輸入的基帶信號BBIP和BBIN中的每一個執行電壓到電流轉換以產生對應的輸入信號到隨後的混頻器505_1。電壓-電流轉換器503_2被配置為對輸入的基帶信號BBQP和BBQN中的每一個執行電壓到電流轉換,以產生對應的輸入信號到隨後的混頻器505_2。電壓至電流轉換器503_3被配置為對輸入的基帶信號BBIP和BBIN中的每一個執行電壓到電流轉換,以產生相應的輸入信號到隨後的混頻器505_3。電壓至電流轉換器503_4被配置為對輸入的基帶信號BBQP和BBQN中的每一個執行電壓到電流轉換,以產生對應的輸入信號到隨後的混頻器505_4。
混頻器505_1被配置為接收作為輸入信號的基帶信號BBIP,BBIN的電流信號和第一對異相LO信號LOIP,LOIN。混頻器505_2被配置為接收作為輸入信號的基帶信號BBQP,BBQN的電流信號和第二對異相LO信號LOQP,LOQN。混頻器505_3被配置為接收作為輸入信號的基帶信號BBIP,BBIN的電流信號和第三對異相LO信號LOIP_θ,LOIN_θ。混頻器505_4被配置為接收作為輸入信號的基帶信號BBQP,BBQN的電流信號和第四對異相LO信號LOQP_θ,LOQN_θ。第一對異相LO信號LOIP和LOIN以及第二對異相LO信號LOQP和LOQN具有90度的相位差。也就是說,LO信號LOIP和LOQP具有90度的相位差,LO信號LOIN和LOQN具有90度的相位差。第三對異相LO信號LOIP_θ,LOIN_θ和第四對異相LO信號LOQP_θ,LOQN_θ具有90度的相位差。也就是說,LO信號LOIP_θ和LOQP_θ具有90度相位差,並且LO信號LOIN_θ和LOQN_θ具有90度相位差。在本實施例中,LO信號LOIP_θ是LO信號LOIP的相位旋轉信號,LO信號LOIN_θ是LO信號LOIN的相位旋轉信號,LO信號LOQP_θ是LO信號LOQP的相位旋轉信號,LO信號LOQN_θ是LO信號LOQN的相位旋轉信號。在本發明的一個實施例中,具有相同峰值振幅/幅度和/或相同工作週期的LO信號LOIP,LOIN,LOIN_θ,LOIP_θ,LOQP,LOQN,LOQP_θ,LOQN_θ被提供給混頻電路504。
在該實施例中,第2圖所示的諧波抑制混頻器裝置200在相位旋轉的諧波抑制調變器500中實施。當輸入信號SIN是基帶信號BBIP的電流信號時,混頻器206是混頻器505_1,混頻器208是混頻器505_3,本地振盪器信號LO(A,0°)是LO信號LOIP,並且相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOIP_θ。當輸入信號SIN為基帶
信號BBIN的電流信號時,混頻器206為混頻器505_1,混頻器208為混頻器505_3,本地振盪信號LO(A,0°)為LO信號LOIN,相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOIN_θ。當輸入信號SIN是基帶信號BBQP的電流信號時,混頻器206是混頻器505_2,混頻器208是混頻器505_4,本地振盪器信號LO(A,0°)是LO信號LOQP,相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOQP_θ。當輸入信號SIN是基帶信號BBQN的電流信號時,混頻器206是混頻器505_2,混頻器208是混頻器505_4,本地振盪器信號LO(A,0°)是LO信號LOQN,相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOQN_θ。
當在相位旋轉諧波抑制調變器500中實施附加級(例如,放大器)506_1-506_4時,混頻器505_1-505_4的輸出可以被附加級(例如,放大器)506_1-506_4處理,然後被組合電路508組合以產生諧波被抑制的RF輸出信號RFOUT。然而,當從相位旋轉諧波抑制調變器500省略附加級(例如,放大器)506_1-506_4時,混頻器505_1-505_4的輸出可以由組合電路508直接組合以產生諧波被抑制的RF輸出信號RFOUT。
第6圖示出本發明實施例提供的第二相位旋轉諧波抑制調變器的示意圖。第3圖所示的諧波抑制混頻器裝置300在相位旋轉諧波抑制調變器600中實施。在該實施例中,相位旋轉諧波抑制調變器600包括基帶信號源602,多個電壓至電流轉換器(VI轉換器)503_1,503_2,603_3,603_4,混頻電路604以及多個附加級(例如,放大器)506_1-506_4以及組合電路508。混頻電路604包括多個混頻器505_1,505_2,605_3,605_4。如上所述,附加級(例如,放大器)506_1-506_4可以是可選的,這取決於實際的設計考慮。
基帶信號源602被配置為生成並輸出第一對異相基帶信號BBIP和BBIN,第二對異相基帶信號BBQP和BBQN,第三對異相基帶信號BBIP_和BBIN_,和第四對異相基帶信號BBQP_和BBQN_。
第一對異相基帶信號BBIP,BBIN和第二對異相基帶信號BBQP,BBQN具有90度的相位差,第三對異相基帶信號BBIP_,BBIN_,和第四對異相基帶信號BBQP_,BBQN_具有90度的相位差。也就是說,基帶信號BBIP和BBQP具有90度的相位差,基帶信號BBIN和BBQN具有90度的相位差,基帶信號BBIP_和BBQP_具有90度的相位差,並且基帶信號BBIN_和BBQN_具有90度相位差。在本實施例中,異相基帶信號BBIP和BBIN是差分同相(I)基帶信號,異相基帶信號BBQP和BBQN是差分正交(Q)基帶信號,異相基帶信號BBIP_和BBIN_是差分的相位旋轉同相(I)基帶信號,並且異相基帶信號BBQP_和BBQN_是差分的相位旋轉的正交(Q)基帶信號。
由於上述提及的用於諧波消除的信號組合通過電流(波形)組合來執行,並且基帶信號源602的輸出包含不能被直接組合的電壓信號,因此需要電壓-電流轉換器503_1,503_2,603_1,603_4。以這種方式,組合電路508可以執行電流組合來做向量和,以用於諧波消除。
電壓至電流轉換器503_1被配置為對輸入的基帶信號BBIP和BBIN中的每一個執行電壓到電流轉換以產生對應的輸入信號到隨後的混頻器505_1。電壓至電流轉換器503_2被配置為對輸入的基帶信號BBQP和BBQN中的每一個執行電壓到電流轉換,以產生對應的輸入信號到隨後的混頻器505_2。電壓至電流轉換器603_3被配置為對輸入的基帶信號BBIP_和BBIN_中的每一個執行電壓到電流轉換,以產生相應的輸入信號到隨後的混頻器605_3。電壓至電流轉換器603_4被配置為對
輸入的基帶信號BBQP_和BBQN_中的每一個執行電壓到電流轉換,以產生對應的輸入信號到隨後的混頻器605_4。
混頻器505_1被配置為接收作為輸入信號的基帶信號BBIP,BBIN的電流信號和第一對異相LO信號LOIP,LOIN。混頻器505_2被配置為接收作為輸入信號的基帶信號BBQP,BBQN的電流信號和第二對異相LO信號LOQP,LOQN。混頻器605_3被配置為接收作為輸入信號的基帶信號BBIP_和BBIN_的電流信號和第一對異相LO信號LOIP,LOIN。混頻器605_4被配置為接收作為輸入信號的基帶信號BBQP_和BBQN_的電流信號和第二對異相LO信號LOQP,LOQN。
第一對異相LO信號LOIP和LOIN以及第二對異相LO信號LOQP和LOQN具有90度的相位差。也就是說,LO信號LOIP和LOQP具有90度的相位差,LO信號LOIN和LOQN具有90度的相位差。在本發明的一個實施例中,具有相同峰值振幅/幅度和/或相同工作週期的LO信號LOIP,LOIN,LOQP,LOQN被提供給混頻電路604。
在該實施例中,第3圖所示的諧波抑制混頻器裝置300可以在相位旋轉諧波抑制調變器600中實施。當輸入信號SIN(B,0°)是基帶信號BBIP的電流信號時,相位旋轉的輸入信號SIN(B,0°+)是基帶信號BBIP_的電流信號,混頻器306是混頻器505_1,混頻器308是混頻器605_3,並且本地振盪器信號LO是LO信號LOIP。當輸入信號SIN(B,0°)是基帶信號BBIN的電流信號時,相位旋轉輸入信號SIN(B,0°+)是基帶信號BBIN_的電流信號,混頻器306是混頻器505_1,混頻器308是混頻器605_3,並且本地振盪器信號LO是LO信號LOIN。當輸入信號SIN(B,0°)是基帶信號BBQP的電流信號時,相位旋轉輸入信號SIN(B,0°+)是基帶信號BBQP_的電流信號,混頻器306是
混頻器505_2,混頻器308是混頻器605_4,並且本地振盪器信號LO是LO信號LOQP。當輸入信號SIN(B,0°)是基帶信號BBQN的電流信號時,相位旋轉輸入信號SIN(B,0°+)是基帶信號BBQN_的電流信號,混頻器306是混頻器505_2,混頻器308是混頻器605_4,並且本地振盪器信號LO是LO信號LOQN。
當在相位旋轉諧波抑制調變器600中實施有附加級(例如,放大器)506_1-506_4時,混頻器505_1、505_2、605_3、605_4的輸出可以由附加級(例如,放大器)506_1-506_4處理,然後被組合電路508組合來產生諧波被抑制的RF輸出信號RFOUT。然而,當從相位旋轉諧波抑制調變器600省略附加級(例如,放大器)506_1-506_4時,混頻器505_1、505_2、605_3、605_4的輸出可以被組合電路508直接組合以產生諧波被抑制的RF輸出信號RFOUT。
第7圖示出本發明實施例提供的第三相位旋轉諧波抑制調變器的示意圖。所提出的第4圖中所示的諧波抑制混頻器裝置400在相位旋轉諧波抑制調變器700中實施。在該實施例中,相位旋轉諧波抑制調變器700包括基帶信號源602,多個電壓至電流轉換器(VI轉換器)503_1,503_2,603_3,603_4,混頻電路504,多個附加級(例如,放大器)506_1-506_4以及組合電路508。混頻電路504包括多個混頻器505_1-505_4。如上所述,附加級(例如,放大器)506_1-506_4可以是可選的,這取決於實際的設計考慮。
相位旋轉諧波抑制調變器700和600之間的主要差異是相位旋轉諧波抑制調變器700採用接收LO信號LOIP,LOIN,LOQP,LOQN和相關的相位旋轉的LO信號LOIP_θ,LOIN_θ,LOQP_θ,LOQN_θ的混頻電路504。相位旋轉諧波抑制調變器700和500之間的主要區別在於相
位旋轉諧波抑制調變器700採用基帶信號源602,該基帶信號源602生成並輸出基帶信號BBIP,BBIN,BBQP,BBQN和相關的相位旋轉的基帶信號BBIP_,BBIN_,BBQP_,BBQN_。
在該實施例中,第4圖中的諧波抑制混頻器裝置400在相位旋轉諧波抑制調變器700中實施。當輸入信號SIN(B,0°)是基帶信號BBIP的電流信號時,相位旋轉的輸入信號SIN(B,0°+)是基帶信號BBIP_的電流信號,混頻器406是混頻器505_1,混頻器408是混頻器505_3,本地振盪器信號LO(A,0°)是LO信號LOIP,相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOIP_θ。當輸入信號SIN(B,0°)是基帶信號BBIN的電流信號時,相位旋轉輸入信號SIN(B,0°+)是基帶信號BBIN_的電流信號,混頻器406是混頻器505_1,混頻器408是混頻器505_3,本地振盪器信號LO(A,0°)是LO信號LOIN,並且相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOIN_θ。當輸入信號SIN(B,0°)是基帶信號BBQP的電流信號時,相位旋轉輸入信號SIN(B,0°+)是基帶信號BBQP_的電流信號,混頻器406是混頻器505_2,混頻器408是混頻器505_4,本地振盪器信號LO(A,0°)是LO信號LOQP,並且相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOQP_θ。當輸入信號SIN(B,0°)是基帶信號BBQN的電流信號時,相位旋轉輸入信號SIN(B,0°+)是基帶信號BBQN_的電流信號,混頻器406是混頻器505_2,混頻器408是混頻器505_4,本地振盪器信號LO(A,0°)是LO信號LOQN,並且相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOQN_θ。
當在相位旋轉的諧波抑制調變器700中實施附加級(例如,放大器)506_1-506_4時,混頻器505_1-505_4的輸出可以被附加級(例
如,放大器)506_1-506_4處理,然後被組合電路508組合以產生諧波被抑制的RF輸出信號RFOUT。然而,當從相位旋轉諧波抑制調變器700中省略附加級(例如,放大器)506_1-506_4時,混頻器505_1-505_4的輸出可以被組合電路508直接組合以產生諧波被抑制的RF輸出信號RFOUT。
在實踐中,混頻電路504和604中的每一個可以使用正交混頻器來實現。以混頻電路504為例,可以使用兩個正交混頻器,每個正交混頻器接收四個輸入信號和四個LO信號。第8圖示出本發明實施例提供的第五相位旋轉諧波抑制調變器的示意圖。相位旋轉諧波抑制調變器500和800之間的主要差異是相位旋轉諧波抑制調變器800使用兩個正交混頻器805_1,805_2來實現混頻電路804。如第8圖所示,相位旋轉諧波抑制調變器800包括電壓至電流轉換器(VI轉換器)803_1和電壓至電流轉換器(VI轉換器)803_2,其中,電壓至電流轉換器803_1和電壓至電流轉換器803_2分別被配置為對基帶信號BBIP,BBIN,BBQP,BBQN執行電壓至電流轉換,該基帶信號BBIP,BBIN,BBQP,BBQN是從基帶信號源(例如,502)輸出的電壓信號。從參考時鐘源812產生的參考時鐘信號被後續電路(例如,正交相位單元814和正交相位與旋轉單元816)處理,使得正交相位單元814產生LO信號LOIP,LOIN,LOQP,LOQN到正交混頻器805_1,且正交相位與旋轉單元816產生相位旋轉的LO信號LOIP_θ,LOIN_θ,LOQP_θ,LOQN_θ到正交混頻器805_2。其中,正交混頻器805_1將BBIP與LOIP混頻,將BBIN與LOIN混頻,將BBQP與LOQP混頻,將BBQN與LOQN混頻,並將以上混頻結果相加,得到正交混頻器805_1的輸出;正交混頻器805_2將BBIP與LOIP_θ混頻,將BBIN與LOIN_θ混頻,將BBQP與LOQP_θ混頻,
將BBQN與LOQN_θ混頻,並將以上混頻結果相加,得到正交混頻器805_2的輸出。
當在相位旋轉諧波抑制調變器800中實施有附加級(例如,放大器)806_1,806_2時,正交混頻器805_1,805_2的輸出可以被附加級(例如,放大器)806_1,806_2處理,然後被組合電路808組合以產生諧波被抑制的RF輸出信號RFOUT。然而,當從相位旋轉諧波抑制調變器800省略附加級(例如,放大器)806_1,806_2時,正交混頻器805_1,805_2的輸出可以被組合電路808直接組合以產生諧波被抑制的RF輸出信號RFOUT。
類似地,第6圖中所示的相位旋轉諧波抑制調變器600和第7圖所示的相位旋轉諧波抑制調變器700中的每一個可以被修改為採用兩個正交混頻器(如第8圖所示出的)來實現其混頻電路。例如,當由電壓至電流轉換器803_2接收的基帶信號BBIP,BBIN,BBQP,BBQN被相位旋轉的基帶信號BBIP_,BBIN_,BBQP_,BBQN_代替時,所產生的修正後的相位旋轉諧波抑制調變器的諧波抑制功能(function)是與第7圖中所示的相位旋轉諧波抑制調變器700的諧波抑制功能相同。對於另一示例,當電壓至電流轉換器803_2接收的基帶信號BBIP,BBIN,BBQP,BBQN被相位旋轉的基帶信號BBIP_,BBIN_,BBQP_,BBQN_代替時,並且由正交混頻器805_2接收的相位旋轉的LO信號LOIP_θ,LOIN_θ,LOQP_θ,LOQN_θ被LO信號LOIP,LOIN,LOQP,LOQN代替時,所產生的修正後的相位旋轉諧波抑制調變器的諧波抑制功能與第6圖所示的相位旋轉諧波抑制調變器600的諧波抑制功能相同。由於所屬領域具有通常知識者在閱讀上述描述之後可以容易地理解對相位旋轉諧波抑制調變器800做出的這種修改的細節,因此為了簡
潔在此省略進一步的細節。
第9圖是本發明實施例提供的相位旋轉諧波抑制調變器的一部分的電路圖。假設由相位旋轉諧波抑制調變器700採用的混頻電路504使用兩個正交混頻器來實現。如第9圖所示,一個共源極放大器902_1由電晶體M11-M14形成,另一個共源極放大器902_2由電晶體M15_M18形成。共源極放大器902_1可以用作一個電壓至電流轉換器,用於對基帶信號BBIP,BBIN,BBQP,BBQN執行電壓到電流轉換。
共源極放大器902_2可以用作另一個電壓至電流轉換器,用於對相位旋轉BBIP_,BBIN_,BBQP_,BBQN_的基帶信號進行電壓至電流轉換。正交混頻器904_1的一部分包括電晶體M21-M24,該電晶體M21-M24用於混頻基帶信號BBIP,BBIN,BBQP,BBQN的電流信號和LO信號LOIP,LOIN,LOQP,LOQN。另一個正交混頻器904_2的一部分包括電晶體M25_M28,該電晶體M25_M28用於混頻相位旋轉的基帶信號的BBIP_,BBIN_,BBQP_,BBQN_和相位旋轉的LO信號LOIP_θ,LOIN_θ,LOQP_θ,LOQN_θ。諧波被抑制的RF輸出信號RFOUT通過直接組合正交混頻器的混頻器輸出來產生。
關於第8圖所示的混頻電路804,正交混頻器805_1接收同相(I)基帶信號BBIP,BBIN和正交(Q)基帶信號BBQP,BBQN的電流信號,並且還接收LO信號LOIP,LOIN,LOQP,LOQN,使得同相(I)基帶信號BBIP,BBIN的混頻結果和正交(Q)基帶信號BBQP,BBQN的混頻結果在正交混頻器805_1的混頻器輸出處被組合。類似地,正交混頻器805_2接收相位旋轉的同相(I)基帶信號BBIP_,BBIN_和相位旋轉的正交(Q)基帶信號BBQP_,BBQN_的電流信號,並且還接收相位旋轉的LO信號LOIP_θ,LOIN_θ,LOQP_θ,LOQN_θ,使
得相位旋轉的同相(I)基帶信號BBIP_,BBIN_的混頻結果以及相位旋轉的正交(Q)基帶信號BBQP_,BBQN_的混頻結果在正交混頻器805_2的混頻器輸出處被組合。然而,這僅僅是為了說明的目的,並不意味著對本發明的限制。或者,一個正交混頻器可以僅執行同相(I)基帶信號混頻,而另一個正交混頻器可以僅執行正交(Q)基帶信號混頻。
第10圖是本發明實施例提供的第六相位旋轉諧波抑制調變器的示意圖。相位旋轉諧波抑制調變器800和1000之間的主要區別在於:相位旋轉諧波抑制調變器1000使用具有一個混頻器1005_1和另一混頻器1005_2的替代混頻電路設計1004,該混頻器1005_1用於僅混頻同相(I)基帶信號,該另一混頻器1005_2用於僅混頻正交(Q)基帶信號。如第10圖所示,相位旋轉諧波抑制調變器1000包括一個電壓至電流轉換器1003_1,用於對兩對相同的同相(I)基帶信號BBIP,BBIN對進行電壓至電流轉換,所述同相(I)基帶信號BBIP,BBIN是從基帶信號源(例如,502)輸出的電壓信號,並且該相位旋轉諧波抑制調變器1000還包括一個電壓至電流轉換器1003_2,用於對兩對相同的正交(Q)基帶信號BBQP,BBQN進行電壓到電流轉換,該基帶信號BBQP,BBQN是從基帶信號源(例如,502)輸出的電壓信號。從參考時鐘源812生成的參考時鐘信號被後續電路(例如,正交相位單元814和正交相位與旋轉單元816)處理,使得正交相位單元814產生LO信號LOIP,LOIN到混頻器1005_1,並且產生LO信號LOQP,LOQN到混頻器1005_2,並且正交相位與旋轉單元816產生相位旋轉的LO信號LOIP_θ,LOIN_θ到混頻器1005_1,並產生相位旋轉的LO信號LOQP_θ,LOQN_θ到混頻器1005_2。混頻器1005_1將BBIP與LOIP混頻,將BBIN
與LOIN混頻,將BBIP與LOIP_θ混頻,將BBIN與LOIN_θ混頻,並將以上混頻結果相加,得到混頻器1005_1的輸出;混頻器1005_2將BBQP與LOQP混頻,將BBQN與LOQN混頻,將BBQP與LOQP_θ混頻,將BBQN與LOQN_θ混頻,並將以上混頻結果相加,得到混頻器1005_2的輸出。
當在相位旋轉諧波抑制調變器1000中實施附加級(例如,放大器)806_1,806_2時,混頻器1005_1,1005_2的輸出可以被附加級(例如,放大器)806_1,806_2處理,然後被組合電路808組合以產生諧波被抑制的RF輸出信號RFOUT。
類似地,第6圖中所示的相位旋轉諧波抑制調變器600和第7圖所示的相位旋轉諧波抑制調變器700中的每一個可以被修改使用如第10圖所示的兩個混頻器,以實現它的混頻電路。例如,當由電壓至電流轉換器1003_1接收的一對同相(I)基帶信號BBIP,BBIN被一對相位旋轉的同相(I)基帶信號BBIP_,BBIN_代替時,並且由電壓至電流轉換器1003_2接收的一對正交(Q)基帶信號BBQP,BBQN被一對相位旋轉的正交(Q)基帶信號BBQP_,BBQN_代替時,所產生的修正後的相位旋轉諧波抑制調變器的諧波抑制功能與第7圖所示的相位旋轉諧波抑制調變器700的諧波抑制功能相同。另一個例子,當由電壓轉換器1003_1接收的一對同相(I)基帶信號BBIP,BBIN被一對相位旋轉同相(I)基帶信號BBIP_,BBIN_代替時,由電壓轉換器1003_2接收的正交(Q)基帶信號BBQP,BBQN被一對相位旋轉正交(Q)基帶信號BBQP_,BBQN_代替,由混頻器1005_1接收的相位旋轉的LO信號LOIP_θ,LOIN_θ被LO信號LOIP,LOIN代替時,以及由混頻器1005_2接收的相位旋轉的LO信號LOQP_θ,LOQN_θ被LO信號LOQP,LOQN代替,所產生的修正後的相位旋轉諧波抑制調變器的諧波抑制功能與第6
圖所示的相位旋轉諧波抑制調變器600的諧波抑制功能相同。由於所屬領域具有通常知識者在閱讀以上描述之後可以容易地理解對相位旋轉諧波抑制調變器1000進行的這種修改的細節,為了簡明起見,這裡省略了進一步的細節。
第11圖示出本發明實施例提供的另一個相位旋轉諧波抑制調變器的一部分的電路圖。假設由相位旋轉諧波抑制調變器700採用的混頻電路504是使用兩個混頻器來實現的,一個用於混頻同相(I)基帶信號,另一個用於混頻正交(Q)基帶信號。如第11圖所示,一個共源極放大器1102_1由電晶體M11-M14形成,另一個共源極放大器1102_2由電晶體M15-M18形成。共源極放大器1102_1可以用作電壓至電流轉換器,用於對基帶信號BBIP,BBIN和相位旋轉的基帶信號BBIP_,BBIN_進行電壓到電流轉換。共源極放大器1102_2可以用作電壓至電流轉換器,用於對基帶信號BBQP,BBQN和相位旋轉的基帶信號BBQP_,BBQN_進行電壓到電流轉換。混頻器1104_1的一部分包括用於分別將基帶信號BBIP,BBIN,BBIP_,BBIN_的電流信號與LO信號LOIP,LOIN,LOIP_θ,LOIN_θ進行混頻的電晶體M21-M24。
混頻器1104_2的一部分包括用於分別將基帶信號BBQP,BBQN,BBQP_,BBQN_的電流信號與LO信號LOQP,LOQN,LOQP_θ,LOQN_θ混頻的電晶體M25-M28。
共柵極放大器1106由電晶體M31和M32形成,每一個被相同的偏置電壓Vbias偏置。共柵極放大器1106可以作為用於處理混頻器1104_1和1104_2的混頻器輸出的附加級。混頻器1104_1和1104_2的放大後的混頻器輸出被作為組合電路的變壓器(transformer)1108組合。因此,諧波被抑制的RF輸出信號RFOUT被變壓器1108產生。
此外,第2-4圖中所示的任何諧波抑制混頻器設計可以被接收器的解調器使用。例如,第2-4圖中所示的任何諧波抑制混頻器設計可以用於在直接轉換接收器中將射頻信號下變頻到基帶信號。
第12圖是本發明實施例提供的第一相位旋轉諧波抑制解調器的示意圖。第2圖所示的諧波抑制混頻器裝置200在相位旋轉的諧波抑制解調器1200中實施,相位旋轉諧波抑制解調器1200包括低雜訊放大器(LNA)1202,混頻電路1204,組合電路1206,電流至電壓轉換器(IV轉換器)1208,參考時鐘源812和多個處理電路(例如,正交相位單元814和正交相位與旋轉單元816)。在該實施例中,混頻電路1204使用兩個正交混頻器1205_1和1205_2來實現。然而,這僅僅是為了說明的目的,並不意味著對本發明的限制。
天線1202接收RF信號RFIN,LNA 1202放大接收到的RF信號RFIN。由於上述用於諧波消除所需的信號組合是執行電流(波形)組合,並且天線1201的輸出是電壓信號,所以需要電壓至電流轉換器。在該實施例中,LNA1202還被配置為用作電壓至電流轉換器。以這種方式,組合電路1206可以執行電流組合來做向量和,以用於諧波消除。
從RF信號轉換得到的相同電流信號被饋送到每個正交混頻器1205_1和1205_2。更具體地,每個正交混頻器1205_1,1205_2的四個輸入信號埠被配置為接收從RF信號轉換得到的相同電流信號。因此,正交混頻器1205_1和1205_2的輸入信號具有相同的峰值幅度/振幅。
從參考時鐘源812生成的參考時鐘信號被後續電路(例如,正交相位單元814和正交相位與旋轉單元816)進行處理,使得正交相位單元814產生LO信號LOIP,LOIN,LOQP,LOQN到正交混頻器1205_1,並且正交相位與旋轉單元816產生相位旋轉的LO信號LOIP_θ,
LOIN_θ,LOQP_θ,LOQN_θ至正交混頻器1205_2。在本實施例中,LO信號LOIP,LOIN,LOQP,LOQN,與相應的LO信號LOIP_θ,LOIN_θ,LOQP_θ,LOQN_θ,具有相同的峰值振幅/幅度但具有不同的相位。此外’LO信號LOIP,LOIN,LOQP,LOQN,LOIP_θ,LOIN_θ,LOQP_θ,LOQN_θ可以具有相同的工作週期。
正交混頻器1205_1和1205_2的混頻器輸出被組合電路1206組合以產生諧波被抑制的基帶輸出信號BBOUT。例如,諧波被抑制的基帶輸出信號BBOUT可以包括一對差分同相(I)基帶信號BBIP,BBIN和一對差分正交(Q)基帶信號BBQP,BBQN。由於在組合電路1206處執行電流組合,因此諧波被抑制的基帶輸出信號BBOUT是電流信號。電流至電壓轉換器(IV轉換器)1208被配置為對諧波被抑制的基帶輸出信號BBOUT執行電流到電壓轉換,以產生電壓輸出(其包括BBIP,BBIN,BBQP,BBQN的電壓信號)到下一個電壓模式基帶信號處理電路(未示出)。
在本實施例中,第2圖所示的諧波抑制混頻器裝置200實施在相位旋轉諧波抑制解調器1200中。因此,輸入信號SIN是RF信號RFIN的電流信號,混頻器206是正交混頻器1205_1,混頻器208是正交混頻器1205_2。當本地振盪器信號LO(A,0°)是LO信號LOIP時,相位旋轉的本地振盪器信號LO(A,0°°+θ)是LO信號LOIP_θ。當本地振盪器信號LO(A,0°)為LO信號LOIN時,相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOIN_θ。當本地振盪器信號LO(A,0°)是LO信號LOQP時,相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOQP_θ。當本地振盪器信號LO(A,0°)是LO信號LOQN時,相位旋轉的本地振盪器信號LO(A,0°+θ)是LO信號LOQN_θ。
第13圖是本發明實施例提供的第二相位旋轉諧波抑制解調器的示意圖。第3圖所示的諧波抑制混頻器裝置300實施在相位旋轉的諧波抑制解調器1300中。在本實施例中,相位旋轉諧波抑制解調器1300包括低雜訊放大器(LNA)1202,混頻電路1304,組合電路1206,電流至電壓轉換器(IV轉換器)1208,參考時鐘源812和處理電路(例如,正交相位單元814)。在該實施例中,混頻電路1304使用兩個正交混頻器1305_1和1305_2來實現。然而,這僅僅是為了說明的目的,並不意味著對本發明的限制。
如上所述,LNA 1202還被配置為用作電壓至電流轉換器。
以這種方式,組合電路1206可以執行電流組合來做向量和,以用於諧波消除。由RF信號轉換得到的電流信號被饋送到正交混頻器1305_1。
此外,由RF信號轉換得到的相同的電流信號被相位延遲單元1306處理,使得相位旋轉的RF信號的電流信號(即RF信號的電流信號的相位旋轉信號)被饋送到正交混頻器1305_2。更具體地,正交混頻器1305_1的四個輸入信號埠被配置為接收從RF信號轉換得到的相同電流信號,並且正交混頻器1305_2的四個輸入信號埠被配置為接收相位延遲單元1306所產生的電流信號。因此,正交混頻器1305_1的每個輸入信號和正交混頻器1305_2的相應輸入信號具有相同的峰值幅度/振幅,但是具有不同的相位。
參考時鐘源812產生的參考時鐘信號被正交相位單元814處理。在該實施例中,正交相位單元814產生LO信號LOIP,LOIN,LOQP,LOQN到正交混頻器1305_1和1305_2中的每一個,其中LO信號LOIP,LOIN,LOQP,LOQN具有相同的峰值振幅/幅度,但具有不同的相位。
進一步的,LO信號LOIP,LOIN,LOQP,LOQN可以具有相同的工作週期
(duty cycle)。
正交混頻器1305_1和1305_2的混頻器輸出被組合電路1206組合,以產生諧波抑制的基帶輸出信號BBOUT。例如,諧波抑制的基帶輸出信號BBOUT可以包括一對差分同相(I)基帶信號BBIP,BBIN和一對差分正交(Q)基帶信號BBQP,BBQN。由於在組合電路1206處執行電流組合,諧波被抑制的基帶輸出信號BBOUT是電流信號。電流至電壓轉換器(IV轉換器)1208被配置對諧波被抑制的基帶輸出信號BBOUT執行電流至電壓轉換,以產生電壓輸出(其包括電壓信號BBIP,BBIN,BBQP,BBQN)到後續電壓模式基帶信號處理電路(未示出)。
在該實施例中,第3圖所示出的諧波抑制混頻器裝置實施在相位旋轉諧波抑制解調器1200中。所以,輸入信號SIN(B,0°)是射頻信號RFIN的電流信號,相位旋轉的輸入信號SIN(B,0°+)是相位旋轉的RF信號RFIN的電流信號(即相位延遲單元1306產生的電流信號),混頻器306是正交混頻器1305_1,混頻器308是正交混頻器1305_2,以及本地振盪器信號LO是LO信號LOIP,LOIN,LOQP,LOQN中的任意信號。
第14圖是本發明實施例提供的第三相位旋轉諧波抑制解調器的示意圖。在本實施例中,相位旋轉諧波抑制解調器1400包括低雜訊放大器(LNA)1202,混頻電路1204,組合電路1206,電流至電壓轉換器(IV轉換器)1208,參考時鐘源812和多個處理電路(例如,相位延遲單元1306,正交相位單元814和正交相位與旋轉單元816)。第4圖所示出的諧波抑制混頻器裝置400在相位旋轉的諧波抑制解調器1400中實施。所以,輸入信號SIN(B,0°)是RF信號RFIN的電流信號,
相位旋轉的輸入信號SIN(B,0°+)是相位旋轉的RF信號的電流信號(即相位延遲單元1306產生的電流信號),混頻器406是正交混頻器1205_1,以及混頻器408是正交混頻器1205_2。當本地振盪器信號LO(A,0°)是LO信號LOIP,相位旋轉本地振盪器信號LO(A,0°+θ)是LO信號LOIP_θ。當本地振盪器信號LO(A,0°)是LO信號LOQP,相位旋轉本地振盪器信號LO(A,0°+θ)是LO信號LOQP_θ。當本地振盪器信號LO(A,0°)是LO信號LOQN,相位旋轉本地振盪器信號LO(A,0°+θ)是LO信號LOQN_θ。
如上所述,本地振盪器信號(例如,LO(A,0°))和相位旋轉的本地振盪器信號(例如,LO(A,0°+θ))不需要具有不合理的振幅/幅度比,並且輸入信號(例如,SIN(B,0°))和相位旋轉的輸入信號(例如,SIN(B,0°+))不需要具有不合理的振幅/幅度比。當混頻器硬體的輸入信號和/或LO信號被調整時,可以使用相同的混頻器硬體,即不需要更換混頻器硬體。以這種方式,所提出的諧波抑制混頻器裝置具有良好的重配置性。例如,當LO信號的相位旋轉功能被關閉(switch off)時,本發明所提出的諧波抑制混頻器裝置200被重配置為傳統的混頻器裝置。所以,本發明所提出的諧波抑制調變器500能被重配置為傳統的調變器,以及本發明所提出的諧波抑制解調器1200能被重配置為傳統的解調器。在另一實施例中,當輸入信號(例如基帶信號或者射頻信號)的相位旋轉功能被關閉(switch off)時,所提出的諧波抑制混頻器裝置300被重配置為傳統的混頻器裝置。所以,本發明所提出的諧波抑制調變器600能被重配置為傳統的調變器,以及本發明所提出的諧波抑制解調器1300能被重配置為傳統的解調器。在又一實施例中,當LO信號的相位旋轉功能被關閉(switch off)並且輸入信號(例
如基帶信號或者射頻信號)的相位旋轉功能被關閉(switch off)時,本發明所提出的諧波抑制混頻器裝置400被重配置為傳統的混頻器裝置。所以,本發明所提出的諧波抑制調變器700能被重配置為傳統的調變器,以及所提出的諧波抑制解調器1400能被重配置為傳統的解調器。以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
Claims (16)
- 一種混頻器裝置,包括:一混頻電路和一組合電路,所述混頻電路包括:一第一正交混頻器,用於接收一第一對異相輸入信號,一第二對異相輸入信號,一第一對異相本地振盪器信號和一第二對異相本地振盪器信號,並且將所述第一對異相輸入信號與所述第一對異相本地振盪器信號混頻,將所述第二對異相輸入信號與所述第二對異相本地振盪器信號混頻,產生一第一混頻輸出到所述組合電路;以及一第二正交混頻器,用於接收所述第一對異相輸入信號、所述第二對異相輸入信號、一第三對異相本地振盪器信號和一第四對異相本地振盪器信號,並且將所述第一對異相輸入信號與所述第三對異相本地振盪器信號混頻,將所述第二對異相輸入信號與所述第四對異相本地振盪器信號混頻,產生一第二混頻輸出到所述組合電路;其中,所述第一對異相輸入信號和所述第二對異相輸入信號具有90度相位差,所述第一對異相本地振盪器信號和所述第二對異相本地振盪器信號具有90度相位差,所述第三對異相本地振盪器信號和所述第四對異相本地振盪器信號具有90度相位差;所述第三對異相本地振盪器信號是相對於所述第一對異相本地振盪器信號的相位旋轉信號;所述第四對異相本地振盪器信號是相對於所述第二對異相本地振盪器信號的相位旋轉信號;所述組合電路,用於組合所述第一混頻輸出和所述第二混頻輸出,其中,諧波抑制是通過所述第一混頻輸出和所述第二 混頻輸出的組合來實現。
- 如申請專利範圍第1項所述的混頻器裝置,其中,所述第一對異相本地振盪器信號和所述第三對異相本地振盪器信號具有相同的峰值幅度或者具有相同的占空比;所述第二對異相本地振盪器信號和所述第四對異相本地振盪器信號具有相同的峰值幅度或者具有相同的占空比。
- 如申請專利範圍第1項所述的混頻器裝置,進一步包括:一電壓至電流轉換器,用於接收一基帶信號,並且對所述基帶信號執行一電壓到電流轉換,以產生所述第一對異相輸入信號和所述第二對異相輸入信號;或一電壓至電流轉換器,用於接收一射頻信號,並且對所述射頻信號執行該電壓到電流轉換,以產生所述第一對異相輸入信號和所述第二對異相輸入信號。
- 如申請專利範圍第1項所述的混頻器裝置,進一步包括:所述諧波抑制抵消了所述第一對異相本地振盪器信號的(6k+3)次諧波,其中k是不小於零的整數;和/或,所述諧波抑制抵消了所述第二對異相本地振盪器信號的(6k+3)次諧波,其中k是不小於零的整數。
- 一種混頻器裝置,包括:一混頻電路和一組合電路,所述混頻電路包括:一第一混頻器,用於接收兩個相同的第一對異相輸入信號、所述第一對異相本地振盪器信號和所述第二對異相本地振盪器信號,並且將所述第一對異相輸入信號與所述第一對異相本地振盪器信號混頻,將所述第一對異相輸入信號與所述第二對異相本地振盪器信號混頻,產生所述第一混頻輸出到所述組合電路;以及一第二混頻器,用於接收兩個相同的第二對異相輸入信號、所述第三對異相本地振盪器信號和所述第四對異相本地振盪器信號,並且將所述第二對異相輸入信號與所述第三對異相本地振盪器信號混頻,將所述第二對異相輸入信號與所述第四對異相本地振盪器信號混頻,產生所述第二混頻輸出到所述組合電路;其中,所述第一對異相輸入信號和所述第二對異相輸入信號具有90度相位差,所述第一對異相本地振盪器信號和所述第三對異相本地振盪器信號具有90度相位差,所述第二對異相本地振盪器信號和所述第四對異相本地振盪器信號具有90度相位差;所述第二對異相本地振盪器信號是相對於所述第一對異相本地振盪器信號的相位旋轉信號;所述第四對異相本地振盪器信號是相對於所述第三對異相本地振盪器信號的相位旋轉信號;所述組合電路,用於組合所述第一混頻輸出和所述第二混頻輸出,其中,諧波抑制是通過所述第一混頻輸出和所述第二 混頻輸出的組合來實現。
- 如申請專利範圍第5項所述的混頻器裝置,進一步包括:一電壓至電流轉換器,用於接收一基帶信號,並且對所述基帶信號執行一電壓到電流轉換,以產生所述第一對異相輸入信號和所述第二對異相輸入信號;或一電壓至電流轉換器,用於接收一射頻信號,並且對所述射頻信號執行該電壓到電流轉換,以產生所述第一對異相輸入信號和所述第二對異相輸入信號。
- 如申請專利範圍第5項所述的混頻器裝置,進一步包括:所述諧波抑制抵消了所述第一對異相本地振盪器信號的(6k+3)次諧波,其中k是不小於零的整數;和/或,所述諧波抑制抵消了所述第三對異相本地振盪器信號的(6k+3)次諧波,其中k是不小於零的整數。
- 一種混頻器裝置,包括:一混頻電路,用於接收一第一輸入信號,一第二輸入信號和一本地振盪器信號,並且用於將所述第一輸入信號與所述本地振盪器信號混頻以產生一第一輸出信號,以及將所述第二輸入信號與所述本地振盪器信號混頻以產生一第二輸出信號,其中所述第一輸入信號和所述第二輸入信號具有相 同的峰值幅度以及具有不同的相位;以及一組合電路,用於組合所述第一輸出信號和所述第二輸出信號,其中,諧波抑制是通過所述第一輸出信號和所述第二輸出信號的組合來實現。
- 如申請專利範圍第8項所述的混頻器裝置,進一步包括:一第一電壓至電流轉換器,用於接收一第一基帶信號,並且對所述第一基帶信號執行一電壓至電流轉換,以產生所述第一輸入信號;一第二電壓至電流轉換器,用於接收一第二基帶信號,並且對所述第二基帶信號執行該電壓至電流轉換,以產生所述第二輸入信號;或者一電壓至電流轉換器,用於接收一射頻信號,並對所述射頻信號執行該電壓到電流轉換,以產生所述第一輸入信號;以及一相位延遲電路,用於延遲所述第一輸入信號,以產生所述第二輸入信號。
- 如申請專利範圍第8項所述的混頻器裝置,其中,所述混頻電路包括:一第一正交混頻器,用於接收一第一對異相輸入信號、一第二對異相輸入信號、一第一對異相本地振盪器信號和一第二對異相本地振盪器信號,以及產生一第一混頻輸出到所述組合電路;以及 一第二正交混頻器,用於接收一第三對異相輸入信號、一第四對異相輸入信號、所述第一對異相本地振盪器信號和所述第二對異相本地振盪器信號,以及產生一第二混頻輸出到所述組合電路;其中,所述第一對異相輸入信號和所述第二對異相輸入信號具有90度相位差,所述第三對異相輸入信號和所述第四對異相輸入信號具有90度相位差,所述第一對異相本地振盪器信號和所述第二對異相本地振盪器信號具有90度相位差,所述第一輸入信號是所述第一對異相輸入信號和所述第二對異相輸入信號中的至少一部分,所述第二輸入信號是所述第三對異相輸入信號和所述第四對異相輸入信號中的至少一部分,以及所述本地振盪器信號是所述第一對異相本地振盪器信號和所述第二對異相本地振盪器信號中的至少一部分;或者,所述混頻電路包括:一第一混頻器,用於接收所述第一對異相輸入信號、所述第二對異相輸入信號,兩個相同的第一對異相本地振盪器信號,以及產生所述第一混頻輸出到所述組合電路;以及一第二混頻器,用於接收所述第三對異相輸入信號、所述第四對異相輸入信號、兩個相同的第二對異相本地振盪器信號,以及產生所述第二混頻輸出到所述組合電路;其中,所述第一對異相輸入信號和所述第三對異相輸入信號具有90度相位差,所述第二對異相輸入信號和所述第四對異相輸入信號具有90度相位差,所述第一對異相本地振盪器信號和所述第二對異相本地振盪器信號具有90度相位差,所述第一輸入 信號是所述第一對異相輸入信號和所述第三對異相輸入信號中的至少一部分,所述第二輸入信號是所述第二對異相輸入信號和所述第四對異相輸入信號中的至少一部分,以及所述本地振盪器信號是所述第一對異相本地振盪器信號和所述第二對異相本地振盪器信號中的至少一部分信號。
- 如申請專利範圍第8項所述的混頻器裝置,其中,所述諧波抑制抵消了所述第一輸入信號的(6k+3)次諧波,其中k是不小於零的整數。
- 一種混頻器裝置,其包括:一混頻電路和一組合電路,其中,所述混頻電路包括:一第一正交混頻器,用於接收一第一對異相輸入信號、一第二對異相輸入信號、一第一對異相本地振盪器信號和一第二對異相本地振盪器信號,並且將所述第一對異相輸入信號和所述第一對異相本地振盪器信號混頻,將所述第二對異相輸入信號和所述第二對異相本地振盪器信號混頻,以產生一第一混頻輸出到所述組合電路;一第二正交混頻器,用於接收一第三對異相輸入信號、一第四對異相輸入信號、一第三對異相本地振盪器信號和一第四對異相本地振盪器信號,並且將所述第三對異相輸入信號和所述第三對異相本地振盪器信號混頻,將所述第四對異相輸入信號和所述第四對異相本地振盪器信號混頻,產生一第二混頻輸出到所述組合電路; 其中,所述第一對異相輸入信號和所述第二對異相輸入信號具有90度相位差,所述第三對異相輸入信號和所述第四對異相輸入信號具有90度相位差,所述第一對異相本地振盪器信號和所述第二對異相本地振盪器信號具有90度相位差,所述第三對異相本地振盪器信號和所述第四對異相本地振盪器信號具有90度相位差;所述第三對異相輸入信號中的各信號與所述第一對異相輸入信號中的相應信號具有相同的峰值幅度以及具有不同的相位;所述第四對異相輸入信號中的各信號與所述第二對異相輸入信號中的相應信號具有相同的峰值幅度以及具有不同的相位;所述第三對異相本地振盪器信號中的各信號與所述第一對異相本地振盪器信號中的相應信號具有相同的頻率且具有不同的相位;所述第四對異相本地振盪器信號中的各信號與所述第二對異相本地振盪器信號中的相應信號具有相同的頻率且具有不同的相位;以及一組合電路,用於組合所述第一輸出信號和所述第二輸出信號,其中,諧波抑制通過所述第一輸出信號和所述第二輸出信號的組合來實現。
- 如申請專利範圍第12項所述的混頻器裝置,其中,所述第一對異相本地振盪器信號和所述第三對異相本地振盪器信號之間的相位差與所述第一對異相輸入信號和所述第三對異相輸入信號之間的相位差相同;所述第二對異相本地振盪器信號和所述第四對異相本地振盪器 信號之間的相位差與所述第一對異相輸入信號和所述第三對異相輸入信號之間的相位差相同;或者所述第一對異相本地振盪器信號和所述第三對異相本地振盪器信號具有相同的峰值幅度或者具有相同的占空比。
- 如申請專利範圍第12項所述的混頻器裝置,進一步包括:一第一電壓至電流轉換器,用於接收一第一基帶信號,並且對所述第一基帶信號執行一電壓到電流的轉換,以產生所述第一對異相輸入信號和所述第二對異相輸入信號;以及一第二電壓至電流轉換器,用於接收一第二基帶信號,並且對所述第二基帶信號執行該電壓到電流的轉換,以產生所述第三對異相輸入信號和所述第四對異相輸入信號;或者該第一電壓至電流轉換器,用於接收一射頻信號,對所述射頻信號執行該電壓到電流的轉換,以產生所述第一對異相輸入信號和所述第二對異相輸入信號;以及一相位延遲單元,用於延遲所述第一輸入信號,以產生所述第三對異相輸入信號和所述第四對異相輸入信號。
- 一種混頻器裝置,其包括:一混頻電路和一組合電路,其中,所述混頻電路包括:一第一混頻器,用於接收所述第一對異相輸入信號、所述第二 對異相輸入信號、所述第一對異相本地振盪器信號和所述第二對異相本地振盪器信號,並且產生所述第一混頻輸出到所述組合電路;以及一第二混頻器,用於接收所述第三對異相輸入信號、所述第四對異相輸入信號、所述第三對異相本地振盪器信號和所述第四對異相本地振盪器信號,並且產生所述第二混頻輸出到所述組合電路;其中,所述第一對異相輸入信號和所述第三對異相輸入信號具有90度相位差,所述第二對異相輸入信號和所述第四對異相輸入信號具有90度相位差,所述第一對異相本地振盪器信號和所述第三對異相本地振盪器信號具有90度相位差,所述第二對異相本地振盪器信號和所述第四對異相本地振盪器信號具有90度相位差,所述第二對異相輸入信號中的各信號與所述第一對異相輸入信號中的相應信號具有相同的峰值幅度以及具有不同的相位;所述第四對異相輸入信號中的各信號與所述第三對異相輸入信號中的相應信號具有相同的峰值幅度以及具有不同的相位;所述第二對異相本地振盪器信號中的各信號與所述第一對異相本地振盪器信號中的相應信號具有相同的頻率且具有不同的相位;所述第四對異相本地振盪器信號中的各信號與所述第三對異相本地振盪器信號中的相應信號具有相同的頻率且具有不同的相位。
- 一種混頻器裝置,其包括: 一第一電晶體,其中所述第一電晶體包括:用於接收一本地振盪器信號的一控制節點、用於接收一第一輸入信號的一第一連接節點以及用於產生一第一輸出信號到一互聯節點的一第二連接節點;一第二電晶體,其中所述第二電晶體包括:用於接收相同的所述本地振盪器信號的一控制節點、用於接收一第二輸入信號的一第一連接節點以及用於產生一第二輸出信號到所述互聯節點的一第二連接節點;其中,所述第一輸入信號和所述第二輸入信號具有相同的峰值幅度以及具有不同的相位;其中,諧波抑制是通過在所述互聯節點處的所述第一輸出信號和所述第二輸出信號的組合來實現。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662319930P | 2016-04-08 | 2016-04-08 | |
US62/319,930 | 2016-04-08 | ||
US15/462,923 | 2017-03-20 | ||
US15/462,923 US10171034B2 (en) | 2016-04-08 | 2017-03-20 | Phase-rotated harmonic-rejection mixer apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201737617A TW201737617A (zh) | 2017-10-16 |
TWI636659B true TWI636659B (zh) | 2018-09-21 |
Family
ID=58701371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106111811A TWI636659B (zh) | 2016-04-08 | 2017-04-07 | 混頻器裝置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10171034B2 (zh) |
EP (1) | EP3229370A1 (zh) |
CN (1) | CN107404288B (zh) |
TW (1) | TWI636659B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10419046B2 (en) * | 2016-05-26 | 2019-09-17 | Mediatek Singapore Pte. Ltd | Quadrature transmitter, wireless communication unit, and method for spur suppression |
CN111211737B (zh) * | 2020-03-03 | 2024-05-31 | 芯原微电子(上海)股份有限公司 | 高谐波抑制比混频电路 |
US11641155B2 (en) | 2020-04-22 | 2023-05-02 | Qualcomm Incorporated | Adaptive harmonic cancellation |
CN115720699A (zh) * | 2020-05-30 | 2023-02-28 | 华为技术有限公司 | 具有占空比控制的谐波抑制收发器 |
CN115085744A (zh) * | 2021-03-12 | 2022-09-20 | 瑞昱半导体股份有限公司 | 发射器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6560297B1 (en) * | 1999-06-03 | 2003-05-06 | Analog Devices, Inc. | Image rejection downconverter for a translation loop modulator |
US20090315611A1 (en) * | 2008-06-24 | 2009-12-24 | Ralink Technology Corporation | Quadrature mixer circuit |
US20090325510A1 (en) * | 2008-06-25 | 2009-12-31 | Rajasekhar Pullela | Systems and methods for implementing a harmonic rejection mixer |
US20110279164A1 (en) * | 2009-01-29 | 2011-11-17 | Panasonic Corporation | Multiphase mixer |
US20120064850A1 (en) * | 2010-09-14 | 2012-03-15 | Renesas Electronics Corporation | Harmonic rejection mixer and phase adjustment method thereof |
US20130115907A1 (en) * | 2011-11-04 | 2013-05-09 | Broadcom Corporation | Variable duty-cycle multi-standard mixer |
US20140176217A1 (en) * | 2012-12-21 | 2014-06-26 | Qualcomm, Incorporated | Signal component rejection |
US20150031320A1 (en) * | 2013-07-26 | 2015-01-29 | Montage Technology (Shanghai) Co., Ltd. | Adaptive harmonic rejection receiving device and method |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4457022A (en) | 1982-04-28 | 1984-06-26 | Motorola Inc. | Two diode image rejection and pseudo-image enhancement mixer |
US5214796A (en) | 1991-03-29 | 1993-05-25 | Motorola, Inc. | Image separation mixer |
US5937341A (en) | 1996-09-13 | 1999-08-10 | University Of Washington | Simplified high frequency tuner and tuning method |
US7130599B2 (en) | 2000-11-03 | 2006-10-31 | Qualcomm Inc. | Quadrature generator with image reject mixer |
US6766158B1 (en) | 2001-03-30 | 2004-07-20 | Skyworks Solutions, Inc. | Harmonic cancellation mixer |
JP2003198329A (ja) | 2001-12-28 | 2003-07-11 | Rf Chips Technology Inc | 能動型ポリフェーズフィルタ・アンプおよびミキサ回路、ならびにイメージリジェクションミキサ |
US7130604B1 (en) | 2002-06-06 | 2006-10-31 | National Semiconductor Corporation | Harmonic rejection mixer and method of operation |
US7715836B2 (en) | 2002-09-03 | 2010-05-11 | Broadcom Corporation | Direct-conversion transceiver enabling digital calibration |
JP3729171B2 (ja) * | 2002-11-26 | 2005-12-21 | 松下電器産業株式会社 | 混合回路とこれを用いた高周波信号受信装置 |
US7299025B1 (en) | 2003-06-09 | 2007-11-20 | National Semiconductor Corporation | Harmonic rejection gated-switching mixer |
US7509110B2 (en) | 2005-03-14 | 2009-03-24 | Broadcom Corporation | High-order harmonic rejection mixer using multiple LO phases |
US20100156502A1 (en) | 2006-08-09 | 2010-06-24 | Van Zeijl Paulus T M | Signal processor comprising a frequency converter |
US7822389B2 (en) | 2006-11-09 | 2010-10-26 | Texas Instruments Incorporated | Methods and apparatus to provide an auxiliary receive path to support transmitter functions |
EP2156550B1 (en) | 2007-05-11 | 2011-04-20 | Nxp B.V. | Dual-mode mixer circuit and method |
US8064851B2 (en) * | 2008-03-06 | 2011-11-22 | Crestcom, Inc. | RF transmitter with bias-signal-induced distortion compensation and method therefor |
EP2344672B8 (en) | 2008-09-25 | 2014-12-24 | SureGene LLC | Genetic markers for optimizing treatment for schizophrenia |
EP2246975B1 (en) | 2009-04-28 | 2014-02-26 | Nxp B.V. | Calibration of passive harmonic-rejection mixer |
KR20110065070A (ko) * | 2009-12-09 | 2011-06-15 | 삼성전자주식회사 | 믹서 및 이를 이용하는 rf 수신기 |
CN102845126B (zh) | 2010-02-04 | 2015-04-15 | 康奈尔大学 | 无线通信设备及软件无线电设备 |
EP2360835B1 (en) * | 2010-02-19 | 2012-12-05 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Down-conversion using square wave local oscillator signals |
US8515364B2 (en) | 2010-03-08 | 2013-08-20 | Intel Corporation | Radio-frequency transmitter and amplifier |
KR20120030171A (ko) | 2010-09-17 | 2012-03-28 | 삼성전자주식회사 | 하모닉 성분을 제거하기 위한 장치 및 방법 |
US9479203B2 (en) | 2011-04-14 | 2016-10-25 | Mediatek Inc. | Transceiver capable of IQ mismatch compensation on the fly and method thereof |
US8861644B2 (en) | 2011-06-24 | 2014-10-14 | Mediatek Inc. | Devices of IQ mismatch calibration, and methods thereof |
US8750411B2 (en) | 2011-06-30 | 2014-06-10 | Motorola Mobility Llc | Method and apparatus for reducing transmitter interference |
US8704582B2 (en) | 2012-03-30 | 2014-04-22 | Mediatek Singapore Pte. Ltd. | High linearity mixer using a 33% duty cycle clock for unwanted harmonic suppression |
US20140018014A1 (en) | 2012-06-29 | 2014-01-16 | Sequans Communications Ltd | Transceiver Device |
US8868123B2 (en) | 2012-07-16 | 2014-10-21 | Motorola Mobility Llc | Method and system for managing transmit power on a wireless communication network |
US9037106B2 (en) | 2012-11-30 | 2015-05-19 | Broadcom Corporation | Baseband harmonic rejection circuit |
US8670739B1 (en) | 2012-12-13 | 2014-03-11 | Broadcom Corporation | Frequency-translational bandpass filter with harmonic rejection |
EP2747293B1 (en) | 2012-12-19 | 2015-08-26 | Imec | Circuit for Baseband Harmonic Rejection |
US9325358B2 (en) | 2013-06-10 | 2016-04-26 | Imec | Method for reducing second order distortion in harmonic rejection mixer |
US8976897B2 (en) | 2013-07-24 | 2015-03-10 | Qualcomm Incorporated | Suppression of spurious harmonics generated in TX driver amplifiers |
US9071197B2 (en) * | 2013-09-27 | 2015-06-30 | Qualcomm Incorporated | Harmonic rejective passive up converter |
EP3039789B1 (en) | 2014-03-13 | 2019-03-06 | MediaTek Inc. | Harmonic rejection translational filter |
US9559646B2 (en) | 2014-09-10 | 2017-01-31 | Samsung Electronics Co., Ltd | Apparatus and method for dynamically biased baseband current amplifier |
US9628308B2 (en) | 2014-10-30 | 2017-04-18 | Mediatek Inc. | Circuit, communication unit and method for VCO frequency adjustment |
US10116289B2 (en) * | 2014-12-09 | 2018-10-30 | Mediatek Inc. | Signal processing circuit for mitigating pulling effect and associated method |
US9794105B2 (en) | 2015-01-16 | 2017-10-17 | Mediatek Singapore Pte. Ltd. | Signal transmitting apparatus and signal transmitting method |
TWI633760B (zh) | 2016-01-29 | 2018-08-21 | 立積電子股份有限公司 | 訊號發射器 |
US10009050B2 (en) | 2016-05-26 | 2018-06-26 | Mediatek Singapore Pte. Ltd. | Quadrature transmitter, wireless communication unit, and method for spur suppression |
-
2017
- 2017-03-20 US US15/462,923 patent/US10171034B2/en active Active
- 2017-04-06 EP EP17165242.3A patent/EP3229370A1/en not_active Withdrawn
- 2017-04-07 CN CN201710223169.7A patent/CN107404288B/zh active Active
- 2017-04-07 TW TW106111811A patent/TWI636659B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6560297B1 (en) * | 1999-06-03 | 2003-05-06 | Analog Devices, Inc. | Image rejection downconverter for a translation loop modulator |
US20090315611A1 (en) * | 2008-06-24 | 2009-12-24 | Ralink Technology Corporation | Quadrature mixer circuit |
US20090325510A1 (en) * | 2008-06-25 | 2009-12-31 | Rajasekhar Pullela | Systems and methods for implementing a harmonic rejection mixer |
US20110279164A1 (en) * | 2009-01-29 | 2011-11-17 | Panasonic Corporation | Multiphase mixer |
US20120064850A1 (en) * | 2010-09-14 | 2012-03-15 | Renesas Electronics Corporation | Harmonic rejection mixer and phase adjustment method thereof |
US20130115907A1 (en) * | 2011-11-04 | 2013-05-09 | Broadcom Corporation | Variable duty-cycle multi-standard mixer |
US20140176217A1 (en) * | 2012-12-21 | 2014-06-26 | Qualcomm, Incorporated | Signal component rejection |
US20150031320A1 (en) * | 2013-07-26 | 2015-01-29 | Montage Technology (Shanghai) Co., Ltd. | Adaptive harmonic rejection receiving device and method |
Also Published As
Publication number | Publication date |
---|---|
US20170294878A1 (en) | 2017-10-12 |
CN107404288A (zh) | 2017-11-28 |
EP3229370A1 (en) | 2017-10-11 |
TW201737617A (zh) | 2017-10-16 |
CN107404288B (zh) | 2020-12-04 |
US10171034B2 (en) | 2019-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI636659B (zh) | 混頻器裝置 | |
KR100519876B1 (ko) | 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기 | |
US8543077B2 (en) | Method and apparatus for controlling a harmonic rejection mixer | |
US8320863B2 (en) | Rotating harmonic rejection mixer | |
TW586263B (en) | Analog demodulator in a low-IF receiver | |
WO2012014307A1 (ja) | 信号生成回路及びそれを有する無線送受信装置 | |
KR20200033582A (ko) | 3차 서브하모닉 믹서를 포함하는 직접변환 통신장치 | |
JP4478451B2 (ja) | 高調波ミクサ | |
Chou et al. | A high image rejection E-band sub-harmonic IQ demodulator with low power consumption in 90-nm CMOS process | |
JP2007306573A (ja) | 周波数アップコンバータ及び周波数ダウンコンバータ | |
JP6440911B1 (ja) | ミクサ | |
JP6921358B2 (ja) | ミクサ | |
Klumperink et al. | Multipath polyphase circuits and their application to RF transceivers | |
WO2013183225A1 (ja) | ハーモニックリジェクションミキサ | |
Rothe et al. | Enhanced IIP2 Chopper Stabilized Direct Conversion Mixer Architecture | |
US20040029544A1 (en) | Direct conversion circuit capable of eliminating distortion of base band signals | |
JPWO2019171506A1 (ja) | イメージリジェクションミクサ及び通信回路 | |
Wang et al. | Sampled-and-Hold Based Automatic Calibration Modulator for WLAN Transmitter | |
JP2015222856A (ja) | 周波数変換器、受信機及び送信機 |