TWI634747B

TWI634747B - 延遲鎖定迴路

Info

Publication number: TWI634747B
Application number: TW106101092A
Authority: TW
Inventors: 郭可驥; 劉世浩
Original assignee: 國立中山大學
Priority date: 2017-01-13
Filing date: 2017-01-13
Publication date: 2018-09-01
Also published as: TW201826714A

Abstract

一延遲鎖定迴路包含一相位偵測器、一連續近似暫存器(Successive approximation register)、一二進制至溫度計碼轉換器及一數位延遲線，該相位偵測器比對一參考時脈及一輸出時脈的相位，且該相位偵測器輸出一偵測訊號，該連續近似暫存器根據該相位偵測器之該偵測訊號輸出一數位控制訊號，其中該數位控制訊號包含n位元之細調控制位元及m位元之粗調控制位元，該二進制至溫度計碼轉換器將該細調控制位元由二進制轉換為一溫度計碼(Thermometer code)，該數位延遲線接收該參考時脈並對該參考時脈進行延遲而輸出該輸出時脈，該數位延遲線具有一粗調延遲單元及一細調延遲單元，該粗調延遲單元受該粗調控制位元控制，該細調延遲單元受該溫度計碼控制。

Description

延遲鎖定迴路

本發明是關於一種延遲鎖定迴路，特別是關於一種具二進制至溫度計碼轉換器之延遲鎖定迴路。

於數位電路中，訊號經過邏輯單元時會產生延遲，使得晶片內部的操作時脈與外部之參考時脈不同步，而具有一時間差，這可能導致不同裝置(Device)間的時序不一致。因此一般會以延遲鎖定迴路(Delay-Locked Loop)或鎖相迴路(Phase-Locked Loop)進行時脈誤差的調整，其中由於延遲鎖定迴路較鎖相迴路容易設計及穩定，而廣泛的使用於時脈誤差之調整。習知之延遲鎖定迴路由相位檢測器(Phase detector)、連續近似式暫存器(Successive approximation register)及延遲線(Delay line)構成，當操作時脈及參考時脈之間存在時間差時，相位偵測器會輸出訊號給連續近似式暫存器，以透過連續近似式暫存器調整延遲線的延遲量降低內部時脈及參考時脈之間的偏移。但由於習知之延遲線是以二進制權重排列，使得延遲線在調整延遲量時可能須同時切換多個延遲元件，例如由0111…111切換至1000…000，而出現了短時脈衝波干擾(Glitch)，可能導致電路動作錯誤，更甚是造成電路的過載而損壞。

本發明的主要目的在於將二進制之控制訊號轉換為溫度計碼，而可在延遲量改變時僅切換一個位元的延遲單元，因此可大幅地減少延遲單元的切換數量，進而減少短時脈衝波干擾的影響。

本發明之一種延遲鎖定迴路包含一相位偵測器、一連續近似暫存器(Successive approximation register)、一二進制至溫度計碼轉換器及一數位延遲線，該相位偵測器接收一參考時脈及一輸出時脈，該相位偵測器比對該參考時脈及該輸出時脈的相位，且該相位偵測器輸出一偵測訊號，該連續近似暫存器電性連接該相位偵測器，該連續近似暫存器根據該偵測訊號輸出一數位控制訊號，其中該數位控制訊號包含n位元之細調控制位元及m位元之粗調控制位元，該二進制至溫度計碼轉換器接收該數位控制訊號之該細調控制位元，以將該細調控制位元由二進制轉換為一溫度計碼(Thermometer code)，該數位延遲線接收該參考時脈並對該參考時脈進行延遲而輸出該輸出時脈，該數位延遲線具有一粗調延遲單元及一細調延遲單元，該粗調延遲單元受該粗調控制位元控制，該細調延遲單元受該溫度計碼控制。

本發明藉由將該細調控制位元轉換成溫度計碼，而可在改變延遲量時降低所需切換之延遲元件的數量，可有效地避免同時多個延遲元件切換時所產生的短時脈衝波干擾。

請參閱第1圖，為本發明之一實施例，一種延遲鎖定迴路100的功能方塊圖，該延遲鎖定迴路100具有一相位偵測器110、一連續近似暫存器120(Successive approximation register)，一二進制至溫度計碼轉換器130、一數位延遲線140、一除頻器150、一範圍選擇單元160及一時脈選擇單元170。該相位偵測器110接收一參考時脈Clk_ref及一輸出時脈Clk_out，該連續近似暫存器120電性連接該相位偵測器110，該二進制至溫度計碼轉換器130電性連接該連續近似暫存器120，該數位延遲線140接收該參考時脈Clk_ref並電性連接該二進制至溫度計碼轉換器130及該連續近似暫存器120，該除頻器150接收該參考時脈Clk_ref並電性連接該連續近似暫存器120，該範圍選擇範圍160電性連接該連續近似暫存器120，該時脈選擇單元170電性連接該數位延遲線140。

請參閱第1圖，該相位偵測器110用以比對該參考時脈Clk_ref及該輸出時脈Clk_out的相位，且該相位偵測器110輸出一偵測訊號，本實施例是以半穿透暫存器(Half transparent register)進行相位的比對，以改善傳統相位偵測器具有無法進行相位偵測之禁止區(Dead Zone)的缺點，此外，由於半穿透暫存器僅能偵測單相的相位誤差。因此，請參閱第2圖，在本實施例中，該相位偵測器110具有一第一半穿透暫存器111、一第二半穿透暫存器112、一第一反或閘113及一第二反或閘114，該第一半穿透暫存器111具有一第一輸入端I1、一第二輸入端I2及一輸出端O1，該第二半穿透暫存器112具有一第一輸入端I1、一第二輸入端I2及一輸出端O1，該第一半穿透暫存器111之該第一輸入端I1及該第二半穿透暫存器112之該第二輸入端I2接收該輸出時脈Clk_out，該第一半穿透暫存器111之該第二輸入端I2及該第二半穿透暫存器112之該第一輸入端I1接收該參考時脈Clk_ref，該第一反或閘113電性連接該第一半穿透暫存器111之該輸出端O1並接收該參考時脈Clk_ref，該第二反或閘114電性連接該第二半穿透暫存器112之該輸出端O1並接收該輸出時脈Clk_out，該第一反或閘113輸出一第一偵測訊號UP，該第二反或閘114輸出一第二偵測訊號DN。本實施例以兩個半穿透暫存器構成該相位偵測器110，而可偵測雙向的相位差，也就是說，不論是該輸出時脈Clk_out超前該參考時脈Clk_ref或是該輸出時脈Clk_out落後該參考時脈Clk_ref均能透過該相位偵測器110測得。

請參閱第3圖，為本實施例之該相位偵測器110的電路圖，在本實施例中，該第一半穿透暫存器111具有一第一P型電晶體Mp1、一第二P型電晶體Mp2、一第一N型電晶體Mn1、一第三P型電晶體Mp3、一第二N型電晶體Mn2及一第三N型電晶體Mn3，該第一P型電晶體Mp1之閘極接收該參考時脈Clk_ref，該第一P型電晶體Mp1之源極接收一工作電壓VDD，該第二P型電晶體Mp2之閘極接收該輸出時脈Clk_out，該第二P型電晶體Mp2之源極電性連接該第一P型電晶體Mp1之汲極，該第一N型電晶體Mn1之閘極接收該參考時脈Clk_ref，該第一N型電晶體Mn1之汲極電性連接該第二P型電晶體Mp2之汲極，該第三P型電晶體Mp3之閘極電性連接該第二P型電晶體Mp2及該第一N型電晶體Mn1之汲極，該第三P型電晶體Mp3之源極接收該工作電壓VDD，該第二N型電晶體Mn2之閘極接收該輸出時脈Clk_out，該第二N型電晶體Mn2之汲極電性連接該第三P型電晶體Mp3之汲極，該第三N型電晶體Mn3之汲極電性連接該第二N型電晶體Mn2之源極，該第三N型電晶體Mn3之閘極電性連接該第二P型電晶體Mp2及該第一N型電晶體Mn1之汲極。該第二半穿透暫存器112具有一第四P型電晶體Mp4、一第五P型電晶體Mp5、一第四N型電晶體Mn4、一第六P型電晶體Mp6、一第五N型電晶體Mn5及一第六N型電晶體Mn6，該第四P型電晶體Mp4之閘極接收該輸出時脈Clk_out，該第四P型電晶體Mp4之源極接收該工作電壓VDD，該第五P型電晶體Mp5之閘極接收該參考時脈Clk_ref，該第五P型電晶體Mp5之源極電性連接該第四P型電晶體Mp4之汲極，該第四N型電晶體Mn4之閘極接收該輸出時脈Clk_out，該第四N型電晶體Mn4之汲極電性連接該第五P型電晶體Mp5之汲極，該第六P型電晶體Mp6之閘極電性連接該第五P型電晶體Mp5及該第四N型電晶體Mn5之汲極，該第六P型電晶體Mp6之源極接收該工作電壓VDD，該第五N型電晶體Mn5之閘極接收該參考時脈Clk_ref，該第五N型電晶體Mn5之汲極電性連接該第六P型電晶體Mp6之汲極，該第六N型電晶體Mn6之汲極電性連接該第五N型電晶體Mn5之源極，該第六N型電晶體Mn6之閘極電性連接該第五P型電晶體Mp5及該第四N型電晶體Mn4之汲極。

請再參閱第3圖，該第一反或閘113電性連接第一半穿透暫存器111之該第三P型電晶體Mp3及該第二N型電晶體Mn2，以由該第三P型電晶體Mp3及該第二N型電晶體Mn2之汲極的電位及該參考時脈Clk_ref測得該參考時脈Clk_ref是否領先該輸出時脈Clk_out，並輸出該第一偵測訊號UP。該第二反或閘114電性連接該第二半穿透暫存器112之該第六P型電晶體Mp6及該第五N型電晶體Mn5，以由該第六P型電晶體Mp6及該第五N型電晶體Mn5之汲極的電位及該輸出時脈Clk_out測得該參考時脈Clk_ref是否落後該輸出時脈Clk_out，並輸出該第二偵測訊號DN。在本實施例中，該相位偵測器110除了以半穿透暫存器進行相位的偵測外，還加入了該第一反或閘113及該第二反或閘114，可降低突波的問題。

請參閱第1圖，由於該參考時脈Clk_ref的頻率可能過高而無法直接使用，因此在本實施例中以該除頻器150接收該參考時脈Clk_ref，降低該參考時脈Clk_ref的頻率，使該除頻器150輸出一操作時脈Clk_SAR供該連續近似暫存器120使用，在本實施例中，該除頻器150是將該參考訊號Clk_ref的頻率除以2，其電路圖如第4圖所示。

請參閱第1圖，該連續近似暫存器120電性連接該相位偵測器110、該除頻器150及該範圍選擇單元160，該連續近似暫存器120由該相位偵測器110接收該第一偵測訊號UP及該第二偵測訊號DN、由該除頻器150接收該操作時脈Clk_SAR，並由該範圍選擇單元160接收一模式選擇訊號SAR_M，該第一偵測訊號UP及該第二偵測訊號DN用以供該連續近似暫存器120計算相位的調整量，而產生一數位控制訊號，該模式選擇訊號SAR_M用以選擇該連續近似暫存器120的操作模式，在本實施例中，該連續近似暫存器120可選擇性的操作於連續近似模式或計數模式，以分別透過二元搜尋(Binary search)或循序搜尋法(Sequential search)搜尋的方式調整該參考時脈Clk_ref的相位，以降低該參考時脈Clk_ref與該輸出時脈Clk_out之間的時間差，在其他實施例中，該連續近似暫存器120僅操作於二元搜尋(Binary search)模式，此並非本案之所限。

請再參閱第1圖，在本實施例中，該連續近似暫存器120根據該第一偵測訊號UP及該第二偵測訊號DN輸出之該數位控制訊號包含了4位元之細調控制位元及5位元之粗調控制位元，其中4位元之細調控制位元傳送至該二進制至溫度計碼轉換器130，5位元之粗調控制位元則直接傳送至該數位延遲線140。該二進制至溫度計碼轉換器130接收該數位控制訊號之該細調控制位元，以將該細調控制位元由二進制轉換為15位元之一溫度計碼(Thermometer code)，請參閱第5圖，為該細調控制位元由二進制轉換為該溫度計碼的真值表，特別的是當該細調控制位元由[0111]轉換至[1000]時有三個位元改變，而該溫度計碼則是由[111111100000000]轉換至[111111110000000]，其僅有一個位元改變，藉此能大幅地降低後端該數位延遲線140所須切換的數量。

此外，若將所有的數位控制訊號(9位元)均轉換為溫度計碼，則該溫度計碼會有511個位元，相對的，後端之該數位延遲線140也須對應有511個延遲單元，將會導致整體電路的佈局面積過大，因此，本發明將該數位控制訊號區分為4位元之細調控制位元及5位元之粗調控制位元，並僅將4位元之細調控制位元轉換為溫度計碼，5位元之粗調控制位元則保持二進制，可有效地減少所需之延遲單元數量及佈局面積，卻仍能保有減少切換次數的優點。

請參閱第2及6圖，該數位延遲線140接收該參考時脈Clk_ref並對該參考時脈Clk_ref進行延遲而輸出該輸出時脈Clk_out，該數位延遲線140具有一粗調延遲單元141及一細調延遲單元142，該粗調延遲單元141受5位元之該粗調控制位元控制，該細調延遲單元142受15位元之該溫度計碼控制。

請參閱第6圖，較佳的，該數位延遲線140另具有一反向器143及一多工器144，該細調延遲單元142接收該參考時脈Clk_ref，並對該參考時脈Clk_ref延遲而輸出一細調時脈訊號Clk_fd，該粗調延遲單元141具有一正向粗調單元141a及一反向粗調單元141b，該正向粗調單元141a直接接收該細調時脈訊號Clk_fd，並對該細調時脈訊號Clk_fd延遲而輸出一正向粗調時脈訊號Clk_cd，該反向粗調單元141b經由該反向器143接收反向之該細調時脈訊號Clk_fd，並對反向之該細調時脈訊號Clk_fd延遲而輸出一反向粗調時脈訊號Clk_icd，該多工器144接收該正向粗調時脈訊號Clk_cd及該反向粗調時脈訊號Clk_icd，且該多工器144受該時脈選擇單元170輸出之一選擇訊號Sel_clk的控制而輸出該粗調時脈訊號Clk_cd或該反向粗調時脈訊號Clk_icd。

請參閱第7圖，在本實施例中，該細調延遲單元142具有一共接節點N及複數個細調延遲元件142a，各該細調延遲元件142a具有一電晶體142b及一邏輯閘142c，各該電晶體142b之一汲極端電性連接該共接節點N，各該電晶體142b之一源極端電性連接各該邏輯閘142c，該些電晶體142b受該溫度計碼T0~T14控制，各該溫度計碼為高電位時各該電晶體142b導通，使各該電晶體142b及該邏輯閘142c的寄生電容對流經之參考時脈Clk_ref產生延遲作用，而達到相位調整之功效。

請參閱第8及9圖，分別為該正向粗調單元141a及該反向粗調單元141b的電路圖，其差異在所接收之該細調時脈訊號Clk_fd是否有經過該反向器143的反向，以選擇性地控制該參考時脈Clk_ref朝落後的方向或朝領先的方線進行延遲調整。以該正向粗調單元141a進行說明，請參閱第8圖，該正向粗調延遲單元141a具有複數個粗調延遲元件141c，在本實施例中，各該粗調延遲元件141c是由複數個NAND閘組成，具有較快的切換速度，且各該粗調延遲元件141c受該粗調控制位元之各位元D[1]-D[6]控制。當各該粗調延遲元件141c被開啟時，該細調時脈訊號Clk_fd會經過較多的NAND閘而產生延遲，其中各該粗調延遲元件141c相互串聯，且各該粗調延遲元件141c是以二進制權重排列，而可根據該粗調控制位元的控制而決定其延遲量。

請參閱第1圖，該時脈選擇單元170輸出之該選擇訊號Sel_clk用以控制該多工器144輸出該粗調時脈訊號Clk_cd或該反向粗調時脈訊號Clk_icd，其中該選擇訊號Sel_clk是該時脈選擇單元170根據該第一偵測訊號UP及該第二偵測訊號DN決定其電位，在本實施例中，若該第一偵測訊號UP電位改變代表著該參考時脈Clk_ref領先該輸出時脈Clk_out，該選擇訊號Sel_clk使該多工器144輸出該反向粗調時脈訊號Clk_icd，反之，若該第二偵測訊號DN電位改變代表著該參考時脈Clk_ref落後該輸出時脈Clk_out，該選擇訊號Sel_clk使該多工器144輸出該粗調時脈訊號Clk_cd，以減少該參考時脈Clk_ref及該輸出時脈Clk_out之間的時間差。

本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。

100 延遲鎖定迴路 110 相位偵測器 111 第一半穿透暫存器 112 第二半穿透暫存器 113 第一反或閘 114 第二反或閘 120 連續近似暫存器 130 二進制至溫度計碼轉換器 140 數位延遲線 141 粗調延遲單元 141a 正向粗調單元 141b 反向粗調單元 142 細調延遲單元 142a 細調延遲元件 142b 電晶體 142c 邏輯閘 143 反向器 144 多工器 150 除頻器 160 範圍選擇單元 170 時脈選擇單元 D 控制訊號 Mp1 第一P型電晶體 Mp2 第二P型電晶體 Mp3 第三P型電晶體 Mp4 第四P型電晶體 Mp5 第五P型電晶體 Mp6 第六P型電晶體 Mn1 第一N型電晶體 Mn2 第二N型電晶體 Mn3 第三N型電晶體 Mn4 第四N型電晶體 Mn5 第五N型電晶體 Mn6 第六N型電晶體 Clk_ref 參考時脈 Clk_out 輸出時脈 I1 第一輸入端 I2 第二輸入端 O1 輸出端 VDD 工作電壓 UP 第一偵測訊號 DN 第二偵測訊號 Clk_SAR 操作時脈 SAR_M 模式選擇訊號 Clk_fd 細調時脈訊號 Clk_cd 正向粗調時脈訊號 Clk_icd 反向粗調訊號 N 共接節點 Sel_clk 選擇訊號

第1圖：依據本發明之一實施例，一種延遲鎖相迴路的功能方塊圖。第2圖：依據本發明之一實施例，一相位偵測器之功能方塊圖。第3圖：依據本發明之一實施例，該相位偵測器之電路圖。第4圖：依據本發明之一實施例，一除頻器之電路圖。第5圖：依據本發明之一實施例，細調控制位元轉換為溫度計碼之真值表。第6圖：依據本發明之一實施例，一數位延遲線之功能方塊圖。第7圖：依據本發明之一實施例，一細調延遲單元之電路圖。第8圖：依據本發明之一實施例，一正向粗調單元之電路圖。第9圖：依據本發明之一實施例，一反向粗調單元之電路圖。

Claims

一種延遲鎖定迴路，其包含：一相位偵測器，接收一參考時脈及一輸出時脈，該相位偵測器比對該參考時脈及該輸出時脈的相位，且該相位偵測器輸出一偵測訊號；一連續近似暫存器(Successive approximation register)，電性連接該相位偵測器，該連續近似暫存器根據該偵測訊號輸出一數位控制訊號，其中該數位控制訊號包含n位元之細調控制位元及m位元之粗調控制位元；一二進制至溫度計碼轉換器，接收該數位控制訊號之該細調控制位元，以將該細調控制位元由二進制轉換為一溫度計碼(Thermometer code)；以及一數位延遲線，接收該參考時脈並對該參考時脈進行延遲而輸出該輸出時脈，該數位延遲線具有一粗調延遲單元及一細調延遲單元，該粗調延遲單元受該粗調控制位元控制，該細調延遲單元受該溫度計碼控制；其中該相位偵測器具有一第一半穿透暫存器(Half transparent register)、一第二半穿透暫存器、一第一反或閘及一第二反或閘，該第一半穿透暫存器具有一第一輸入端、一第二輸入端及一輸出端，該第二半穿透暫存器具有一第一輸入端、一第二輸入端及一輸出端，該第一半穿透暫存器之該第一輸入端及該第二半穿透暫存器之該第二輸入端接收該輸出時脈，該第一半穿透暫存器之該第二輸入端及該第二半穿透暫存器之該第一輸入端接收該參考時脈，該第一反或閘電性連接該第一半穿透暫存器之該輸出端並接收該參考時脈，該第二反或閘電性連接該第二半穿透暫存器之該輸出端並接收該輸出時脈，該第一反或閘輸出一第一偵測訊號，該第二反或閘輸出一第二偵測訊號。
如申請專利範圍第1項所述之延遲鎖定迴路，其中該第一半穿透暫存器具有一第一P型電晶體、一第二P型電晶體、一第一N型電晶體、一第三P型電晶體、一第二N型電晶體及一第三N型電晶體，該第一P型電晶體接收該參考時脈，該第二P型電晶體接收該輸出時脈且電性連接該第一P型電晶體，該第一N型電晶體接收該參考時脈且電性連接該第二P型電晶體，該第三P型電晶體電性連接該第二P型電晶體及該第一N型電晶體，該第二N型電晶體接收該輸出時脈且電性連接該第三P型電晶體，該第三N型電晶體電性連接該第二N型電晶體、該第二P型電晶體及該第一N型電晶體。
如申請專利範圍第2項所述之延遲鎖定迴路，其中該第二半穿透暫存器具有一第四P型電晶體、一第五P型電晶體、一第四N型電晶體、一第六P型電晶體、一第五N型電晶體及一第六N型電晶體，該第四P型電晶體接收該輸出時脈，該第五P型電晶體接收該參考時脈且電性連接該第四P型電晶體，該第四N型電晶體接收該輸出時脈且電性連接該第五P型電晶體，該第六P型電晶體電性連接該第五P型電晶體及該第四N型電晶體，該第五N型電晶體接收該參考時脈且電性連接該第六P型電晶體，該第六N型電晶體電性連接該第五N型電晶體、該第五P型電晶體及該第四N型電晶體。
如申請專利範圍第3項所述之延遲鎖定迴路，其中該第一反或閘電性連接第一半穿透暫存器之該第三P型電晶體及該第二N型電晶體，該第二反或閘電性連接該第二半穿透暫存器之該第六P型電晶體及該第五N型電晶體。
如申請專利範圍第1項所述之延遲鎖定迴路，其另包含有一除頻器，該除頻器接收該參考時脈，以降低該參考時脈的頻率，且該除頻器輸出一操作時脈至該連續近似暫存器。
如申請專利範圍第1項所述之延遲鎖定迴路，其中該數位延遲線具有一反向器及一多工器，該細調延遲單元接收該參考時脈，並對該參考時脈延遲而輸出一細調時脈訊號，該粗調延遲單元具有一正向粗調單元及一反向粗調單元，該正向粗調單元直接接收該細調時脈訊號，並對該細調時脈訊號延遲而輸出一正向粗調時脈訊號，該反向粗調單元經由該反向器接收反向之該細調時脈訊號，並對反向之該細調時脈訊號延遲而輸出一反向粗調時脈訊號，該多工器接收該正向粗調時脈訊號及該反向粗調時脈訊號，且該多工器受一選擇訊號控制而輸出該粗調時脈訊號或該反向粗調時脈訊號。
如申請專利範圍第6項所述之延遲鎖定迴路，其中該細調延遲單元具有一共接節點及複數個細調延遲元件，各該細調延遲元件具有一電晶體及一邏輯閘，各該電晶體之一汲極端電性連接該共接節點，各該電晶體之一源極端電性連接各該邏輯閘，該些電晶體受該溫度計碼控制。
如申請專利範圍第1項所述之延遲鎖定迴路，其中該粗調延遲單元具有複數個粗調延遲元件，各該粗調延遲元件受該粗調控制位元之各位元控制，其中各該粗調延遲元件相互串聯，且各該粗調延遲元件是以二進制權重排列。
一種延遲鎖定迴路，其包含：一相位偵測器，接收一參考時脈及一輸出時脈，該相位偵測器比對該參考時脈及該輸出時脈的相位，且該相位偵測器輸出一偵測訊號；一連續近似暫存器(Successive approximation register)，電性連接該相位偵測器，該連續近似暫存器根據該偵測訊號輸出一數位控制訊號，其中該數位控制訊號包含n位元之細調控制位元及m位元之粗調控制位元；一二進制至溫度計碼轉換器，接收該數位控制訊號之該細調控制位元，以將該細調控制位元由二進制轉換為一溫度計碼(Thermometer code)；以及一數位延遲線，接收該參考時脈並對該參考時脈進行延遲而輸出該輸出時脈，該數位延遲線具有一粗調延遲單元及一細調延遲單元，該粗調延遲單元受該粗調控制位元控制，該細調延遲單元受該溫度計碼控制；其中該數位延遲線具有一反向器及一多工器，該細調延遲單元接收該參考時脈，並對該參考時脈延遲而輸出一細調時脈訊號，該粗調延遲單元具有一正向粗調單元及一反向粗調單元，該正向粗調單元直接接收該細調時脈訊號，並對該細調時脈訊號延遲而輸出一正向粗調時脈訊號，該反向粗調單元經由該反向器接收反向之該細調時脈訊號，並對反向之該細調時脈訊號延遲而輸出一反向粗調時脈訊號，該多工器接收該正向粗調時脈訊號及該反向粗調時脈訊號，且該多工器受一選擇訊號控制而輸出該粗調時脈訊號或該反向粗調時脈訊號。
一種延遲鎖定迴路，其包含：一相位偵測器，接收一參考時脈及一輸出時脈，該相位偵測器比對該參考時脈及該輸出時脈的相位，且該相位偵測器輸出一偵測訊號；一連續近似暫存器(Successive approximation register)，電性連接該相位偵測器，該連續近似暫存器根據該偵測訊號輸出一數位控制訊號，其中該數位控制訊號包含n位元之細調控制位元及m位元之粗調控制位元；一二進制至溫度計碼轉換器，接收該數位控制訊號之該細調控制位元，以將該細調控制位元由二進制轉換為一溫度計碼(Thermometer code)；以及一數位延遲線，接收該參考時脈並對該參考時脈進行延遲而輸出該輸出時脈，該數位延遲線具有一粗調延遲單元及一細調延遲單元，該粗調延遲單元受該粗調控制位元控制，該細調延遲單元受該溫度計碼控制；其中該細調延遲單元具有一共接節點及複數個細調延遲元件，各該細調延遲元件具有一電晶體及一邏輯閘，各該電晶體之一汲極端電性連接該共接節點，各該電晶體之一源極端電性連接各該邏輯閘，該些電晶體受該溫度計碼控制。