TWI634592B - 製作半導體元件的方法 - Google Patents

製作半導體元件的方法 Download PDF

Info

Publication number
TWI634592B
TWI634592B TW104105684A TW104105684A TWI634592B TW I634592 B TWI634592 B TW I634592B TW 104105684 A TW104105684 A TW 104105684A TW 104105684 A TW104105684 A TW 104105684A TW I634592 B TWI634592 B TW I634592B
Authority
TW
Taiwan
Prior art keywords
region
layer
mask
hard mask
mask layer
Prior art date
Application number
TW104105684A
Other languages
English (en)
Other versions
TW201631639A (zh
Inventor
陳緯哲
邱春茂
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW104105684A priority Critical patent/TWI634592B/zh
Priority to US14/660,913 priority patent/US9330920B1/en
Publication of TW201631639A publication Critical patent/TW201631639A/zh
Application granted granted Critical
Publication of TWI634592B publication Critical patent/TWI634592B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明較佳實施例揭露一種製作半導體元件的方法。首先提供一基底，該基底上具有一第一區域以及一第二區域，然後形成一閘極結構於第一區域上，且閘極結構具有一第一硬遮罩及一第二硬遮罩設於其上。接著形成一第一遮罩層於第一區域及第二區域上、去除部分第一遮罩層、去除第二硬遮罩、形成一第二遮罩層於第一區域及第二區域上、去除部分第二遮罩層以及去除第一硬遮罩。

Description

製作半導體元件的方法
本發明是關於一種製作半導體元件的方法，尤指一種利用兩層遮罩層來依序去除閘極結構上之兩層硬遮罩的方法。
隨著半導體元件尺寸持續微縮，傳統方法中利用降低閘極介電層，例如降低二氧化矽層厚度，以達到最佳化目的之方法，係面臨到因電子的穿隧效應(tunneling effect)而導致漏電流過大的物理限制。為了有效延展邏輯元件的世代演進，高介電常數(以下簡稱為high-K)材料因具有可有效降低物理極限厚度，並且在相同的等效氧化厚度(equivalent oxide thickness，以下簡稱為EOT)下，有效降低漏電流並達成等效電容以控制通道開關等優點，而被用以取代傳統二氧化矽層或氮氧化矽層作為閘極介電層。
而傳統的閘極材料多晶矽則面臨硼穿透(boron penetration)效應，導致元件效能降低等問題；且多晶矽閘極更遭遇難以避免的空乏效應(depletion effect)，使得等效的閘極介電層厚度增加、閘極電容值下降，進而導致元件驅動能力的衰退等困境。針對此問題，半導體業界更提出以新的閘極材料，例如利用具有功函數(work function)金屬層的金屬閘極來取代傳統的多晶矽閘極，用以作為匹配High-K閘極介電層的控制電極。
然而，即使利用high-K閘極介電層取代傳統二氧化矽或 氮氧化矽閘極介電層，並以具有匹配功函數之金屬閘極取代傳統多晶矽閘極，如何持續地增加半導體元件效能及確保其可靠度仍為半導體業者所欲解決的問題。
本發明較佳實施例揭露一種製作半導體元件的方法。首先提供一基底，該基底上具有一第一區域以及一第二區域，然後形成一閘極結構於第一區域上，且閘極結構具有一第一硬遮罩及一第二硬遮罩設於其上。接著形成一第一遮罩層於第一區域及第二區域上、去除部分第一遮罩層、去除第二硬遮罩、形成一第二遮罩層於第一區域及第二區域上、去除部分第二遮罩層以及去除第一硬遮罩。
12‧‧‧基底
14‧‧‧第一區域
16‧‧‧第二區域
18‧‧‧閘極介電層
20‧‧‧閘極電極
22‧‧‧閘極結構
24‧‧‧第一硬遮罩
26‧‧‧第二硬遮罩
28‧‧‧側壁子
30‧‧‧淺溝隔離
32‧‧‧第一遮罩層
34‧‧‧第二遮罩層
36‧‧‧接觸洞蝕刻停止層
38‧‧‧層間介電層
40‧‧‧功函數金屬層
42‧‧‧低阻抗金屬層
44‧‧‧金屬閘極
第1圖至第9圖為本發明較佳實施例製作一半導體元件之示意圖。
請參照第1圖至第9圖，第1圖至第9圖為本發明較佳實施例製作一半導體元件之示意圖。如第1圖所示，首先提供一基底12，基底12上定義有一第一區域14與一第二區域16，其中第一區域14可為一密集區(dense region)而第二區域16可為一疏密區(iso region)，但不侷限於此。在本實施例中，第一區域14或密集區上設有至少一由閘極介電層18與閘極電極20所構成的閘極結構22、一第一硬遮罩24與一第二硬遮罩26設於閘極結構20上以及一側壁子 28設於閘極結構22兩側。其中閘極結構22上的第二硬遮罩26之厚度可因所設置區域的不同而具有不同厚度，例如右邊閘極結構22上的第二硬遮罩26雖略高於左邊閘極結構22上的第二硬遮罩26，但又可依製程需求調整第二硬遮罩26的厚度使左右兩顆閘極結構22上的第二硬遮罩26具有相同厚度，此實施例也屬本發明所涵蓋的範圍。另外在本實施例中，閘極結構22的數量雖以兩顆為例，但不侷限於此。第二區域16或疏密區的基底12上則設有一淺溝隔離(shallow trench isolation,STI)30。另外，本實施例雖以平面型電晶體為例，但在其他變化實施例中，本發明之半導體製程亦可應用於非平面電晶體，例如是鰭狀電晶體(Fin-FET)，此時，第1圖所標示之基底12即相對應代表為形成於一基底上的鰭狀結構。
依據本發明之一實施例，形成閘極結構22的方式可依序 形成一閘極介電層、一閘極材料層、一第一硬遮罩以及一第二硬遮罩於基底12上，然後利用一圖案化光阻(圖未示)當作遮罩進行一圖案轉移製程，以單次蝕刻或逐次蝕刻步驟，去除部分的第二硬遮罩與第一硬遮罩、部分閘極材料層及部分閘極介質層，接著剝除圖案化光阻，以於基底12上形成兩個由圖案化之閘極介電層18與閘極電極20所構成的閘極結構22與圖案化之第一硬遮罩24及第二硬遮罩26設於閘極結構22上。之後可形成一由氧化矽或氮化矽所構成的材料層於基底12上並覆蓋閘極結構12上的第二硬遮罩26，然後進行一回蝕刻製程去除部分材料層以形成一側壁子28於閘極結構22兩側，其中側壁子28的頂部較佳介於第二硬遮罩26的上表面與下表面之間。
在一實施例中，基底12例如是矽基底、磊晶矽基底、碳 化矽基底或矽覆絕緣(silicon-on-insulator,SOI)基底等之半導體基底，但不以此為限。閘極介電層18可包含二氧化矽(SiO2)、氮化矽(SiN)或高介電常數(high dielectric constant,high-k)材料；閘極電極20可包含金屬材料、多晶矽或金屬矽化物(silicide)等導電材料；第一硬遮罩24與第二硬遮罩26較佳由不同材料所構成而具有不同的蝕刻速率，且第一硬遮罩24與第二硬遮罩26可選自由二氧化矽、氮化矽、碳化矽(SiC)或氮氧化矽(SiON)等所構成的群組，例如本實施例之第二遮罩層26由氧化矽所構成而第一遮罩層24則由氮化矽所構成，但不以此為限。而側壁子28的材料或蝕刻速率較佳相同於第一硬遮罩24。
然後如第2圖所示，形成一第一遮罩層32於第一區域14 與第二區域16上並完全覆蓋閘極結構22上的第二硬遮罩26，其中第一遮罩層32可由光阻材料或有機介電層(organic dielectric layer,ODL)所構成，但不侷限於此。另外需注意的是，第一遮罩層32覆蓋於第一區域14與第二區域16時由於密集之閘極結構22的存在設於第一區域14上的第一遮罩層32與設於第二區域16上的第一遮罩層32較佳自然形成一高低差，例如第二區域16的第一遮罩層32上表面與第一區域14的第一遮罩層32上表面具有約略400埃的厚度差。
隨後如第3圖所示，進行一回蝕刻製程同時去除第一區域 14上的部分第一遮罩層32與第二區域16上的部分第一遮罩層32，以同時暴露出閘極結構22上的第二硬遮罩26。在本實施例中，進行回蝕刻製程後第一區域14上所剩餘的第一遮罩層32上表面較佳低於側壁子28的頂部且約略齊平第一硬遮罩24與第二硬遮罩26 之介面而暴露出第二硬遮罩26的上表面及部分側壁，而第二區域16上所剩餘的第一遮罩層32則較佳具有至少100埃以上的厚度，或更加大於330埃。
接著如第4圖所示，進行一蝕刻製程，利用第一硬遮罩 24與第二硬遮罩26具有不同的蝕刻選擇比，以完全去除第二硬遮罩26並暴露出第一硬遮罩24上表面，然後再進行另一蝕刻製程完全去除剩餘的第一遮罩層32以暴露出基底12表面。
如第5圖所示，形成一第二遮罩層34於第一區域14與第 二區域16上並完全覆蓋閘極結構22、側壁子28及第一硬遮罩24，其中第二遮罩層34可與第一遮罩層32選用相同或不同材料，但仍較佳由光阻材料或有機介電層(organic dielectric layer,ODL)所構成。另外如同前述所形成的第一遮罩層32，第二遮罩層34覆蓋於第一區域14與第二區域16時由於密集之閘極結構22的存在設於第一區域14上的第二遮罩層34與設於第二區域16上的第二遮罩層34較佳自然形成一高低差，且由於閘極結構22上僅剩第一硬遮罩24，第二遮罩層34於第一區域14與第二區域16之間的厚度差約略小於之前第一遮罩層32於第一區域14與第二區域16之間的厚度差，例如第二區域16上的第二遮罩層34上表面與第一區域14的第二遮罩層34上表面具有約略200埃的厚度差。
然後如第6圖所示，進行一回蝕刻製程同時去除第一區域 14上的部分第二遮罩層34與第二區域16上的部分第二遮罩層34，以同時暴露出閘極結構22上的第一硬遮罩24。在本實施例中，進行回蝕刻製程後第一區域14上所剩餘的第二遮罩層34上表面較佳 低於側壁子28的頂部且約略齊平第一硬遮罩24與閘極電極20之介面而暴露出第一硬遮罩24的上表面，而第二區域16上所剩餘的第二遮罩層34則較佳具有至少100埃以上的厚度，或更加大於330埃的厚度。
接著如第7圖所示，先進行一蝕刻製程完全去除第一硬遮 罩24與部分側壁子28，使閘極結構22上表面與側壁子28頂部約略切齊，然後再進行另一蝕刻製程完全去除剩餘的第二遮罩層34並暴露出基底12表面。
一般而言，此階段的閘極結構22可依據製程需求以先閘 極(gate first)製程、後閘極(gate last)製程之先閘極介電層(high-k first)製程以及後閘極製程之後閘極介電層(high-k last)製程等方式製作完成。以本實施例之先閘極介電層製程為例，閘極結構22中的閘極電極20與閘極介電層18之間可另設置一高介電常數介電層(圖未示)。之後如第8圖所示，於側壁子28兩側的基底12中形成一源極/汲極區域(圖未示)及/或磊晶層(圖未示)、選擇性於源極/汲極區域及/或磊晶層的表面形成一金屬矽化物(圖未示)、形成一接觸洞蝕刻停止層36覆蓋閘極結構22，並形成一層間介電層38於接觸洞蝕刻停止層36上。
如第9圖所示，之後可進行一金屬閘極置換(replacement metal gate)製程，先平坦化部分之層間介電層38及接觸洞蝕刻停止層36，並再將閘極結構22轉換為金屬閘極44。金屬閘極置換製程可包括先進行一選擇性之乾蝕刻或濕蝕刻製程，例如利用氨水(ammonium hydroxide,NH4OH)或氫氧化四甲銨 (Tetramethylammonium Hydroxide,TMAH)等蝕刻溶液來去除閘極結構22中的多晶矽材料以於層間介電層38中形成一凹槽。之後形成一至少包含U型功函數金屬層40與低阻抗金屬層42的導電層於該凹槽內，並再搭配進行一平坦化製程使U型功函數金屬層40與低阻抗金屬層42的表面與層間介電層38表面齊平。其中，依先閘極介電層(high-k first)製程或後閘極介電層(high-k last)製程的不同，高介電常數介電層(圖未示)的剖面可為一字形或U字形。
在本實施例中，功函數金屬層40較佳用以調整形成金屬閘極之功函數，使其適用於N型電晶體(NMOS)或P型電晶體(PMOS)。若電晶體為N型電晶體，功函數金屬層40可選用功函數為3.9電子伏特(eV)~4.3eV的金屬材料，如鋁化鈦(TiAl)、鋁化鋯(ZrAl)、鋁化鎢(WAl)、鋁化鉭(TaAl)、鋁化鉿(HfAl)或TiAlC(碳化鈦鋁)等，但不以此為限；若電晶體為P型電晶體，功函數金屬層40可選用功函數為4.8eV~5.2eV的金屬材料，如氮化鈦(TiN)、氮化鉭(TaN)或碳化鉭(TaC)等，但不以此為限。功函數金屬層40與低阻抗金屬層42之間可包含另一阻障層(圖未示)，其中阻障層的材料可包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等材料。低阻抗金屬層42則可選自銅(Cu)、鋁(Al)、鎢(W)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料或其組合。至此即完成本發明較佳實施例製作一半導體元件的方法。
綜上所述，本發明主要於閘極結構完成後利用兩次遮罩層塗佈搭配蝕刻製程來依序拔除閘極結構上的兩層硬遮罩。例如本發明可先形成一第一遮罩層於基底上，以蝕刻去除部分第一遮罩層而僅曝露第二層硬遮罩後，再利用剩餘之第一遮罩層來完全移除閘極 結構上的第二層硬遮罩，接著形成一第二遮罩層於基底上，再以蝕刻去除部分第二遮罩層而僅曝露第一層硬遮罩後，再利用剩餘的第二遮罩層來去除閘極結構上所剩餘的第一層硬遮罩與部分側壁子。 相較於習知僅於基底上形成單一一層遮罩層並利用該遮罩層來拔除閘極結構上的單層硬遮罩或同時拔除兩層硬遮罩，本發明以分段方式形成兩層遮罩層然後依序去除閘極結構上兩層硬遮罩的方法可同時保護基底上的元件，例如可防止疏密區的淺溝隔離於前述拔除硬遮罩的過程中受到蝕刻劑的侵蝕而耗損。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (7)

  1. 一種製作半導體元件的方法，包含：提供一基底，該基底上具有一第一區域以及一第二區域；形成一閘極結構於該第一區域上，該閘極結構具有一第一硬遮罩及一第二硬遮罩設於其上；形成一側壁子於該閘極結構旁；形成一第一遮罩層於該第一區域及該第二區域上並完全覆蓋該閘極結構；去除部分該第一遮罩層使剩餘之該第一遮罩層上表面低於該側壁子頂部；完全去除該第二硬遮罩；形成一第二遮罩層於該第一區域及該第二區域上；去除部分該第二遮罩層；以及去除該第一硬遮罩。
  2. 如申請專利範圍第1項所述之方法，其中該第二區域包含一淺溝隔離。
  3. 如申請專利範圍第1項所述之方法，其中該第一硬遮罩，該第二硬遮罩及該第一遮罩層包含不同材料。
  4. 如申請專利範圍第1項所述之方法，其中該側壁子之頂部是介於該第二硬遮罩之上表面與下表面之間。
  5. 如申請專利範圍第1項所述之方法，另包含：形成該第二遮罩層於該第一區域及該第二區域並完全覆蓋該閘極結構；去除部分該第二遮罩層使剩餘之該第二遮罩層之上表面低於該第一硬遮罩之底表面；以及完全去除該第一硬遮罩及部分該側壁子。
  6. 如申請專利範圍第1項所述之方法，另包含於去除該第二硬遮罩之後及形成該第二遮罩層之前完全去除該第一遮罩層。
  7. 如申請專利範圍第1項所述之方法，另包含：於去除該第一硬遮罩之後去除該第二遮罩層；形成一接觸洞蝕刻停止層於該第一區域及該第二區域；形成一層間介電層於該接觸洞蝕刻停止層上；平坦化該層間介電層及該接觸洞蝕刻停止層；以及將該閘極結構轉換為一金屬閘極。
TW104105684A 2015-02-17 2015-02-17 製作半導體元件的方法 TWI634592B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104105684A TWI634592B (zh) 2015-02-17 2015-02-17 製作半導體元件的方法
US14/660,913 US9330920B1 (en) 2015-02-17 2015-03-17 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104105684A TWI634592B (zh) 2015-02-17 2015-02-17 製作半導體元件的方法

Publications (2)

Publication Number Publication Date
TW201631639A TW201631639A (zh) 2016-09-01
TWI634592B true TWI634592B (zh) 2018-09-01

Family

ID=55807589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105684A TWI634592B (zh) 2015-02-17 2015-02-17 製作半導體元件的方法

Country Status (2)

Country Link
US (1) US9330920B1 (zh)
TW (1) TWI634592B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684041B (zh) * 2015-11-10 2020-12-08 联华电子股份有限公司 半导体元件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110266637A1 (en) * 2010-04-29 2011-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Precise Resistor on a Semiconductor Device
US20110294274A1 (en) * 2010-05-27 2011-12-01 United Microelectronics Cof Method of forming metal gate structure and method of forming metal gate transistor
US20130249010A1 (en) * 2012-03-20 2013-09-26 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Metal gate semiconductor device
US20140138745A1 (en) * 2012-11-22 2014-05-22 Dong-Suk Shin Semiconductor devices including a stressor in a recess and methods of forming the same
US20140273368A1 (en) * 2013-03-13 2014-09-18 United Microelectronics Corp. Method of manufacturing semiconductor devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796084B2 (en) 2007-09-28 2014-08-05 Taiwan Semiconductor Manufacturing Company Ltd. Method for removing hard masks on gates in semiconductor manufacturing process
US8372719B2 (en) 2010-03-15 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal for semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110266637A1 (en) * 2010-04-29 2011-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Precise Resistor on a Semiconductor Device
US20110294274A1 (en) * 2010-05-27 2011-12-01 United Microelectronics Cof Method of forming metal gate structure and method of forming metal gate transistor
US20130249010A1 (en) * 2012-03-20 2013-09-26 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Metal gate semiconductor device
US20140138745A1 (en) * 2012-11-22 2014-05-22 Dong-Suk Shin Semiconductor devices including a stressor in a recess and methods of forming the same
US20140273368A1 (en) * 2013-03-13 2014-09-18 United Microelectronics Corp. Method of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US9330920B1 (en) 2016-05-03
TW201631639A (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
US11688787B2 (en) Semiconductor device having modified profile metal gate
CN109216354B (zh) 金属栅极结构切割工艺
TWI642188B (zh) 半導體元件及其製作方法
TWI650869B (zh) 半導體裝置與其形成方法
TWI650804B (zh) 半導體元件及其製作方法
TWI712084B (zh) 半導體裝置以及其製作方法
CN105575885B (zh) 半导体元件及其制作方法
CN105489490B (zh) 半导体元件及其制作方法
US20150076624A1 (en) Integrated circuits having smooth metal gates and methods for fabricating same
US8633536B2 (en) Gate dielectric of semiconductor device
TW201735266A (zh) 半導體裝置及其製造方法
TW201640566A (zh) 半導體元件及其製作方法
US20170103981A1 (en) Method for fabricating contacts to non-planar mos transistors in semiconductor device
CN105470293B (zh) 半导体元件及其制作方法
CN106409764B (zh) 制作半导体元件的方法
TWI575654B (zh) 具有接觸插栓的半導體結構與其形成方法
US9728455B2 (en) Semiconductor device and method for fabricating the same
TW201608641A (zh) 半導體元件及其製作方法
KR20170051120A (ko) 구조물 및 반도체 디바이스 구조물의 형성 방법
CN106206714B (zh) 半导体器件
TWI634592B (zh) 製作半導體元件的方法
US20210166972A1 (en) Forming gate line-end of semiconductor structures
TWI502633B (zh) 形成金屬閘極之方法
CN114068396B (zh) 半导体结构及其形成方法
TWI658513B (zh) 半導體元件及其製作方法