TWI632691B - 光伏特元件及其製造方法 - Google Patents

光伏特元件及其製造方法 Download PDF

Info

Publication number
TWI632691B
TWI632691B TW106117392A TW106117392A TWI632691B TW I632691 B TWI632691 B TW I632691B TW 106117392 A TW106117392 A TW 106117392A TW 106117392 A TW106117392 A TW 106117392A TW I632691 B TWI632691 B TW I632691B
Authority
TW
Taiwan
Prior art keywords
layer
thin film
layers
type
nth
Prior art date
Application number
TW106117392A
Other languages
English (en)
Other versions
TW201804628A (zh
Inventor
綿引達郎
小林裕美子
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Publication of TW201804628A publication Critical patent/TW201804628A/zh
Application granted granted Critical
Publication of TWI632691B publication Critical patent/TWI632691B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本發明之積層結構(ST)係具有交互設置於半導體基板(100)上之複數層穿隧氧化物層(104)及複數層結晶系薄膜半導體層(106)。複數層穿隧氧化物層(104)包含依序配置於半導體基板(100)上之第1至第n層穿隧氧化物層(104a至104f)。第1層穿隧氧化物層(104a)係與半導體基板(100)抵接,且對於半導體基板(100)的少數載子具有障壁。複數層結晶系薄膜半導體層(106)的各層具有第1導電型。複數層結晶系薄膜半導體層(106)包含依序配置於半導體基板(100)上之第1至第n層結晶系薄膜半導體層(106a至106f)。複數層結晶系薄膜半導體層(106)的各層在50%以上的厚度範圍內具有1原子%以下的平均氫含量,且具有50%以上的結晶化率。

Description

光伏特元件及其製造方法
本發明係有關光伏特元件及其製造方法。
典型的光伏特元件係有結晶系的矽太陽電池。結晶系矽太陽電池係使用單晶矽或多晶矽者,尤其以使用單晶基板者具有高轉換效率。結晶系矽太陽電池中為了提升其斷路電壓(open circuit voltage),係廣泛應用鈍化技術。具體而言,係在基板表面形成非常薄的氧化膜,且於其上方形成矽摻雜層。該薄的氧化膜係發揮作為穿隧氧化物層(tunnel oxide)的功能。藉由穿隧氧化物層所形成的帶障礙(band barrier)及由摻雜層所得之電場效果,將少數載子趕回。藉此抑制少數載子的再結合。藉由鈍化技術,可得到超過700mV之高斷路電壓。另一方面,多數載子的輸送可藉由穿隧效果而順利地進行,因此可避免因穿隧氧化物層造成之串聯電阻的增大。由上述可知,藉由鈍化技術,可兼顧高斷路電壓及曲線因子。
下述非專利文獻1的方法中,在n型矽基板的背面形成穿隧氧化物層/磷摻雜矽層後,以超過600℃且 未達1000℃進行熱處理。然後在磷摻雜矽層上直接整面形成背面電極。就形成電極的方法而言,係將Ti/Pd/Ag的種晶(seed)層熱蒸鍍後,進行Ag鍍覆。
下述專利文獻1的方法中,係在穿隧氧化物層/半導體層上設置透明導電膜、及在該透明導電膜上的梳型電極。透明導電膜係具有作為保護摻雜層避免電極形成損失之保護膜的功能。又,由於透明導電膜具有導電性,因此與使用絶緣層作為保護膜的情況不同,具有不需要為了要設置電極與半導體層的連接器而設置開口之優點。
下述的專利文獻2的方法中,係以低溫交互形成薄膜半導體層與絶緣膜。於其上方形成摻雜層及鈍化膜。然後藉由例如網版印刷法而形成電極。具體而言,係進行利用銀膏的網版印刷及印刷後的銀膏的燒製。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2012-60080號公報
[專利文獻2]日本特表2015-526894號公報
[非專利文獻]
[非專利文獻1]F.Feldmann et al., “Passivated rear contacts for high-efficiency n-type Si Solar Cells providing high interface passivation quality and excellent transport characteristics”, Solar Energy Materials &Solar Cells 120 (2014) 270-274
上述非專利文獻1的方法中,係在與穿隧氧化物層一同構成穿隧接面(tunnel junction)之摻雜層上,使用蒸鍍法及鍍覆法形成用以收集光電流的電極。然而,考量到量產時的生產性,電極較佳係如專利文獻2的方法一樣使用利用銀膏的印刷法來形成。藉由印刷法進行高溫燒製製程,藉此可形成具有可靠性高的接觸性及低電阻之電極。另一方面,採用印刷法,會因燒製製程造成的熱損失或銀的浸蝕等而產生穿隧接面層的特性劣化。燒製所造成的特性劣化,不只會在穿隧接面層側使用燒製電極時產生,也會只在與穿隧接面層為相反側之面使用燒製電極時產生。亦即,因燒製時的高溫過程,會產生穿隧氧化物層/摻雜層的結構劣化。使用燒製製程在摻雜層上直接形成電極時,特性劣化是因進行燒穿(fire-through)而使電極穿破100nm以下的摻雜層而浸蝕基板而產生。為了防止此情況,有考慮將燒製溫度降低,並且使用可進行低溫燒結的銀膏之方法。然而,此方法會造成電阻的增大及電接觸性的劣化。又,因電極印刷時的摩擦等造成之物理損失傷及摻雜層亦成為問題。在單純加厚摻雜層的方法當中,並無法抑制摻雜層中的再結合之影響擴及基板界面,會造成急劇的特性劣化。
上述專利文獻1的方法中,係在摻雜層與電 極之間設置透明導電膜。藉此咸認,可抑制燒製電極對基板浸蝕,或印刷時產生物理損失。然而,因透明導電膜具有高載子濃度,容易吸收光線。因此增加電流損失。而且透明導電膜缺乏耐熱性,故燒製時會劣化電氣特性或結構。因此限制了製程溫度。因此,有未必能夠選擇簡易且量產性及可靠性高的製程之情形。
專利文獻2的方法中,係在低溫進行交互使薄膜半導體層與絶緣膜成膜之步驟。因此,薄膜半導體層中摻雜物(dopant)的活性化率低,所以其電場效果弱。因此,所得之鈍化效果也弱。並且,由於在低溫進行成膜,故含有大量的氫,或暗藏較大的應變。因此,若為了燒製電極而進行800℃左右的熱處理時,會因包夾在層間的氫之脫離或應變的釋放而容易發生薄膜剝落。薄膜剝落會擾亂用以得到高鈍化效果的結構。
本發明係為了解決上述課題而完成者,其目的係提供一種可更確實地得到高鈍化效果之光伏特元件及其製造方法。
本發明之光伏特元件係具有半導體基板、積層結構及保護膜。半導體基板係具有第1導電型、及與第1導電型相反的第2導電型之任一者。積層結構係具有交互設置於半導體基板上之複數層穿隧氧化物層及複數層結晶系薄膜半導體層。保護膜係設置於積層結構上,且由介電體所製作。複數層穿隧氧化物層係包含依序配置於半 導體基板上之第1至第n層穿隧氧化物層。第1層穿隧氧化物層係與半導體基板抵接,且對於半導體基板的少數載子具有障壁。複數層結晶系薄膜半導體層的各層具有第1導電型。複數層結晶系薄膜半導係包含依序配置於半導體基板上之第1至第n層結晶系薄膜半導體層。複數層結晶系薄膜半導體層的各層在50%以上的厚度範圍內具有1原子%以下的平均氫含量,且具有50%以上的結晶化率。
本發明的一面向之光伏特元件的製造方法,係具有下述步驟。形成積層結構,該積層結構係具有:交互配置於具有第1導電型及與第1導電型相反之第2導電型中任一者的半導體基板上之複數層穿隧氧化物層及複數層結晶系薄膜半導體層。於積層結構上形成由介電體所製作的保護膜。複數層穿隧氧化物層係包含依序配置於半導體基板上之第1至第n層穿隧氧化物層。第1層穿隧氧化物層係與半導體基板抵接,且對於半導體基板的少數載子具有障壁。複數層結晶系薄膜半導體層的各層具有第1導電型。複數層結晶系薄膜半導體層係包含依序配置於半導體基板上之第1至第n層結晶系薄膜半導體層。第1至第n層結晶系薄膜半導體層的各層具有第1至第n之雜質濃度。第1至第n之雜質濃度中,第1之雜質濃度低於其他任一之雜質濃度。形成積層結構的步驟係包含依序形成第1至第n層結晶系薄膜半導體層的步驟,在形成第1至第n層結晶系薄膜半導體層的各層之步驟中,各個形成第2至第n層結晶系薄膜半導體層的步驟中所使用的溫度, 係低於形成第1層結晶系薄膜半導體層之步驟中所使用的溫度。
本發明之另一面向之光伏特元件的製造方法,係具有下述步驟。形成積層結構,該積層結構係具有:交互配置於具有第1導電型及與第1導電型相反的第2導電型中任一者之半導體基板上之複數層穿隧氧化物層及複數層結晶系薄膜半導體層。在積層結構上形成由介電體所製作的保護膜。複數層穿隧氧化物層係包含依序配置於半導體基板上之第1至第n層穿隧氧化物層。第1層穿隧氧化物層係與半導體基板抵接,且對於半導體基板的少數載子具有障壁。複數層結晶系薄膜半導體層的各層具有第1導電型。複數層結晶系薄膜半導體層係包含依序配置於半導體基板上之第1至第n層結晶系薄膜半導體層。第1至第n層結晶系薄膜半導體層的各層具有第1至第n之雜質濃度。第1至第n之雜質濃度中,第k(n≧k≧2)之雜質濃度的各個高於第k-1之雜質濃度。形成積層結構的步驟係包括依序形成第1至第n層結晶系薄膜半導體層的步驟。形成第1至第n層結晶系薄膜半導體層的各層之步驟中,各個形成第k(n≧k≧2)層結晶系薄膜半導體層的步驟中所使用的溫度係低於形成第k-1層結晶系薄膜半導體層的步驟中所使用的溫度。
根據本發明之光伏特元件,第一,結晶系薄膜半導體層的各層在50%以上的厚度範圍內具有1原子 %以下的平均氫含量。藉此可在光伏特元件的製造中之熱處理步驟及燒製步驟中,抑制因氫的脫離所造成的薄膜剝落。第二,結晶系薄膜半導體層的各層具有50%以上的結晶化率。藉此使因受熱所造成的應變釋放變少。藉此可更確實地抑制薄膜剝落。此外,因結晶化率高,使得結晶系薄膜半導體層中的摻雜物充分活性化。藉此,結晶系薄膜半導體層對於穿隧氧化物層發揮強電場效果而得到高鈍化效果。藉由高鈍化效果,可提高斷路電壓。又,藉由抑制薄膜剝落,可適當維持用以得到高鈍化效果的結構。由上述而言,可更確實地得到高鈍化效果。藉此,可更確實地得到高斷路電壓。
根據本發明之一面向的光伏特元件之製造方法,各個形成第2至第n層結晶系薄膜半導體層的步驟中所使用的溫度係低於形成第1層結晶系薄膜半導體層的步驟中所使用的溫度。藉此可抑制形成第2至第n層結晶系薄膜半導體層時會產生之第1層結晶系薄膜半導體層的熱劣化。藉此可提高光伏特元件的性能。
根據本發明之另一面向的光伏特元件之製造方法,各個形成第k(n≧k≧2)層結晶系薄膜半導體層的步驟中所使用的溫度係低於形成第k-1層結晶系薄膜半導體層的步驟中所使用的溫度。藉此可抑制形成第k層結晶系薄膜半導體層時會產生之第k-1層結晶系薄膜半導體層的熱劣化。藉此可抑制第1至第n層結晶系薄膜半導體層所有的熱劣化。藉此可提高光伏特元件的性能。
藉由以下詳細的說明與附錄圖式,可更加明白本發明之目的、特徵、面向及優點。
100‧‧‧n型單晶矽基板(半導體基板)
100A‧‧‧受光面
100B‧‧‧背面
101‧‧‧BSG膜(雜質擴散源)
102‧‧‧NSG膜(覆蓋層)
103‧‧‧p型雜質擴散層(射極層)
104‧‧‧穿隧氧化物層
104a至104f‧‧‧第1至第6層穿隧氧化物層
105a、105b‧‧‧第1及第2層n型非晶質薄膜矽層
106‧‧‧n型結晶系薄膜矽層(結晶系薄膜半導體層)
106a至106f‧‧‧第1至第6層n型結晶系薄膜矽層(第1至第6層結晶系薄膜半導體層)
107‧‧‧保護膜
108‧‧‧受光面側介電體層
108A‧‧‧背面側介電體層
109‧‧‧反射防止膜
109A‧‧‧背面側保護膜
110‧‧‧受光面電極
111‧‧‧背面電極
201、202‧‧‧太陽電池(光伏特元件)
ST‧‧‧積層結構
第1圖係概略地顯示本發明之實施形態1中之光伏特元件的構成的剖面圖。
第2圖係概略地顯示第1圖的光伏特元件之製造方法的構成的流程圖。
第3圖係概略地顯示第1圖的光伏特元件之製造方法的一步驟的剖面圖。
第4圖係概略地顯示第1圖的光伏特元件之製造方法的一步驟的剖面圖。
第5圖係概略地顯示第1圖的光伏特元件之製造方法的一步驟的剖面圖。
第6圖係概略地顯示第1圖的光伏特元件之製造方法的一步驟的剖面圖。
第7圖係概略地顯示第1圖的光伏特元件之製造方法的一步驟的剖面圖。
第8圖係概略地顯示第1圖的光伏特元件之製造方法的一步驟的剖面圖。
第9圖係概略地顯示第1圖的光伏特元件之製造方法的一步驟的剖面圖。
第10圖係概略地顯示第1圖的光伏特元件之製造方法的一步驟的剖面圖。
第11圖係概略地顯示第1圖的光伏特元件之製造方法的一步驟的剖面圖。
第12圖係概略地顯示第1圖的光伏特元件之製造方法的一步驟的剖面圖。
第13圖係概略地顯示本發明之實施形態2中之光伏特元件之製造方法的構成的流程圖。
第14圖係概略地顯示本發明之實施形態3中之光伏特元件的構成的剖面圖。
第15圖係概略地顯示第14圖的光伏特元件之製造方法的構成的流程圖。
第16圖係概略地顯示第14圖的光伏特元件之製造方法的一步驟的剖面圖。
第17圖係概略地顯示第14圖的光伏特元件之製造方法的一步驟的剖面圖。
第18圖係概略地顯示第14圖的光伏特元件之製造方法的一步驟的剖面圖。
第19圖係概略地顯示第14圖的光伏特元件之製造方法的一步驟的剖面圖。
第20圖係概略地顯示第14圖的光伏特元件之製造方法的一步驟的剖面圖。
第21圖係概略地顯示第14圖的光伏特元件之製造方法的一步驟的剖面圖。
第22圖係概略地顯示第14圖的光伏特元件之製造方法的一步驟的剖面圖。
第23圖係概略地顯示第14圖的光伏特元件之製造方法的一步驟的剖面圖。
第24圖係概略地顯示第14圖的光伏特元件之製造方法的一步驟的剖面圖。
第25圖係概略地顯示第14圖的光伏特元件之製造方法的一步驟的剖面圖。
第26圖係將n型結晶系薄膜矽層的薄膜電阻與潛在性的斷路端電壓之間的關係與結晶化率一同顯示之評價結果之例。
以下根據圖式來說明本發明之實施形態。此外,本發明並不受該等實施形態所限定。
<實施形態1>
(構成的概要)
參照第1圖,本實施形態的太陽電池201(光伏特元件)係具有n型單晶矽基板100(半導體基板)、積層結構ST、p型雜質擴散層103(射極層)、保護膜107、受光面側介電體層108、反射防止膜109、受光面電極110及背面電極111。
積層結構ST係具有以n=6為第1至第n層穿隧氧化物層104a至104f、及第1至第n層n型結晶系薄膜矽層106a至106f(結晶系薄膜半導體層)。於以下中,第1至第n層穿隧氧化物層104a至104f有時合稱為「穿隧氧化物層104」,而n型結晶系薄膜矽層106a至106f有時合稱為「n型結晶系薄膜矽層106」。複數層穿隧氧化物層104 及複數層n型結晶系薄膜矽層106係交互設置n次於n型單晶矽基板100的背面100B上者。於本實施形態中,雖然如上述般具體說明n=6的情形,但n並非限定於6,亦可為2以上之任意整數。
第1至第n層穿隧氧化物層104a至104f係依序位於n型單晶矽基板100上。第1層穿隧氧化物層104a與n型單晶矽基板100抵接。而第1層穿隧氧化物層104a係對於n型單晶矽基板100的少數載子具有障壁。
第1至第n層n型結晶系薄膜矽層106a至106f係依序位於n型單晶矽基板100上。複數層n型結晶系薄膜矽層106的各層係於50%以上的厚度範圍內具有1原子%以下的平均氫含量。而複數層n型結晶系薄膜矽層106的各層具有50%以上的結晶化率。
第1至第n層n型結晶系薄膜矽層106a至106f的各層具有第1至第n之雜質濃度作為摻雜物的濃度。較佳係第1至第n之雜質濃度中第1之雜質濃度低於其他任一之雜質濃度。較佳係第1至第n之雜質濃度中第k(n≧k≧2)之雜質濃度各個高於第k-1之雜質濃度。較佳係第1之雜質濃度為1原子%以下。較佳係第1至第n層n型結晶系薄膜矽層106a至106f的各層含有磷原子作為摻雜物(dopant)。
保護膜107係設置於積層結構ST上。保護膜107係由介電體製成。
p型雜質擴散層103係設置於n型單晶矽基 板100的受光面100A上。受光面側介電體層108係設置於p型雜質擴散層103上。反射防止膜109係透過受光面側介電體層108而設置於p型雜質擴散層103上。
受光面電極110係貫穿反射防止膜109及受光面側介電體層108而抵達p型雜質擴散層103。藉此使受光面電極110與p型雜質擴散層103電性連接。受光面電極110可含有柵電極(grid electrode)及匯流電極(未圖示)。
背面電極111係貫穿保護膜107而抵達積層結構ST。藉此使背面電極111與積層結構ST電性連接。背面電極111可含有柵電極及匯流電極(未圖示)。
(製造方法的概要)
關於太陽電池201之製造方法的概要說明如下。
於n型單晶矽基板100的受光面100A上形成p型雜質擴散層103(第2圖:步驟S100)。
其次,於n型單晶矽基板100的背面100B上形成積層結構ST。形成積層結構ST的步驟係包括:依序形成第1至第n層穿隧氧化物層104a至104f的步驟(第2圖:步驟S110)、及依序形成第1至第n層n型結晶系薄膜矽層106a至106f的步驟(第2圖:步驟S120)。交互進行步驟S110及S120。更具體而言,係在n次循環的各次中進行步驟S110,再進行步驟S120。
步驟S120的各次中,形成會變化成1層n型結晶系薄膜矽層106之n型非晶質薄膜矽層(第2圖:步驟S121)。n型非晶質薄膜矽層含有用以賦予n型的摻雜 物。n型非晶質薄膜矽層中含有其堆積步驟中所使用的氫原子。接著,藉由熱處理進行n型非晶質薄膜矽層的結晶化步驟(第2圖:步驟S122)。藉由該結晶化,使n型非晶質薄膜矽層的一部分或全部結晶化。亦即,n型非晶質薄膜矽層變化成n型結晶系薄膜矽層106。此時使上述摻雜物活性化。而使n型非晶質薄膜矽層中的氫原子的一部分脫離。於本實施形態中,該熱處理的溫度係相當於形成n型結晶系薄膜矽層106時所使用的溫度。形成n型結晶系薄膜矽層106a至106f的步驟中所使用的溫度並不需要為相同溫度,可依各步驟進行調整。
形成第1至第n層n型結晶系薄膜矽層106a至106f的步驟,較佳係在第1至第n之雜質濃度中使第1之雜質濃度低於其他任一之雜質濃度的方式進行。此外,形成第1至第n層n型結晶系薄膜矽層106a至106f的各層之步驟中,各個形成第2至第n層n型結晶系薄膜矽層106b至106f的步驟中所使用的溫度係低於形成第1層n型結晶系薄膜矽層106a的步驟中所使用的溫度。
形成第1至第n層n型結晶系薄膜矽層106a至106f的步驟,更佳係在第1至第n之雜質濃度中使第k(n≧k≧2)之雜質濃度各個高於第k-1之雜質濃度的方式進行。此外,形成第1至第n層n型結晶系薄膜矽層106a至106f的各層之步驟中,各個形成第k(n≧k≧2)層n型結晶系薄膜矽層106的步驟中所使用的溫度係低於形成第k-1層n型結晶系薄膜矽層106步驟中所使用的溫度。
形成積層結構ST後,於其上方形成保護膜107(第2圖:步驟S130)。其次,於p型雜質擴散層103上形成受光面側介電體層108及反射防止膜109(第2圖:步驟S140)。其次,印刷受光面電極110及背面電極111(第2圖:步驟S150)。其次,燒製受光面電極110及背面電極111(第2圖:步驟S160)。藉由以此產生的燒穿,使受光面電極110貫穿反射防止膜109及受光面側介電體層108而抵達p型雜質擴散層103。使背面電極111貫穿保護膜107而抵達積層結構ST。藉此製造太陽電池201。
(製造方法的詳細內容)
雖然有部分與上述概要重複,但以下說明製造方法的詳細內容。
參照第3圖,首先準備n型單晶矽基板100。n型單晶矽基板100係藉由使用以線切割(wire saw)等進行的機械切斷法而對矽晶錠(silicon ingot)進行切割及切片而製造。在機械切斷之瞬間後,其表面會殘留污染或損失。因此,藉由利用氫氧化鈉溶液等鹼性溶液的濕式蝕刻製程,進行表面的蝕刻。較佳係在進行該蝕刻時於表面形成被稱為紋理結構之細微的凹凸結構(未圖示)。紋理結構的形成時,係使用鹼性溶液及添加劑。藉由表面之細微的凹凸結構,使射入至n型單晶矽基板100的光在表面多重反射,藉此可減低光的反射損失。並且,藉由光程長的增加導致的光吸收增加,預估會提升短路電流。
蝕刻後,藉由洗淨而將n型單晶矽基板100 的表面上之因有機物或金屬污染等造成的附著物移除。例如進行RCA洗淨、SPM(硫酸氫過氧化混合物;Sulfuric Acid Hydrogen Peroxide Mixture)洗淨或HPM(鹽酸氫過氧化混合物;Hydrochloric Acid Hydrogen Peroxide Mixture)。
其次,在步驟S100(第2圖),於n型單晶矽基板100的受光面100A上形成p型雜質擴散層103。其手法例將於使用硼摻雜矽酸鹽玻璃(Boron Silicate Glass:BSG)膜101(雜質擴散源)時加以說明。BSG膜101可藉由利用B2H6的大氣壓化學堆積(Air Pressure Chemical Vapor Deposition:APCVD)法而形成。BSG膜101係形成於n型單晶矽基板100的受光面100A上。不過,BSG也會稍略繞入到n型單晶矽基板100的背面100B及端面。因此,較佳係在BSG膜101的堆積後將因繞入所堆積成的無用部分除去。該除去時可使用例如0.5至1.0%左右的氟酸。並且,較佳係於BSG膜101上形成作為介電體膜的無摻入雜質矽酸鹽玻璃(Non doped Silicate Glass:NSG)膜102(覆蓋層)。藉由NSG膜102發揮覆蓋層的作用,可防止BSG膜101中的硼脫離至氣相中。因此可有效率地使硼擴散。又,NSG膜102後續在形成於n型單晶矽基板100的背面100B上之n型結晶系薄膜矽層106熱處理時,亦會發揮作為摻雜物的擴散阻隔層的作用。BSG膜101及NSG膜102各個的膜厚,例如為30nm以上且未達150nm及100nm以上且未達500nm。該等膜厚,若過薄便無法達成其功能,若過厚則難以進行其形成及除去。
參照第4圖,使用擴散爐使BSG膜101的硼熱擴散。藉此形成p型雜質擴散層103。此時,所形成的p型雜質擴散層103之薄膜電阻,期望設為例如50Ω/□以上且未達150Ω/□。薄膜電阻係考量在p型雜質擴散層103內的少數載子的再結合、光吸收、及與受光面電極110的接觸電阻而決定。
此外,在形成BSG膜101時使用BBr3氣相反應的情況下,不只在受光面100A上,也會在背面100B上形成BSG膜。因此,受光面100A上的BSG膜101上形成由熱氧化膜或氮化膜產生的阻隔層(未圖示)後,以氟酸將在背面100B上的BSG膜除去。然後,以氟硝酸或氫氧化鈉等處理劑將在背面100B上的BSG膜單面除去。上述氮化膜例如可藉由利用矽烷氣體與氮氣或氨氣的電漿CVD法而形成。此外,因該等阻隔層亦會發揮作為後續的摻雜物活性化熱處理時的阻隔層的作用,故較佳係以50nm以上的厚度形成。
此外,p型雜質擴散層103亦可藉由離子注入法形成,以取代使用如BSG膜101之雜質擴散源。具體而言,利用離子注入將硼灌入n型單晶矽基板100的受光面100A上,然後在擴散爐中進行熱擴散,藉此形成p型雜質擴散層103。
其次,藉由重複n次之步驟S110及S120(第2圖)的組合,形成積層結構ST(第1圖)。此步驟說明如下。
參照第5圖,在第1次的步驟S110(第2圖) 中,於n型單結晶矽基板100的背面100B上形成第1層穿隧氧化物層104a。若只考量構成穿隧接面之情形,可使用矽氧化膜或氧化鋁膜等各種介電體膜。不過,為了得到充分的鈍化效果,穿隧氧化物層104a必須對於n型單晶矽基板100的少數載子具有障壁。本實施形態中,由於使用n型單晶矽基板100,故半導體基板中的少數載子為電洞。因此,穿隧氧化物層104a必須對於n型單晶矽基板100的電洞具有障壁。換言之,穿隧氧化物層104a的材料必須是在n型單晶矽基板100的背面100B上構成價帶(valence band)中的障壁之介電體材料。從此觀點來看,於本實施形態中,作為穿隧氧化物層104a者係使用矽氧化膜。此外,作為變形例,在半導體基板的少數載子為電子時,穿隧氧化物層的材料必須是在半導體基板的背面上構成傳導帶中的障壁之介電體材料。障壁的高度較佳為0.2eV以上,更佳為0.5eV以上。障壁過低時,會使由穿隧氧化物層所得之少數載子的鈍化效果明顯降低。
作為矽氧化膜的形成方法,例如進行於臭氧水的浸漬。矽氧化膜的膜厚可藉由臭氧濃度及浸漬時間而控制。作為其他方法,可使用熱氧化、硝酸氧化、電漿化學氣相堆積(Plasma Enhanced Chemical Vapor Deposition:PECVD)法、原子層堆積(Atomic Layer Deposition:ALD)法、或UV/臭氧照射法等方法。第1層穿隧氧化物層104a的膜厚例如0.5nm以上且未達5nm。膜厚過小時,不僅是多數載子,也會使少數載子通過第1層穿隧氧化物層104a,因 而增加再結合。因此降低斷路電壓。反之,膜厚過大時,會妨礙多數載子的穿隧輸送,因而增加串聯電阻。因此劣化電氣特性。為了以高精度控制第1層穿隧氧化物層104a的膜厚,在形成第1層穿隧氧化物層104a前,可事先使用氟酸等將因熱處理等而早已形成之氧化膜予以除去。
參照第6圖,第1次的步驟S120(第2圖)係進行步驟S121、及沿續之步驟S122。
在步驟S121(第2圖)中,於第1層穿隧氧化物層104a上形成第1層n型非晶質薄膜矽層105a。作為形成方法係使用利用含有氫原子的原料氣體之堆積法。例如使用利用SiH4的PECVD法等化學氣相堆積法。因此,所形成之第1層n型非晶質薄膜矽層105a含有氫,其濃度例如為10原子%左右。用以賦予n型而添加的雜質亦即施體(donor)最好為磷。磷的添加可藉由使用PH3作為摻雜氣體而進行。PH3氣體的氫原子之一部分會殘留於所形成之第1層n型非晶質薄膜矽層105a中。第1層n型非晶質薄膜矽層105a的膜厚較佳為5nm以上且未達50nm,更佳為5nm以上20nm以下。第1層n型非晶質薄膜矽層105a的膜厚過小時,其結晶化所得之第1層n型結晶系薄膜矽層106a的膜厚也會變得過小。因此電場效果變弱,因而增加在穿隧接面部的電阻,且減小對少數載子的趕回效果。因此劣化特性。反之,膜厚過大時,熱應變變大,故容易產生薄膜剝落。又,有助於發電的光被厚的第1層n型非晶質薄膜矽層105a過度地吸收時,發電效率會降低。
接著,參照第7圖,在步驟S122(第2圖)中,藉由使第1層n型非晶質薄膜矽層105a的一部分或全體結晶化,形成第1層n型結晶系薄膜矽層106a。結晶化係藉由熱處理而進行。例如將n型單晶矽基板100導入於擴散爐,一邊灌入氮氣一邊將n型單晶矽基板100的溫度提高至熱處理溫度,保持該熱處理溫度一定時間。且藉由該熱處理,使第1層n型非晶質薄膜矽層105a中的n型摻雜物活性化,藉此降低其薄膜電阻(sheet resistance也稱表面電阻)。此時,第1層n型非晶質薄膜矽層105a中所含的雜質濃度最好為1原子%以下。雜質濃度過高時,雜質會穿破第1層穿隧氧化物層104a而擴散,大量抵達至矽基板。結果劣化鈍化效果。
相較於第1層n型非晶質薄膜矽層105a,在第1層n型結晶系薄膜矽層106a中,n型摻雜物的活性化率高,電場效果變強。因此,對於第1層穿隧氧化物層104a與n型單晶矽基板100,可期待對少數載子充分的趕回效果。為了評價對載子的趕回效果,將潛在性的開放端電壓(Implied Open Circuit Voltage(亦即Implied VOC))之測量結果顯示於第26圖。隨著n型摻雜物的活性化率變高,會減少n型結晶系薄膜矽層的薄膜電阻。由本測量結果可觀察到下述傾向:Implied VOC係從薄膜電阻2000Ω/□左右起較小的區域左右為高,在500Ω/□左右才開始飽和,在從500Ω/□左右至300Ω/□左右的區域幾乎維持一定。分析此時的n型結晶系薄膜矽層之結晶性,結果在前者的區域 時,結晶化率為50%以上,而在後者的區域時,結晶化率為80%以上。據此,第1層n型結晶系薄膜矽層106a的結晶化率為50%以上,最好為80%以上。在此所稱之結晶化率例如可藉由拉曼散射光譜法來測量。此時,測量在480cm-1、510cm-1、及520cm-1之各別的譜峰強度I480、I510、及I520。並且,藉由比(I510+I520)/(I480+I510+I520)×100(%)算出結晶化率。使添加有作為摻雜物的磷之非晶質薄膜矽層結晶化時最合適的熱處理溫度,嚴格來說取決於磷濃度及膜厚兩方。然而,在膜厚5nm至50nm的範圍時,最合適的熱處理溫度主要是根據磷濃度決定。在此,第1層n型非晶質薄膜矽層105a的熱處理溫度較佳為400℃以上且未達900℃。熱處理溫度過低時,無法充分促使第1層n型非晶質薄膜矽層105a的結晶化。因此,背面電場效果降低,因而無法得到高的鈍化效果。又,因電阻的減低不充分,故有妨礙多數載子的輸送之慮。若熱處理溫度超過400℃,氫便會開始從第1層n型非晶質薄膜矽層105a中脫離,促使其結晶化。另一方面,熱處理溫度超過900℃時,不管磷濃度如何,鈍化效果會開始明顯降低,悠關斷路電壓的降低。此是由於,因高溫的熱處理而使第1層n型非晶質薄膜矽層105a中的n型摻雜物貫穿第1層穿隧氧化物層104a進而擴散至n型單晶矽基板100,而引起第1層穿隧氧化物層104a的結構破壞、或第1層n型結晶系薄膜矽層106a的電場效果降低之緣故。
在此,第1層n型結晶系薄膜矽層106a, 隨後會被第2層穿隧氧化物層104b及第2層n型非晶質薄膜矽層105b(第8圖)閉堵。因此,第1層n型結晶系薄膜矽層106a過度含有氫時,因在第1層n型結晶系薄膜矽層106a的形成後所進行之結晶化及燒製時的熱,使大量的氫急劇脫離。此時可剝離第1層n型結晶系薄膜矽層106a。因此,第1層n型結晶系薄膜矽層106a中平均所含的氫濃度必須為充分低。另一方面,在與第1層穿隧氧化物層104a及第2層穿隧氧化物層104b的各層之界面中,氫不容易脫離,在該等界面中氫濃度相較為高。因為在界面的氫濃度高,可得到使懸浮鍵(dangling bond)更充分被終端,提高鈍化效果之優點。藉由改變熱處理溫度而找出不會產生薄膜剝落之最低處理溫度,利用二次離子質量分析來評價使用該處理溫度時之薄膜中的氫濃度。結果,剛成膜後的第1層n型非晶質薄膜矽層105a(第6圖)中含有10至20%的氫。熱處理後,在第1層n型結晶系薄膜矽層106a(第8圖)中與第2層穿隧氧化物層104b連接的區域,殘留有數%左右的氫而保持著鈍化效果。另一方面,第1層n型結晶系薄膜矽層106a之在厚度方向的中央附近,氫濃度為1%以下。又,考量在後續會進行之形成其他n型結晶系薄膜矽層106的步驟中之熱處理溫度的製程寬容度(process margin),則形成第1層n型結晶系薄膜矽層106a之熱處理的溫度,最好儘可能為高。同樣地利用二次離子質量分析來測量經高溫處理之第1層n型結晶系薄膜矽層106a的氫濃度,結果明顯為同一測量的偵測限界以下(0.1%以下)。 因此,在與第2層穿隧氧化物層104b的界面遠離50%以上99%以下的厚度範圍內,第1層n型結晶系薄膜矽層106a中平均所含的氫濃度,較佳為1原子%以下,更佳為0.1%以下。第1層n型結晶系薄膜矽層106a以外之其他n型結晶系薄膜矽層106亦同。
參照第8圖,其次,第2次的步驟S110(第2圖)係於第1層n型結晶系薄膜矽層106a上形成第2層穿隧氧化物層104b。其形成方法及膜厚與第1層n型結晶系薄膜矽層106a時相同。
其次,進行第2次的步驟S120(第2圖)。具體而言,首先於第2層穿隧氧化物層104b上以第2次的步驟S121(第2圖)形成第2層n型非晶質薄膜矽層105b。其形成方法及膜厚可以與第1層n型非晶質薄膜矽層105a時大致相同,但第2層n型非晶質薄膜矽層105b的n型摻雜物的濃度,較佳係設為高於已形成之第1層n型非晶質薄膜矽層105a之n型摻雜物的濃度。
參照第9圖,然後在第2次的步驟S122(第2圖)中,藉由使第2層n型非晶質薄膜矽層105b的一部分或全體結晶化,形成第2層n型結晶系薄膜矽層106b。與第1次時相同,結晶化係藉由熱處理進行,此時n型摻雜物被活性化。與第1層n型結晶系薄膜矽層106a時相同,第2層n型結晶系薄膜矽層106b的結晶化率較佳為50%以上,更佳為80%以上。其他n型結晶系薄膜矽層106亦同。
當熱處理溫度過高於結晶化所需之最合適 溫度時,或熱處理時間高長於結晶化所需之最合適時間時,因多餘的熱量,會過度促使作為摻雜物的磷之擴散。因此,恐有磷在與穿隧氧化物層104的界面附近產生偏析,或者磷擴散至穿隧氧化物層104中而生成缺陷之引起熱劣化之慮。尤其第1層n型結晶系薄膜矽層106a比起其他n型結晶系薄膜矽層106更靠近n型單晶矽基板100,所以因上述之多餘的熱量造成之熱劣化容易變大。因此,為了充分抑制已形成之第1層n型結晶系薄膜矽層106a的熱劣化發生,必須使第2層n型非晶質薄膜矽層105b的熱處理溫度低於第1層n型非晶質薄膜矽層105a的熱處理溫度。然而,光只是降低熱處理溫度時,恐有第2層n型非晶質薄膜矽層105b的結晶化不充分之慮。又,因第2層n型結晶系薄膜矽層106b中殘留有大量的氫,故在後續的熱處理步驟或燒製步驟,恐有引起因急劇的氫脫離所造成之薄膜剝落之慮。為了防止如此情形,第2層n型非晶質薄膜矽層105b的n型摻雜物之濃度係設為高於已形成之第1層n型非晶質薄膜矽層105a的n型摻雜物之濃度。如前所述,結晶化所需之最合適的熱處理溫度主要根據磷濃度決定,當磷濃度愈高則最合適的熱處理溫度愈低。因此,具有更高的磷濃度之第2層n型非晶質薄膜矽層105b之最合適的熱處理溫度係低於第1層n型非晶質薄膜矽層105a的溫度。據此,相較於第1層n型非晶質薄膜矽層105a的熱處理溫度,可在不造成結晶化度大幅降低之情況下降低第2層n型非晶質薄膜矽層105b的熱處理溫度。亦即可以抑 制熱損失,且得到高的結晶化度。
參照第10圖,然後在n≧3的時候,進一步重複步驟S110及S120的組合。例如第1圖所示,要製造n=6的太陽電池201時,進一步重複進行4次。藉此交互形成第3至第6層穿隧氧化物層104c至104f、及第3至第6層n型結晶系薄膜矽層106c至106f。據此,步驟S110及S120的組合合計進行6次。藉此形成6組穿隧氧化物層104及n型結晶系薄膜矽層106。亦即形成積層結構ST的全體。此外,n並不限定於6,只要為2以上即可。藉由使第k(n≧k≧2)n型結晶系薄膜矽層106的磷濃度高於第k-1層n型結晶系薄膜矽層106的磷濃度,可在不伴隨著結晶化度的不足之情況下降低結晶化步驟中之熱處理溫度。藉此可抑制熱劣化。
最好為,將第k層n型結晶系薄膜矽層106中經活性化的施體濃度設為高於第k-1層n型結晶系薄膜矽層中經活性化的施體濃度。藉此,愈遠離n型單晶矽基板100的表面時,所積層之n型結晶系薄膜矽層106中對於電洞的電位愈增大。因此,n型結晶系薄膜矽層106中藉由吸收光而生成之少數載子,會因電位梯度產生的電場而被拉往n型單晶矽基板100。因此該少數載子亦可有助於發電。據此可提高發電效率。
此外,複數層n型結晶系薄膜矽層106之各層的薄膜電阻,除了其磷濃度以外,也取決於其膜厚。因此,在複數層n型結晶系薄膜矽層106之間的上述磷濃度 的大小關係,並不需要如實反映在薄膜電阻的大小關係上。
接著參照第11圖,使用氟酸將形成於n型單晶矽基板100的受光面100A上之BSG膜101及NSG膜102(第10圖)完全除去。此外,本步驟可在進行n次之結晶化步驟(步驟S122(第2圖))之任一次前進行。此時,除去BSG膜101後的結晶化步驟中,在用以結晶化的熱處理當中,硼不會從作為p型雜質擴散源的BSG膜101擴散至環境中。因此,防止了硼原子附著及擴散至其結晶化步驟中所形成之n型結晶系薄膜矽層106。另一方面,此時,使p型雜質擴散層103露出,在後續的n型結晶系薄膜矽層106的形成步驟中,從n型結晶系薄膜矽層106擴散至環境中的n型摻雜物,可能會擴散至p型雜質擴散層103中。因此,BSG膜101及NSG膜102的除去,較佳係在最後的結晶化步驟(步驟S122(第2圖))後進行。結晶化步驟中,即使存在有BSG膜101,只要將其覆蓋在作為覆蓋層的NSG膜102,便可大致防止硼從BSG膜101擴散至環境中。
參照第11圖,步驟S130(第2圖)中,係透過積層結構ST於n型單晶矽基板100的背面100B上形成保護膜107。換言之,於n型結晶系薄膜矽層106f(第n層n型結晶系薄膜矽層)上形成有保護膜107。保護膜107的材料例如為氮化矽、氧化矽、氮氧化矽、非晶質矽或微結晶矽。保護膜107可具有複數層薄膜的積層結構。在此,保護膜107較佳係具有比n型結晶系薄膜矽層106的硬度 更高的硬度。此是為了在後續的步驟中於保護膜107上進行電極的網版印刷時,從與版的接觸或摩擦等所造成之物理損失中保護n型結晶系薄膜矽層106之緣故。又,保護膜107中的氫濃度較佳係高於任一層n型結晶系薄膜矽層106中的平均氫濃度。當保護膜107中含有充分的氫時,在熱處理時及電極燒製時存在於n型結晶系薄膜矽層106或n型單晶矽基板100與穿隧氧化物層104的界面之懸浮鍵,會被從保護膜107擴散的氫充分終端。藉此提升由積層結構ST所得之鈍化效果。又,保護膜107的膜厚較佳為5nm以上且未達200nm。膜厚過小時,在後續的電極燒製時,電極會容易穿破積層結構ST而浸蝕n型結晶系薄膜矽層106。又,來自保護膜107之上述氫的供給會容易變得不充分。反之,膜厚過大時,即使經過後續的電極燒製,電極仍難以與積層結構ST的n型結晶系薄膜矽層106e接觸。結果增加電極的接觸電阻。
參照第12圖,步驟S140(第2圖)中,於n型單晶矽基板100的受光面100A上隔著p型雜質擴散層103依序形成受光面側誘電體層108及反射防止膜109。換言之,於p型雜質擴散層103上依序形成受光面側介電體層108及反射防止膜109。受光面側介電體層108可為氧化膜,較佳為氧化鋁膜。由於氧化鋁膜具有負的固定電荷,故已知對於p型雜質擴散層103可發揮優異的鈍化效果。氧化鋁膜可藉由例如ALD法或CVD法形成。氧化鋁膜的膜厚例如為2nm以上且未達50nm。反射防止膜109例如為 藉由電漿CVD法而形成之氮化矽膜。反射防止膜109的膜厚係配合受光面側介電體層108的膜厚,為最合適於太陽光光譜者,例如為30nm以上且未達80nm左右。
其次,在步驟S150(第2圖)中,於n型單晶矽基板100的受光面100A及背面100B的各面上隔著若干的構件而印刷受光面電極110及背面電極111。具體而言,藉由網版印刷法等塗布法將含有金屬粒子及玻璃粒子的膏劑塗布成梳形圖案狀。然後使所塗布的膏劑乾燥。該乾燥係例如在乾燥烘箱中200℃且10分鐘左右的處理而進行。在此時點,受光面電極110及背面電極111的各面係被印刷在反射防止膜109及保護膜107上。
再次參照第1圖,在步驟S160(第2圖)中,進行受光面電極110及背面電極111的電極燒製。受光面電極110及背面電極111可同時進行燒製。燒製步驟的溫度例如為800℃左右。在燒製步驟中,使受光面電極110的玻璃粒子蝕刻受光面側介電體層108及反射防止膜109,藉此使受光面電極110朝向p型雜質擴散層103進行浸蝕。藉此使受光面電極110與p型雜質擴散層103電性連接。同樣地使背面電極111的玻璃粒子蝕刻保護膜107,藉此使背面電極111朝向n型結晶系薄膜矽層106f進行浸蝕。藉此使背面電極111與n型結晶系薄膜矽層106f電性連接。
由此得到太陽電池201。
(效果)
根據本實施形態的太陽電池201(第1圖),第一,n型結晶系薄膜矽層106的各層係在50%以上的厚度範圍內具有1原子%以下的平均氫含量。藉此,在太陽電池201的製造中之熱處理步驟及燒製步驟中,可抑制因氫的脫離造成之薄膜剝落。第二,n型結晶系薄膜矽層106的各層係具有50%以上的結晶化率。藉此使因受熱產生的應變釋放變少。藉此可更確實地抑制薄膜剝落。此外,因為結晶化率高,而使n型結晶系薄膜矽層106中的摻雜物充分地被活性化。藉此使n型結晶系薄膜矽層106對於穿隧氧化物層發揮強的電場效果,而得到高鈍化效果。藉由高鈍化效果可提高斷路電壓。又,藉由薄膜剝落的抑制,可適當維持用以得到高鈍化效果的結構。由此可更確實地得到高鈍化效果。藉此可更確實地得到高斷路電壓。
又,如上所述,藉由使n型結晶系薄膜矽層106中的摻雜物充分地被活性化,提高n型結晶系薄膜矽層106的導電性。藉此提高太陽電池201的性能。
較佳為,第1至第n之雜質濃度中,第1之雜質濃度係低於其他任一之雜質濃度。此意味著第2至第n層n型結晶系薄膜矽層106b至106f的雜質濃度係高於第1層n型結晶系薄膜矽層106a的雜質濃度。藉由具有更高的雜質濃度,用以使第2至第n層n型結晶系薄膜矽層106b至106f的各層充分結晶化之熱處理溫度,會低於用以使第1層n型結晶系薄膜矽層106a充分結晶化之熱處理溫度。藉此進行充分的結晶化之同時,可使第2至第n 層n型結晶系薄膜矽層106b至106f的各層之熱處理溫度低於第1層n型結晶系薄膜矽層106a的熱處理溫度。藉此在形成第2至第n層n型結晶系薄膜矽層106b至106f時,抑制了會產生在已形成之層之第1層n型結晶系薄膜矽層106a的熱劣化。藉此可提高太陽電池201的性能。
較佳為,第1至第n之雜質濃度中,第k(n≧k≧2)之雜質濃度的各者係高於第k-1之雜質濃度。藉由具有更高的雜質濃度,用以使第k層n型結晶系薄膜矽層106充分結晶化之熱處理溫度,會低於用以使第k-1層n型結晶系薄膜矽層106充分結晶化之熱處理溫度。藉此在進行充分的結晶化之同時,使第k層n型結晶系薄膜矽層106的熱處理溫度低於第k-1層n型結晶系薄膜矽層106的熱處理溫度。藉此,在形成第k(n≧k≧2)層n型結晶系薄膜矽層106的各層時,抑制了會產生在已形成之層之第k-1層n型結晶系薄膜矽層106的熱劣化。藉此可提高太陽電池201的性能。又,可容易將由n型結晶系薄膜矽層106中所吸收的光所生成之載子予以取出。
若將n型結晶系薄膜矽層106的各層的雜質濃度設為相同,則會因各層結晶化時的熱處理,造成對已形成之層施加所需以上的熱負荷,因而容易使特性大幅劣化。若為了減輕熱負荷,而降低熱處理溫度或減少熱處理次數,則會因結晶化未充分進行,使得由電場效果所得之鈍化效果變弱。而且,n型結晶系薄膜矽層106中的氫會因熱處理而無法充分脫離。因此,在後續所進行之伴隨加 熱的步驟中,容易產生薄膜剝落。因此結果無法維持高的斷路電壓。
較佳為,第1至第n層n型結晶系薄膜矽層106a至106f的各層係含有磷原子作為摻雜物。藉此變更磷濃度,可容易控制最合適的熱處理溫度。
較佳為,第1之雜質濃度為1原子%以下。藉此可抑制第1層n型結晶系薄膜矽層106a的摻雜物穿破第1層穿隧氧化物層104a之現象。因此,可抑制第1層n型結晶系薄膜矽層106a的摻雜物大量抵達至n型單晶矽基板100之情形。
背面電極111係隔著積層結構ST而設置於n型單晶矽基板100的背面100B上。積層結構ST並非只有1組的穿隧氧化物層及n型結晶系薄膜矽層,而是具有複數組的穿隧氧化物層104及n型結晶系薄膜矽層106。藉此可提高鈍化效果。又,可更抑制背面電極111朝向n型單晶矽基板100浸蝕。因此,可更抑制因該浸蝕造成之n型單晶矽基板100的損失。因此可更確實地得到高斷路電壓。
假如只設置1組的穿隧氧化物層104及n型結晶系薄膜矽層106,光是因燒穿所導致之背面電極111的浸蝕而使背面電極111穿破1層的n型結晶系薄膜矽層106,便會抵達至直接與n型單晶矽基板100連接之穿隧氧化物層104。並且光是背面電極111穿破該穿隧氧化物層104,便會抵達至n型單晶矽基板100。結果會因再結合增 加,而使斷路電壓降低。即使抑制了因背面電極111所導致之對n型單晶矽基板100直接的浸蝕,由於再結合速度的增大之影響容易擴及n型單晶矽基板100的界面,所以難以抑制特性的劣化。又,為了特地防止如此情形,而使n型結晶系薄膜矽層106變厚,則會因n型結晶系薄膜矽層106中的再結合增加,使得開放電壓降低。
此外,受光面電極110被n型單晶矽基板100至p型雜質擴散層103隔離。p型雜質擴散層103的膜厚係大於n型結晶系薄膜矽層106的各層之膜厚,通常為數百nm左右。因此,因浸蝕而使受光面電極110抵達至n型單結晶矽基板100的可能性相較為小。又,受光面電極110含有鋁(Al)原子時,從受光面電極110擴散至p型雜質擴散層103中的Al原子係發揮作為受體(acceptor)的功能,藉此提高鈍化效果。因此,用以提高鈍化效果之積層結構ST,較佳係配置於與設置有p型雜質擴散層103之面(在本實施形態中為受光面100A)為相反之面(在本實施形態中為背面100B)上。
根據本實施形態之太陽電池201的製造方法,較佳為,各個形成第2至第n層n型結晶系薄膜矽層106b至106f之步驟中所使用的溫度,係低於形成第1層n型結晶系薄膜矽層106a之步驟中所使用的溫度。藉此,可抑制形成第2至第n層n型結晶系薄膜矽層106b至106f時會產生之第1層n型結晶系薄膜矽層106a的熱劣化。藉此可提高太陽電池201的性能。
更佳為,各個形成第k(n≧k≧2)層n型結晶系薄膜矽層106之步驟中所使用的溫度,係低於形成第k-1層n型結晶系薄膜矽層106之步驟中所使用的溫度。藉此,可抑制形成第k層n型結晶系薄膜矽層106時會產生之第k-1層n型結晶系薄膜矽層106的熱劣化。因此,可抑制第1至第n層n型結晶系薄膜矽層106a至106f之所有熱劣化。藉此可提高太陽電池201的性能。
<實施形態2>
參照第13圖,於本實施形態中,係進行步驟120V以取代實施形態1中之步驟S120(第2圖)。在步驟S120中,於穿隧氧化物層104上堆積n型結晶系薄膜矽層,並且使其結晶化,藉此形成n型結晶系薄膜矽層106。另一方面,在步驟120V中,於穿隧氧化物層104上堆積n型結晶系薄膜矽層106。亦即,使矽層直接以結晶系的狀態堆積矽層。藉此,本實施形態的製造方法中,從第5圖的構成起在不會經過第6圖的構成之情況下往第7圖的構成運行步驟,並且在不會經過第8圖的構成之情況往第9圖的構成運行步驟。
上述之n型結晶系薄膜矽層106的直接堆積,例如可藉由減壓化學堆積法(Low Pressure Chemical Vapor Deposition:LPCVD)進行。堆積時的n型單結晶矽基板100的溫度(堆積溫度)較佳為600℃以上900℃以下左右。形成複數層n型結晶系薄膜矽層106時所使用的溫度,並不需要全部為相同溫度,而係以與實施形態1時同樣地 控制為較佳。於本實施形態中,上述的堆積溫度相當於形成n型結晶系薄膜矽層106時所使用的溫度。
根據本實施形態,亦可得到與實施形態1幾乎同樣的效果。更且,可省略用以結晶化之熱處理步驟(步驟S122(第2圖))。省略熱處理步驟時,不只是n型結晶系薄膜矽層106,穿隧氧化物層104亦利用堆積法形成,藉此可更提高生產性。藉由堆積法所進行之穿隧氧化物層104的形成,例如可使用SiH4氣體及N2O氣體來進行。
<實施形態3>
(構成)
參照第14圖,在本實施形態之太陽電池202(光伏特元件)中,積層結構ST係配置於n型單晶矽基板100的受光面100A上。具體而言,積層結構ST的第1層穿隧氧化物層104a係配置於n型單晶矽基板100的受光面100A上。且p型雜質擴散層103(射極層)係配置於n型單晶矽基板100的背面100B上。換言之,太陽電池202係與太陽電池201(第1圖)不同,具有背面射極(back emitter)結構。
太陽電池202係具有背面側介電體層108A及背面側保護膜109A,以取代受光面側介電體層108及反射防止膜109(第1圖)。於本實施形態中,受光面電極110係貫穿保護膜107而抵達至積層結構ST。藉此使受光面電極110與積層結構ST電性連接。而背面電極111係貫穿背面側保護膜109A及背面側介電體層108A而抵達至p型雜質擴散層103。藉此使背面電極111與p型雜質擴散層103 電性連接。
此外,上述以外的構成由於與上述實施形態1的構成大致相同,因此對於相同或對應的要素附註相同的符號,而不再重複其說明。
(製造方法)
其次,關係太陽電池202的製造方法,在參照流程圖(第15圖)的情況說明如下。
參照第16圖及第17圖,在步驟S100(第15圖)中,形成p型雜質擴散層103。除了進行形成之面並非n型單晶矽基板100的受光面100A而是背面100B以外,其餘以與實施形態1的步驟(第3圖及第4圖)相同的步驟進行。
參照第18圖至第23圖,藉由重複n次之步驟S110及S120(第15圖)的組合,形成積層結構ST。除了進行形成之面並非n型單晶矽基板100的背面100B而是受光面100A以外,其餘以與實施形態1的步驟(第5圖至第10圖)相同的步驟進行。此外,作為變形例,可進行步驟S120V(第13圖:實施形態2)來取代步驟S120。亦即,使矽層直接以結晶系的狀態堆積,藉此可省略用以結晶化的熱處理步驟。
其次,使用氟酸將在p型雜質擴散層103上的BSG膜101及NSG膜102(第10圖)除去。除去方法與實施形態1相同。
參照第24圖,其次在步驟S130(第13圖) 中,於積層結構ST上形成保護膜107。於本實施形態中,為了於受光面側配置保護膜107,保護膜107最好係由低光吸收材料所製作。保護膜107的材料及膜厚,係以得到作為單層或積層結構體最合適於太陽光光譜的反射率之方式選擇。例如使用氮化矽的單層膜時,膜厚為60nm以上且未達100nm左右。
參照第25圖,其次在步驟S140W(第13圖)中,於p型雜質擴散層103上依序形成背面側介電體層108A及背面側保護膜109A。
其次,在步驟S150(第15圖)中,與實施形態1(第12圖)大致同樣地,於n型單晶矽基板100的受光面100A及背面100B的各面上隔著若干的構件而印刷受光面電極110及背面電極111。於本實施形態中,在此時點,受光面電極110及背面電極111係分別被印刷於保護膜107及背面側保護膜109A上。
再次參照第14圖,在步驟S160(第15圖)中,與實施形態1(第1圖)大致同樣地進行受光面電極110及背面電極111的電極燒製。於本實施形態中,在燒製步驟中,使受光面電極110的玻璃粒子蝕刻保護膜107,藉此使受光面電極110朝向n型結晶系薄膜矽層106f進行浸蝕。藉此使受光面電極110與n型結晶系薄膜矽層106f電性連接。同樣地使背面電極111的玻璃粒子蝕刻背面側保護膜109A及背面側誘電體層108A,藉此使背面電極111朝向p型雜質擴散層103進行浸蝕。藉此使背面電極111 與p型雜質擴散層103電性連接。
由此得到太陽電池202。
(效果)
根據本實施形態,亦可得到與實施形態1大致相同的效果。更且,設置於p型雜質擴散層103上的電極並非受光面電極110而是背面電極111。背面電極111可在不會增加遮光損失的情況下具有窄間距的柵電極。藉此可允許更提高p型雜質擴散層103的電阻。藉此可提高鈍化效果。
上述各實施形態中,係使用n型結晶系薄膜矽層作為複數層結晶系薄膜半導體層的各層。因此,若將結晶系薄膜半導體層的各層之導電型定義為「第1導電型」,則第1導電型為n型。然而,第1導電型並不限定於n型,亦可為p型。且在上述各實施形態中,係使用n型單結晶矽基板作為半導體基板。因此,半導體基板的導電型為n型。然而,半導體基板的導電型並不限定於n型,亦可為p型。換言之,半導體基板的導電型只要為第1導電型、及與第1導電型相反的第2導電型中任一者即可。
本發明在其發明之範圍內,可以自由組合各實施形態或對各實施形態予以適當變形、省略。雖然詳細說明了本發明的內容,但上述說明的所有面向只為列舉,本發明並不限定於此。未列舉之無數種變形例可解釋為在不超出本發明之範圍的情況下所能推定者。

Claims (7)

  1. 一種光伏特元件,其具備:半導體基板,係具有第1導電型、及與前述第1導電型相反的第2導電型中任一者;積層結構,係具有交互設置於前述半導體基板上之複數層穿隧氧化物層及複數層結晶系薄膜半導體層;以及保護膜,係設置於前述積層結構上,且由介電體所製作者;其中,前述複數層穿隧氧化物層係包含依序配置於前述半導體基板上之第1至第n(n係2以上的整數)層穿隧氧化物層,前述第1層穿隧氧化物層係與前述半導體基板抵接,且對於前述半導體基板的少數載子具有障壁,前述複數層結晶系薄膜半導體層的各層具有前述第1導電型,前述複數層結晶系薄膜半導體層包含依序配置於前述半導體基板上之第1至第n層結晶系薄膜半導體層,前述複數層結晶系薄膜半導體層的各層在50%以上的厚度範圍內具有1原子%以下的平均氫含量,且具有50%以上的結晶化率。
  2. 如申請專利範圍第1項所述之光伏特元件,其中,前述第1至第n層結晶系薄膜半導體層的各層具有第1至第n之雜質濃度,且前述第1至第n之雜質濃度中, 前述第1之雜質濃度係低於其他任一之雜質濃度。
  3. 如申請專利範圍第1項所述之光伏特元件,其中,前述第1至第n層結晶系薄膜半導體層的各層具有第1至第n之雜質濃度,且前述第1至第n之雜質濃度中,第k(k係滿足n≧k≧2的整數)之雜質濃度的各個係高於第k-1之雜質濃度。
  4. 如申請專利範圍第1至3項中任一項所述之光伏特元件,其中,前述第1至第n層結晶系薄膜半導體層的各層係含有磷原子作為摻雜物。
  5. 如申請專利範圍第1至3項中任一項所述之光伏特元件,其中,前述第1之雜質濃度為1原子%以下。
  6. 一種光伏特元件之製造方法,其具備下述步驟:形成積層結構之步驟,該積層結構係具有:交互配置於具有第1導電型及與前述第1導電型相反之第2導電型中任一者的半導體基板上之複數層穿隧氧化物層及複數層結晶系薄膜半導體層;以及於前述積層結構上形成由介電體所製作的保護膜之步驟;其中,前述複數層穿隧氧化物層包含依序配置於前述半導體基板上之第1至第n(n係2以上的整數)層穿隧氧化物層,前述第1層穿隧氧化物層係與前述半導體基板抵接,且對於前述半導體基板的少數載子具有障壁,前述複數層結晶系薄膜半導體層的各層具有前述 第1導電型,前述複數層結晶系薄膜半導體層包含依序配置於前述半導體基板上之第1至第n層結晶系薄膜半導體層,前述第1至第n層結晶系薄膜半導體層的各層具有第1至第n之雜質濃度,且前述第1至第n之雜質濃度中,前述第1之雜質濃度係低於其他任一之雜質濃度,形成前述積層結構的步驟係包含依序形成前述第1至第n層結晶系薄膜半導體層的步驟,在形成前述第1至第n層結晶系薄膜半導體層的各層之步驟中,各個形成第2至第n層結晶系薄膜半導體層的步驟中所使用的溫度,係低於形成前述第1層結晶系薄膜半導體層之步驟中所使用的溫度。
  7. 一種光伏特元件之製造方法,其具備下述步驟:形成積層結構之步驟,該積層結構係具有:交互配置於具有第1導電型及與前述第1導電型相反之第2導電型中任一者的半導體基板上之複數層穿隧氧化物層及複數層結晶系薄膜半導體層;以及於前述積層結構上形成由介電體所製作的保護膜之步驟;其中,前述複數層穿隧氧化物層包含依序配置於前述半導體基板上之第1至第n(n係2以上的整數)層穿隧氧化物層,前述第1層穿隧氧化物層係與前述半導體基板抵接,且對於前述半導體基板的少數載子具有障壁, 前述複數層結晶系薄膜半導體層的各層具有前述第1導電型,前述複數層結晶系薄膜半導體層包含依序配置於前述半導體基板上之第1至第n層結晶系薄膜半導體層,前述第1至第n層結晶系薄膜半導體層的各層具有第1至第n之雜質濃度,且前述第1至第n之雜質濃度中,第k(k係滿足n≧k≧2的整數)之雜質濃度的各個係高於第k-1之雜質濃度,形成前述積層結構的步驟係包括依序形成前述第1至第n層結晶系薄膜半導體層之步驟,在形成前述第1至第n層結晶系薄膜半導體層的各層之步驟中,各個形成第k(k係滿足n≧k≧2的整數)層結晶系薄膜半導體層之步驟中所使用的溫度,係低於形成第k-1層結晶系薄膜半導體層之步驟中所使用的溫度。
TW106117392A 2016-06-01 2017-05-25 光伏特元件及其製造方法 TWI632691B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-110062 2016-06-01
JP2016110062 2016-06-01
PCT/JP2017/017339 WO2017208729A1 (ja) 2016-06-01 2017-05-08 光起電力素子およびその製造方法
??PCT/JP2017/017339 2017-05-08

Publications (2)

Publication Number Publication Date
TW201804628A TW201804628A (zh) 2018-02-01
TWI632691B true TWI632691B (zh) 2018-08-11

Family

ID=60479498

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117392A TWI632691B (zh) 2016-06-01 2017-05-25 光伏特元件及其製造方法

Country Status (4)

Country Link
JP (1) JP6537722B2 (zh)
CN (1) CN109362238A (zh)
TW (1) TWI632691B (zh)
WO (1) WO2017208729A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071182B (zh) * 2019-05-23 2024-01-30 泰州中来光电科技有限公司 一种多层隧道结的钝化太阳能电池及制备方法
CN113314622A (zh) * 2021-06-11 2021-08-27 晶澳(扬州)太阳能科技有限公司 太阳能电池及其制备方法
CN114551606A (zh) 2021-09-16 2022-05-27 晶科能源(海宁)有限公司 一种太阳能电池、光伏组件
CN113838641B (zh) * 2021-10-18 2024-08-23 江西明正变电设备有限公司 带有辅助安装结构的变压器
KR102499055B1 (ko) * 2022-01-05 2023-02-13 청주대학교 산학협력단 반도체 pn 접합구조와 직결된 터널링 양자우물 구조의 태양전지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201405846A (zh) * 2012-06-25 2014-02-01 Univ Cheongju Industry & Academy Cooperation Foundation 量子井結構太陽能電池及其製造方法
JP2016092425A (ja) * 2014-11-04 2016-05-23 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201405846A (zh) * 2012-06-25 2014-02-01 Univ Cheongju Industry & Academy Cooperation Foundation 量子井結構太陽能電池及其製造方法
JP2016092425A (ja) * 2014-11-04 2016-05-23 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法

Also Published As

Publication number Publication date
JP6537722B2 (ja) 2019-07-03
JPWO2017208729A1 (ja) 2018-08-30
CN109362238A (zh) 2019-02-19
TW201804628A (zh) 2018-02-01
WO2017208729A1 (ja) 2017-12-07

Similar Documents

Publication Publication Date Title
US11545588B2 (en) Solar cell, method for manufacturing solar cell, and solar cell module
TWI632691B (zh) 光伏特元件及其製造方法
US8916768B2 (en) Surface passivation of silicon based wafers
WO2017163498A1 (ja) 太陽電池、および、太陽電池の製造方法
EP3200243B1 (en) Method of manufacturing solar cell
WO2011145731A1 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
JP7368653B2 (ja) 太陽電池及び光起電力モジュール
TW201911588A (zh) 太陽能電池及其製造方法
US20130344647A1 (en) Method for manufacturing solar cell and dopant layer thereof
Raval et al. Industrial silicon solar cells
TW201818557A (zh) 高光電變換效率太陽電池及高光電變換效率太陽電池之製造方法
JP2661676B2 (ja) 太陽電池
Sepeai et al. Fabrication and characterization of Al-BSF bifacial solar cell
KR100995654B1 (ko) 태양전지 및 그 제조방법
KR101121438B1 (ko) 태양 전지 및 그 제조 방법
JP5316491B2 (ja) 太陽電池の製造方法
JP2024119032A (ja) 光起電力電池およびその製造方法、光起電力モジュール
KR20120070315A (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees