TWI620297B - 可識別的導線架及其識別方法 - Google Patents
可識別的導線架及其識別方法 Download PDFInfo
- Publication number
- TWI620297B TWI620297B TW106120513A TW106120513A TWI620297B TW I620297 B TWI620297 B TW I620297B TW 106120513 A TW106120513 A TW 106120513A TW 106120513 A TW106120513 A TW 106120513A TW I620297 B TWI620297 B TW I620297B
- Authority
- TW
- Taiwan
- Prior art keywords
- lead frame
- mark
- identification
- identification code
- hollow
- Prior art date
Links
Abstract
本發明係一種可識別的導線架及其識別方法,該導線架係包含有一本體及至少一鏤空標記;其中該至少一鏤空標記係形成於該本體的一識別區域中,且對應該導線架的一識別碼;如此,本發明的識別方法即可於封裝設備上設置一光學檢測裝置,於製程前或製程中檢測各該導線架上的鏤空標記,據以識別其對應的識別碼,即立即判斷與目前待封裝產品的預設資料是否合符,避免混料異常現象發生。
Description
本發明係關於一種半導體封裝用之導線架,尤指一種可識別的導線架及其識別方法。
為因應不同半導體元件封裝態樣,封裝廠區內會預備不同導線架,以與對應晶片進行封裝製程。
然而,在不同導線架中,仍有部分導線架的外觀尺寸相近,現場作業人員不易以肉眼分辨差異,因而造成異常混料情況發生;例如,當不同半導體元件具有相同的半導體構裝尺寸時,在封裝製程期間會出現不同半導體元件混料在同一批,又或者是使用相同的導線架的不同半導體元件混料在同一批等現象。
現場作業人員相當不容易及時在製程前或中發現前述混料異常現象,縱使目前部分封裝機器設置有作業防呆的功能,以檢核混料異常的半導體元件,但通常檢核出混料異常的半導體元件已經封裝完成,造成半導體元件封裝品質的缺陷,也相對提高封裝製程成本;因此,有必要尋求有效改善方案。
有鑑於目前使用導線架進行封裝製程過程中,容易發生混料異常現象,本發明主要目的係提供一種可識別的導線架及其識別方法,在進行封裝製程前即可識別是否與目前設定半導體元件產品型號相符,解決混料異常現象。
欲達上述目的所使用的主要技術手段係令該可識別的導線架包含有一本體及至少一鏤空標記;其中本體係包含有一外框及至少一晶片座,該外框係包圍該至少一晶片座,且該外框具有至少一識別區域,而該至少一鏤空標記即形成於該本體的該外框所所對應的識別區域中,且該至少一鏤空標記係對應該導線架的一識別碼。
由上述可知,本發明主要於一導線架的本體上形成有鏤空標記,由於該鏤空標記係對應該導線架的一識別碼;如此,可於封裝設備上設置光學檢測裝置,於製程前或製程中檢測各該導線架上的鏤空標記,據以識別其對應的識別碼,即立即判斷與目前製程所設定封裝的產品資料是否合符,避免混料異常現象發生。
欲達上述目的所使用的主要技術手段係令識別前揭可識別的導線架的識別方法包含有:提供一導線架;其中該導線架係包含有一本體及至少一鏤空標記;其中,該本體係包含有一外框及至少一晶片座,該外框係包圍該至少一晶片座,且該外框具有至少一識別區域,而該至少一鏤空標記係形成於該本體的該外框所對應的識別區域中,且該至少一鏤空標記係對應該導線架的一識別碼;光學檢測該導線架的至少一鏤空標記;依據所檢測到的鏤空標記,判斷其所對應的識別碼;及判斷該識別碼是否與一預設識別碼相符;其中判斷相符者,則代表無混料異常;反之,則混料異常。
由上述可知,本發明的識別方法係藉由光學檢測方式檢測該導線架上的鏤空標記,由於該鏤空標記係對應該導線架的一識別碼;如此,可進一步依據鏤空標記判斷目前導線架的識別碼,而立即判斷與目前製程所設定封裝的產品資料是否合符,避免混料異常現象發生。
10‧‧‧導線架
11‧‧‧本體
12‧‧‧晶片座
13‧‧‧第一邊
131‧‧‧定位貫穿孔
14‧‧‧第二邊
141‧‧‧凹槽
15‧‧‧識別區域
151‧‧‧標記區域
30‧‧‧鏤空標記
31、31a、31b‧‧‧貫穿孔
40‧‧‧膠帶
50‧‧‧光學檢測裝置
51‧‧‧發光裝置
52‧‧‧影像感應裝置
521‧‧‧感應影像
A1、A2、A3‧‧‧子影像
53‧‧‧控制器
圖1A:本發明導線架的第一實施例的一俯視平面圖。
圖1B:圖1A的一侷部放大圖。
圖2:本發明導線架於製程中的一部分側視剖面圖。
圖3A:本發明導線架的第二較施例的一俯視平面圖。
圖3B:本發明導線架的第三較施例的一俯視平面圖。
圖3C:本發明導線架的第四較施例的一俯視平面圖。
圖4:本發明導線架與一光學檢測裝置的一系統示意圖。
圖5:本發明光學檢測裝置識別圖3A所示之導線架的一流程示意圖。
本發明係針對半導體封裝用之導線架進行結構改良,令其具有可識別性,避免製程中出現混料異常的現象;以下謹以複數個實施例配合圖式詳述說明本發明導線架的結構及其識別方法。
首先請參閱圖1A及圖1B所示,係為本發明導線架10的第一實施例,其包含有一本體11及至少一鏤空標記30。該本體11具有至少一識別區域15,各該至少一鏤空標記30即形成於該本體11所對應的識別區域15中,且該至少一鏤空標記30係對應該導線架10的一識別碼。於本實施例,該本體11係包含有四
個識別區域15及四組鏤空標記30,此數量僅為例示故不以此為限;換言之,一組鏤空標記30可以形成在一個識別區域15中,也可以多組鏤空標記30形成在一組識別區域15中;惟多組鏤空標記30及多組的識別區域15可供更多不同導線架10設定其識別碼組合,應用上更具彈性。
於本實施例,該導線架10的本體11係呈一長條狀,且由一外框及複數晶片座12構成;其中該外框係包含有二第一邊13及二第二邊14。各該第一邊13上形成有供各道封裝製程設備定位用的定位貫穿孔131,再配合圖2所示,該導線架10於封裝製程中會暫時黏貼於一膠帶40上,為方便後續製程將該膠帶40自該導線架10上撕離,各該第二邊14形成有一凹槽141;於本實施例,各該第二邊14係形成有二個凹槽141;於本實施例,該鏤空標記30係形成於該第二邊14上,且位在該凹槽141旁,且該鏤空標記30係包含至少一貫穿孔31,如圖2所示,亦可包含有複數個貫穿孔31。由於該鏤空標記30係形成在識別區域15的固定的標記區域151中,可藉由複數貫穿孔31的形成位置進行該導線架10之識別碼的編碼;換言之,複數貫穿孔31的位置對應該導線架10之識別碼。
再進一步舉實施例說明之,以n位元的二進位作為該識別碼的編碼,以圖1B的導線架10為例,令其識別碼為”9”(十進位),其轉換5位元的二進位數值為”01001”;據此,於該導線架10的識別區域15中的n個標記區域151部分形成對應貫穿孔31;其中形成有該貫穿孔的標記區域為”1”,未形成有貫穿孔31的標記區域151為”0”。故圖1B所示的鏤空標記30包含有2個貫穿孔31,分別形成在由下至上的第2個及第5個標記區域151;其餘3個標記區域151不形成貫穿孔31。本實施例僅作為例示說明,其中二進位編碼亦可使用由其它不同編碼規則,且形成有該貫穿孔的標記區域亦可為”0”,而未形成有貫穿孔31的標記區域151為”1”。
再請參閱圖3A所示,因應更多不同導線架10的識別,可進一步於各該識別區域15增加多組鏤空標記30,在此以三組鏤空標記30為例,分別對應以長度X、寬度Y及產品流水號Z組合而成的識別碼,並分別採用二進位、ASCII、HEX、DECIMAL、OCTAL等編碼。此外,三組鏤空標記30亦可作為其餘可供識別導線架10的其他資訊,不以長度、寬度及產品流水號為限。
再請配合參閱圖3B所示,本發明的貫穿孔31a亦可進一步延伸至最近的一側,即該凹槽141,以形成缺口;再者,如圖3C所示,本發明各貫穿孔31b形狀除圖3A所示的圓形外,亦可為菱形或方形的四邊形,或為三角形等各種幾何圖形;如此,各鏤空標記30亦可以不同形狀的貫穿孔31b作為識別二進位的”0”或”1”,而同樣順利識別該導線架10的識別碼;此外,圖3B所示的缺口亦可以缺口的長、短作為二進位的”0”或”1”的識別,此外亦可作為如ASCII、HEX、DECIMAL、OCTAL等編碼的識別用。又,前揭各該貫穿孔31、31a、31b可蝕刻成形或沖壓成形。
以上為本發明可識別的導線架10的結構說明,以下進一步說明如何識別該導線架10之識別碼的識別方法。
首先請參閱圖4所示,於半導體封裝設備其中之一設置有一光學檢測裝置50,一種可能的光學檢測裝置50係包含有一發光裝置51、一影像感應裝置52及一控制器53;其中該控制器53係電性連接至該發光裝置51及影像感應裝置52,以控制該發光裝置51及影像感應裝置52。
當導線架10於該半導體封裝設置中定位完畢時,該控制器53即控制位在該導線架10上方的該發光裝置51,對該導線架10的識別區域15照射光線,光線會透過貫穿孔31照射至該導線架10的下方;此時,該控制器53控制位在該導線架10之識別區域15位置的影像感應裝置52感應該識別區域15的影像,以圖3A為例,該控制器51即接收來自該影像感應裝置52的感應影像521,如圖5
所示,該感應影像521即包含有對應三組鏤空標記30的子影像A1、A2、A3,在各該子影像A1、A2、A3中的灰色區域為光線透過貫穿孔31後的影像,如此該控制器51即可依據灰色區域的位置,識別各組鏤空標記30的二進位數值,由上至下獲得此三組鏤空標記30的二進位數值為:”01001”、”00111”、”00001”,若轉換為十進位數值,即可識別該導線架10的長度X、寬度Y及產品流水號Z為:”9”、”7”、”1”。
由上述可知,本發明識別該可識別之導線架的識別方法係於提供有前揭各實施例的導線架後,以光學檢測方式檢測該導線架的至少一鏤空標記;再依據所檢測到的鏤空標記,判斷其所對應的識別碼;之後,再判斷該識別碼是否與一預設識別碼相符;其中判斷相符者,則代表無混料異常;反之,則混料異常。
綜上所述,本發明主要於一導線架的本體上形成有鏤空標記,由於該鏤空標記係對應該導線架的一識別碼;如此,可於封裝設備上設置光學檢測裝置,於製程前或製程中檢測各該導線架上的鏤空標記,據以識別其對應的識別碼,即立即判斷與目前製程所設定封裝的產品資料是否合符,避免當半導體元件封裝完畢後,才識別混料異常的現象;因此,本發明可有效提高封裝產品的良率,並減少混料異常帶來的重製成本。
以上所述僅是本發明的實施例而已,並非對本發明做任何形式上的限制,雖然本發明已以實施例揭露如上,然而並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明技術方案的範圍內,當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例,但凡是未脫離本發明技術方案的內容,依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾,均仍屬於本發明技術方案的範圍內。
Claims (10)
- 一種可識別的導線架,包括:一本體,係包含有一外框及至少一晶片座,該外框係包圍該至少一晶片座,且該外框具有至少一識別區域;及至少一鏤空標記,係形成於該本體的該外框所對應的識別區域中;其中各該至少一鏤空標記係對應該導線架的一識別碼。
- 如請求項1所述之可識別的導線架,各該至少一鏤空標記係包括至少一貫穿孔。
- 如請求項2所述之可識別的導線架,該至少一貫穿孔的形成位置係對應該識別碼。
- 如請求項2所述之可識別的導線架,該至少一貫穿孔的形狀係對應該識別碼。
- 如請求項3所述之可識別的導線架,該本體識別區域具有n個標記位置,各該至少一貫穿孔穿設其中一標記位置。
- 如請求項5所述之可識別的導線架,該識別碼係為n位元的二進位編碼,各該至少一貫穿孔對應二進位的”1”或”0”。
- 一種可識別的導線架的識別方法,包括:提供一導線架;其中該導線架係包含有一本體及至少一鏤空標記;其中,該本體係包含有一外框及至少一晶片座,該外框係包圍該至少一晶片座,且該外框具有至少一識別區域,而該至少一鏤空標記係形成於該本體的該外框所對應的識別區域中,且該至少一鏤空標記係對應該導線架的一識別碼;光學檢測該導線架的至少一鏤空標記;依據所檢測到的鏤空標記,判斷其所對應的識別碼;及 判斷該識別碼是否與一預設識別碼相符;其中判斷相符者,則代表無混料異常;反之,則混料異常。
- 如請求項7所述之識別方法,各該至少一鏤空標記係以蝕刻成形或沖壓成形。
- 如請求項7或8所述之識別方法,其中:該本體識別區域具有n個標記位置;及各該至少一鏤空標記係包括至少一貫穿孔,且各該至少一貫穿孔穿設其中一標記位置;其中該識別碼係為n位元的二進位編碼,且各該至少一貫穿孔對應二進位的”1”或”0”。
- 如請求項9所述之識別方法,於上述光學檢測該導線架的至少一鏤空標記的步驟中,光學檢測該至少一貫穿孔的位置,依據該至少一貫穿孔位置轉換其對應之鏤空標記的二進位數值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106120513A TWI620297B (zh) | 2017-06-20 | 2017-06-20 | 可識別的導線架及其識別方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106120513A TWI620297B (zh) | 2017-06-20 | 2017-06-20 | 可識別的導線架及其識別方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI620297B true TWI620297B (zh) | 2018-04-01 |
TW201906112A TW201906112A (zh) | 2019-02-01 |
Family
ID=62639779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106120513A TWI620297B (zh) | 2017-06-20 | 2017-06-20 | 可識別的導線架及其識別方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI620297B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9263398B1 (en) * | 2007-03-30 | 2016-02-16 | Cypress Semiconductor Corporation | Semiconductor packaging identifier |
-
2017
- 2017-06-20 TW TW106120513A patent/TWI620297B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9263398B1 (en) * | 2007-03-30 | 2016-02-16 | Cypress Semiconductor Corporation | Semiconductor packaging identifier |
Also Published As
Publication number | Publication date |
---|---|
TW201906112A (zh) | 2019-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9029195B2 (en) | Leadframe, semiconductor device, and method of manufacturing the same | |
CN108122801B (zh) | 晶圆标记方法及晶圆标记系统 | |
TWI620297B (zh) | 可識別的導線架及其識別方法 | |
TW201519398A (zh) | 用於基板上的標識結構、基板以及形成基板的標識結構的方法 | |
US9589902B2 (en) | Semiconductor wafer | |
US20130215434A1 (en) | Light emitting devices and packages and related methods with electrode marks on leads | |
JP2012253390A (ja) | 半導体装置の製造方法 | |
CN100468678C (zh) | 封装载体的检测方法及其装置 | |
JP2009260201A (ja) | チップ実装装置、及び、チップパッケージアレイ | |
CN102163544B (zh) | 封装载板条及其防止混料方法 | |
JP2007042882A (ja) | 半導体装置、その製造方法及び半導体装置の個別管理情報認識方法 | |
CN107403769A (zh) | 组件薄片及单个化方法 | |
TW201338072A (zh) | 半導體物件之承載盤自動辨位系統及方法 | |
KR101501675B1 (ko) | 플렉시블 기판 | |
CN116613094B (zh) | 一种晶圆搬运的控制系统及其控制方法 | |
KR101367193B1 (ko) | 콜렛의 수평도 및 압력 검사 방법 | |
KR20090098066A (ko) | 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법 | |
JP2007081172A (ja) | プローブ針クリーニング基板 | |
JP2007059546A (ja) | 部品の位置決め方法及び装置 | |
JP2009272474A (ja) | 半導体装置の製造方法 | |
KR100478205B1 (ko) | 다이본더의 불량마킹방법 | |
CN108899299A (zh) | 芯片贴装方法 | |
KR20060097428A (ko) | 와이어 본딩 모니터링 방법 | |
KR100896850B1 (ko) | 오버레이 키 정렬방법 | |
CN104282658A (zh) | 半导体元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |