CN104282658A - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN104282658A
CN104282658A CN201310272103.9A CN201310272103A CN104282658A CN 104282658 A CN104282658 A CN 104282658A CN 201310272103 A CN201310272103 A CN 201310272103A CN 104282658 A CN104282658 A CN 104282658A
Authority
CN
China
Prior art keywords
pattern
semiconductor element
thread null
null pattern
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310272103.9A
Other languages
English (en)
Other versions
CN104282658B (zh
Inventor
蔡博仰
吴展良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Wisepal Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd, Wisepal Technologies Inc filed Critical Himax Technologies Ltd
Priority to CN201310272103.9A priority Critical patent/CN104282658B/zh
Publication of CN104282658A publication Critical patent/CN104282658A/zh
Application granted granted Critical
Publication of CN104282658B publication Critical patent/CN104282658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种半导体元件，其包括基板以及配置于基板上且具有至少一缕空图案的至少一对位标记。通过缕空图案，对位标记的辨识度可提高。

Description

半导体元件
技术领域
本发明涉及一种电子元件，且特别是涉及一种半导体元件。
背景技术
半导体元件(例如芯片)为整合多个导体层的电子元件。一般而言，半导体元件具有位在顶导体层的对位标记，以供半导体元件与其它器件(例如在封装制作工艺中的载体)对准。然而，在传统半导体元件中，对位标记下方无法配置任何元件，以避免对位标记的辨识度受到影响。半导体元件有部分区域必须保留给对位标记配置，而使得线路层的配置受到限制。如此一来，半导体元件中对应对位标记的区域便无法使用，而半导体元件的成本不易更进一步地降低。
发明内容
本发明的目的在于提供一种半导体元件，其对位标记的辨识度可提升。
为达上述目的，本发明的半导体元件，包括基板以及配置于基板上且具有至少一缕空图案的至少一对位标记。
在本发明的实施例中，上述的基板具线路区以及线路区外的周边区，而对位标记配置在线路区的保留区。
在本发明的实施例中，上述的保留区在线路区的角落。
在本发明的实施例中，上述的对位标记通过配置在基板的第一金属层形成。
在本发明的实施例中，上述的半导体元件更包括：通过至少一第二金属层形成的至少一迹线。此迹线通过对位标记。第二金属层配置于第一金属层与基板之间。
在本发明的实施例中，上述的迹线填入保留区。
在本发明的实施例中，上述的迹线为线段。
在本发明的实施例中，上述的缕空图案包括多个子缕空图案，而这些子缕空图案实质上相同。
在本发明的实施例中，上述的每一子缕空图案具有至少一空隙，而此空隙的尺寸小于每一子缕空图案的尺寸。
在本发明的实施例中，上述的每一子缕空图案包括中心图案以及围绕中心图案的四个周边图案。中心图案具有贯孔且与周边图案分离。周边图案彼此分离。
在本发明的实施例中，上述的每一子缕空图案包括T形图案、1形图案以及L形图案。T形图案、1形图案以及L形图案彼此分离。
在本发明的实施例中，上述的每一子缕空图案包括方框以及配置于方框中的方块。
在本发明的实施例中，上述的至少一缕空图案为多个缕空图案，而这些缕空图案彼此分离。
在本发明的实施例中，上述的至少一缕空图案的形状为十字形或方矩形。
基于上述，在本发明实施例的半导体元件中，缕空图案可使对位标记的光学特性变化剧烈，因此通过缕空图案对位标记的辨识度可提升。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1为本发明实施例的半导体元件的上视示意图；
图2为图1半导体元件的区域的放大图；
图3为对应图2的剖线A-A’的半导体元件的剖面示意图；
图4为图2子缕空图案的放大示意图；
图5示出本发明另一实施例的对位标记；
图6为图5子缕空图案的放大示意图；
图7示出本发明又一实施例的对位标记；
图8为图7子缕空图案的放大示意图。
符号说明
1：中心图案
2：周边图案
3：T形图案
4：1形图案
5：L形图案
6：方块
7：方框
100：半导体元件
100a：线路区
100b：保留区
100c：周边区
110：基板
120、120A、120B：对位标记
122、122A、122B：缕空图案
128：实心部
130：迹线
A-A’：剖线
d：方向
GI：绝缘层
K、k：尺寸
L、L’、L1、L2：侦测光
M1：第一金属层
M2：第二金属层
P、P1～P3：子缕空图案
PS：空隙
具体实施方式
图1为本发明实施例的半导体元件的上视示意图。图2为图1半导体元件的区域的放大图。图3为对应图2的剖线A-A’的半导体元件的剖面示意图。请参考图1、图2及图3，半导体元件100包括基板110及配置于基板110上的至少一对位标记120。在本实施例中，基板110具有线路区100a及线路区100a外的周边区100c。对位标记120可配置于线路区100a中的保留区100b。在本实施例中，基板110例如为晶片。但本发明不以此为限。
详言之，如图1所示，保留区100b可在线路区100a的角落。本实施例的半导体元件100可包括二对位标记120。二对位标记120可分别配置于位于线路区100a左上角及右上角的保留区100b及另一保留区100b。但本发明不以此为限。对位标记120及保留区100b的数量及位置可视实际需求而定。
请参照图2及图3，值得注意的是，对位标记120具有至少一缕空图案122。缕空图案122造成对位标记120的光学特性变化比传统实心对位标记更剧烈，因此通过缕空图案122对位标记120的辨识度可提升。在本实施例中，如图2所示，对位标记120可包括彼此分离的二个缕空图案122。其中一缕空图案122的形状可为十字形，而另一缕空图案122的形状可为方形。此方形可放置于十字形的交叉处旁。但本发明不以此为限。在其他实施例中，缕空图案122的形状及相对位置可视实际需求而定。
在本实施例中，缕空图案122可包括多个子缕空图案P，而这些子缕空图案P实质上可相同。举例而言，如图2所示，缕空图案122可包括多个子缕空图案P1。图4为图2子缕空图案的放大示意图。请参照图4，每一子缕空图案P(P1)具有至少一空隙PS，空隙PS的尺寸k小于每一子缕空图案P(P1)的尺寸K。
此外，在本实施例中，每一子缕空图案P包括中心图案1以及围绕中心图案1的四个周边图案2。中心图案1具有贯孔(如空隙PS1)，且中心图案1与四个周边图案2分离。四个周边图案2彼此分离。空隙PS1的形状可为方形。空隙PS(PS2)的形状可为W字形。但本发明不以此为限。子缕空图案P也呈其他类型。以下将以图5至图8为例，说明其他类型的子缕空图案。
图5示出本发明另一实施例的对位标记。图6为图5子缕空图案的放大示意图。图5及图6中的元件与图2及图4中对应的元件类似，因此图5及图6中的元件标号是与图2及图4中对应的元件相同或相对应。请参照图5及图6，对位标记120A具有至少一缕空图案122A。缕空图案122A包括多个子缕空图案P(P2)，而每一子缕空图案P(P2)实质上相同。请参照图6，每一子缕空图案P(P2)包括T形图案3、1形图案4以及L形图案5，而T形图案3、1形图案4以及L形图案5彼此分离。
图7示出本发明又一实施例的对位标记。图8为图7子缕空图案的放大示意图。图7及图8中的元件与图2及图4中对应的元件类似，因此图7及图8中的元件标号是与图2及图4中对应的元件相同或相对应。请参照图7及图8，对位标记120B具有至少一缕空图案122B。缕空图案122B包括多个子缕空图案P(P3)，而每一子缕空图案P(P3)实质上相同。请参照图8，每一子缕空图案P(P3)包括方框7以及配置于方框7中的方块6。方框7与方块6分离。
请再参照图2及图3，对位标记120通过配置在基板110上的第一金属层M1形成。半导体元件100更包括通过至少一第二金属层M2形成的至少一迹线130。第二金属层M2配置于第一金属层M1与基板110之间。绝缘层GI配置于第一金属层M1与第二金属层M2之间。在本实施例中，迹线130可通过对位标记120。换言之，迹线130在垂直于基板110的方向d上可与对位标记120重叠。迹线130可填入保留区100b，而迹线130可为线段。但本发明不以此为限。在其他实施例中，迹线130可为其他图案。
值得注意的是，当迹线130通过对位标记120时，通过缕空图案122对位标记120的辨识度可仍高。详言之，如图3所示，传向对位标记120的实心部128的所有侦测光L可被反射。但，传向缕空图案122的空隙PS的侦测光L’只有一部分L1会被迹线130反射。意即，来自实心部128的反射光的量与来自空隙PS的反射光的量可不相同。如此一来，包括具有空隙PS的缕空图案122的对位标记120的对比仍足够，而使对位标记120仍可被对位机台辨识。意即，半导体元件100中对应对位标记120的保留区100b可为迹线130所使用，而半导体元件100的成本可进一步降低。
综上所述，在本发明实施例中，通过缕空图案，对位标记的辨识度可提升。此外，因为通过缕空图案，对位标记的辨识度仍可高，所以迹线可通过对位标记。如此一来，半导体元件中对应于对位标记的区域可为迹线所使用，而半导体元件的成本可进一步降低。
虽然已结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (14)

1.一种半导体元件，包括：
基板；以及
至少一对位标记，配置于该基板上且具有至少一缕空图案。
2.如权利要求1所述的半导体元件，其中该基板具线路区以及该线路区外的周边区，而该对位标记配置在该线路区的保留区。
3.如权利要求2所述的半导体元件，其中该保留区在该线路区的角落。
4.如权利要求2所述的半导体元件，其中该对位标记通过配置在该基板的第一金属层形成。
5.如权利要求4所述的半导体元件，还包括：通过至少一第二金属层形成的至少一迹线，该迹线通过该对位标记，其中该第二金属层配置于该第一金属层与该基板之间。
6.如权利要求5所述的半导体元件，其中该迹线填入该保留区。
7.如权利要求5所述的半导体元件，其中该迹线为线段。
8.如权利要求1所述的半导体元件，其中该缕空图案包括多个子缕空图案，而该些子缕空图案实质上相同。
9.如权利要求8所述的半导体元件，其中每一该子缕空图案具有至少一空隙，而该空隙的尺寸小于每一该子缕空图案的尺寸。
10.如权利要求8所述的半导体元件，其中每一该子缕空图案包括中心图案以及围绕该中心图案的四周边图案，该中心图案具有贯孔且与该些周边图案分离，而该些周边图案彼此分离。
11.如权利要求8所述的半导体元件，其中每一该子缕空图案包括T形图案、1形图案以及L形图案，而该T形图案、该1形图案以及该L形图案彼此分离。
12.如权利要求8所述的半导体元件，其中每一该子缕空图案包括方框以及配置于该方框中的方块。
13.如权利要求8所述的半导体元件，其中该至少一缕空图案为多个缕空图案，而该些缕空图案彼此分离。
14.如权利要求13所述的半导体元件，其中该至少一缕空图案的形状为十字形或方矩形。
CN201310272103.9A 2013-07-01 2013-07-01 半导体元件 Active CN104282658B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310272103.9A CN104282658B (zh) 2013-07-01 2013-07-01 半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310272103.9A CN104282658B (zh) 2013-07-01 2013-07-01 半导体元件

Publications (2)

Publication Number Publication Date
CN104282658A true CN104282658A (zh) 2015-01-14
CN104282658B CN104282658B (zh) 2017-05-17

Family

ID=52257410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310272103.9A Active CN104282658B (zh) 2013-07-01 2013-07-01 半导体元件

Country Status (1)

Country Link
CN (1) CN104282658B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979871A (zh) * 2017-12-27 2019-07-05 奇景光电股份有限公司 芯片以及使用其的电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182914A (ja) * 1998-12-10 2000-06-30 Toshiba Corp アライメントマーク
US20100086194A1 (en) * 2008-10-02 2010-04-08 Fan Chih-Shen Alignment mark of mask
US20120256310A1 (en) * 2011-04-08 2012-10-11 Elpida Memory, Inc. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182914A (ja) * 1998-12-10 2000-06-30 Toshiba Corp アライメントマーク
US20100086194A1 (en) * 2008-10-02 2010-04-08 Fan Chih-Shen Alignment mark of mask
US20120256310A1 (en) * 2011-04-08 2012-10-11 Elpida Memory, Inc. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979871A (zh) * 2017-12-27 2019-07-05 奇景光电股份有限公司 芯片以及使用其的电子装置

Also Published As

Publication number Publication date
CN104282658B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
US9449929B2 (en) Semiconductor device and layout design system
CN104252555A (zh) 导线图案化
KR20170027069A (ko) 반도체 칩
US9530731B2 (en) Method of optical proximity correction for modifying line patterns and integrated circuits with line patterns modified by the same
CN104282658A (zh) 半导体元件
CN101986427A (zh) 具有预对准图案的半导体晶片和预对准半导体晶片的方法
JP6377193B2 (ja) 偽装機能を有する半導体装置
US20110233772A1 (en) Semiconductor element and semiconductor device using the same
US8912671B2 (en) Semiconductor device having alignment mark
CN101964338B (zh) 半导体封装件、其制造方法及重布芯片封胶体
JP2013229440A (ja) 半導体装置およびその製造に用いられる半導体ウェハ
KR102312858B1 (ko) 다이 본더의 본딩 위치 보정 방법
TWI523185B (zh) 半導體元件
US9196608B2 (en) Method of chip positioning for multi-chip packaging
US20180102323A1 (en) Arrangement for spatially limiting a reservoir for a marker material
CN109768016B (zh) 包括晶片过度移位指示图案的半导体封装
US20080185741A1 (en) Semiconductor device having dummy pattern
US20190305147A1 (en) Integrated circuit having optical structure
CN105807559A (zh) 一种组合掩膜版
JP6467137B2 (ja) ループアンテナパターン、それを用いたアンテナパターン及びそのアンテナパターンを用いたｒｆｉｄインレイ
US8373265B2 (en) Package substrate having a through hole and method of fabricating the same
CN104730869B (zh) 一种通过显微镜法实现纳米级套刻精度的方法
US20240120285A1 (en) Substrate having a die position mark and a semiconductor die stack structure including semiconductor dies stacked on the substrate
TWI756939B (zh) 基板裝置、包含基板裝置之顯示面板及其製作方法
CN100379321C (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180720

Address after: Tainan City, Taiwan, China

Patentee after: Himax Technologies, Inc.

Address before: Tainan City, Taiwan, China

Co-patentee before: Wisepal Technologies Inc.

Patentee before: Himax Technologies, Inc.

TR01 Transfer of patent right