TWI618127B - 具有含低帶隙包覆層之通道區的非平面半導體裝置 - Google Patents

具有含低帶隙包覆層之通道區的非平面半導體裝置 Download PDF

Info

Publication number
TWI618127B
TWI618127B TW106107055A TW106107055A TWI618127B TW I618127 B TWI618127 B TW I618127B TW 106107055 A TW106107055 A TW 106107055A TW 106107055 A TW106107055 A TW 106107055A TW I618127 B TWI618127 B TW I618127B
Authority
TW
Taiwan
Prior art keywords
region
nanowire
integrated circuit
layer
cladding layer
Prior art date
Application number
TW106107055A
Other languages
English (en)
Other versions
TW201737325A (zh
Inventor
馬可 拉多撒福傑維克
吉伯特 狄威
班傑明 朱功
迪潘傑 巴蘇
薩納斯 珈納
沙亞斯 蘇利
拉維 皮拉瑞斯提
尼洛依 穆可吉
陳漢威
羅伯特 喬
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201737325A publication Critical patent/TW201737325A/zh
Application granted granted Critical
Publication of TWI618127B publication Critical patent/TWI618127B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明說明具有含低帶隙包覆層之通道區域的非平面半導體裝置。例如，半導體裝置包括配置在基板上之複數條奈米線的垂直配置。每一奈米線包括具有第一帶隙的內區域以及圍繞該內區域的一外包覆層。該包覆層具有較低之第二帶隙。閘極堆疊係被配置在每一奈米線的通道區域上並且將它完全圍繞。該閘極堆疊包括配置在該包覆層上並且圍繞它的閘極介電層以及配置在該閘極介電層上的閘極電極。源極與汲極區域係被配置在該奈米線之通道區域的任一側上。

Description

具有含低帶隙包覆層之通道區的非平面半導體裝置
本發明實施例係在半導體裝置的領域中，且特別是具有含低帶隙包覆層之通道區域的非平面半導體裝置。
過去數十年，積體電路中之特徵的比例化已經成為日益成長半導體工業背後的驅動力。將越來越小特徵比例化，致使半導體晶片之有限基板面上功能性單元密度的增加。例如，電晶體尺寸縮小容許數目增加之記憶體裝置組合在晶片上，以導致容量增加之產品的製造。不過，越來越大容量的驅動並非沒有問題。將每一裝置性能最佳化的必要性變得逐漸明顯。
由於低有效質量連同減少的雜質散射，從Ⅲ-V族材料系統所形成的半導體裝置提供優異的高載子遷移率於電晶體通道中。此些裝置提供高驅動電流性能並且似乎有希望用於未來低功率、高速邏輯應用。不過，在以Ⅲ-V族材料為基礎的裝置的領域中，顯著的改善仍是必要的。
此外，在積體電路裝置的製造中，多閘極電晶體，譬如三閘極電晶體，或者環繞式閘極裝置，譬如奈米線，其係由於裝置尺寸持續縮小比例而變得更普遍。許多不同技術已經試著減少此些電晶體的接合漏洩。不過，在抑制接合漏洩的領域上，顯著的改善仍是必要的。
100‧‧‧半導體裝置
102‧‧‧奈米線通道區域
104‧‧‧奈米線通道區域
106‧‧‧閘極堆疊
200‧‧‧半導體裝置
202‧‧‧奈米線通道區域部分
204‧‧‧奈米線通道區域部分
205‧‧‧包覆層
206‧‧‧閘極堆疊
300‧‧‧圖
400‧‧‧半導體裝置
402‧‧‧基板
404‧‧‧異質結構
406‧‧‧三維Ⅲ-V族材料體部
406A‧‧‧內區域
406B‧‧‧包覆層
408‧‧‧通道區域
414‧‧‧源極區域
416‧‧‧汲極區域
418‧‧‧閘極堆疊
420‧‧‧閘極介電層
424‧‧‧閘極電極
428‧‧‧底部阻障層
460‧‧‧介電間隔物
470‧‧‧絕緣區域
500‧‧‧半導體裝置
502‧‧‧基板
504‧‧‧奈米線
504A‧‧‧奈米線
504B‧‧‧奈米線
504C‧‧‧奈米線
506‧‧‧通道區域
506A‧‧‧內區域
506B‧‧‧包覆層
508‧‧‧閘極電極堆疊
510‧‧‧源極區域
512‧‧‧汲極區域
514‧‧‧接點
516‧‧‧間隔物
524‧‧‧閘極電極
550‧‧‧奈米線
580‧‧‧半導體材料
600‧‧‧最初結構
602‧‧‧基板
602A‧‧‧大塊基板
602B‧‧‧絕緣或阻障層
604‧‧‧Ⅲ-V材料層
606‧‧‧鍺層
608‧‧‧Ⅲ-V材料層
610‧‧‧鍺層
612‧‧‧鰭型結構
614A‧‧‧犧牲閘極
614B‧‧‧犧牲閘極
614C‧‧‧犧牲閘極
616‧‧‧犧牲閘極氧化物層
618‧‧‧犧牲多晶矽閘極層
620‧‧‧鰭型結構的區域
622‧‧‧間隔物
624‧‧‧中間介電層
626‧‧‧溝渠
628‧‧‧溝渠
630‧‧‧N型金屬氧化物半導體閘極堆疊
632‧‧‧P型金屬氧化物半導體閘極堆疊
634‧‧‧接點
700‧‧‧計算裝置
702‧‧‧面板
704‧‧‧處理器
706‧‧‧通訊晶片
圖1A顯示沿著習知多線半導體裝置之通道區域所擷取的截面圖。
圖1B係為顯示圖1A半導體裝置的IOFF參數之模擬的圖。
圖2顯示根據本發明一實施例之沿著多線半導體裝置之通道區域所擷取的截面圖。
圖3係為圖300，其代表根據本發明一實施例之含包覆層之奈米線的帶結構，其係呈能量(E)為半徑函數的形式。
圖4顯示根據本發明一實施例之具有含低帶隙包覆層之通道區域的非平面半導體裝置的角度圖。
圖5A顯示根據本發明一實施例之具有含低帶隙包覆層之一或多個通道區域之以奈米線為基礎半導體結構的三維截面圖。
圖5B顯示根據本發明一實施例之圖5A之以奈米線為基礎半導體結構的截面通道圖，其係沿著a-a’軸來擷取。
圖5C顯示根據本發明一實施例之圖5A之以奈米線為基礎半導體結構的截面間隔物圖，其係沿著b-b’軸來擷取。
圖6A-6F顯示三維截面圖，其代表根據本發明一實施例之以製造CMOS奈米線半導體結構之方法的種種操作。
圖7顯示根據本發明一種實施過程的計算裝置。
【發明內容及實施方式】
本發明說明具有含低帶隙包覆層之通道區域的非平面半導體裝置。在以下的說明中，種種具體細節被陳述，譬如具體整合與材料狀態，以便提供對本發明實施例的完整理解。那些熟諳該技藝者將明瞭，本發明的實施例可在沒有這些具體細節下實施。在其他情形中，熟知的特徵，譬如積體電路設計佈局，其係沒被詳細說明以便不會非必要地混淆本發明的實施例。更者，要理解的是，在該圖式中所顯示的種種實施例係為說明性代表，並且不一定按比例繪製。
在此所說明的一或多個實施例係針對具有含低帶隙包覆層之通道區域的非平面半導體裝置。在一個此實施例中，該裝置的閘極堆疊完全圍繞一通道區域(譬如一奈米線或環繞式閘極裝置)，且該包覆層被包括在該通道區域的整個周長上。在另一此實施例中，該裝置的閘極堆疊僅僅部分圍繞一通道區域(譬如三閘極或鰭式場效電晶體裝置)，且該包覆層係被包括在該通道區域的僅僅一部份周 長上。此些包覆層可被包括，以減少該相關半導體裝置的關閉狀態寄生漏洩，例如，用於Ⅲ-V族材料半導體裝置。
電晶體比例化的重要考量係為控制影響備用功率的電晶體關閉狀態漏洩(Ioff)。為了解決此問題，在過去，半導體工業已經朝薄體(例如，矽絕緣體，SOI)型結構、非平面結構(例如，鰭式場效電晶體或三閘極)進展並且考慮奈米線裝置。在此所說明的實施例可使用帶隙工程來進一步改善電晶體Ioff。當半導體通道材料被傳統上具有更小帶隙的高遷移率材料(譬如Ⅲ-V族材料)取代時，此些改善可變得更重要。更小的帶隙材料更易受到Ioff問題。雖然如此，帶隙工程也可被應用在更傳統的Ⅳ族半導體(例如，矽、矽鍺與鍺)。
為了協助闡釋以上概念，以及促進與本發明實施例的比較。圖1A顯示沿著習知多線半導體裝置之通道區域所擷取的截面圖。參考圖1A，一部份半導體裝置100包括兩奈米線通道區域102與104，例如Ⅲ-V族材料奈米線，譬如砷化鎵銦奈米線。閘極堆疊106圍繞該兩奈米線通道區域102與104。閘極堆疊106包括相鄰該兩奈米線通道區域102與104的閘極介電層與相鄰該閘極介電層的閘極電極(沒被個別顯示)，例如高-k閘極介電層與金屬閘極電極。
圖1B係為顯示半導體裝置100之IOFF參數之模擬的圖。參考圖1B的圖，在關閉狀態中的電流幾乎相等地分佈經過每一奈米線的體積，當電流被侷限於每一奈米線的 周長時，其係與開啟狀態形成對比。
根據本發明的實施例，Ioff係藉由減少在半導體裝置的一或多條奈米線或三維體部中的可用體積來減少。在一個此實施例中，雖然一個此種方法可包括製造中空奈米線(例如，奈米管)，替代地，帶隙工程化係被使用來避免電流在奈米線內部流動。因為前面的中空方法難以實施，所以後面的方法較佳。在一個此實施例中，奈米線的內部分或其他三維體部具有比至少部分圍繞內部分之外包覆層更高的帶隙。在具體實施例中，低帶隙包覆層係被使用來限制電流流到三維體部之奈米線的周長。要理解的是，在此些實施例中，對通道區域的參考包括該內部較高之帶隙材料與該外部較低之帶隙包覆層兩者。
以上述包覆方法為實例，圖2顯示根據本發明一實施例之沿著多線半導體裝置之通道區域所擷取的截面圖。參考圖2，一部份半導體裝置200包括兩個內部奈米線通道區域部分202與204，例如，Ⅲ-V族材料內部奈米線通道區域部分。該兩個內部奈米線通道區域部分202與204係由包覆層205所圍繞，例如，具有比兩個內部奈米線通道區域部分202與204之材料更低帶隙的Ⅲ-V族材料包覆層(例如，砷化鎵銦)。因此，相較於半導體裝置100，半導體裝置200包括受限於奈米線外部的原始Ⅲ-V通道材料，例如，當作包覆層，同時內部係由不同、更高帶隙的材料所組成。閘極堆疊206圍繞包覆層205。閘極堆疊206包括相鄰包覆層205的閘極介電層與相鄰閘極介電層 的閘極電極(沒被各別顯示)，例如高-k閘極介電層與金屬閘極電極。要理解的是，雖然兩條奈米線被描述於圖2中，但是在替代實施例中，單一奈米線或大於兩條的奈米線可被使用。
在一個實施例中，因為內部奈米線通道區域部分202或204的材料具有比包覆層205更大的帶隙與帶補償，所以可避免在該通道區域之內部區或裡面的電流流動。也就是，電流流動係被限制在包覆層205。此一包覆層可被最佳化，以用於關閉狀態問題減少之奈米線(或者其他三維體部)電晶體的遷移率、有效質量與開啟狀態性能。另一方面，內部分或層可被最佳化，以減少經過該裝置之那部分的電流流動，譬如藉由增加它相關於包覆層的帶隙與帶補償。
圖3係為圖300，代表根據本發明一實施例之含包覆層之奈米線的帶結構，其係呈能量(E)為半徑函數的形式。參考圖300，在包覆(外)層中的較小帶隙會被最佳化以用於傳送(開啟狀態)，然而，內部分具有一更大的帶隙，以減少在整體奈米線中的電流流動。
半導體裝置200(以上所說明)或半導體裝置400與500(以下所說明)係為結合閘極、通道區域與一對源極/汲極區域的半導體裝置。在一個實施例中，半導體裝置200(或400或500)係為譬如但不限於MOS-FET或微電機系統(MEMS)的那種。在一個實施例中，半導體裝置200(或400或500)係為三維MOS-FET且為一分離的裝 置或者在複數個巢狀裝置中的一個裝置。誠如對典型積體電路的理解，N-與P-通道電晶體兩者可在單一基板上被製造，以形成CMOS(互補式金屬氧化物半導體)積體電路。更者，額外的互連線可被製造，以便將此些裝置整合在積體電路內。
誠如以上所提及地，包覆層可被使用於奈米線裝置(見以下結合圖5A-5C的更詳細說明)，但也可被使用於其他三維半導體裝置中(例如，譬如在三閘極或以鰭式場效電晶體為基礎之MOS-FET中含突出通道區域的裝置)。更者，該包覆層可完全圍繞一內通道部分(例如，在以下的圖5A-5C)，或者僅僅可部分圍繞一內通道部分(例如，其中一個實施例結合圖4而說明如下)。
在第一實例中，圖4顯示根據本發明一實施例之具有含低帶隙包覆層之通道區域的非平面半導體裝置的角度圖。
參考圖4，半導體裝置400包括配置在基板402以上的異質結構404。該異質結構404包括一底部阻障層428。三維Ⅲ-V族材料體部406，譬如Ⅲ-V族材料體部，連同通道區域408係被配置在底部阻障層428以上。三維體部406包括內區域406A與包覆層406B。閘極堆疊418係被配置以圍繞至少一部份的通道區域408。閘極堆疊418包括閘極電極424與閘極介電層420。閘極堆疊可進一步包括介電間隔物460。
在一個實施例中，無法從圖4的透視圖看見，閘極堆 疊完全圍繞該通道區域408。在那實施例中，該包覆層406B完全圍繞內區域406A，至少在該通道區域408。不過，在另一個實施例中，該閘極堆疊僅僅部份圍繞該通道區域408。在那個實施例中，該包覆層406B也可僅僅部份圍繞該內區域406A。
源極與汲極區域414/416可被形成在不被閘極堆疊418所圍繞的三維體部406部份中或上。更者，頂部阻障層也可被包括在那些區域中。同樣地，絕緣區域470可被包括。雖然在圖4被描述為有些對準底部阻障層428的底部，但是令人理解的是，絕緣區域470的深度可改變。同樣地，雖然在圖4被描述為有些對準底部阻障層428的底部，但是令人理解的是，絕緣區域470的高度可改變。
基板402係由適合半導體裝置製造的材料所組成。在一個實施例中，基板402係為由單晶材料所組成的大塊基板，包括但不限於矽、鍺、矽-鍺或Ⅲ-V化合物半導體材料。在另一個實施例中，基板402包括含頂部磊晶層的塊層。在具體實施例中，該塊層係由單晶材料組成，其包括但不限於矽、鍺、矽-鍺、Ⅲ-V化合物半導體材料或石英，然而頂部磊晶層係由單晶層所組成，其包括但不限於矽、鍺、矽-鍺或Ⅲ-V化合物半導體材料。在另一個實施例中，基板402包括在下塊層以上之中間絕緣體層上的頂部磊晶層。頂部磊晶層係由單晶層所組成，其包括但不限於矽(例如，形成矽絕緣體(SOI)半導體基板)、鍺、矽-鍺或Ⅲ-V化合物半導體材料。該絕緣體層係由包括但 不限於二氧化矽、氮化矽或氧氮化矽的材料所組成。下塊層係由包括但不限於矽、鍺、矽-鍺、Ⅲ-V化合物半導體材料或石英的單晶所組成。基板402可進一步包括雜質摻雜原子。
異質結構404包括一或多層晶狀半導體層堆疊，譬如含底部阻障層428配置於上的組合緩衝物層(沒顯示)。該組合緩衝物層係由適合提供具體晶格結構的晶狀材料所組成，在該晶格結構上，底部阻障層以可忽略的錯位來形成。例如，根據本發明實施例，該組合緩衝物層係被使用以按晶格常數變化率來改變半導體異質結構404的暴露生長表面，從基板402的晶格結構到更相容於其上之高品質、低缺陷層之磊晶生長的晶格結構。在一個實施例中，組合緩衝物層用來提供更適合磊晶生長的晶格常數，而不是基板402的不相容晶格常數。在一個實施例中，基板402係由單晶矽所組成，且該組合緩衝物層降級到由具有厚度大約1微米之砷化銦鋁層所組成的底部阻障層。在一替代性實施例中，該組合緩衝物層被省略，因為基板402的晶格常數適合用於半導體裝置之底部阻障層428的生長。
該底部阻障層428係由適合將波函數侷限於其上所形成之通道區域中的材料所組成。根據本發明的一個實施例，該底部阻障層428具有適合匹配該組合緩衝物層之頂部晶格常數的晶格常數，例如，該些晶格常數係相似到足夠使底部阻障層428的錯位形成被忽略。在一個實施例 中，該底部阻障層428係由具有厚度近似10奈米的近似砷化銦鋁(In0.65Al0.35As)層所組成。在具體實施例中，近似砷化銦鋁(In0.65Al0.35As)層所組成的底部阻障層428係被使用於N型半導體裝置中的量子限制。在另一個實施例中，底部阻障層428係由具有厚度近似10奈米的近似銻化銦鋁(In0.65Al0.35Sb)層所組成。在具體實施例中，由近似銻化銦鋁(In0.65Al0.35Sb)層所組成的底部阻障層428係被使用於P型半導體裝置中的量子限制。
在一個實施例中，三維體部406包括具有比包覆層406B更高帶隙的內區域406A。包覆層406B/內區域406A組合的選擇原則上是豐富的。例如，在Ⅲ-V族材料狀態中晶格匹配(或幾乎晶格匹配)的對，包括砷化鎵銦/磷化銦、砷化鎵/砷化鎵鋁、銻化銦/銻化銦鋁，其係可被使用。雖然在此所說明的許多實施例針對Ⅲ-V族材料通道區域，但是其他實施例可包括矽/矽鍺/鍺的使用。例如，低帶隙富含鍺的包覆層可連同高帶隙富含矽的內區域一起使用。一般而言，包覆層406B可由適合傳播具低阻力之波函數的材料所組成。在一個實施例中，包覆層406B係由Ⅲ(例如，硼、鋁、鎵或銦)與V(例如，氮、磷、砷或銻)族元素所組成。在一個實施例中，包覆層406B係由砷化銦或銻化銦所組成。該包覆層406B具有適合傳播波函數之實質部份的厚度，例如適合禁止明顯部份的波函數進入內區域406A。在一個實施例中，包覆層406B具有的厚度範圍近乎50-100埃。在Ⅲ-V族材料異質結構的情形 中，內區域406B係由與在異質結構中之底部阻障層的相同材料所組成。
假如頂部阻障層被使用的話(沒顯示)，頂部阻障層係由適合將波函數限制於形成在其下之Ⅲ-V材料(或其它低帶隙材料)體部/通道區域中的材料所組成。根據本發明的實施例，頂部阻障層所具有的晶格常數適合匹配包覆層406B的晶格常數，例如，該些晶格常數係相似到足以使頂部阻障層中的錯位形成被忽略。在一個實施例中，頂部阻障層係由譬如但不限於N型砷化鎵銦的材料層所組成。源極與汲極材料區域，例如形成在位置414與416，係為摻雜的Ⅲ-V族材料區域，此一更濃密摻雜的結構係由與頂部阻障層相同或相似的材料所形成。在其他實施例中，源極與汲極區域係形成在位置414與416上的體部406中。
在一個實施例中，再度參考圖4，閘極電極堆疊418的閘極電極424係由金屬閘極組成，且該閘極介電層420係由高k材料所組成。例如，在一個實施例中，該閘極介電層420係由譬如但不限於氧化鉿、氧氮化鉿、矽酸鉿、氧化鑭、氧化鋯、矽酸鋯、氧化鉭、鈦酸鍶鋇、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮鋅酸鉛或其組合的材料所組成。更者，一部份的閘極介電層420包括從半導體體部406之頂部少許層形成的自然氧化物層。在一個實施例中，閘極介電層420係由頂部高-k部份與半導體材料氧化物所組成的下部份所組成。在一個實施例中，閘 極介電層420係由氧化鉿的頂部份與二氧化矽或氧氮化矽的底部份所組成。
在一個實施例中，閘極電極424係由金屬層所組成，譬如但不限於金屬氮化物、金屬碳化物、金屬矽化物、金屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷、鎳或傳導性金屬氧化物。在具體實施例中，閘極電極524係由形成在金屬工作函數設定層以上的非工作函數設定充填材料所組成。
在第二實例中，圖5A顯示根據本發明一實施例之具有含低帶隙包覆層之一或多個通道區域之以奈米線為基礎半導體結構的三維截面圖。圖5B顯示圖5A之以奈米線為基礎半導體結構的截面通道圖，其係沿著a-a’軸來擷取。圖5C顯示圖5A之以奈米線為基礎半導體結構的截面間隔物圖，其係沿著b-b’軸來擷取。
參考圖5A，半導體裝置500包括配置在基板502以上的一或多個垂直堆疊奈米線(504組)。在此之實施例係針對為單線裝置與多線裝置兩者。舉例來說，具有奈米線504A、504B與504C之以三條奈米線為基礎的裝置係為了說明性目的被顯示。為了方便說明，奈米線504A係被使用當作一實例，在此，說明被聚焦在僅僅其中一奈米線。須理解的是，雖然一奈米線的屬性被說明，但基於複數條奈米線的實施例之每一奈米線可具有相同屬性。
奈米線504之各者包括配置在奈米線中的通道區域506。通道區域506具有長度(L)。參考圖5B，該通道 區域也具有垂直於長度(L)的周長。參考圖5A與5B兩者，閘極電極堆疊508圍繞通道區域506之各者的整個周長。該閘極電極堆疊508包括一閘極電極，連同一閘極介電層配置在該通道區域506與閘極電極(未顯示)之間。該通道區域506係為離散的，其中它完全被閘極電極堆疊508圍繞而沒有任何材料插入，譬如下層基板材料或上覆通道製造材料。於是，在具有複數條奈米線504的實施例中，奈米線的通道區域506相對於彼此也是離散的，如圖5B所描繪。
在一個實施例中，通道區域506包括具有比包覆層506B更高帶隙的內區域506A。包覆層506B/內區域506A組合的選擇原則上是豐富的。例如，在Ⅲ-V族材料狀態中晶格匹配(或幾乎晶格匹配)的對，包括砷化鎵銦/磷化銦、砷化鎵/砷化鎵鋁、銻化銦/銻化銦鋁，可被使用。雖然在此所說明的許多實施例針對Ⅲ-V族材料通道區域，但是其他實施例可包括矽/矽鍺/鍺的使用。例如，低帶隙富含鍺的包覆層可連同高帶隙富含矽的內區域一起使用。一般而言，包覆層506B可由適合傳播具低阻力之波函數的材料所組成。在一個實施例中，包覆層506B係由Ⅲ(例如，硼、鋁、鎵或銦)與V(例如，氮、磷、砷或銻)族元素所組成。在一個實施例中，包覆層506B係由砷化銦或銻化銦所組成。該包覆層506B具有適合傳播波函數之實質部份的厚度，例如適合禁止明顯部份的波函數進入內區域506A。在一個實施例中，包覆層506B具有的厚度範 圍近乎50-100埃。在Ⅲ-V族材料異質結構的情形中，內區域506B係由與在異質結構中之底部阻障層的相同材料所組成。
在一個實施例中，奈米線504以線或帶子的尺寸來製作(後者會被說明如下)，並且可具有切成方形或圓形的角。在一個實施例中，奈米線504係為單向應變的奈米線。該單向應變奈米線或複數條奈米線係以拉伸應變或以壓縮應變被單向應變，例如各別用於NMOS(N型金屬氧化半導體)或PMOS(P型金屬氧化半導體)。
在圖5B中，通道區域506之各者的寬度與高度近乎相同地顯示，不過，它們不一定。例如，在另一個實施例中(沒顯示)，奈米線504的寬度實質大於高度。在具體實施例中，該寬度比高度大近乎2-10倍。具有此幾何結構的奈米線可被稱為奈米帶。在一個替代性實施例中(也沒被顯示)，奈米帶可被垂直定向。也就是，奈米線504的每一條具有寬度與高度，該寬度實質小於高度。在一個實施例中，奈米線504以線或帶子的尺寸製作，並且可具有切成方形或圓形的角。
再度參考圖5A，奈米線504之各者也包括配置在通道區域504之任一側上之奈米線中的源極與汲極區域510與512。一對接點514係配置在源極/汲極區域510/512上。在具體實施例中，該對接點514圍繞源極/汲極區域510/512每一個的整個周長，如圖5A所描述。也就是，在一個實施例中，該源極/汲極區域510/512係為離散的， 其中它完全被接點514所圍繞而沒有任何材料插入，譬如下層基板材料或上覆通道製造材料。於是，在具有複數奈米線504的此一實施例中，奈米線的源極/汲極區域510/512相對於彼此也是離散的。
再度參考圖5A，在一個實施例中，半導體裝置500進一步包括一對間隔物516。該間隔物516係被配置在該閘極電極堆疊508與該對接點514之間。如以上所說明，在至少數個實施例中，通道區域與源極/汲極區域被製成離散。不過，並非奈米線504的全部區域需要或甚至可被離散。例如，參考圖5C，在間隔物516以下的位置，奈米線504A-504C並非離散。在一個實施例中，奈米線504A-504C的堆疊具有插入的半導體材料580於其間，譬如鍺插入於Ⅲ-V族材料奈米線之間，或者反之亦然，如以下相關於圖6A-6F所說明。在一個實施例中，底部奈米線504A仍可接觸一部份的基板502，例如接觸配置在大塊基板上的絕緣層部份。因此，在一個實施例中，在其中一或兩個間隔物以下之複數個垂直堆疊奈米線的一部份係為非離散的。
雖然以上所說明的裝置500用於單一個裝置，例如，NMOS或PMOS裝置，但是互補式金屬氧化物半導體(CMOS)架構也可被形成，以包括配置在相同基板上或以上之以NMOS與PMOS奈米線為基礎裝置兩者，例如，如以下結合圖6A-6F的說明。
再度參考圖5A-5C，基板502係由適合半導體裝置製 造的材料所組成。在一個實施例中，基板502包括由單晶材料所組成的下大塊基板，其係包括但不限於矽、鍺、矽-鍺或Ⅲ-V化合物半導體材料。由包括但不限於二氧化矽、氮化矽、或氧氮化矽之材料所組成的上絕緣體層係被配置在下大塊基板上。因此，結構500可從起始的絕緣體上半導體基板所製造。同樣地，在一個實施例中，複數條垂直堆疊奈米線504係被配置在具有插入介電層配置於上的大塊晶狀基板以上，如在圖5A-5C所描繪。此外，結構500可直接從大塊基板來形成，且局部氧化係被使用來形成電性絕緣部份，以代替以上所說明的上絕緣體層。同樣地，在另一個實施例中，複數條垂直堆疊奈米線504係被配置在不具有插入介電層配置於上的大塊晶狀基板上面。在另一個實施例中，具有高帶隙的頂部阻障層，譬如Ⅲ-V族材料阻障層係被使用來將底部奈米線504A與下層基板隔開。
在一個實施例中，再度參考圖5A，閘極電極堆疊508的閘極電極係由金屬閘極所組成且該閘極介電層係由高k材料所組成。例如，在一個實施例中，該閘極介電層係由譬如但不限於氧化鉿、氧氮化鉿、矽酸鉿、氧化鑭、氧化鋯、矽酸鋯、氧化鉭、鈦酸鍶鋇、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮鋅酸鉛或其組合的材料所組成。更者，一部份的閘極介電層包括從奈米線504之頂部少許層形成的一自然氧化物層。在一個實施例中，閘極介電層係由頂部高-k部份與半導體材料之氧化物所組成的下 部份所組成。在一個實施例中，閘極介電層係由氧化鉿的頂部份與二氧化矽或氧氮化矽的底部份所組成。
在一個實施例中，閘極電極係由金屬層所組成，譬如但不限於金屬氮化物、金屬碳化物、金屬矽化物、金屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷、鎳或傳導性金屬氧化物。在具體實施例中，閘極電極係由形成在金屬工作函數設定層以上的非工作函數設定充填材料所組成。
在一個實施例中，間隔物516係由絕緣介電材料所組成，譬如但不限於二氧化矽、氧氮化矽或氮化矽。在一個實施例中，接點514係從金屬物種所製造。該金屬物種係為純金屬，譬如鎳或鈷，或者為合金，譬如金屬-金屬合金或者金屬-半導體合金(例如，譬如矽化物材料)。
再度參考圖5A，奈米線550之各者也包括配置在通道區域506任一側上之奈米線中或上的源極與汲極區域510/512。在一個實施例中，源極與汲極區域510/512係為被嵌入的源極與汲極區域，例如，至少一部份的奈米線會被移除且替代以源極/汲極材料區域。不過，在另一個實施例中，源極與汲極區域510/512係包含或至少包括該一或多條奈米線504部份。
要理解的是，雖然以上所說明的裝置500用於單一裝置，但是CMOS架構也可被形成以包括配置在相同基板上或以上之以NMOS與PMOS奈米線為基礎的裝置兩者。
因此，在另一種態樣中，可提供製造具有包覆層之奈 米線的方法。圖6A-6F顯示三維截面圖，其代表根據本發明一實施例之一種製造CMOS奈米線半導體結構之方法中的種種操作。
在一個實施例中，一種製造奈米線半導體結構的方法，包括形成以PMOS奈米線為基礎的半導體裝置與相鄰以NMOS奈米線為基礎的半導體裝置兩者。每一個裝置均可藉由形成奈米線於基板以上來製造。在最終提供兩奈米線的形成以用於以NMOS與PMOS奈米線為基礎半導體裝置之每一個的具體實施例中，圖6A顯示具有基板602的最初結構600(例如，由具有絕緣或阻障層602B於其上的大塊基板602A所組成)。Ⅲ-V材料層604/鍺層606/Ⅲ-V材料層608/鍺層610堆疊係配置在堆疊602上。當然，此些層的順序可被反向。
參考圖6B，一部份的Ⅲ-V材料層604/鍺層606/Ⅲ-V材料層608/鍺層610堆疊以及一頂部部份的絕緣體或阻障層602B會被圖案化成鰭型結構612，例如以遮罩與電漿蝕刻製程。因此，在一個實施例中，自由表面係藉由圖案化被形成在Ⅲ-V材料與鍺層之每一層的任一側上，以提供鰭型結構612。
在顯示三個閘極結構形成的具體實例中，圖6C顯示具有三個犧牲閘極614A、614B與614C配置在其上的鰭型結構612。在一個此實施例中，該三個犧牲閘極614A、614B與614C係由例如以電漿蝕刻製程被毯狀沈積與圖案化的犧牲閘極氧化物層616與犧牲多晶矽閘極層618所組 成。
在圖案化以形成三個犧牲閘極614A、614B與614C之後，間隔物可被形成在該三個犧牲閘極614A、614B與614C的側牆上，摻雜可被施行於圖6C所示之鰭型結構612的區域620中(例如，尖端與/或源極與汲極型摻雜)，且中間介電層可被形成以覆蓋且隨後重新暴露該三個犧牲閘極614A、614B與614C。該中間介電層隨後可被拋光以暴露該三個犧牲閘極614A、614B與614C，以用於取代閘極或閘極後製之製程。參考圖6D，該三個犧牲閘極614A、614B與614C被暴露，連同間隔物622與中間介電層624。
該犧牲閘極614A、614B與614C隨後可被移除，例如在取代閘極或閘極後製流程中，以暴露該鰭型結構612的通道部份。參考圖6E的左手部份，在鰭型結構612被使用來製造NMOS裝置的情形中，該犧牲閘極614A、614B與614C會被移除，以提供溝渠626。由溝渠626所暴露的鍺層606與610部份以及絕緣或阻障層602B的暴露部份，可被移除以留下Ⅲ-V族材料層604與608的離散部份。參考圖6E的右手部份，在鰭型結構612被使用來製造PMOS裝置的情形中，犧牲閘極614A、614B與614C可被移除，以提供溝渠628。由溝渠628所暴露的Ⅲ-V材料層604與608部份可被移除，以留下鍺層606與610的離散部份。
在一個實施例中，參考圖6E的右手部份，Ⅲ-V族材 料層604與608會以濕式蝕刻被選擇性蝕刻，該濕式蝕刻會選擇性移除Ⅲ-V族材料，同時不會蝕刻該鍺奈米線結構606與610。在另一個實施例中，參考圖6E的左手部份，鍺層606與610受到濕式蝕刻選擇性地蝕刻，該濕式蝕刻會選擇性移除鍺，同時不會蝕刻Ⅲ-V族材料奈米線結構604與608。因此，Ⅲ-V族材料層可從鰭型結構612被移除，以形成鍺通道奈米線，或者鍺層可從鰭型結構612被移除，以形成Ⅲ-V族材料通道奈米線。
在一個實施例中，在圖6E所示之Ⅲ-V族材料層604與608(NMOS)或者鍺層606與610(PMOS)的離散部份，最後將變成以奈米線為基礎之結構中的通道區域。因此，在圖6E所描繪的製程階段中，通道工程或調整可被施行。例如，在一個實施例中，在圖6E之左手部份中所顯示的Ⅲ-V族材料層604與608的離散部份或者在圖6E之右手部份中所顯示的鍺層606與610的離散部份，其係可使用氧化與蝕刻製程被薄化。此一蝕刻製程可被同時施行，該些線則可藉由蝕刻該相反的Ⅲ-V族材料或鍺層來分開。於是，從Ⅲ-V族材料層604與608或從鍺層606與610所形成的最初線會開始變厚，其係並且在後續的處理中變薄。除了薄化以外或做為薄化的替代物，低帶隙包覆層可被形成以圍繞一或多個暴露通道區域。該些包覆層係為以上所說明的那些，例如，包覆層205、406B或506B。
在如圖6E所描繪之離散通道區域形成以後，高-k閘 極介電與金屬閘極處理可被施行，且源極與汲極接點可被添加。在顯示三個閘極結構形成在兩條Ⅲ-V族材料奈米線(NMOS)或兩條鍺奈米線(PMOS)上的具體實例中，圖6F顯示NMOS閘極堆疊630或PMOS閘極堆疊632沈積以後的結構。閘極堆疊可各自由高-k閘極介電層與N-型或P-型金屬閘極電極層所組成。此外，圖6F描繪在永久閘極堆疊形成以後接續移除中間介電層624的結果。接點可被形成在留在圖6E之中間介電層624部分的地方中。在一個實施例中，在移除624與形成接點634之製程期間的某階段，源極與汲極工程也可被施行。
因此，在此所說明之一或多個實施例是著重在具有低帶隙外包覆層的活性區域配置。雖然以上的說明相關於非平面性與環繞式閘極裝置的益處，但是就不具有閘極周圍包繞特徵的平面裝置而言，也可得到益處。因此，此些配置可被包括以形成以高遷移率材料為基礎的電晶體，譬如平面裝置、以鰭型或三閘極為基礎的裝置、以及環繞式閘極裝置，包括以奈米線為基礎的裝置。令人理解的是，材料的形成，譬如在此所說明的Ⅲ-V材料層(或其它高遷移率、低帶隙材料)可藉由譬如但不限於化學蒸汽沈積(CVD)或分子束磊晶生長(MBE)或其它類似製程的技術來施行。
圖7顯示根據本發明一種實施過程的計算裝置700。計算裝置700內置面板702。該面板702包括許多元件，包括但不限於處理器704與至少一個通訊晶片706。處理 器704被物理性且電性聯結到面板702。在一些實施過程中，該至少一個通訊晶片706也被物理性且電性聯結到面板702。在進一步實施過程中，該通訊晶片706係為處理器704的一部份。
依據它的應用，計算裝置700包括可或不可被物理性與電性聯結到面板702的其他元件。這些其他元件包括但不限於揮發性記憶體(例如動態隨機存取記憶體)、非揮發性記憶體(例如，唯讀記憶體)、快閃記憶體、圖形處理器、數位訊號處理器、密碼機處理器、晶片組、天線、顯示器、觸控式螢幕顯示器、觸控式螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、指南針、加速度計、陀螺儀、喇叭、照相機與質量儲存裝置(譬如硬碟驅動器、光碟(CD)、數位多功能光碟(DVD)等等)。
通訊晶片706能夠使無線通訊用來傳送資料往返計算裝置700。〝無線〞用詞與其衍生字詞可被使用來說明電路、裝置、系統、方法、技術、通訊通道等等，其可經由調變電磁輻射的使用將資料通訊經過非固態媒介。該用詞並沒有意味著該相關裝置不包含任何線，雖然在一些實施例中，它們可能沒有。通訊晶片706可實施許多無線標準或協定的任一個，包括但不限於Wi-Fi(無線保真)(IEEE(電機電子工程師學會)802.11家族)、WiMAX(全球互通微波存取)(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO(演進數據優化)、 HSPA+(高速封包存取)、HSDPA+(高速下行封包存取)、HSUPA+(高速上行封包存取)、EDGE(GSM增強數據率演進)、GSM(全球行動通訊系統)、GPRS(一般封包式無線電服務)、CDMA(分碼多工存取)、TDMA(分時多工存取)、DECT(數位歐洲無線電信)、藍芽、其衍生者、以及被稱為3G、4G、5G以及以上的任何其他無線協定。該計算裝置700包括複數個通訊晶片706。例如，第一通訊晶片706可致力於較短範圍的無線通訊，譬如Wi-Fi與藍芽，且第二通訊晶片706可致力於較長範圍的無線通訊，譬如GPS(全球定位系統)、EDGE(GSM增強數據率演進)、GPRS(一般封包式無線電服務)、CDMA(分碼多工存取)、WiMAX(全球互通微波存取)、LTE(長期演進)、Ev-DO(演進數據優化)與其他。
計算裝置700的處理器704包括被封裝在處理器704內的一積體電路晶粒。在本發明的一些實施過程中，處理器的積體電路晶粒包括一或多個裝置，譬如根據本發明實施過程而建立的MOS-FET(金屬氧化物半導體場效電晶體)電晶體。用詞〝處理器〞可意指處理來自暫存器與/或記憶體之電子資料以將那電子資料轉換成可被儲存在暫存器與/或記憶體中之其他電子資料的任何裝置或一裝置的任何部份。
該通訊晶片706也包括被封裝在通訊晶片706內的積體電路晶粒。根據本發明的另一實施過程，通訊晶片的積 體電路晶粒包括一或多個裝置，譬如根據本發明實施過程所建立的MOS-FET電晶體。
在進一步實施過程中，被安放在該計算裝置700內的另一個元件包含一積體電路晶粒，該晶粒包括一或多個裝置，譬如根據本發明實施過程所建立的MOS-FET電晶體。
在種種實施過程中，計算裝置700可為膝上型電腦、輕省筆電、筆記型電腦、超極緻筆電、智慧型手機、平板電腦、個人數位助理(PDA)、超行動個人電腦、行動電話、桌上型電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位照相機、可攜式音樂播放器或數位視訊記錄器。在進一步實施過程中，該計算裝置700可為處理資料的任何其他電子裝置。
因此，本發明的實施例包括具有含低帶隙包覆層之通道區域的非平面半導體裝置。
在一個實施例中，半導體裝置包括配置在基板上之複數條奈米線的垂直配置。每一奈米線包括具有第一帶隙的內區域以及圍繞該內區域的外包覆層。該包覆層具有第二之低帶隙。閘極堆疊係配置在每一奈米線之通道區域上並且完全圍繞它。該閘極堆疊包括配置在該包覆層上並且圍繞它的閘極介電層以及配置在該閘極介電層上的閘極電極。源極與汲極區域係配置在該奈米線之通道區域的任一側上。
在一個實施例中，該包覆層係由適合傳播具有低阻力 之波函數的材料所組成。
在一個實施例中，每一通道區域的該內區域係由適合實質避免電流從源極區域流到汲極區域的材料所組成。
在一個實施例中，該包覆層與內區域的材料對係為譬如但不限於砷化鎵銦/磷化銦、砷化鎵/砷化鎵鋁或銻化銦/銻化銦鋁的對。
在一個實施例中，該包覆層富含鍺，且該內區域富含矽。
在一個實施例中，該包覆層具有適合傳播波函數之實質部份並且禁止明顯部份的波函數進入每一通道區域的內區域的厚度。
在一個實施例中，該包覆層具有範圍近乎50-100埃的厚度。
在一個實施例中，該源極與汲極區域形成在每一奈米線的部份內。
在一個實施例中，每一奈米線的源極與汲極區域相對於彼此離散，且該半導體裝置進一步包括：一傳導性源極接點，圍繞該離散源極區域的每一個；以及一傳導性汲極接點，圍繞該離散汲極區域的每一個。
在一個實施例中，該閘極介電層係為一高-k閘極介電層，且該閘極電極係為一金屬閘極電極。
在一個實施例中，一種半導體裝置，包括：一異質結構，配置在基板上並且包括具有通道區域的三維半導體體部。該通道區域包括具有第一帶隙的內區域以及至少部份 圍繞該內區域的一外包覆層。該包覆層具有較低之第二帶隙。一閘極堆疊配置在該通道區域上並且至少部份將它圍繞。該閘極堆疊包括配置在該包覆層上的閘極介電層以及配置在該閘極介電層上的閘極電極。源極與汲極區域係配置在三維半導體體部中、在通道區域的每一側上。
在一個實施例中，該包覆層完全圍繞該通道區域的內區域，且該閘極堆疊完全圍繞該通道區域。
在一個實施例中，該包覆層僅僅部份圍繞該通道區域的內區域，且該閘極堆疊僅僅部份圍繞該通道區域。
在一個實施例中，該包覆層係由適合傳播具有低阻力之波函數的材料所組成。
在一個實施例中，該通道區域的內區域包含適合實質避免電流從源極區域流到汲極區域的材料。
在一個實施例中，該包覆層與內區域的材料對係為譬如但不限於砷化鎵銦/磷化銦、砷化鎵/砷化鎵鋁或銻化銦/銻化銦鋁的對。
在一個實施例中，該包覆層富含鍺，且該內區域富含矽。
在一個實施例中，該包覆層具有適合傳播波函數之實質部份並且禁止明顯部份的波函數進入該通道區域之內區域的厚度。
在一個實施例中，該包覆層具有範圍近乎50-100埃的厚度。
在一個實施例中，該閘極介電層係為一高-k閘極介電 層，且該閘極電極係為一金屬閘極電極。
在一個實施例中，一半導體結構包括第一半導體裝置。第一半導體裝置包括配置在基板上方之複數條奈米線的第一垂直配置。每一奈米線包括具有第一帶隙的內區域以及圍繞該內區域的一外包覆層。該包覆層具有較低之第二帶隙。第一閘極堆疊配置在每一奈米線的通道區域上並且將它完全圍繞。第一閘極堆疊包括配置在該包覆層上並且圍繞它的閘極介電層以及配置在該閘極介電層上的閘極電極。源極與汲極區域係配置在複數條奈米線之第一垂直配置的該些奈米線之通道區域的任一側上。半導體結構也包括第二半導體裝置。第二半導體裝置也包括配置在基板上方之複數條奈米線的第二垂直配置。第二閘極堆疊配置在每一奈米線的通道區域上並且將它完全圍繞。第二閘極堆疊包括一閘極介電層以及配置在該閘極介電層上的閘極電極。源極與汲極區域係配置在複數條奈米線的第二垂直配置之該些奈米線之通道區域的任一側上。
在一個實施例中，第一半導體裝置係為NMOS裝置，且第二半導體裝置係為PMOS裝置。
在一個實施例中，該包覆層與內區域形成Ⅲ-V族材料異質接合。
在一個實施例中，第二半導體裝置的每一奈米線包括具有第一帶隙的第二內區域以及圍繞第二內區域的第二外包覆層，第二包覆層具有較低之第二帶隙。
在一個實施例中，包覆層與第二包覆層，每一層均包 含適合傳播具有低阻力之波函數的材料。
在一個實施例中，內區域與第二內區域每一個均包含適合實質避免電流從各別源極區域流到汲極區域的材料。
在一個實施例中，該包覆層與內區域的材料對係為譬如但不限於砷化鎵銦/磷化銦、砷化鎵/砷化鎵鋁或銻化銦/銻化銦鋁的對，且第二包覆層富含鍺，且第二內區域富含矽。
在一個實施例中，該包覆層與第二包覆層的每一個各別具有適合傳播波函數之實質部份並且禁止明顯部份的波函數進入該內區域與第二內區域的厚度。
在一個實施例中，該包覆層與第二包覆層的每一個具有範圍近乎50-100埃的厚度。
在一個實施例中，第一閘極堆疊的該閘極介電層係為一高-k閘極介電層，且第一閘極堆疊的該閘極電極係為一N型金屬閘極電極。
在一個實施例中，第二閘極堆疊的該閘極介電層係為一高-k閘極介電層，且第二閘極堆疊的該閘極電極係為一P型金屬閘極電極。

Claims (23)

  1. 一種積體電路結構，包含：奈米線，其位於基板上，該奈米線相對於該基板水平地定向，並且包含具有第一帶隙的內區域以及圍繞該內區域的外包覆層，該包覆層具有較窄之第二帶隙；閘極堆疊，其位於該奈米線的通道區域上並且將該通道區域完全圍繞，該閘極堆疊包含在該包覆層上並且將該包覆層圍繞的閘極介電層以及在該閘極介電層上的閘極電極；以及嵌入的源極與汲極區域，其位於該奈米線的任一側上；其中該包覆層富含鍺，且該內區域富含矽。
  2. 如申請專利範圍第1項之積體電路結構，其中該包覆層包含適合傳播波函數且具有低電阻之材料。
  3. 如申請專利範圍第2項之積體電路結構，其中該通道區域的該內區域避免電流從該嵌入的源極區域流到該嵌入的汲極區域。
  4. 如申請專利範圍第1項之積體電路結構，其中該包覆層具有適合傳播部份的波函數並且禁止部份的波函數進入每一通道區域的該內區域的厚度。
  5. 如申請專利範圍第4項之積體電路結構，其中該包覆層具有範圍約在50-100埃的厚度。
  6. 如申請專利範圍第1項之積體電路結構，其中該閘極介電層係為高-k閘極介電層，且該閘極電極係為金屬 閘極電極。
  7. 一種積體電路結構，包含：奈米線，其位於基板上，該奈米線包含具有第一帶隙的內區域以及圍繞該內區域的外包覆層，該包覆層具有較窄之第二帶隙；閘極堆疊，其位於該奈米線的通道區域上並且將該通道區域完全圍繞，該閘極堆疊包含在該包覆層上並且將該包覆層圍繞的閘極介電層以及在該閘極介電層上的閘極電極；一對絕緣間隔物，其位於該閘極堆疊的任一側上及鰭式結構之上，該鰭式結構包含第一半導體材料之層與第二半導體材料之層，該奈米線的該內區域包含該第一半導體材料；以及源極與汲極區域，其位於該對絕緣間隔物的任一側上。
  8. 如申請專利範圍第7項之積體電路結構，其中該包覆層包含適合傳播波函數且具有低電阻之材料。
  9. 如申請專利範圍第8項之積體電路結構，其中每一通道區域的該內區域避免電流從源極區域流到汲極區域。
  10. 如申請專利範圍第7項之積體電路結構，其中該包覆層與該內區域的材料對係從由磷化銦/砷化鎵銦、砷化鎵/砷化鎵鋁與銻化銦鋁/銻化銦所組成的組群選出。
  11. 如申請專利範圍第7項之積體電路結構，其中該 包覆層富含鍺，且該內區域富含矽。
  12. 如申請專利範圍第7項之積體電路結構，其中該包覆層具有適合傳播部份的波函數並且禁止部份的波函數進入每一通道區域的該內區域的厚度。
  13. 如申請專利範圍第12項之積體電路結構，其中該包覆層具有範圍約在50-100埃的厚度。
  14. 如申請專利範圍第7項之積體電路結構，其中該源極與汲極區域係形成在該奈米線的部份內。
  15. 如申請專利範圍第7項之積體電路結構，進一步包含：傳導性源極接點，其圍繞該源極區域；以及傳導性汲極接點，其圍繞該汲極區域。
  16. 一種積體電路結構，包含：奈米線，其在基板上水平地定向，該奈米線包含具有第一帶隙的內區域以及圍繞該內區域的外包覆層，該包覆層具有比該第一帶隙窄的第二帶隙；閘極堆疊，其位於該奈米線的通道區域上並且將該通道區域完全圍繞，該閘極堆疊包含在該包覆層上並且將該包覆層圍繞的閘極介電層以及在該閘極介電層上的閘極電極；源極與汲極區域，其位於該奈米線的該通道區域的任一側上；傳導性源極接點，其完全圍繞該源極區域；以及傳導性汲極接點，其完全圍繞該汲極區域； 其中該包覆層相較於該內區域具有較多的鍺，且該內區域相較於該包覆層具有較多的矽。
  17. 如申請專利範圍第16項之積體電路結構，其中該源極與汲極區域係嵌入的源極與汲極區域。
  18. 如申請專利範圍第16項之積體電路結構，其中該源極與汲極區域係形成在該奈米線的部份內。
  19. 如申請專利範圍第16項之積體電路結構，其中該包覆層包含用以傳播波函數且具有低於預定值的電阻之材料。
  20. 如申請專利範圍第19項之積體電路結構，其中該通道區域的該內區域用以避免電流從該源極區域流到該汲極區域。
  21. 如申請專利範圍第16項之積體電路結構，其中該包覆層具有用以傳播部份的波函數並且禁止部份的波函數進入該通道區域的該內區域的厚度。
  22. 如申請專利範圍第21項之積體電路結構，其中該包覆層具有範圍約在50-100埃的厚度。
  23. 如申請專利範圍第16項之積體電路結構，其中該閘極介電層係為高-k閘極介電層，且該閘極電極係為金屬閘極電極。
TW106107055A 2012-09-27 2013-09-16 具有含低帶隙包覆層之通道區的非平面半導體裝置 TWI618127B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/629,148 2012-09-27
US13/629,148 US8785909B2 (en) 2012-09-27 2012-09-27 Non-planar semiconductor device having channel region with low band-gap cladding layer

Publications (2)

Publication Number Publication Date
TW201737325A TW201737325A (zh) 2017-10-16
TWI618127B true TWI618127B (zh) 2018-03-11

Family

ID=50337970

Family Applications (3)

Application Number Title Priority Date Filing Date
TW104132171A TWI582840B (zh) 2012-09-27 2013-09-16 具有含低帶隙包覆層之通道區的非平面半導體裝置
TW102133555A TWI512802B (zh) 2012-09-27 2013-09-16 具有含低帶隙包覆層之通道區的非平面半導體裝置
TW106107055A TWI618127B (zh) 2012-09-27 2013-09-16 具有含低帶隙包覆層之通道區的非平面半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW104132171A TWI582840B (zh) 2012-09-27 2013-09-16 具有含低帶隙包覆層之通道區的非平面半導體裝置
TW102133555A TWI512802B (zh) 2012-09-27 2013-09-16 具有含低帶隙包覆層之通道區的非平面半導體裝置

Country Status (6)

Country Link
US (1) US8785909B2 (zh)
EP (1) EP2901470B1 (zh)
KR (2) KR101709687B1 (zh)
CN (2) CN104584189B (zh)
TW (3) TWI582840B (zh)
WO (1) WO2014051731A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095652A1 (en) 2011-12-23 2013-06-27 Intel Corporation Uniaxially strained nanowire structure
US8765563B2 (en) * 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
US8896101B2 (en) * 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
CN103985751B (zh) * 2013-02-08 2016-12-28 中国科学院微电子研究所 半导体设置及其制造方法
US11404325B2 (en) 2013-08-20 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon and silicon germanium nanowire formation
US9184269B2 (en) * 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
CN106030810B (zh) * 2013-09-27 2019-07-16 英特尔公司 经由用于硅上异质集成的模板工程的改进的包覆层外延
US9257527B2 (en) 2014-02-14 2016-02-09 International Business Machines Corporation Nanowire transistor structures with merged source/drain regions using auxiliary pillars
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
US10170332B2 (en) * 2014-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET thermal protection methods and related structures
US9306019B2 (en) * 2014-08-12 2016-04-05 GlobalFoundries, Inc. Integrated circuits with nanowires and methods of manufacturing the same
US9614056B2 (en) * 2014-10-28 2017-04-04 Globalfoundries Inc. Methods of forming a tri-gate FinFET device
US9461114B2 (en) * 2014-12-05 2016-10-04 Samsung Electronics Co., Ltd. Semiconductor devices with structures for suppression of parasitic bipolar effect in stacked nanosheet FETs and methods of fabricating the same
CN105895688B (zh) * 2015-01-26 2020-05-05 联华电子股份有限公司 纳米线晶体管元件及其制作方法
KR102270916B1 (ko) 2015-04-06 2021-06-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
EP3314666A4 (en) 2015-06-26 2019-02-13 INTEL Corporation SOURCE SPACER / SEMICONDUCTOR DRAIN WITH HIGH MOBILITY
WO2017003407A1 (en) 2015-06-27 2017-01-05 Intel Corporation Ge nano wire transistor with gaas as the sacrificial layer
US9818872B2 (en) * 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
WO2017044107A1 (en) 2015-09-10 2017-03-16 Intel Corporation Semiconductor nanowire device having cavity spacer and method of fabricating cavity spacer for semiconductor nanowire device
US9608099B1 (en) * 2015-09-22 2017-03-28 International Business Machines Corporation Nanowire semiconductor device
DE112015006945T5 (de) 2015-09-25 2018-06-21 Intel Corporation Transistoren mit hoher Elektronenbeweglichkeit mit Heteroübergang-Dotierstoffdiffusionsbarriere
US10388764B2 (en) 2015-09-25 2019-08-20 Intel Corporation High-electron-mobility transistors with counter-doped dopant diffusion barrier
US9755034B2 (en) 2015-10-27 2017-09-05 Samsung Electronics Co., Ltd. Semiconductor device having nanowire
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US10204985B2 (en) * 2015-11-16 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10978591B2 (en) 2015-12-07 2021-04-13 Institute of Microelectronics, Chinese Academy of Sciences Nanowire semiconductor device having high-quality epitaxial layer and method of manufacturing the same
CN105633166B (zh) * 2015-12-07 2019-06-18 中国科学院微电子研究所 具有高质量外延层的纳米线半导体器件及其制造方法
US9425291B1 (en) 2015-12-09 2016-08-23 International Business Machines Corporation Stacked nanosheets by aspect ratio trapping
US10109477B2 (en) * 2015-12-31 2018-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9716093B1 (en) * 2016-03-07 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
WO2017218015A1 (en) * 2016-06-17 2017-12-21 Intel Corporation High-mobility field effect transistors with wide bandgap fin cladding
EP3516699A4 (en) * 2016-09-24 2020-06-17 INTEL Corporation QUANTUM POINT NETWORK DEVICES WITH SHARED GRIDS
US10199474B2 (en) * 2016-12-12 2019-02-05 Samsung Electronics Co., Ltd. Field effect transistor with decoupled channel and methods of manufacturing the same
US10361130B2 (en) 2017-04-26 2019-07-23 International Business Machines Corporation Dual channel silicon/silicon germanium complementary metal oxide semiconductor performance with interface engineering
US10276728B2 (en) 2017-07-07 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including non-volatile memory cells
US10332962B2 (en) 2017-10-11 2019-06-25 International Business Machines Corporation Nanosheet semiconductor structure with inner spacer formed by oxidation
CN110047926B (zh) * 2018-01-15 2023-08-29 联华电子股份有限公司 半导体装置以及其制作方法
US11355363B2 (en) 2019-08-30 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing
US20210313395A1 (en) 2020-04-03 2021-10-07 Nanya Technology Corporation Semiconductor device with embedded magnetic storage structure and method for fabricating the same
WO2023097681A1 (zh) * 2021-12-03 2023-06-08 华为技术有限公司 一种场效应晶体管及其制备方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
US20060289761A1 (en) * 2004-12-15 2006-12-28 Bahram Nabet Nanowire based plasmonics
CN101894842A (zh) * 2009-05-21 2010-11-24 国际商业机器公司 场效应晶体管反相器以及制造方法
US20110108803A1 (en) * 2007-09-24 2011-05-12 International Business Machines Corporation Vertical nanowire fet devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
US7345307B2 (en) * 2004-10-12 2008-03-18 Nanosys, Inc. Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7821061B2 (en) * 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
US8188513B2 (en) * 2007-10-04 2012-05-29 Stc.Unm Nanowire and larger GaN based HEMTS
US7727830B2 (en) * 2007-12-31 2010-06-01 Intel Corporation Fabrication of germanium nanowire transistors
US7960715B2 (en) * 2008-04-24 2011-06-14 University Of Iowa Research Foundation Semiconductor heterostructure nanowire devices
US8030108B1 (en) * 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices
TW201017769A (en) 2008-10-17 2010-05-01 Univ Nat Chiao Tung Transistor structure with suspension type nano-channel and the manufacturing method thereof
US7893492B2 (en) * 2009-02-17 2011-02-22 International Business Machines Corporation Nanowire mesh device and method of fabricating same
CN102656700A (zh) * 2009-10-22 2012-09-05 索尔伏打电流公司 纳米线隧道二极管及其制造方法
US8309991B2 (en) * 2009-12-04 2012-11-13 International Business Machines Corporation Nanowire FET having induced radial strain
US8344425B2 (en) * 2009-12-30 2013-01-01 Intel Corporation Multi-gate III-V quantum well structures
KR101112431B1 (ko) * 2010-06-15 2012-02-22 서울대학교산학협력단 바디 컨택이 가능한 나노 와이어 소자 및 이를 이용한 3차원 적층형 낸드 플래시 메모리 어레이
US9029834B2 (en) 2010-07-06 2015-05-12 International Business Machines Corporation Process for forming a surrounding gate for a nanowire using a sacrificial patternable dielectric
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289761A1 (en) * 2004-12-15 2006-12-28 Bahram Nabet Nanowire based plasmonics
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
US20110108803A1 (en) * 2007-09-24 2011-05-12 International Business Machines Corporation Vertical nanowire fet devices
CN101894842A (zh) * 2009-05-21 2010-11-24 国际商业机器公司 场效应晶体管反相器以及制造方法

Also Published As

Publication number Publication date
TW201430918A (zh) 2014-08-01
KR101709687B1 (ko) 2017-02-24
CN107768426A (zh) 2018-03-06
TWI582840B (zh) 2017-05-11
KR20150034232A (ko) 2015-04-02
CN107768426B (zh) 2021-06-08
TWI512802B (zh) 2015-12-11
EP2901470A1 (en) 2015-08-05
TW201737325A (zh) 2017-10-16
US20140084239A1 (en) 2014-03-27
KR101950120B1 (ko) 2019-04-03
US8785909B2 (en) 2014-07-22
EP2901470B1 (en) 2022-04-27
WO2014051731A1 (en) 2014-04-03
CN104584189A (zh) 2015-04-29
KR20170021372A (ko) 2017-02-27
EP2901470A4 (en) 2016-06-01
TW201611104A (zh) 2016-03-16
CN104584189B (zh) 2017-10-17

Similar Documents

Publication Publication Date Title
TWI618127B (zh) 具有含低帶隙包覆層之通道區的非平面半導體裝置
US11139400B2 (en) Non-planar semiconductor device having hybrid geometry-based active region
US10847631B2 (en) Gate-all-around (GAA) transistors with nanowires on an isolation pedestal
US10074573B2 (en) CMOS nanowire structure
US9935205B2 (en) Internal spacers for nanowire transistors and method of fabrication thereof
US9812524B2 (en) Nanowire transistor devices and forming techniques
US9691843B2 (en) Common-substrate semiconductor devices having nanowires or semiconductor bodies with differing material orientation or composition
US9184294B2 (en) High mobility strained channels for fin-based transistors
US10483385B2 (en) Nanowire structures having wrap-around contacts
TW201332111A (zh) 具有非離散源極及汲極區域的奈米線結構
TW201543667A (zh) 用於以鰭部為基礎之ｎｍｏｓ電晶體的高遷移率應變通道