TWI616865B - 顯示裝置與驅動方法 - Google Patents

Abstract

一種顯示裝置包含第一移位暫存器電路與第二下拉電路。第一移位暫存器電路設置於顯示裝置之第一側並包含第一上拉電路、第一下拉電路、第一下拉控制電路與第一主下拉電路。第一上拉電路用以接收第一時脈訊號並根據第一控制訊號輸出第一傳輸掃描訊號。第二下拉電路設置於顯示裝置之第二側並經由第一掃描線耦接第一上拉電路。第二側為第一側之相對側。第一上拉電路經由第一掃描線輸出第一傳輸掃描訊號至第二下拉電路。第二下拉電路用以接收第一時脈訊號並根據第二控制訊號調整第二側之第一接收掃描訊號之下降緣。

Description

顯示裝置與驅動方法

本揭示內容是一種顯示技術，且特別是有關於一種顯示裝置與驅動方法。

一般而言，掃描訊號由設置於顯示裝置一側的電路產生後往另一側傳遞，以驅動畫素陣列。然而，透過掃描線的傳遞過程中，掃描訊號的波形可能產生失真現象，亦即傳遞至另一側的掃描訊號波形可能與本側的掃描訊號波形不同，因此顯示品質難以提升。

本揭示內容之一態樣是提供一種顯示裝置，其包含第一移位暫存器電路與第二下拉電路。第一移位暫存器電路設置於顯示裝置之第一側並包含第一上拉電路、第一下拉電路、第一下拉控制電路與第一主下拉電路。第一主下拉電路電性連接於第一上拉電路。第一上拉電路用以接收第一時脈訊號並根據第一控制訊號輸出第一傳輸掃描訊號。第一下拉控制電路用以控制第一下拉電路將第一傳 輸掃描訊號輸出至第一工作電壓。第一主下拉電路用以將第一控制訊號輸出至第一工作電壓。顯示裝置更包含第二下拉電路，其設置於顯示裝置之第二側並經由第一掃描線耦接第一上拉電路。第二側為第一側之相對側。第一移位暫存器電路與第二下拉電路設置於顯示區之兩側第一上拉電路經由第一掃描線輸出第一傳輸掃描訊號至第二下拉電路。第二下拉電路更用以接收第一時脈訊號並根據第二控制訊號調整第二側之第一接收掃描訊號之下降緣。

本揭示內容之另一態樣是提供一種驅動方法，用於一顯示裝置。顯示裝置包含第一移位暫存器電路與第一下拉電路。第一移位暫存器電路設置於顯示裝置之第一側，第一下拉電路設置於顯示裝置之第二側。驅動方法包含以下步驟。藉由第一移位暫存器電路，接收第一時脈訊號並根據第一控制訊號輸出第一傳輸掃描訊號。藉由第一下拉電路，接收第一時脈訊號並根據第二控制訊號調整第二側之第一接收掃描訊號之下降緣。

綜上所述，本揭示內容的下拉電路可有效地改善因透過掃描線傳遞至顯示裝置另一側所產生的接收掃描訊號下降緣波形失真現象。因此，調整後的接收掃描訊號的下降緣重疊且一致，顯示裝置的顯示品質因而提升。

以下將以實施方式對上述之說明作詳細的描述，並對本揭示內容之技術方案提供更進一步的解釋。

100‧‧‧顯示裝置

110、120‧‧‧移位暫存器單元

111、113‧‧‧移位暫存器電路

112、114‧‧‧下拉電路

115‧‧‧顯示區

1111、1131、1211‧‧‧閘極驅動陣列電路

11、21、31、41‧‧‧第一端

12、22、32、42‧‧‧第二端

13、23、33、43‧‧‧控制端

T1、T2、T3、T4、T11、T12、T32、T33、T35、T36、T41、T42、T43、T44、T51、T52、T53、T54、T55、T56‧‧‧電晶體

Ln、Ln+1‧‧‧掃描線

HC(n)、HC(n+1)‧‧‧時脈訊號

Gn_1、Gn+1_2‧‧‧傳輸掃描訊號

Gn_2、Gn+1_1、Gn_2’‧‧‧接收掃描訊號

Qn_1、Qn+1_2、Qn+2_1‧‧‧控制訊號

E1‧‧‧第一側

E2‧‧‧第二側

1112‧‧‧上拉電路

211‧‧‧下拉電路

212‧‧‧下拉控制電路

213‧‧‧主下拉電路

214‧‧‧上拉控制電路

VSS、VSSQ、VSSG、VGH‧‧‧工作電壓

Pn、Qn‧‧‧節點

LC1、Qn-2、Qn+4、Kn+1、STn+4、ST、STn‧‧‧訊號

t1、t2‧‧‧時間

V1‧‧‧第一位準

V2‧‧‧第二位準

為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖示之說明如下：第1圖係說明本揭示內容一實施例之顯示裝置之示意圖；第2A、2B圖係說明本揭示內容一些實施例之移位暫存器電路之示意圖；第3圖係說明本揭示內容一實施例之訊號時序之示意圖；以及第4A、4B圖係說明本揭示內容一實施例之傳輸掃描訊號與接收掃描訊號之示意圖。

以下揭示提供許多不同實施例或例證用以實施本發明的特徵。本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。

於實施方式與申請專利範圍中，除非內文中對於冠詞有所特別限定，否則「一」與「該」可泛指單一個或複數個。將進一步理解的是，本文中所使用之「包含」、「包括」、「具有」及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。

關於本文中所使用之「耦接」或「連接」，均 可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而「耦接」或「連接」還可指二或多個元件元件相互操作或動作。相對的，當一元件被稱為「直接連接」或「直接耦接」至另一元件時，其中是沒有額外元件存在。

關於本文中所使用之「約」、「大約」或「大致約」一般通常係指數值之誤差或範圍約百分之二十以內，較好地是約百分之十以內，而更佳地則是約百分五之以內。文中若無明確說明，其所提及的數值皆視作為近似值，即如「約」、「大約」或「大致約」所表示的誤差或範圍。

請參考第1圖。第1圖係說明本揭示內容一實施例之顯示裝置100之示意圖。顯示裝置100包含數個相同的移位暫存單元110、120。以下敘述以移位暫存單元110為例說明，移位暫存器單元110包含移位暫存器電路111、113與下拉電路112、114。移位暫存器電路111與下拉電路114設置於顯示裝置100的第一側E1，移位暫存器電路113與下拉電路112設置於顯示裝置100的第二側E2，第二側E2為第一側E1之相對側。移位暫存器電路111與下拉電路112設置於顯示區115之兩側，位於第一側E1的移位暫存器電路111透過掃描線Ln連接至位於第二側E2的下拉電路112。類似地，移位暫存器電路113與下拉電路114設置於顯示區115之兩側，位於第二側E2的移位暫存器電路113透過掃描線Ln+1連接至位於第一側E1的下拉電路114。

請參考第2A圖。第2A圖係說明本揭示內容一實施例之移位暫存器電路111之示意圖。移位暫存器電路111包含上拉電路1112與閘極驅動陣列電路1111。閘極驅動陣列電路1111包含下拉電路211、下拉控制電路212、主下拉電路213與上拉控制電路214。上拉控制電路214電性連接上拉電路1112，下拉控制電路212電性連接下拉電路211，主下拉電路213電性連接上拉電路1112。

具體而言，於一實施例中，第2A圖的移位暫存器電路111可用第2B圖所示的方式實作，但本揭示內容不以此為限。下拉電路211包含電晶體T32、T33、T35、T36、T42、T43，電晶體T32、T33耦接工作電壓VSSG，電晶體T35、T36、T42、T43耦接工作電壓VSSQ，其中工作電壓VSSG與工作電壓VSSQ可為相同或不同。下拉控制電路212包含電晶體T51、T52、T53、T54、T55、T56，電晶體T53與電晶體T54耦接於節點Pn。主下拉電路213包含電晶體T41、T44。上拉控制電路214包含電晶體T11、T12，電晶體T12耦接節點Qn。

下拉控制電路212內，電晶體T51根據訊號LC1操作，電晶體T55、T56根據訊號Qn-2操作，電晶體T52、T54根據控制訊號Qn_1操作。下拉電路211內，電晶體T42、T32、T35根據節點Pn的電位操作，電晶體T43、T33、T36根據訊號Kn+1操作。主下拉電路213內，電晶體T41根據訊號STn+4操作，電晶體T44根據訊號ST操作。上拉控制電路214內，電晶體T12接收時脈訊號HC(n)，並 根據節點Qn的電位操作而輸出訊號STn，電晶體T11接收工作電壓VGH，並根據訊號STn操作而輸出Qn+4。

操作上，上拉控制電路214用以產生控制訊號Qn_1，而上拉電路1112用以接收時脈訊號HC(n)並根據控制訊號Qn_1輸出傳輸掃描訊號Gn_1至掃描線Ln。下拉控制電路212用以控制下拉電路211將傳輸掃描訊號Gn_1輸出至工作電壓VSS。主下拉電路213用以將控制訊號Qn_1輸出至工作電壓VSS。傳輸掃描訊號Gn_1由第一側E1經由掃描線Ln傳送至第二側E2可能發生波形失真現象，導致接收掃描訊號Gn_2的波形不同於移位暫存器電路111產生的傳輸掃描訊號Gn_1波形。下拉電路112用以接收時脈訊號HC(n)並根據控制訊號Qn+1_2來調整第二側E2之接收掃描訊號Gn_2的下降緣。

於一實施例中，上拉電路1112包含電晶體T1。電晶體T1具有第一端11、第二端12與控制端13。電晶體T1之第一端11用以接收時脈訊號HC(n)，電晶體T1之控制端13用以接收上拉控制電路214產生的控制訊號Qn_1，電晶體T1之第二端12用以輸出傳輸掃描訊號Gn_1。

於一實施例中，下拉電路112包含電晶體T2。電晶體T2具有第一端21、第二端22與控制端23。電晶體T2之第一端21用以接收時脈訊號HC(n)，電晶體T2之控制端23用以接收控制訊號Qn+1_2，電晶體T2之第二端22經由掃描線Ln耦接電晶體T1之第二端12並用以調整第二側E2之接收掃描訊號Gn_2的下降緣。

須說明的是，移位暫存器電路113的閘極驅動陣列電路1131產生控制訊號Qn+1_2以控制下拉電路112的電晶體T2的開啟時間。於一實施例中，當電晶體T1於第一側E1完成輸出傳輸掃描訊號Gn_1並根據控制訊號Qn_1關閉時，電晶體T2根據控制訊號Qn+1_2維持開啟以調整第二側E2之接收掃描訊號Gn_2之下降緣。舉例而言，電晶體T2調整第二側E2之接收掃描訊號Gn_2之下降緣以與第一側E1之傳輸掃描訊號Gn_1之下降緣重疊。具體而言，透過電晶體T2的尺寸設計與匯流排線的最佳化可將傳輸掃描訊號Gn_1之下降緣與接收掃描訊號Gn_2之下降緣調整成一致。

於一實施例中，如第3圖所示，控制訊號Qn+1_2落後控制訊號Qn_1。於時間t1之內，控制訊號Qn_1由第一位準V1上升至第二位準V2(第二位準V2高於第一位準V1)，此時電晶體T1輸出傳輸掃描訊號Gn_1，亦即傳輸掃描訊號Gn_1的上升緣位於時間t1之內。控制訊號Qn_2於時間t1之內仍位於第一位準V1，因此電晶體T2閘極與源極之間的小電位差Vgs造成第二端22的接收掃描訊號Gn_2上升較緩慢。

另一方面，於時間t2之內，控制訊號Qn_1由第二位準V2下降至第一位準V1，此時電晶體T1完成輸出傳輸掃描訊號Gn_1，亦即傳輸掃描訊號Gn_1的下降緣位於時間t2之內。控制訊號Qn_2於時間t2之內仍位於第二位準V2，因此電晶體T2閘極與源極之間的大電位差Vgs維持電 晶體T2開啟，造成第二端22的接收掃描訊號Gn_2被快速下拉。如此一來，於時間t2之內，位於第二側E2的接收掃描訊號Gn_2的下降緣與位於第一側E1的傳輸掃描訊號Gn_1的下降緣重疊。具體而言，相較於未使用下拉電路112調整的接收掃描訊號Gn_2’(如第4A圖所示)，本揭示內容中下拉電路112的電晶體T2調整後的接收掃描訊號Gn_2(如第4B圖所示)的下降緣明顯與傳輸掃描訊號Gn_1的下降緣重疊且一致。

如此一來，於時間t2內，根據控制訊號Qn+1_2維持開啟的下拉電路112可有效改善第二側E2的接收掃描訊號Gn_2下降緣的失真情形。

移位暫存器電路113與第2A圖的移位暫存器電路111的內部元件與連接方式類似，此處不再重複敘述。移位暫存器電路113與下拉電路114的操作上，上拉控制電路用以產生控制訊號Qn+1_2，而上拉電路用以接收時脈訊號HC(n+1)並根據控制訊號Qn+1_2輸出傳輸掃描訊號Gn+1_2至掃描線Ln+1。下拉控制電路用以控制下拉電路將傳輸掃描訊號Gn+1_2輸出至工作電壓VSS。主下拉電路用以將控制訊號Qn+1_2輸出至工作電壓VSS。傳輸掃描訊號Gn+1_2由第二側E2經由掃描線Ln+1傳送至第一側E1可能發生波形失真現象，導致接收掃描訊號Gn+1_1的波形不同於移位暫存器電路113產生的傳輸掃描訊號Gn+1_2波形。下拉電路114用以接收時脈訊號HC(n+1)並根據控制訊號Qn+2_1來調整第一側E1之接收掃描訊號Gn+1_1的下 降緣。

類似地，於一實施例中，移位暫存器電路113的上拉電路包含電晶體T3。電晶體T3具有第一端31、第二端32與控制端33。電晶體T3之第一端31用以接收時脈訊號HC(n+1)，電晶體T3之控制端33用以接收移位暫存器電路113的上拉控制電路產生的控制訊號Qn+1_2，電晶體T3之第二端32用以輸出傳輸掃描訊號Gn+1_2。

於一實施例中，下拉電路114包含電晶體T4。電晶體T4具有第一端41、第二端42與控制端43。電晶體T4之第一端41用以接收時脈訊號HC(n+1)，電晶體T4之控制端43用以接收控制訊號Qn+2_1，電晶體T4之第二端42經由掃描線Ln+1耦接電晶體T3之第二端32並用以調整第一側E1之接收掃描訊號Gn+1_1的下降緣。

須說明的是，移位暫存單元120的閘極驅動陣列電路1211產生控制訊號Qn+2_1以控制下拉電路114的電晶體T4的開啟時間。於一實施例中，當電晶體T3於第二側E2完成輸出傳輸掃描訊號Gn+1_2並根據控制訊號Qn+1_2關閉時，電晶體T4根據控制訊號Qn+2_1維持開啟以調整第一側E1之接收掃描訊號Gn+1_1之下降緣。舉例而言，電晶體T4調整第一側E1之接收掃描訊號Gn+1_1之下降緣以與第二側E2之傳輸掃描訊號Gn+1_2之下降緣重疊。

類似地，於一實施例中，控制訊號Qn+2_1落後控制訊號Qn+1_2。控制訊號Qn+1_2、控制訊號Qn+2_1、傳輸掃描訊號Gn+1_2與接收掃描訊號Gn+1_1 的時序分別類似於第3圖中的控制訊號Qn_1、控制訊號Qn+1_2、傳輸掃描訊號Gn_1與接收掃描訊號Gn_2時序，此處不再重複敘述。

如此一來，於電晶體T3完成輸出傳輸掃描訊號Gn+1_2而關閉時，根據控制訊號Qn+2_1維持開啟的電晶體T4可有效改善第一側E1的接收掃描訊號Gn+1_1下降緣的失真情形。

綜上所述，本揭示內容的下拉電路112、114可有效地改善因透過掃描線Ln、Ln+1傳遞至顯示裝置100另一側所產生的接收掃描訊號Gn_2、Gn+1_1下降緣波形失真現象。因此，調整後的接收掃描訊號Gn_2、Gn+1_1的下降緣重疊且一致，顯示裝置100的顯示品質因而提升。

雖然本案已以實施方式揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧顯示裝置

110、120‧‧‧移位暫存器單元

111、113‧‧‧移位暫存器電路

112、114‧‧‧下拉電路

115‧‧‧顯示區

1111、1131、1211‧‧‧閘極驅動陣列電路

11、21、31、41‧‧‧第一端

12、22、32、42‧‧‧第二端

13、23、33、43‧‧‧控制端

T1、T2、T3、T4‧‧‧電晶體

Ln、Ln+1‧‧‧掃描線

HC(n)、HC(n+1)‧‧‧時脈訊號

Gn_1、Gn+1_2‧‧‧傳輸掃描訊號

Gn_2、Gn+1_1‧‧‧接收掃描訊號

Qn_1、Qn+1_2、Qn+2_1‧‧‧控制訊號

E1‧‧‧第一側

E2‧‧‧第二側

Claims (15)

1. 一種顯示裝置，包含：一第一移位暫存器電路，設置於該顯示裝置之一第一側並包含：一第一上拉電路，用以接收一第一時脈訊號並根據一第一控制訊號輸出一第一傳輸掃描訊號；一第一下拉電路；一第一下拉控制電路，用以控制該第一下拉電路將該第一傳輸掃描訊號輸出至一第一工作電壓；以及一第一主下拉電路，電性連接於該第一上拉電路並用以將該第一控制訊號輸出至該第一工作電壓；以及一第二下拉電路，設置於該顯示裝置之一第二側並經由一第一掃描線耦接該第一上拉電路，其中該第二側為該第一側之一相對側，該第一移位暫存器電路與該第二下拉電路設置於一顯示區之兩側，該第一上拉電路經由該第一掃描線輸出該第一傳輸掃描訊號至該第二下拉電路，該第二下拉電路更用以接收該第一時脈訊號並根據一第二控制訊號調整該第二側之一第一接收掃描訊號之下降緣。
2. 如請求項1所述之顯示裝置，其中該第一上拉電路包含一第一電晶體，該第二下拉電路包含一第二電晶體。
3. 如請求項2所述之顯示裝置，其中該第一電晶體具有一第一端、一第二端與一控制端，該第一電晶體之該第一端用以接收該第一時脈訊號，該第一電晶體之該控制端用以接收該第一控制訊號，該第一電晶體之該第二端用以輸出該第一傳輸掃描訊號，該第二電晶體具有一第一端、一第二端與一控制端，該第二電晶體之該第一端用以接收該第一時脈訊號，該第二電晶體之該控制端用以接收該第二控制訊號，該第二電晶體之該第二端經由該第一掃描線耦接該第一電晶體之該第二端並用以調整該第二側之該第一接收掃描訊號之下降緣。
4. 如請求項1所述之顯示裝置，更包含：一第二移位暫存器電路，設置於該第二側並包含：一第二上拉電路，用以接收一第二時脈訊號並根據一第二控制訊號輸出一第二傳輸掃描訊號；一第三下拉電路；一第二下拉控制電路，用以控制該第三下拉電路將該第二傳輸掃描訊號輸出至該第一工作電壓；以及一第二主下拉電路，電性連接於該第二上拉電路並用以將該第二控制訊號輸出至該第一工作電壓；以及一第四下拉電路，設置於該第一側並經由一第二掃描 線耦接該第二上拉電路，其中該第二上拉電路經由該第二掃描線輸出該第二傳輸掃描訊號至該第四下拉電路，該第四下拉電路更用以接收該第二時脈訊號並根據一第三控制訊號調整該第一側之一第二接收掃描訊號之下降緣。
5. 如請求項4所述之顯示裝置，其中該第二上拉電路包含一第三電晶體，該第四下拉電路包含一第四電晶體。
6. 如請求項5所述之顯示裝置，其中該第三電晶體具有一第一端、一第二端與一控制端，該第三電晶體之該第一端用以接收該第二時脈訊號，該第三電晶體之該控制端用以接收該第二控制訊號，該第三電晶體之該第二端用以輸出該第二傳輸掃描訊號，該第四電晶體具有一第一端、一第二端與一控制端，其中該第四電晶體之該第一端用以接收該第二時脈訊號，該第四電晶體之該控制端用以接收該第三控制訊號，該第四電晶體之該第二端經由該第二掃描線耦接該第三電晶體之該第二端並用以調整該第一側之該第二接收掃描訊號之下降緣。
7. 如請求項1所述之顯示裝置，其中當該第一電晶體於該第一側完成輸出該第一傳輸掃描訊號並根據該第一控制訊號關閉時，該第二電晶體根據該第二控制 訊號維持開啟以調整該第二側之該第一接收掃描訊號之下降緣。
8. 如請求項7所述之顯示裝置，其中該第一側之該第一傳輸掃描訊號之下降緣與該第二側之該第一接收掃描訊號之下降緣重疊。
9. 如請求項6所述之顯示裝置，其中當該第三電晶體於該第二側完成輸出該第二傳輸掃描訊號並根據該第二控制訊號關閉時，該第四電晶體根據該第三控制訊號維持開啟以調整該第一側之該第二接收掃描訊號之下降緣。
10. 如請求項9所述之顯示裝置，其中該第二側之該第二傳輸掃描訊號之下降緣與該第一側之該第二接收掃描訊號之下降緣重疊。
11. 如請求項1所述之顯示裝置，其中該第二控制訊號落後該第一控制訊號。
12. 一種驅動方法，用於一顯示裝置，其中該顯示裝置包含一第一移位暫存器電路與一第一下拉電路，該第一移位暫存器電路設置於該顯示裝置之一第一側，該第一下拉電路設置於該顯示裝置之一第二側，該驅 動方法包含：藉由該第一移位暫存器電路，接收一第一時脈訊號並根據一第一控制訊號輸出一第一傳輸掃描訊號；以及藉由該第一下拉電路，接收該第一時脈訊號並根據一第二控制訊號調整該第二側之一第一接收掃描訊號之下降緣。
13. 如請求項12所述之驅動方法，其中該第一移位暫存器電路包含一第一電晶體，該第一下拉電路包含一第二電晶體，該驅動方法更包含：當該第一電晶體於該第一側完成輸出該第一傳輸掃描訊號，並且根據該第一控制訊號關閉時，藉由該第二電晶體，根據該第二控制訊號維持開啟以調整該第二側之該第一接收掃描訊號之下降緣。
14. 如請求項12所述之驅動方法，其中該顯示裝置更包含一第二移位暫存器電路與一第二下拉電路，該第二移位暫存器電路設置於該第二側，該第二下拉電路設置於該第一側，該驅動方法更包含：藉由該第二移位暫存器電路，接收一第二時脈訊號並根據該第二控制訊號輸出一第二傳輸掃描訊號；以及藉由該第二下拉電路，接收該第二時脈訊號並根據一第三控制訊號調整該第一側之一第二接收掃描訊號之下降緣。
15. 如請求項14所述之驅動方法，其中該第二移位暫存器電路包含一第三電晶體，該第二下拉電路包含一第四電晶體，該驅動方法更包含：當該第三電晶體於該第二側完成輸出該第二傳輸掃描訊號，並且根據該第二控制訊號關閉時，藉由該第四電晶體，根據該第三控制訊號維持開啟以調整該第一側之該第二接收掃描訊號之下降緣。