TWI616008B - 形成記憶體單元材料之方法、形成半導體裝置結構之相關方法、記憶體單元材料以及半導體裝置結構 - Google Patents

形成記憶體單元材料之方法、形成半導體裝置結構之相關方法、記憶體單元材料以及半導體裝置結構 Download PDF

Info

Publication number
TWI616008B
TWI616008B TW104113096A TW104113096A TWI616008B TW I616008 B TWI616008 B TW I616008B TW 104113096 A TW104113096 A TW 104113096A TW 104113096 A TW104113096 A TW 104113096A TW I616008 B TWI616008 B TW I616008B
Authority
TW
Taiwan
Prior art keywords
discrete
conductive particles
substantially uniformly
dielectric
dielectric material
Prior art date
Application number
TW104113096A
Other languages
English (en)
Other versions
TW201605086A (zh
Inventor
高提傑Ｓ 珊得胡
約翰Ａ 史密斯
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201605086A publication Critical patent/TW201605086A/zh
Application granted granted Critical
Publication of TWI616008B publication Critical patent/TWI616008B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明闡述一種形成一記憶體單元材料之方法，該方法包括：藉由原子層沈積在一基板上方形成一介電材料之一第一部分。藉由原子層沈積在該介電材料之該第一部分上形成離散導電粒子。藉由原子層沈積在該等離散導電粒子上及之間形成該介電材料之一第二部分。本發明亦闡述一種記憶體單元材料、一種形成一半導體裝置結構之方法及一種半導體裝置結構。

Description

形成記憶體單元材料之方法、形成半導體裝置結構之相關方法、記憶體單元材料以及半導體裝置結構 優先權主張
此申請案主張2014年4月23日針對「METHODS OF FORMING A MEMORY CELL MATERIAL,AND RELATED METHODS OF FORMING A SEMICONDUCTOR DEVICE STRUCTURE,MEMORY CELL MATERIALS,AND SEMICONDUCTOR DEVICE STRUCTURES」提出申請之序列號為14/259,556之美國專利申請案之申請日期之權益。
在各種實施例中，本發明一般而言係關於半導體裝置設計及製作之領域。更具體而言，本發明係關於形成一記憶體單元材料之方法，且係關於形成一半導體裝置結構之相關方法、記憶體單元材料及半導體裝置結構。
積體電路設計者通常期望藉由減小個別元件之大小且藉由減小相鄰元件之間的分離距離而增加一積體電路內之元件之整合位準或密度。另外，積體電路設計者通常期望設計不僅緊湊而且提供效能優點以及經簡化設計之架構。
一相對常見之積體電路裝置係一記憶體裝置。一記憶體裝置可包含具有配置成一柵格圖案之若干個記憶體單元之一記憶體陣列。一種類型之記憶體單元係藉由在電阻狀態之間切換而儲存資料之一電阻式記憶體單元，諸如一電阻式隨機存取記憶體(RRAM)單元。舉例而言，針對二進制資料儲存，電阻式記憶體單元之一高電阻狀態可讀取為邏輯「1」，而電阻式記憶體單元之一低電阻狀態可讀取為邏輯「0」。可藉由跨越電阻式記憶體單元施加不同實體信號(例如，電壓、電流等)而達成電阻狀態之間的切換。
對記憶體單元(例如，電阻式記憶體單元)尺寸可藉以按比例縮小以實現較高密度記憶體裝置(例如，電阻式記憶體裝置)且形成較高容量電子裝置及系統之方法之研發持續感興趣。不幸地，使記憶體單元尺寸按比例縮小以增加記憶體裝置密度可導致問題，諸如不合意電耦合效應。
因此，將期望具有促進使記憶體單元尺寸按比例縮小以形成較高密度記憶體裝置同時緩解與使記憶體單元尺寸按比例縮小以形成較高密度記憶體裝置習用地相關聯之問題(例如，不利電耦合效應)的經改良方法及結構。
100‧‧‧半導體裝置結構/半導電裝置結構
102‧‧‧基板
104‧‧‧記憶體單元材料
106‧‧‧離散導電粒子/導電粒子
106a‧‧‧第一部分/部分
106b‧‧‧第二部分/部分
106c‧‧‧第三部分/部分
108‧‧‧介電材料
108a‧‧‧第一部分/部分
108b‧‧‧第二部分/部分
108c‧‧‧第三部分/部分
108d‧‧‧第四部分/部分
110‧‧‧上表面
112‧‧‧上表面
114‧‧‧上表面
200‧‧‧電子系統/系統
202‧‧‧記憶體裝置
204‧‧‧電子信號處理器裝置
206‧‧‧輸入裝置
208‧‧‧輸出裝置
圖1圖解說明根據本發明之實施例之一半導體裝置結構之一部分剖視圖。
圖2係圖解說明根據本發明之實施例之一電子系統之一示意性方塊圖。
圖3A至圖3C係如下文在實例1中所闡述之根據本發明之實施例形成於一介電材料上之離散導電粒子之掃描電子顯微照片。
圖4係如下文在實例2中所闡述之展示根據本發明之實施例形成之一記憶體單元材料之一部分剖視圖之一透射電子顯微照片。
揭示藉由原子層沈積(ALD)形成一記憶體單元材料(例如，一電阻式記憶體單元材料)之方法，同樣揭示形成半導體裝置結構之相關方法、相關記憶體單元材料及相關半導體裝置結構。如本文中所使用，術語「原子層沈積」或「ALD」意指且包含其中在一室中進行複數個單獨沈積循環之一汽相沈積程序。在藉助前體及清洗(亦即，惰性)氣體之交替脈衝執行時，ALD包含但不限於原子層磊晶(ALE)、分子束磊晶(MBE)、氣體源MBE、有機金屬MBE及化學束磊晶。在某些實施例中，藉由一ALD程序在一基板上或上方形成一介電材料之一部分，藉由一ALD程序在該介電材料之該部分上或上方形成離散(例如，單獨、隔離的、隔開的)導電粒子，且藉由一ALD程序在該等離散導電粒子上或上方形成該介電材料之至少另一個部分。可藉由以下方式在該介電材料之該部分上形成該等離散導電粒子之至少一部分：將導電材料前體吸附至該介電材料之該部分之一表面；及然後使該等所吸附導電材料前體與額外導電材料前體及一單獨反應物中之至少一者發生反應。視情況，可藉由一ALD程序在該介電材料之該至少另一個部分上或上方形成該等離散導電粒子之至少一個額外部分，且可藉由一ALD程序在該等離散導電粒子之該至少一個額外部分上或上方形成該介電材料之至少一個額外部分。該介電材料之不同部分可由彼此相同之材料或彼此不同之一材料形成，且該等離散導電粒子之不同部分可係彼此相同之材料或彼此不同之一材料。記憶體單元材料可用作諸如一記憶體裝置結構(例如，一電阻式記憶體單元，諸如一RRAM單元)之一半導體裝置結構之一薄膜。本文中所揭示之方法可促進包含一記憶體單元材料之半導體裝置結構(例如，記憶體單元)及半導體裝置(例如，記憶體裝置)之比例縮放、效能及穩定性改良。
以下闡述提供諸如材料組合物及處理條件之具體細節以便提供 對本發明之實施例之一透徹闡述。然而，熟習此項技術者將理解，可在不採用此等具體細節之情況下實踐本發明之實施例。實際上，本發明之實施例可結合工業中所採用之習用半導體製作技術來實踐。另外，下文提供之闡述並不形成用於製造一半導體裝置之一完整工藝流程。下文所闡述之半導體裝置結構並不形成一完整半導體裝置。下文僅詳細地闡述理解本發明之實施例所必需之彼等程序動作及結構。可藉由習用製作技術執行用以自半導體裝置結構形成一完整半導體裝置之額外動作。亦注意，本文中呈現之任何圖式僅出於說明性目的，且因此不按比例繪製。另外，各圖之間共同之元件可保持相同數字標號。
如本文中所使用，單數形式「一(a、an)」及「該(the)」亦意欲包含複數形式，除非上下文另有明確指示。
如本文中所使用，術語「及/或」包含所列舉之相關聯物項中之一或多者之任何及所有組合。
如本文中所使用，在理解本發明及附圖時為清楚及方便起見而使用諸如「第一」、「第二」、「在……上方」、「在……下方」、「在……上」、「下伏」、「上部」、「下部」等之任一相關術語，且任一相關術語不暗示或取決於任一特定偏好、定向或次序，惟在上下文另有明確指示之情況下。
如本文中所使用，參考一給定參數、性質或條件之術語「實質上」意指且包含達到熟習此項技術者將理解的以一變化程度(諸如在可接受製造公差內)滿足給定參數、性質或條件之一程度。藉由實例之方式，取決於實質上滿足之特定參數、性質或條件，該參數、性質或條件可得到至少90.0%滿足、至少95.0%滿足、至少99.0%滿足或甚至至少99.9%滿足。
圖1係圖解說明根據本發明之一實施例形成之一半導體裝置結構 100之經簡化部分剖視圖。半導體裝置結構100可包含一基板102及一記憶體單元材料104。記憶體單元材料104可形成於基板102上或上方。如本文中所使用，術語「基板」意指且包含額外材料形成於其上之一基底材料或構造。基板102可係一半導體基板、一支撐結構上之一基底半導體層、一金屬電極或其上形成有一或多個材料、結構或區域之一半導體基板。可已進行先前程序動作以在基底半導體結構或底座中形成材料、區域或接面。基板102可係包括一半導電材料層之一習用矽基板或其他塊狀基板。如本文中所使用，術語「塊狀基板」不僅意指且包含矽晶片，而且意指且包含絕緣體上矽(SOI)基板(諸如，藍寶石上矽(SOS)基板及玻璃上矽(SOG)基板)、在一基底半導體底座上之磊晶矽層及其他半導體或光電材料(諸如，矽鍺、鍺、砷化鎵、氮化鎵及磷化銦)。基板102可經摻雜或未經摻雜。藉由非限制性實例之方式，基板102可包括以下各項中之至少一者：矽、二氧化矽、具有原生氧化物之矽、氮化矽、一含碳之氮化矽、玻璃、半導體、金屬氧化物、金屬、氮化鈦、一含碳之氮化鈦、鉭、氮化鉭、一含碳之氮化鉭、鈮、氮化鈮、一含碳之氮化鈮、鉬、氮化鉬、一含碳之氮化鉬、鎢、氮化鎢、一含碳之氮化鎢、銅、鈷、鎳、鐵、鋁及一惰性金屬。
記憶體單元材料104由分散於一介電材料108中之離散導電粒子106形成且包含離散導電粒子106。離散導電粒子106可定位於(例如，位於、安置於)介電材料108之至少一個表面上，諸如介電材料108之至少一個部分之一上表面上。舉例而言，如圖1中所繪示，離散導電粒子106之一第一部分106a可定位於介電材料108之一第一部分108a之一上表面110上，且介電材料108之一第二部分108b可定位於離散導電粒子106之第一部分106a上或上方。因此，離散導電粒子106之第一部分106a可垂直定位於介電材料108之第一部分108a與介電材料108之第 二部分108b之間。如本文中所使用，術語「垂直」及「縱向」中之每一者意指且包含沿實質上垂直於基板102之一方向延伸，而無論基板102之定向如何。相反地，如本文中所使用，術語「水平」及「橫向」中之每一者意指且包含沿實質上平行於基板102之一方向延伸，而無論基板102之定向如何。此外，離散導電粒子106及介電材料108之額外部分可視情況定位於介電材料108之第二部分108b上或上方。舉例而言，如圖1中所展示，離散導電粒子106之一第二部分106b可定位於介電材料108之第二部分108b之一上表面112上，且介電材料108之一第三部分108c可定位於離散導電粒子106之第二部分106b上或上方。另外，離散導電粒子106之一第三部分106c可定位於介電材料108之第三部分108c之一上表面114上，且介電材料108之一第四部分108d可定位於離散導電粒子106之第三部分106c上或上方。
雖然本文中之各種實施例將記憶體單元材料104闡述或圖解說明為包含導電粒子106之三個部分(亦即，部分106a、106b及106c)及介電材料108之四個部分(亦即，部分108a、108b、108c及108d)，但另一選擇係記憶體單元材料104可包含導電粒子106之不同數目個部分及/或介電材料108之不同數目個部分。舉例而言，記憶體單元材料104可包含垂直安置於介電材料108之兩個部分(例如，部分108a及108b)之間的導電粒子106之一單個部分(例如，部分106a)，可包含相對於彼此呈一垂直堆疊且交替關係的導電粒子106之兩個部分(例如，部分106a及106b)及介電材料108之三個部分(例如，部分108a、108b及108c)，或可包含相對於彼此呈一垂直堆疊且交替關係的導電粒子106之大於四個部分及介電材料108之大於五個部分(例如，大於或等於導電粒子106之五個部分且大於或等於介電材料108之六個部分；大於或等於導電粒子106之十個部分且大於或等於介電材料108之十一個部分；大於或等於導電粒子106之二十個部分且大於或等於介電材料108之二十一 個部分)。
介電材料108可由以下各項形成且包含以下各項：氧化物材料(例如，二氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、二氧化鈦、二氧化鋯、二氧化鉿、氧化鉭、氧化鎂、氧化鋁、其一組合)、氮化物材料(例如，氮化矽)、氮氧化物材料(例如，氮氧化矽)、非晶碳或其一組合(例如，前述各項中之至少兩者之一壓層)。在某些實施例中，介電材料108係SiO2。介電材料108之不同部分中之每一者(例如，第一部分108a、第二部分108b、第三部分108c及第四部分108d中之每一者)可由實質上彼此相同之材料形成且包含實質上彼此相同之材料(例如，可具有實質上相同之材料組合物)，或介電材料108之不同部分中之至少一者可由不同於介電材料108之不同部分中之至少另一者之一材料形成且包含不同於介電材料108之不同部分中之至少另一者之一材料(例如，可具有一不同材料組合物)。作為一非限制性實例，介電材料108之不同部分中之每一者可由二氧化矽(SiO2)形成且包含二氧化矽(SiO2)。作為另一非限制性實例，介電材料108之不同部分中之每一者可由氮化矽(Si3N4)形成且包含氮化矽(Si3N4)。作為又一非限制性實例，介電材料108之不同部分中之至少一者(例如，第一部分108a)可由SiO2形成且包含SiO2，且介電材料108之不同部分中之至少另一者(例如，第二部分108b)可由Si3N4形成且包含Si3N4。在某些實施例中，介電材料108之不同部分由SiO2及Si3N4中之至少一者形成且包含SiO2及Si3N4中之至少一者。另外，介電材料108之不同部分中之每一者可由一單個介電材料(例如，SiO2或Si3N4)形成且包含一單個介電材料(例如，SiO2或Si3N4)，或介電材料108之不同部分中之至少一者可由多個介電材料(例如，SiO2及Si3N4)形成且包含多個介電材料(例如，SiO2及Si3N4)。作為一非限制性實例，介電材料108之不同部分中之至少一者可包括在至少一個介 電氮化物膜(例如，一Si3N4膜)上或上方之至少一個介電氧化物膜(例如，一SiO2膜)。作為另一非限制性實例，介電材料108之不同部分中之至少一者可包括在至少一個介電氧化物膜(例如，一SiO2膜)上或上方之至少一個介電氮化物膜(例如，一Si3N4膜)。如下文進一步詳細地闡述，可至少部分地基於在至少一個ALD程序中用於形成離散導電粒子106之前體之化學性質(例如，化學反應群組)而選擇介電材料108(包含其不同部分中之每一者)。
介電材料108(包含其不同部分中之每一者)可具有任一適合厚度。可基於半導體裝置結構100之所要尺寸及操作電壓範圍而選擇介電材料108之總體厚度。藉由非限制性實例之方式，介電材料108之總體厚度可小於或等於大約1000埃(Å)，諸如小於或等於大約500Å、小於或等於大約250Å、小於或等於大約100Å、小於或等於大約50Å或小於或等於大約25Å。與具有一較高操作電壓範圍之一半導體裝置結構相比較，具有一較低操作電壓範圍之一半導體裝置結構100可展現一較低總體厚度且可包含較少部分(例如，第一部分108a及第二部分108b)。另外，介電材料108之不同部分(例如，第一部分108a、第二部分108b、第三部分108c及第四部分108d)可各自獨立具有一所要厚度。藉由非限制性實例之方式，介電材料108之不同部分可各自獨立具有小於或等於大約10個單層(諸如小於或等於大約8個單層、小於或等於大約5個單層或者小於或等於大約3個單層)之一厚度。介電材料108之不同部分可各自具有實質上相同厚度，或介電材料108之不同部分中之至少一者可具有不同於介電材料108之不同部分中之至少另一者之一厚度。在某些實施例中，介電材料108之不同部分各自獨立具有在自大約3個單層至大約5個單層之一範圍內之一厚度。
離散導電粒子106可吸附(例如，附著、黏合)至介電材料108之至少一個表面。舉例而言，導電粒子106之不同部分(例如，第一部分 106a、第二部分106b及第三部分106c)可藉助化學吸附作用(亦稱作「化學吸附」)及物理吸附作用(亦稱作「物理吸附」)中之至少一者吸附至介電材料108之不同部分之上表面。如本文中所使用，術語「化學吸附」及「化學吸附作用」意指且包含其中一材料(例如，離散導電粒子106)藉助化學鍵結(諸如共價鍵結或離子鍵結)吸附至另一材料(例如，介電材料108)之至少一個表面(例如，上表面110、112及114)之一機制。繼而，如本文中所使用，術語「物理吸附」及「物理吸附作用」意指且包含其中一材料(例如，離散導電粒子106)藉助弱分子間力(諸如凡得瓦力)吸附至另一材料(例如，介電材料108)之至少一個表面(例如，上表面110、112及114)之一機制。作為一非限制性實例，如圖1中所展示，離散導電粒子106之第一部分106a可化學吸附或物理吸附至介電材料108之第一部分108a之上表面110，離散導電粒子106之第二部分106b可化學吸附或物理吸附至介電材料108之第二部分108b之上表面112，且離散導電粒子106之第三部分106c可化學吸附或物理吸附至介電材料108之第三部分108c之上表面114。在某些實施例中，導電粒子106之不同部分(例如，第一部分106a、第二部分106b及第三部分106c)化學吸附至介電材料108之不同部分之上表面。因此，離散導電粒子106之不同部分可插置(例如，插入)於介電材料108之不同部分之間。舉例而言，導電粒子106之第一部分106a可插入於介電材料108之第一部分108a與第二部分108b之間，導電粒子106之第二部分106b可插入於介電材料108之第二部分108b與第三部分108c之間，導電粒子106之第三部分106c可插入於介電材料108之第三部分108c與第四部分108d之間等等。
離散導電粒子106可由諸如至少一個導電金屬材料之至少一個導電材料形成。如本文中所使用，術語「金屬材料」意指且包含一鹼金屬、一鹼土金屬、一過渡金屬(例如，鈦、鋯、鉿、釩、鈮、鉭、 鉻、鉬、鎢、錳、鐵、釕、錸、鈷、銠、鋨、鎳、鈀、鉑、銅、銀、金、鋅、鎘等)、一過渡後金屬(例如，鋁、鎵、銦、錫、鉛、鉍等)、一類金屬(例如，硼、矽、鍺、砷、銻等)、其導電氧化物、其導電氮化物、其導電碳化物或其組合。離散導電粒子106中之每一者可包含一單個金屬(例如，鹼金屬、鹼土金屬、過渡金屬、過渡後金屬、類金屬)核素，或可包含多個金屬核素(例如，一金屬合金)。可至少部分地基於離散導電粒子106之一所要保持狀態電荷損失而選擇離散導電粒子106之導電材料。在某些實施例中，離散導電粒子106之至少一部分獨立地由諸如鉑(Pt)、鉭(Ta)、釕(Ru)、銠(Rh)、銅(Cu)、鋁(Al)及鈷(Co)中之至少一者之一元素金屬(例如，一鹼金屬、一鹼土金屬、一過渡金屬、一過渡後金屬、一類金屬)形成且包含該元素金屬。離散導電粒子106中之每一者可實質上無介電材料。舉例而言，離散導電粒子106中之每一者可實質上缺乏介電氧化物(例如，鹼金屬、鹼土金屬、過渡金屬、過渡後金屬及類金屬之介電氧化物)。在某些實施例中，離散導電粒子106中之每一者由抗氧化之至少一個金屬(例如，鉑、銠、鈷)形成且包含抗氧化之至少一個金屬(例如，鉑、銠、鈷)。在額外實施例中，離散導電粒子106之至少一部分(例如，實質上全部)實質上無氧。在進一步實施例中，離散導電粒子106之至少一部分由在氧化之後立即形成一導電金屬氧化物之至少一個金屬(例如，釕)形成且包含抗氧化之至少一個金屬(例如，鉑、銠、鈷)。如下文進一步詳細地闡述，可至少部分地基於在至少一個ALD程序中用於形成介電材料108之前體之化學性質(例如，化學反應群組)而選擇離散導電粒子106(包含其不同部分中之每一者)。
離散導電粒子106中之每一者可具有一所要大小。舉例而言，離散導電粒子106可包括複數個奈米粒子。如本文中所使用，術語「奈米粒子」意指且包含具有在奈米範圍(例如，自大約0.3奈米至大約 1000奈米)內測量之一平均粒子寬度或直徑之一粒子。藉由非限制性實例之方式，離散導電粒子106中之每一者可獨立地具有在自大約0.3奈米(nm)至大約100nm(諸如自大約0.3nm至大約50nm、自大約0.3nm至大約25nm、自大約0.3nm至大約10nm或自大約0.3nm至大約5nm)之一範圍內之一直徑。在某些實施例中，離散導電粒子106中之每一者獨立地具有在自大約1nm至大約5nm之一範圍內之一直徑。另外，離散導電粒子106可各自獨立具有一所要形狀，諸如一實質上球形形狀、一實質上半球形形狀、一實質上橢圓形形狀或適合用於原子標度之配置(例如，一面心立方配置、一六方緊密堆疊配置、一斜方六面體配置)之另一形狀中之至少一者。在某些實施例中，離散導電粒子106中之每一者具有一實質上球形形狀。
記憶體單元材料104可包含離散導電粒子106之一同質分佈或可包含離散導電粒子106之一異質分佈。舉例而言，若離散導電粒子106中之每一者具有實質上相同大小、形狀及材料組合物，則記憶體單元材料104可包含離散導電粒子106之一同質分佈，其中離散導電粒子106中之每一者之大小、形狀及材料組合物貫穿記憶體單元材料104之縱向尺寸及橫向尺寸係實質上相同的。相反地，若離散導電粒子106中之至少一者相較於離散導電粒子106中之至少另一者具有一不同大小、一不同形狀及一不同材料組合物中之一或多者，則記憶體單元材料104可具有離散導電粒子106之一異質分佈，其中離散導電粒子106之大小、形狀及材料組合物中之至少一者貫穿記憶體單元材料104之縱向尺寸及橫向尺寸中之一或多者而變化。記憶體單元材料104之離散導電粒子106之同質性或異質性實質上不可藉由視覺偵測而偵測到，但可藉由習用光譜學或光譜測定技術偵測到。
在某些實施例中，沿著同一橫向平面位於記憶體單元材料104內之離散導電粒子106係實質上彼此相同的(例如，具有實質上相同之材 料組合物、大小及形狀)，但不同於沿著至少另一個橫向平面位於記憶體單元材料104內之離散導電粒子106(例如，具有一不同材料組合物、一不同大小及/或一不同形狀)。舉例而言，參考圖1，離散導電粒子106之第一部分106a之粒子(例如，各自沿著由介電材料108之第一部分108a之上表面110界定之同一橫向平面定位)可展現實質上彼此相同之材料組合物、大小及形狀，但可相較於至少離散導電粒子106之第二部分106b之粒子(例如，各自沿著由介電材料108之第二部分108b之上表面112界定之同一橫向平面定位)及至少第三部分106c之粒子(例如，各自沿著由介電材料108之第三部分108c之上表面114界定之同一橫向平面定位)展現一不同材料組合物、一不同大小及一不同形狀中之至少一者。因此，離散導電粒子106可貫穿記憶體單元材料104之橫向尺寸同質分佈，且可貫穿記憶體單元材料104之縱向尺寸異質分佈。在額外實施例中，記憶體單元材料104內之所有離散導電粒子106實質上彼此相同。
如圖1中所展示，離散導電粒子106實質上彼此隔離。沿著同一橫向平面位於記憶體單元材料104內之毗鄰離散導電粒子106可實質上均勻地橫向間隔開。毗鄰離散導電粒子106之間的空間可填充有介電材料108。舉例而言，離散導電粒子106之第一部分106a之橫向毗鄰粒子可實質上均勻地彼此間隔開一第一距離，且橫向毗鄰粒子之間的空間可填充有介電材料108之第二部分108b。繼而，沿著不同橫向平面位於記憶體單元材料104內之毗鄰離散導電粒子106可彼此縱向間隔開縱向在其之間的介電材料之部分之厚度。舉例而言，離散導電粒子106之第一部分106a之粒子可與離散導電粒子106之第二部分106b之粒子縱向間隔開縱向位於其之間的介電材料108之第二部分108b之厚度。另外，沿著不同橫向平面位於記憶體單元材料104內之離散導電粒子106之橫向間隔可實質上相同或可不同。舉例而言，離散導電粒 子106之第一部分106a之粒子之橫向間隔可相同於或不同於離散導電粒子106之第二部分106b及/或離散導電粒子106之第三部分106c之粒子之橫向間隔。此外，記憶體單元材料104內之不同橫向平面之離散導電粒子106可至少部分地彼此橫向偏移。舉例而言，離散導電粒子106之第一部分106a之粒子中之至少某些粒子可與離散導電粒子106之第二部分106b之粒子縱向不對準(例如，交錯)，大多數接近於其。記憶體單元材料104內之不同毗鄰橫向平面之離散導電粒子106(例如，第一部分106a及第二部分106b之離散導電粒子106；第二部分106b及第三部分106c之離散導電粒子106)之縱向不對準可防止記憶體單元材料104內之經堆疊薄弱路徑之形成。
因此，本發明之一記憶體單元材料包括在一基板上方之一介電材料之一第一部分、在該介電材料之該第一部分上方之離散導電粒子(該等離散導電粒子之至少一部分吸附至該介電材料之該第一部分之一表面)及在該等離散導電粒子之該至少一部分上及之間的一介電材料之一第二部分。
此外，本發明之一半導體裝置結構包括一記憶體單元材料，該記憶體單元材料在一基板上且包括一介電材料之至少三個垂直毗鄰部分及插置於一介電材料之該至少三個垂直毗鄰部分中之每一者之間的離散導電粒子。
記憶體單元材料104可藉由ALD形成於基板102上或上方。ALD提供用於形成離散導電粒子106之一成核機制。另外，藉由ALD形成記憶體單元材料104可促進對不同材料之間(例如，介電材料108之不同部分之間及介電材料108及離散導電粒子106之不同部分之間)的過渡區(例如，邊界、界面)之控制。作為此控制之一結果，記憶體單元材料104可具有其各種內部組件(例如，離散導電粒子106、介電材料108)及關於半導體裝置結構100之其他組件(例如，基板102)當中之經 工程設計過渡。記憶體單元材料104之基於ALD之形成可包含至少兩個基於ALD之介電形成程序及至少一個基於ALD之導電粒子形成程序。可依序且重複進行該等基於ALD之介電形成程序及該等基於ALD之導電粒子形成程序以將記憶體單元材料104形成至一所要厚度。舉例而言，參考圖1，一第一基於ALD之介電形成程序可用於在基板102上形成介電材料108之第一部分108a，一基於ALD之導電粒子形成程序可用於在介電材料108之第一部分108a之上表面110上形成(例如，化學吸附)離散導電粒子106之第一部分106a，一第二基於ALD之介電形成程序可用於在離散導電粒子106之第一部分106a及介電材料108之第一部分108a之經曝露表面上形成介電材料108之第二部分108b等等。
該等基於ALD之介電形成程序可包含進行至少一個介電材料前體及至少一個介電材料形成反應物之交替脈衝以及至少一個惰性氣體(例如，氮、氬、氦、氖、氪、氙及/或儘管並非惰性但在介電形成程序之條件下表現為惰性之其他氣體)之介入脈衝。該介電材料前體可包括一有機金屬化合物，該有機金屬化合物包含一金屬複合物(例如，Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Rh、Ir、Ni、Pd、Pt、Cu、Ag、Au、Zn、Cd、B、Al、Ga、In、Si、Ge、Sn、Pb、As、Sb、Bi或其一組合)及至少一個配位體，經配製以與介電材料形成反應物發生反應以形成介電材料108之至少一部分。該介電材料前體可商購或可藉由習用技術合成。作為一非限制性實例，介電材料前體可包括一含矽前體(包含矽以及包括氫、氮及碳中之一或多者之至少一個配位體)，諸如二矽烷(例如，六氯二矽烷)及三矽烷胺中之至少一者。作為另一非限制性實例，該介電材料前體可包括一含鋁前體(包含鋁以及包括氫、氮及碳中之一或多者之至少一個配位體)，諸如三甲基鋁(TMA)、三異丁基鋁(TIBA)、二甲 基氫化鋁(DMAH)及另一鋁烷中之至少一者。在某些實施例中，該介電材料前體係TMA。
可基於介電材料前體之化學性質(例如，金屬核素、配位體)而選擇介電材料形成反應物。舉例而言，取決於介電材料前體之化學性質，介電材料形成反應物可包括一種氧化劑(例如，氧、臭氧、水、過氧化氫、氧化亞氮)及一種氮化劑(例如，氨、聯氨)中之至少一者。在某些實施例中，介電材料形成反應物係水(H2O)、氧(O2)及氨(NH3)中之至少一者。
介電材料前體之金屬及介電材料形成反應物彼此相互作用(例如，發生反應)且在介電形成程序期間消除介電材料前體之配位體。取決於用於形成介電材料108(亦即，包含其不同部分)之前體之化學性質，可利用額外反應氣體來形成介電材料108之一或多個部分。
相同前體(例如，相同介電材料前體及相同介電材料形成反應物)或不同前體(例如，至少一個不同介電材料前體及/或至少一個不同介電材料形成反應物)可用於形成介電材料108之不同部分(例如，第一部分108a、第二部分108b、第三部分108c、第四部分108d中之至少兩者)。在某些實施例中，不同前體用於形成介電材料108之至少兩個不同部分。另外，相同惰性氣體或不同惰性氣體可提供(例如，加脈衝)於介電材料前體及介電材料形成反應物之不同脈衝之間以形成介電材料108之不同部分(例如，第一部分108a、第二部分108b、第三部分108c、第四部分108d中之至少兩者)。在某些實施例中，用於形成介電材料108之部分中之至少一者之惰性氣體不同於用於形成介電材料108之部分中之至少另一者之惰性氣體。
介電形成程序之前體中之一或多者(例如，介電材料前體及/或介電材料形成反應物)在室溫及大氣壓力下可呈一固體、液體或氣體形式。若前體在室溫及大氣壓力下呈一固體或液體形式，則前體可在經 引入至半導電裝置結構100之經曝露組件之前蒸發。可藉由本文中未詳細闡述之習用技術完成前體之蒸發。
介電材料108之一給定部分之前體之選擇可取決於記憶體單元材料104之所要性質、記憶體單元材料104之其他組份及進行與其相關聯之基於ALD之介電形成程序之溫度。用於形成介電材料108(包含其不同部分)之前體經選擇以與在基於ALD之介電形成程序期間曝露至前體之記憶體單元材料104之各種組份相容。如本文中所使用，術語「相容」意指且包含一材料不以一非故意方式與另一材料發生反應、分解或吸收另一材料，且亦不以一非故意方式損傷另一材料之化學及/或機械性質。舉例而言，用於介電材料108之前體可經選擇使得前體不與在基於ALD之介電形成程序期間曝露至其之離散導電粒子106(若存在)發生反應、分解或吸收離散導電粒子106。另外，用於形成介電材料108之前體經選擇以實質上熱穩定在基於ALD之介電形成程序之操作溫度(例如，基板102之溫度)，以便實質上限制前體之熱分解。在某些實施例中，用於形成介電材料108之至少一部分之前體經選擇以熱穩定在高達大約200℃之一溫度，諸如在自大約70℃至大約200℃或自大約70℃至大約150℃之一範圍內。舉例而言，用於形成介電材料108之至少一部分之前體可包括六氯二矽烷(HCDS)及TMA中之至少一者。在額外實施例中，用於形成介電材料108之至少一部分之前體經選擇以熱穩定在一較高溫度範圍，諸如大於或等於大約350℃(諸如自大約350℃至大約500℃或自大約400℃至大約500℃)之一溫度。此外，除反應性及揮發性考量之外，進行基於ALD之介電形成程序之溫度亦可取決於其中將使用記憶體單元材料104之半導體裝置結構100之熱預算。為防止對半導體裝置結構100之其他組件之損壞，形成於基板102上、中或上方之其他組件應與基於ALD之介電形成程序之條件(例如，材料、溫度、壓力)相容。
在某些實施例中，一工件(未展示)(諸如基板102安裝至其之一載體)可經放置至一室(未展示)中(或自先前處理保持於該室中)。該室可係一習用ALD反應器，該習用ALD反應器之實例在此項技術中係已知的，且因此未在本文中進行詳細闡述。介電材料前體可經引入至室中且可化學吸附至基板102之一表面。介電材料前體可具有充分揮發性及反應性以與基板102之表面發生反應。介電材料前體可隨一惰性載體氣體(例如，He)經引入至室中以形成介電材料前體及惰性載體氣體之一混合物。介電材料前體可經引入至室中達足以發生反應之一時間量，諸如自大約0.1秒至大約60秒，諸如自大約1秒至60秒或自大約2秒至大約60秒。介電材料前體可以在自大約1標準立方釐米/分鐘(sccm)至大約100sccm之一範圍內之一流率、在自大約20℃至大約500℃(例如，自大約70℃至大約200℃、自大約350℃至大約500℃)之一範圍內之一溫度(例如，一基板溫度)及在自大約0.0005托至大約5托(例如，自大約0.0005托至大約1托、大約0.05托)之一範圍內之一壓力經引入至室中。在某些實施例中，介電材料前體之一單層作為基板102之表面上之化學吸附作用之一結果而形成於基板102之表面上。該單層可係自終止的，此乃因該單層之一表面可不與用於形成該單層之介電材料前體反應。
藉助惰性氣體之後續加脈衝自室移除過量介電材料前體(例如，未化學吸附至基板102之表面之介電材料前體)。清洗該室亦移除在化學吸附之介電材料前體之形成期間產生之揮發性副產物。惰性氣體可經引入至室中(舉例而言)達自大約2秒至大約120秒，諸如自大約5秒至大約120秒。在清洗之後，可抽空或「抽吸」室以移除氣體，諸如過量介電材料前體及/或揮發性副產物。舉例而言，可藉由包含但不限於以下之技術自室清洗過量介電材料前體：使基板102與惰性氣體接觸及/或將室中之壓力降低至介電材料前體之沈積壓力以下以減小 接觸基板102之介電材料前體及/或化學吸附之介電材料前體之一濃度。可基於介電材料前體之性質(例如，分子量、揮發性、反應副產物)而選擇惰性氣體及清洗量(例如，持續時間)。可重複抽吸與清洗序列多次。
在清洗之後，介電材料形成反應物可經引入至室中且可與化學吸附之介電材料前體之經曝露表面發生化學反應。介電材料形成反應物可具有充分揮發性及反應性以與化學吸附之介電材料前體發生反應。介電形成反應物可經引入至室中達足以發生反應之一時間量，諸如自大約0.1秒至大約30秒，諸如自大約5秒至大約30秒。舉例而言，介電材料形成反應物可以在自大約1sccm至大約100sccm之一範圍內之一流率、在自大約20℃至大約500℃(例如，自大約70℃至大約200℃、自大約350℃至大約500℃)之一範圍內之一基板102溫度及在自大約0.0005托至大約5托(例如，自大約0.0005托至大約1托、大約0.05托)之一範圍內之一壓力經引入至室中。在某些實施例中，藉由在將介電材料形成反應物引入至化學吸附之介電材料前體時施加RF功率而完成化學吸附之介電材料前體與介電材料形成反應物之間的反應。舉例而言，所施加之RF功率可在自大約20瓦特(W)至大約300W(諸如自大約20W至大約200W、自大約20W至大約100W、自大約30W至大約80W、自大約40W至大約70W或自大約50W至大約60W)之一範圍內。可在自大約40千赫(kHz)至大約13.56百萬赫(MHz)之一範圍內之至少一個頻率地施加RF功率。在額外實施例中，在不施加RF功率之情況下完成化學吸附之介電材料前體與介電材料形成反應物之間的反應。
可利用一額外抽吸與清洗循環自室移除反應副產物及/或過量介電材料形成反應物。額外抽吸與清洗循環可類似於先前針對繼化學吸附之介電材料前體之形成之後移除過量介電材料前體及/或揮發性副 產物所闡述之抽吸與清洗循環。用以移除反應副產物及/或過量介電材料形成反應物之額外抽吸與清洗循環可相同於或不同於用於移除過量介電材料前體及/或揮發性副產物之抽吸與清洗循環。在某些實施例中，額外抽吸與清洗循環持續自大約5秒至大約30秒。
可重複上文所闡述之基於ALD之介電形成程序任何數目次以在基板102上形成介電材料108之至少一部分(例如，第一部分108a)之一所要厚度。藉由非限制性實例之方式，可依序重複基於ALD之介電形成程序自大約2次至大約10次以將介電材料108之第一部分108a形成至所要厚度。另外，可利用上文所闡述之基於ALD之介電形成程序來形成介電材料108之多個部分。舉例而言，在於介電材料108之第一部分108a之上表面110上形成離散導電粒子106之至少一部分(例如，離散導電粒子106之第一部分106a)(例如，如下文所闡述)之後，可利用一額外基於ALD之介電形成程序以在離散導電粒子106及介電材料108之第一部分108a之經曝露表面上形成介電材料108之第二部分108b。額外基於ALD之介電形成程序可相同於(例如，利用相同前體、惰性氣體及處理參數)或可不同於(例如，利用不同前體、不同惰性氣體及/或不同處理參數中之至少一者)用於形成介電材料108之第一部分108a之基於ALD之介電形成程序。
使用ALD程序來形成介電材料108(包含其不同部分)促進介電材料108之所要表面終止，從而促進離散導電粒子106之形成展現介電材料108之表面(例如，介電材料108之第一部分108a之上表面110、介電材料108之第二部分108b之上表面112、介電材料108之第三部分108c之上表面114)上之所要性質(例如，材料組合物、大小、形狀、間隔)。另外，使用ALD程序來形成介電材料108促進介電材料108與分散於其中之離散導電粒子106之間的不同邊界之形成。
基於ALD之導電粒子形成程序可包含進行至少一個導電材料前體 及至少一個導電材料形成反應物之交替及/或同步脈衝以及一惰性氣體(例如，氮、氬、氦、氖、氪、氙及/或儘管並非惰性但在介電形成程序之條件下表現為惰性之其他氣體)之介入及/或後續脈衝。導電材料前體可包括一有機金屬化合物，該有機金屬化合物包含一金屬複合物(例如，Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Rh、Ir、Ni、Pd、Pt、Cu、Ag、Au、Zn、Cd、B、Al、Ga、In、Si、Ge、Sn、Pb、As、Sb、Bi或其一組合)及至少一個配位體。在某些實施例中，該金屬係Pt、Ta、Ru、Rh、Cu、Al及Co中之至少一者。可基於離散導電粒子106之所要性質而選擇配位體。配位體之大小(例如，分子量)及化學性質(例如，反應群組)可至少部分地判定使用導電粒子形成程序形成之離散導電粒子106之大小、形狀及間隔。舉例而言，較大(例如，較高分子量)配位體可導致離散導電粒子106之形成，從而與使用具有較小(例如，較低分子量)配位體之導電材料前體形成之導電粒子相比較展現較大相對於彼此之橫向間隔。另外，不同配位體反應群組可導致不同大小(例如，較大或較小)之離散導電粒子106及/或不同分佈密度(例如，經增加或經減少)之離散導電粒子106之形成。不同配位體可以不同方式與不同導電材料形成反應物發生反應以控制(例如，修改，諸如增加或減小)離散導電粒子106之大小及/或分佈密度。導電材料前體可商購或可藉由習用技術合成。在某些實施例中，導電材料前體係(三甲基)甲基環戊二烯基鉑、乙基環戊二烯基二羰基釕、三羰基(1,3-環-已二烯)釕、四(二甲基醯胺基)鉭、環戊二烯基二羰基銠、二羰基環戊二烯基鈷、六氟乙醯丙酮酸銅、(N,N′二異丙基2-二甲胺脒基)銅、三-六甲基二矽氮烷鋁、二乙基氯化鋁、二甲基氫化鋁及四(二甲基醯胺基)鋁中之至少一者。
可基於導電材料前體之化學性質(例如，金屬化合物、配位體)而選擇導電材料形成反應物。舉例而言，取決於導電材料前體之化學性 質，導電材料形成反應物可包括一還原劑(例如，甲酸、氫、草酸、氮、NH3)及一種氧化劑(例如，O2、草酸、H2O2、過氧化氫、氧化氬氮)中之至少一者。在某些實施例中，導電材料形成反應物包括甲酸(CH2O2)、草酸(C2H2O4)、氫(H2)、NH3及O2中之至少一者。
導電材料前體之金屬及導電材料形成反應物彼此相互作用(例如，發生反應)且在導電粒子形成程序期間消除導電材料前體之配位體。在某些實施例中，導電材料前體及導電材料形成反應物經選擇使得導電材料前體與導電材料形成反應物之間的反應不導致包含一介電材料(例如，一介電氧化物)之離散導電粒子106之形成。舉例而言，反應物可包括與導電材料前體發生反應以形成實質上無介電金屬氧化物之離散導電粒子106(例如，金屬粒子)之一還原劑(例如，CH2O2、C2H2O4、H2、NH3)。取決於用於形成介電材料108(亦即，包含其不同部分)之前體之化學性質，可利用額外反應氣體來形成介電材料108之一或多個部分。
在額外實施例中，可自基於ALD之導電粒子形成程序省略導電材料形成反應物。舉例而言，取決於導電材料前體，基於ALD之導電粒子形成程序可包含執行導電材料前體之一或多個脈衝以及利用一惰性氣體(例如，氮、氬、氦、氖、氪、氙及/或儘管並非惰性但在介電形成程序之條件下表現為惰性之其他氣體)的一或多個後續抽吸與清洗循環。換言之，導電材料前體可在基於ALD之導電粒子形成程序之條件(例如，溫度、壓力)下與其自身充分反應以在不使用一單獨導電材料形成反應物(例如，一單獨還原反應物、一單獨氧化反應物)之情況下形成離散導電粒子106之至少一部分。舉例而言，一第一導電材料前體之配位體可與一第二導電材料前體之配位體(亦即，相同於或不同於第一導電材料前體)發生反應以形成由第一導電材料前體之金屬及第二導電材料前體之金屬形成且包含第一導電材料前體之金屬及第 二導電材料前體之金屬的離散導電粒子106。取決於導電材料前體之特性，省略用以形成離散導電粒子106之至少一部分之至少一種氧化反應物之使用可實質上限制或甚至防止包含介電金屬氧化物之離散導電粒子106之形成。
相同前體(例如，相同導電材料前體；及相同導電材料形成反應物(若使用))或不同前體(例如，至少一個導電材料前體；及/或至少一個不同導電材料形成反應物(若使用))可用於形成離散導電粒子106之不同部分(例如，第一部分106a、第二部分106b、第三部分106c中之至少兩者)。在某些實施例中，不同前體用於形成離散導電粒子106之至少兩個部分。另外，相同惰性氣體或不同惰性氣體可提供(例如，加脈衝)於導電材料前體及/或導電材料形成反應物(若使用)之不同脈衝之間以形成離散導電粒子106之不同部分(例如，第一部分106a、第二部分106b、第三部分106c中之至少兩者)。在某些實施例中，用於形成離散導電粒子106之部分中之至少一者之惰性氣體不同於用於形成離散導電粒子106之部分中之至少另一者之惰性氣體。
導電粒子形成程序之前體(例如，導電材料前體；及/或導電材料形成反應物(若使用))中之一或多者可在室溫及大氣壓力下呈一固體、液體或氣體形式。若前體在室溫及大氣壓力下呈一固體或液體形式，則前體可在經引入至半導電裝置結構100之經曝露組件之前蒸發。可藉由本文中未詳細闡述之習用技術完成導電粒子形成程序之前體之蒸發。
對離散導電粒子106之任一給定部分之前體之選擇可取決於記憶體單元材料104之所要性質、記憶體單元材料104之其他組份及將進行導電粒子形成程序之溫度。用於形成離散導電粒子106(包含其不同部分)之前體經選擇以與在導電粒子形成程序期間曝露至前體之記憶體單元材料104之各種組份相容。舉例而言，用於形成離散導電粒子 106之前體可經選擇使得前體不與在導電粒子形成程序期間曝露至其之介電材料108發生反應、分解或吸收介電材料108。另外，用於形成離散導電粒子106之前體(例如，導電材料前體)經選擇以實質上熱穩定在基於ALD之導電粒子形成程序之操作溫度(例如，基板102溫度)，以便實質上限制前體之熱分解。在某些實施例中，用於形成離散導電粒子106之至少一部分之前體經選擇以熱穩定在高達大約350℃之一溫度，諸如在自大約200℃至大約350℃或自大約250℃至大約320℃之一範圍內。舉例而言，導電材料前體可經選擇以包括以下各項中之至少一者：(三甲基)甲基環戊二烯基鉑；三羰基(1,3-環-已二烯)釕；二羰基環戊二烯基銠；Pt、Ru及Rh中之至少一者之一胺鹽；及Pt、Ru及Rh中之至少一者之一脒基鹽。在額外實施例中，用於形成離散導電粒子106之至少一部分之前體經選擇以熱穩定在一較高溫度範圍，諸如大於大約350℃(諸如大於或等於大約400℃、大於或等於大約500℃或自大約400℃至大約500℃)之一溫度。舉例而言，導電材料前體可經選擇以包括二羰基環戊二烯基鈷。此外，除反應性及揮發性考量之外，進行基於ALD之導電粒子形成程序之溫度亦可取決於其中將使用記憶體單元材料104之半導體裝置結構100之熱預算。為防止對半導體裝置結構100之其他組件之損壞，形成於基板102上、中或上方之其他組件應與基於ALD之導電粒子形成程序之條件(例如，材料、溫度、壓力)相容。
在某些實施例中，導電材料前體可經引入至含有包含在基板102上或上方之介電材料108之半導電裝置結構100之一室(例如，用於形成介電材料108之至少一部分之相同室或一不同室)中，且可化學吸附至介電材料108之一表面(例如，介電材料108之第一部分108a之上表面110)。導電材料前體可具有充分揮發性及反應性以與介電材料108之表面發生反應。導電材料前體可隨一惰性載體氣體(例如，He)經引 入至室中以形成導電材料前體及惰性載體氣體之一混合物。導電材料前體可經引入至室中達足以發生反應之一時間量，諸如自大約0.2秒至大約120秒，諸如自大約1秒至90秒、自大約1秒至60秒或自大約2秒至大約60秒。導電材料前體可以在自大約1sccm至大約100sccm之一範圍內之一流率、在自大約20℃至大約500℃(例如，自大約20℃至大約300℃、自大約50℃至大約200℃、自大約70℃至大約120℃)之一範圍內之一溫度(例如，一基板溫度)及在自大約0.0005托至大約1托(例如，大約0.05托)之一範圍內之一壓力經引入至室中。在某些實施例中，導電材料前體之一單層作為介電材料108之表面上之化學吸附作用之一結果而形成於介電材料108之表面上。該單層可係自終止的，此乃因該單層之一表面可不與用於形成該單層之導電材料前體反應。
藉助惰性氣體之後續加脈衝自室移除過量導電材料前體(例如，未化學吸附至介電材料108之一表面之導電材料前體)。清洗該室亦移除在導電材料前體之單層之形成期間產生之揮發性副產物。惰性氣體可相同於或不同於在ALD程序中用於形成記憶體單元材料104之另一惰性氣體(例如，用於形成介電材料108之至少一部分之一惰性氣體)。惰性氣體可經引入至室中(舉例而言)達自大約2秒至大約180秒，諸如自大約5秒至大約180秒或自大約5秒至大約120秒。在清洗之後，可抽空或「抽吸」室以移除氣體，諸如過量介電材料前體及/或揮發性副產物。舉例而言，可藉由包含但不限於以下之技術自室清洗過量導電材料前體：使介電材料108與惰性氣體接觸及/或將室中之壓力降低至導電材料前體之沈積壓力以下以減小接觸介電材料108之導電材料前體及/或化學吸附之導電材料前體之一濃度。可基於導電材料前體之性質(例如，分子量、揮發性、反應副產物)而選擇惰性氣體及清洗量(例如，持續時間)。可重複抽吸與清洗序列多次。
在清洗之後，導電材料形成反應物可經引入至室中且可與化學吸附之導電材料前體之經曝露表面發生化學反應。導電材料形成反應物可具有充分揮發性及反應性以與化學吸附之導電材料前體發生反應。導電材料形成反應物可經引入至室中達足以發生反應之一時間量，諸如自大約0.1秒至大約120秒，諸如自大約1秒至大約60秒或自大約5秒至大約30秒。舉例而言，導電材料形成反應物可以在自大約1sccm至大約100sccm之一範圍內之一流率、在自大約20℃至大約500℃(例如，自大約50℃至大約200℃、自大約300℃至大約400℃)之一範圍內之一基板102溫度及在自大約0.0005托至大約1托(例如，大約0.05托)之一範圍內之一壓力經引入至室中。在某些實施例中，藉由在將導電材料形成反應物引入至化學吸附之導電材料前體時施加RF功率而完成化學吸附之導電材料前體與導電材料形成反應物之間的反應。舉例而言，所施加之RF功率可在自大約20瓦特(W)至大約100W(諸如自大約30W至大約80W、自大約40W至大約70W或自大約50W至大約60W)之一範圍內。在額外實施例中，在不施加RF功率之情況下完成化學吸附之導電材料前體與導電材料形成反應物之間的反應。在進一步實施例中，諸如在其中導電材料前體在基於ALD之導電粒子形成程序之條件下與化學吸附之導電材料前體反應之實施例中，與導電材料前體分離之一導電材料形成反應物未經引入至室中以與化學吸附之導電材料前體發生化學反應。
可利用一額外抽吸與清洗循環自室移除反應副產物及/或過量導電材料形成反應物。額外抽吸與清洗循環可類似於先前針對繼化學吸附之導電材料前體之形成之後移除過量導電材料前體及/或揮發性副產物所闡述之抽吸與清洗循環。用以移除反應副產物及/或過量導電材料形成反應物之額外抽吸與清洗循環可相同於或不同於用於移除過量導電材料前體及/或揮發性副產物之抽吸與清洗循環。在某些實施 例中，額外抽吸與清洗循環持續自大約5秒至大約180秒。
可重複上文所闡述之基於ALD之導電粒子形成程序任何數目次以在介電材料108上(例如，在介電材料108之第一部分108a之上表面110上)將離散導電粒子106形成至所要粒子大小及所要粒子密度。藉由非限制性實例之方式，取決於前體(例如，導電材料前體；及/或導電材料形成反應物(若使用))及惰性氣體之特性，可依序重複基於ALD之導電粒子形成程序自大約2次至大約500次以將離散導電粒子106(例如，在介電材料108之第一部分108a之上表面110上之離散導電粒子106之第一部分106a)形成至一所要平均粒子大小及一所要粒子分佈密度。另外，可利用上文所闡述之基於ALD之導電粒子形成程序來形成離散導電粒子106之多個部分。舉例而言，在於離散導電粒子106之第一部分106a上(而且於介電材料108之第一部分108a之上表面110之保持未被離散導電粒子106之第一部分106a覆蓋之部分上)形成介電材料108之第二部分108b之後，可利用一額外基於ALD之導電粒子形成程序以在介電材料108之第二部分108b之上表面112上形成離散導電粒子106之第二部分106b。額外基於ALD之導電粒子形成程序可相同於(例如，利用相同前體、惰性氣體及處理參數)或可不同於(例如，利用不同前體、不同惰性氣體及/或不同處理參數中之至少一者)用於形成離散導電粒子106之第一部分106a之基於ALD之導電粒子形成程序。
藉由使用本發明之基於ALD之導電粒子形成程序，可在不使用一電漿處理程序之情況下形成離散導電粒子106。換言之，可透過一非電漿輔助之ALD程序(例如，透過上文所闡述之導電粒子形成程序)形成離散導電粒子106。離散導電粒子106之大小、形狀及分佈密度(例如，間隔)可取決於用於形成離散導電粒子106之導電材料前體之性質(例如，配位體反應性、配位體分子量)、導電材料前體之沈積(例如，脈衝)時間及在基於ALD之(例如，非電漿輔助之基於ALD之)導電粒子 形成程序中利用之溫度(例如，室溫度、基板102溫度)。
在額外實施例中，可利用至少一個電漿處理程序來增強或促進離散導電粒子106之至少一部分之形成。舉例而言，至少在其中基於ALD之導電粒子形成程序之特性(例如，諸如導電材料前體之前體；溫度；壓力；流率；曝露時間；等)導致一至少部分地連續(例如，統一)之導電材料膜之形成之實施例中，可利用一電漿處理程序以將至少部分地連續之導電材料膜之至少一部分轉化為離散導電粒子106。作為另一實例，在其中基於ALD之導電粒子形成程序之特性導致離散導電粒子106之形成之實施例中，可利用一電漿處理程序來修改離散導電粒子106之材料組合物、大小、形狀及分佈密度(例如，間隔)中之至少一者。電漿處理程序可包含將至少部分地連續之導電材料膜及/或離散導電粒子106曝露至至少一個電漿。可基於至少部分地連續之導電材料膜之性質及/或離散導電粒子106之性質而選擇電漿。藉由非限制性實例之方式，電漿可包括一惰性氣體電漿(例如，一氬電漿)、一含氮電漿、一還原電漿及一稀有氣體電漿中之至少一者。在某些實施例中，電漿處理程序包含將至少部分地連續之導電材料膜及/或離散導電粒子106曝露至一氬(Ar)電漿。
在某些實施例中，離散Pt粒子使用一ALD程序形成於介電材料108之至少一個表面上。藉由非限制性實例之方式，介電材料108之表面可曝露至(三甲基)甲基環戊二烯基鉑及O2以在介電材料108之表面上形成離散Pt粒子。介電材料108之表面可(舉例而言)曝露至由為大約100sccm之一流率之He及為大約300sccm之一流率之O2攜載之(三甲基)甲基環戊二烯基鉑達在自大約2秒至大約30秒之一範圍內之一時間週期，諸如大約8秒。(三甲基)甲基環戊二烯基鉑可吸附(例如，化學吸附)至介電材料108之表面以形成一(三甲基)甲基環戊二烯基鉑單層，且O2可與(三甲基)甲基環戊二烯基鉑單層發生反應以形成離散Pt 粒子。可移除(例如，自含有介電材料108之ALD室抽空)反應副產物及未反應O2。可重複以上ALD循環自大約2次至大約300次以達成離散Pt粒子之一所要粒子大小及一所要分佈密度，諸如在自大約5×1011粒子/cm2至大約1×1013粒子/cm2之一範圍內之一氣體分佈密度。另外，ALD程序可採用自大約250℃至大約320℃(例如，大約300℃)之一基板102溫度及大約自大約0.05托至大約0.09托(例如，大約0.07托)之一壓力。在進一步實施例中，以上ALD程序可係電漿增強的(例如，電漿輔助的)。藉由非限制性實例之方式，介電材料108之表面可曝露至包含分別為大約100sccm及大約300sccm之流率之Ar及O2之一100W電漿達大約30秒，可停止Ar之流動，介電材料108之表面可曝露至由為大約100sccm之一流率之He攜載之(三甲基)甲基環戊二烯基鉑(亦即，同時維持O2之流動)達自大約2秒至大約30秒(例如，大約8秒)以形成離散Pt粒子，且然後可移除反應副產物及未反應O2。視情況，繼離散Pt粒子之形成之後，一或多個額外程序(例如，一電漿處理程序、一退火程序)可用於修改離散Pt粒子之大小、形狀、材料組合物及分佈密度中之至少一者。
在額外實施例中，離散Rh粒子使用一ALD程序形成於介電材料108之至少一個表面上。藉由非限制性實例之方式，介電材料108之表面可曝露至環戊二烯基二羰基銠以在介電材料108之表面上形成離散Rh粒子。介電材料108之表面可(舉例而言)曝露至由為大約50sccm之一流率之He攜載之環戊二烯基二羰基銠達在自大約1秒至大約15秒之一範圍內之一時間週期，諸如大約2秒。環戊二烯基二羰基銠可與介電材料108發生反應且在介電材料108之表面上形成(例如，吸附，諸如化學吸附)離散Rh粒子。可移除(例如，自含有介電材料108之ALD室抽空)反應副產物氣體。可重複以上ALD循環自大約2次至大約300次以達成離散Rh粒子之一所要粒子大小及一所要分佈密度，諸如在 自大約5×1011粒子/cm2至大約1×1013粒子/cm2之一範圍內之一氣體分佈密度。另外，ALD程序可採用自大約250℃至大約320℃(例如，大約300℃)之一基板102溫度及大約自大約0.03托至大約0.07托(例如，大約0.05托)之一壓力。在進一步實施例中，以上ALD程序可係電漿增強的(例如，電漿輔助的)。藉由非限制性實例之方式，介電材料108之表面可曝露至包含為大約300sccm之一流率之O2之一60W電漿達大約30秒，可停止O2之流動，介電材料108之表面可曝露至由為大約50sccm之一流率之He攜載之環戊二烯基二羰基銠達自大約1秒至大約15秒(例如，大約2秒)以形成離散Rh粒子，且然後可移除反應副產物。視情況，繼離散Rh粒子之形成之後，一或多個額外程序(例如，一電漿處理程序、一退火程序)可用於修改離散Rh粒子之大小、形狀、材料組合物及分佈密度中之至少一者。
在進一步實施例中，離散Ru粒子使用一ALD程序形成於介電材料108之至少一個表面上。藉由非限制性實例之方式，介電材料108之表面可曝露至三羰基(1,3-環-已二烯)釕以在介電材料108之表面上形成離散Ru粒子。介電材料108之表面可(舉例而言)曝露至由為大約50sccm之一流率之He攜載之三羰基(1,3-環-已二烯)釕達在自大約1秒至大約15秒之一範圍內之一時間週期，諸如大約2秒。三羰基(1,3-環-已二烯)釕可與介電材料108發生反應且在介電材料108之表面上形成(例如，吸附，諸如化學吸附)離散Ru粒子。然後可移除(例如，自含有介電材料108之ALD室抽空)反應副產物氣體。可重複以上ALD循環自大約2次至大約300次以達成離散Ru粒子之一所要粒子大小及一所要分佈密度，諸如在自大約5×1011粒子/cm2至大約1×1013粒子/cm2之一範圍內之一氣體分佈密度。另外，ALD程序可採用自大約250℃至大約320℃(例如，大約300℃)之一基板102溫度及大約自大約0.03托至大約0.07托(例如，大約0.04托)之一壓力。在進一步實施例中，以 上ALD程序可係電漿增強的(例如，電漿輔助的)。藉由非限制性實例之方式，介電材料108之表面可曝露至包含為大約300sccm之一流率之Ar之一60W電漿達大約30秒，可停止Ar之流動，介電材料108之表面可曝露至由為大約50sccm之一流率之He攜載之三羰基(1,3-環-已二烯)釕達自大約1秒至大約15秒(例如，大約2秒)以形成離散Ru粒子，且然後可移除反應副產物。視情況，繼離散Ru粒子之形成之後，一或多個額外程序(例如，一電漿處理程序、一退火程序)可用於修改離散Ru粒子之大小、形狀、材料組合物及分佈密度中之至少一者。
在又進一步實施例中，離散Co粒子使用一ALD程序形成於介電材料108之至少一個表面上。藉由非限制性實例之方式，介電材料108之表面可曝露至二羰基環戊二烯基鈷及一氧化碳(CO)以在介電材料108之表面上形成離散Co粒子。介電材料108之表面可(舉例而言)曝露至由為大約500sccm之一流率之He及為大約500sccm之一流率之CO攜載之二羰基環戊二烯基鈷達在自大約1秒至大約15秒之一範圍內之一時間週期，諸如大約2秒。二羰基環戊二烯基鈷可吸附(例如，化學吸附)至介電材料108之表面以形成一個二羰基環戊二烯基鈷單層，且CO可與二羰基環戊二烯基鈷單層發生反應以形成離散Co粒子。然後可移除(例如，自含有介電材料108之ALD室抽空)反應副產物及未反應CO。可重複以上ALD循環自大約2次至大約300次以達成離散Co粒子之一所要粒子大小及一所要分佈密度，諸如在自大約5×1011粒子/cm2至大約1×1013粒子/cm2之一範圍內之一氣體分佈密度。另外，ALD程序可採用自大約150℃至大約240℃(例如，大約190℃)之一基板102溫度及大約自大約0.03托至大約0.07托(例如，大約0.05托)之一壓力。視情況，繼離散Co粒子之形成之後，一或多個額外程序(例如，一電漿處理程序、一退火程序)可用於修改離散Co粒子之大小、形狀、材料組合物及分佈密度中之至少一者。
因此，根據本發明之實施例，形成一記憶體單元材料之一方法包括藉由原子層沈積在一基板上方形成一介電材料之一第一部分。藉由原子層沈積在介電材料之第一部分上形成離散導電粒子。藉由原子層沈積在離散導電粒子上及之間形成介電材料之一第二部分。
此外，根據本發明之額外實施例，形成一半導體裝置結構之一方法包括藉由原子層沈積在一基板上形成一記憶體單元材料，該記憶體單元材料包括插置於一介電材料之至少兩個垂直毗鄰部分之間的離散導電粒子。
包含記憶體單元材料104之半導體裝置結構100可用於包含但不限於記憶體裝置(例如，電阻式記憶體裝置，諸如RRAM裝置)之各種各樣半導體裝置中。包含根據本發明之實施例之半導電裝置結構100之半導體裝置可包含於各種電子系統中。舉例而言，圖2係根據本發明之實施例之一電子系統200之一方塊圖。電子系統200可包括(舉例而言)一電腦或電腦硬體組件、一伺服器或其他聯網硬體組件、一蜂巢式電話、一數位相機、一個人數位助理(PDA)、可攜式媒體(例如，音樂)播放器等。電子系統200包含至少一個記憶體裝置202。電子系統200可進一步包含至少一個電子信號處理器裝置204(通常稱作一「微處理器」)。記憶體裝置202及電子信號處理器裝置204中之至少一者可包含(舉例而言)先前關於圖1所闡述之半導體裝置結構100之一實施例。因此，記憶體裝置202及電子信號處理器裝置204中之至少一者可包含記憶體單元材料104(包含離散導電粒子106及介電材料108)之一實施例。電子系統200可進一步包含用於由一使用者將資訊輸入至電子系統200中之一或多個輸入裝置206，諸如(舉例而言)一滑鼠或其他指標裝置、一鍵盤、一觸控板、一按鈕或一控制面板。電子系統200可進一步包含用於將資訊(例如，視覺或音頻輸出)輸出至使用者之一或多個輸出裝置208，例如(舉例而言)一監視器、一顯示器、一 打印機、一音頻輸出插孔、一揚聲器等。在某些實施例中，輸入裝置206及輸出裝置208可包括可用以將資訊輸入至系統200及將視覺資訊輸出至使用者兩者之一單個觸控螢幕裝置。一或多個輸入裝置206及輸出裝置208可與記憶體裝置202及電子信號處理器裝置204中之至少一者電通信。
本發明之方法促進包含導電粒子106之一記憶體單元材料104之受控制形成展現所要材料組合物、粒子大小及分佈密度。繼而，記憶體單元材料104之受控制形成促進一半導體裝置結構100、一半導體裝置(例如，記憶體裝置202、電子信號處理器裝置204)及一系統(例如，電子系統200)之形成，從而展現所要電性質、卓越性能及卓越穩定性。本發明之方法促進包含其之間(例如，離散導電粒子與介電材料之間；不同介電材料之間)具有不同且可辨認邊界之不同材料(例如，不同介電材料及/或不同導電粒子)之記憶體單元材料104之高效形成。在某些實施例中，離散導電粒子106可在不使用一反應氣體及/或電漿處理程序之情況下由導電材料前體形成，借此減少程序成本且增加程序效率。本發明之方法及結構促進各種半導體裝置結構之有效比例縮放，諸如記憶體單元之低至次20nm尺寸之比例縮放。
以下實例用於更詳細地闡釋本發明之實施例。對於本發明之範疇而言，不將實例解釋為窮盡性或排他性。儘管實例1及實例2闡述離散Pt粒子，但可藉由適當地選擇導電材料前體及導電材料形成反應物(若存在)而形成其他離散導電粒子(例如，離散Ru粒子、離散Ta粒子、離散Rh粒子、離散Cu粒子、離散Al粒子、離散Co粒子)，如上文先前所闡述。
實例 實例1 基於ALD持續時間之Pt粒子大小及分佈密度
分析ALD持續時間對離散Pt粒子之平均粒子大小及分佈密度之效應。氧化鋁使用本發明之基於ALD之介電形成程序形成於一基板上方，且然後離散Pt粒子使用本發明之基於ALD之導電粒子形成程序形成於氧化鋁上。針對一個測試，使用各自採用TMA及臭氧之8個ALD循環形成氧化鋁，且針對額外測試，使用各自採用TMA及水之8個ALD循環形成氧化鋁。離散Pt粒子藉由以下方式形成於氧化鋁上：抽空含有氧化鋁之一室達大約30秒；將氧化鋁曝露至包含分別為大約100sccm及大約300sccm之流率之Ar及O2之一100W電漿達大約30秒；停止Ar之流動；及然後將氧化鋁曝露至由為大約100sccm之一流率之He攜載之(三甲基)甲基環戊二烯基鉑(亦即，同時維持O2之流動)。利用300℃之一基板固持器(例如，卡盤)溫度設定點及大約0.07托之一室壓力來形成離散Pt粒子。
圖3A係形成於使用採用TMA及臭氧之一ALD程序達一5秒(三甲基)甲基環戊二烯基鉑曝露持續時間而形成之氧化鋁上之一中心沈積區域中之離散Pt粒子之一掃描電子顯微照片(SEM)。圖3B係形成於使用採用TMA及水之一ALD程序達一8秒(三甲基)甲基環戊二烯基鉑曝露持續時間而形成之氧化鋁上之一中心沈積區域中之離散Pt粒子之一SEM。圖3C係形成於使用採用TMA及水之一ALD程序達一25秒(三甲基)甲基環戊二烯基鉑曝露持續時間而形成之氧化鋁上之一中心沈積區域中之離散Pt粒子之一SEM。如圖3A至圖3C中所展示，離散Pt粒子之平均粒子大小及分佈密度隨經增加(三甲基)甲基環戊二烯基鉑曝露持續時間而增加。
實例2 樣本記憶體單元材料
藉由本發明之一實施例之一基於ALD之形成程序形成之一記憶體單元材料104經受形態分析。記憶體單元材料104包含具有一第一部分 108a及一第二部分108b之一介電材料108。第一部分108a及第二部分108b中之每一者包括使用本發明之基於ALD之介電形成程序形成之氧化鋁。基於ALD之介電形成程序中之每一者採用各自利用TMA及水之8個ALD循環。離散導電粒子106插置於介電材料108之第一部分108a與第二部分108b之間。離散導電粒子106包括使用本發明之基於ALD之導電粒子形成程序中之一者形成之離散Pt粒子。基於ALD之導電粒子形成程序實質上類似於實例1中所闡述之導電粒子形成程序。圖4係展示記憶體單元材料104之一部分剖視圖之一透射電子顯微照片(TEM)。圖4圖解說明記憶體單元材料104包含展現遍及介電材料108分散之不同邊界之離散導電粒子106。
雖然本發明易於發生各種修改及替代形式，但已在圖式中以實例方式展示且在本文中詳細闡述具體實施例。然而，本發明並不意欲限於所揭示之特定形式。相反，本發明囊括歸屬於以下申請專利範圍及其合法等效形式之範疇內之所有修改、等效及替代形式。
100‧‧‧半導體裝置結構/半導電裝置結構
102‧‧‧基板
104‧‧‧記憶體單元材料
106‧‧‧離散導電粒子/導電粒子
106a‧‧‧第一部分/部分
106b‧‧‧第二部分/部分
106c‧‧‧第三部分/部分
108‧‧‧介電材料
108a‧‧‧第一部分/部分
108b‧‧‧第二部分/部分
108c‧‧‧第三部分/部分
108d‧‧‧第四部分/部分
110‧‧‧上表面
112‧‧‧上表面
114‧‧‧上表面

Claims (30)

  1. 一種形成一記憶體單元材料之方法，其包括：藉由原子層沈積在一基板上方形成一介電氮化物(dielectric nitride)材料之一第一部分；藉由原子層沈積在該介電氮化物材料之該第一部分上形成離散且實質均勻隔開(discrete,substantially uniformly spaced)之導電粒子；藉由原子層沈積在該等離散且實質均勻隔開之導電粒子上及之間形成該介電氮化物材料之一第二部分；藉由原子層沈積在該介電氮化物材料之該第二部分上形成額外(additional)離散且實質均勻隔開之導電粒子，該等額外離散且實質均勻隔開之導電粒子之至少一些及最接近(most proximate)其等之該等離散且實質均勻隔開之導電粒子之至少一些展現(exhibiting)實質相同大小，但該等額外離散且實質均勻隔開之導電粒子之該至少一些完全自該等離散且實質均勻隔開之導電粒子之該至少一些橫向偏移(laterally offset)；及藉由原子層沈積在該等額外離散且實質均勻隔開之導電粒子上以及其等之間形成該介電氮化物材料之一第三部分。
  2. 如請求項1之方法，其中藉由原子層沈積在一基板上方形成一介電氮化物材料之一第一部分包括：將一介電氮化物材料前體(precursor)吸附至該基板之一表面以形成該介電氮化物材料前體之一單層(monolayer)；及將該介電氮化物材料前體之該單層曝露至至少一種反應物以將該介電氮化物材料前體之該單層轉化成該介電氮化物材料之一單層。
  3. 如請求項2之方法，其進一步包括在形成該等離散且實質均勻隔開之導電粒子之前在該介電氮化物材料之該單層上方形成該介電氮化物材料之至少一個額外單層。
  4. 如請求項1之方法，其中藉由原子層沈積在該介電氮化物材料之該第一部分上形成離散且實質均勻隔開之導電粒子包括：將一導電材料前體吸附至該介電氮化物材料之該第一部分之一表面；及將該所吸附導電材料前體曝露至一反應物及額外導電材料前體中之至少一者以將該所吸附導電材料前體轉化成該等離散且實質均勻隔開之導電粒子。
  5. 如請求項4之方法，其中將一導電材料前體吸附至該介電氮化物材料之該第一部分之一表面包括將以下各項中之至少一者化學吸附至該介電材料之該第一部分之該表面：乙基環戊二烯基二羰基釕、四(二甲基醯胺基)鉭、六氟乙醯丙酮酸銅、(N,N′二異丙基2-二甲胺脒基)銅、三-六甲基二矽氮烷鋁、二乙基氯化鋁及二甲基氫化鋁及四(二甲基醯胺基)鋁。
  6. 如請求項1之方法，其進一步包括在形成該等額外離散且實質均勻隔開之導電粒子前修改該等離散且實質均勻隔開之導電粒子之一平均粒子大小及一分佈密度中之至少一者。
  7. 如請求項6之方法，其中修改該等離散且實質均勻隔開之導電粒子之一平均粒子大小及一分佈密度中之至少一者包括：在形成該等額外離散且實質均勻隔開之導電粒子前，將該等離散且實質均勻隔開之導電粒子曝露至導電材料前體。
  8. 如請求項7之方法，其進一步包括在將該等離散且實質均勻隔開之導電粒子曝露至該導電材料前體之後將該等離散且實質均勻隔開之導電粒子曝露至至少一種反應物。
  9. 如請求項1之方法，其中藉由原子層沈積在該等離散且實質均勻隔開之導電粒子上及之間形成該介電氮化物材料之一第二部分包括：將一介電氮化物材料前體吸附至該等離散且實質均勻隔開之導電粒子及該介電氮化物材料之該第一部分之該表面之經曝露部分以形成該介電氮化物材料前體之一單層；及將該介電氮化物材料前體之該單層曝露至至少一種反應物以將該介電氮化物材料前體之該單層轉化成該介電氮化物材料之一單層。
  10. 如請求項9之方法，其進一步包括在該介電氮化物材料之該單層上方形成該介電氮化物材料之至少一個額外單層。
  11. 如請求項1之方法，其中藉由原子層沈積在該介電氮化物材料之該第二部分上形成額外離散且實質均勻隔開之導電粒子包括：將該等額外離散且實質均勻隔開之導電粒子形成為相較於該等離散且實質均勻隔開之導電粒子展現一不同材料組合物及一不同分佈密度中之至少一者。
  12. 如請求項11之方法，其中將該等額外離散且實質均勻隔開之導電粒子形成為相較於該等離散且實質均勻隔開之導電粒子展現一不同材料組合物及一不同分佈密度中之至少一者包括：將該等額外離散且實質均勻隔開之導電粒子形成為包括不同於該等離散且實質均勻隔開之導電粒子之一金屬材料。
  13. 一種形成一半導體裝置結構之方法，其包括：藉由原子層沈積在一基板上形成一記憶體單元材料以包括插置(interposed)於一介電材料之至少兩個垂直毗鄰(vertically adjacent)部分之間的離散且實質均勻大小之導電粒子，其中該等離散且實質均勻大小之導電粒子包括： 該等離散且實質均勻大小之導電粒子之一第一部分，其吸附至(adsorbed to)該介電材料之該至少兩個垂直毗鄰部分中之一第一者，及該等離散且實質均勻大小之導電粒子之一第二部分，其吸附至該介電材料之該至少兩個垂直毗鄰部分中之一第二者，該等離散且實質均勻大小之導電粒子之該第二部分不與該等離散且實質均勻大小之導電粒子之該第一部分中之任一者實質橫向重疊(laterally overlapping)。
  14. 如請求項13之方法，其中形成包括插置於一介電材料之至少兩個垂直毗鄰部分之間的離散且實質均勻大小之導電粒子之該記憶體單元材料包括：將該等離散且實質均勻大小導電粒子之該第一部分形成為包括不同於該等離散且實質均勻大小之導電粒子之該第二部分之一金屬材料。
  15. 如請求項13之方法，其中藉由原子層沈積在一基板上形成一記憶體單元材料包括：藉由一非電漿輔助(non-plasma-assisted)之原子層沈積程序在該介電材料之該至少兩個垂直毗鄰部分之至少一個表面上形成該等離散且實質均勻大小之導電粒子。
  16. 如請求項13之方法，其中藉由原子層沈積在一基板上形成一記憶體單元材料包括：執行至少一個電漿處理程序以在該介電材料之該至少兩個垂直毗鄰部分之至少一個表面上形成該等離散且實質均勻大小之導電粒子。
  17. 如請求項13之方法，其中藉由原子層沈積在一基板上形成一記憶體單元材料包括：將該等離散且實質均勻大小之導電粒子形成為實質上無氧的(free of oxygen)。
  18. 如請求項13之方法，其中藉由原子層沈積在一基板上形成一記憶體單元材料包括： 在該基板之一表面上形成該介電材料之該至少兩個垂直毗鄰部分中之一第一者；將該介電材料之該至少兩個垂直毗鄰部分中之該第一者曝露至包括一金屬及至少一個配位體(ligand)之一導電材料前體以形成該導電材料前體之一單層；將該導電材料前體之該單層曝露至一還原反應物(reducing reactant)以形成該等離散且實質均勻大小之導電粒子；及在該等離散且實質均勻大小之導電粒子之經曝露表面上形成該介電材料之該至少兩個垂直毗鄰部分中之一第二者。
  19. 一種記憶體單元材料，其包括：一介電材料之一第一部分，其在一基板上方；離散且實質均勻隔開之導電粒子，其在該介電材料之該第一部分上方，該等離散且實質均勻隔開之導電粒子之至少一部分吸附至該介電材料之該第一部分之一表面；一介電材料之一第二部分，其在該等離散且實質均勻隔開之導電粒子之該至少一部分上及之間；額外離散且實質均勻隔開之導電粒子，其在該介電材料之該第二部分上方，該等額外離散且實質均勻隔開之導電粒子之至少一些及最接近其等之該等離散且實質均勻隔開之導電粒子之至少一些展現實質相同大小，但該等額外離散且實質均勻隔開之導電粒子之該至少一些完全自該等離散且實質均勻隔開之導電粒子之該至少一些橫向偏移；及該介電材料之一第三部分，其在該等額外離散且實質均勻隔開之導電粒子上以及其等之間。
  20. 如請求項19之記憶體單元材料，其中該等離散且實質均勻隔開之導電粒子異質地分佈於該介電材料之該第一部分上方。
  21. 如請求項19之記憶體單元材料，其中該等離散且實質均勻隔開之導電粒子之該第一部分展現不同於該等離散且實質均勻隔開之導電粒子之該第二部分之一分佈密度。
  22. 如請求項19之記憶體單元材料，其中該等離散且實質均勻隔開之導電粒子之該第一部分包括選自由以下各項組成之群組之一金屬：鉑、鉭、釕、銠、銅、鋁及鈷，且其中該等離散且實質均勻隔開之導電粒子之該第二部分包括選自由以下各項組成之群組之一不同金屬：鉑、鉭、釕、銠、銅、鋁及鈷。
  23. 如請求項19之記憶體單元材料，其中該介電材料包括二氧化矽及氮化矽中之至少一者。
  24. 如請求項19之記憶體單元材料，其中該介電材料之該第一部分及該介電材料之該第二部分中之至少一者包括至少一個介電氧化物膜及至少一個介電氮化物膜。
  25. 如請求項19之記憶體單元材料，其中該介電材料之該第二部分包括在該等離散導電粒子之該至少一部分上及之間的一介電氮化物膜及在該介電氮化物膜上之一介電氧化物膜。
  26. 一種半導體裝置結構，其包括：一記憶體單元材料，其在一基板上且包括：一介電材料之至少兩個垂直毗鄰部分；及離散且實質均勻大小之導電粒子，其插置於該介電材料之該至少兩個垂直毗鄰部分中之每一者之間，其中該等離散且實質均勻大小之導電粒子包括：該等離散且實質均勻大小之導電粒子之一第一部分，其吸附至該介電材料之該至少兩個垂直毗鄰部分中之一第一者，及該等離散且實質均勻大小之導電粒子之一第二部分，其 吸附至該介電材料之該至少兩個垂直毗鄰部分中之一第二者，該等離散且實質均勻大小之導電粒子之該第二部分不與該等離散且實質均勻大小之導電粒子之該第一部分中之任一者實質橫向重疊。
  27. 如請求項26之半導體裝置結構，其中該介電材料之該至少兩個垂直毗鄰部分包括彼此不同之材料組合物。
  28. 如請求項26之半導體裝置結構，其中該介電材料之該至少兩個垂直毗鄰部分包括實質上彼此相同之材料組合物。
  29. 如請求項26之半導體裝置結構，其中該等離散且實質均勻大小之導電粒子之該第一部分包括不同於該等離散且實質均勻大小之導電粒子之該第二部分之一材料組合物。
  30. 如請求項26之半導體裝置結構，其中該等離散且實質均勻大小之導電粒子之至少一個部分包括與該等離散且實質均勻大小之導電粒子之至少另一個部分實質上相同之材料組合物。
TW104113096A 2014-04-23 2015-04-23 形成記憶體單元材料之方法、形成半導體裝置結構之相關方法、記憶體單元材料以及半導體裝置結構 TWI616008B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/259,556 US9735359B2 (en) 2014-04-23 2014-04-23 Methods of forming a memory cell material, and related methods of forming a semiconductor device structure, memory cell materials, and semiconductor device structures
US14/259,556 2014-04-23

Publications (2)

Publication Number Publication Date
TW201605086A TW201605086A (zh) 2016-02-01
TWI616008B true TWI616008B (zh) 2018-02-21

Family

ID=54333036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113096A TWI616008B (zh) 2014-04-23 2015-04-23 形成記憶體單元材料之方法、形成半導體裝置結構之相關方法、記憶體單元材料以及半導體裝置結構

Country Status (6)

Country Link
US (2) US9735359B2 (zh)
KR (1) KR20160146877A (zh)
CN (1) CN106463616B (zh)
SG (1) SG11201608828VA (zh)
TW (1) TWI616008B (zh)
WO (1) WO2015164215A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735359B2 (en) 2014-04-23 2017-08-15 Micron Technology, Inc. Methods of forming a memory cell material, and related methods of forming a semiconductor device structure, memory cell materials, and semiconductor device structures
US9929213B2 (en) * 2016-01-27 2018-03-27 Western Digital Technologies, Inc. Nano-particle matrix for 3D NVM RRAM
EP3496119A1 (en) * 2017-12-07 2019-06-12 IMEC vzw Capacitor comprising metal nanoparticles
KR102618510B1 (ko) * 2018-12-20 2023-12-27 삼성전자주식회사 수직형 메모리 장치
WO2024008624A1 (en) * 2022-07-06 2024-01-11 Basf Se Process for preparing of transition metal-containing films

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525612A (en) * 2003-10-31 2005-08-01 Aviza Tech Inc Low temperature deposition of silicon nitride
US20080246078A1 (en) * 2007-04-03 2008-10-09 Samsung Electronics Co., Ltd. Charge trap flash memory device and memory card and system including the same
US20090173991A1 (en) * 2005-08-04 2009-07-09 Marsh Eugene P Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US20090273016A1 (en) * 2008-05-05 2009-11-05 Prashant Majhi Nanocrystal formation using atomic layer deposition and resulting apparatus

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548825B1 (en) * 1999-06-04 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device including barrier layer having dispersed particles
US6656835B2 (en) 2001-06-21 2003-12-02 Micron Technology, Inc. Process for low temperature atomic layer deposition of Rh
US7005697B2 (en) 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
JP4056817B2 (ja) * 2002-07-23 2008-03-05 光正 小柳 不揮発性半導体記憶素子の製造方法
US6673701B1 (en) 2002-08-27 2004-01-06 Micron Technology, Inc. Atomic layer deposition methods
US20050227017A1 (en) 2003-10-31 2005-10-13 Yoshihide Senzaki Low temperature deposition of silicon nitride
KR100560654B1 (ko) * 2004-01-08 2006-03-16 삼성전자주식회사 질화실리콘막을 형성을 위한 질소화합물 및 이를 이용한질화실리콘 막의 형성방법
US7595528B2 (en) 2004-03-10 2009-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US7776758B2 (en) * 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
WO2006112793A1 (en) 2005-04-20 2006-10-26 National University Of Singapore Nonvolatile flash memory device and method for producing the same
US7575978B2 (en) * 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR100791007B1 (ko) * 2006-12-07 2008-01-04 삼성전자주식회사 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법
US8367506B2 (en) * 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
US20120168853A1 (en) 2007-06-22 2012-07-05 Hua Ji Semiconductor non-volatile memory device
US7898850B2 (en) * 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
US7759715B2 (en) * 2007-10-15 2010-07-20 Micron Technology, Inc. Memory cell comprising dynamic random access memory (DRAM) nanoparticles and nonvolatile memory (NVM) nanoparticle
US9735359B2 (en) 2014-04-23 2017-08-15 Micron Technology, Inc. Methods of forming a memory cell material, and related methods of forming a semiconductor device structure, memory cell materials, and semiconductor device structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525612A (en) * 2003-10-31 2005-08-01 Aviza Tech Inc Low temperature deposition of silicon nitride
US20090173991A1 (en) * 2005-08-04 2009-07-09 Marsh Eugene P Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US20080246078A1 (en) * 2007-04-03 2008-10-09 Samsung Electronics Co., Ltd. Charge trap flash memory device and memory card and system including the same
US20090273016A1 (en) * 2008-05-05 2009-11-05 Prashant Majhi Nanocrystal formation using atomic layer deposition and resulting apparatus

Also Published As

Publication number Publication date
WO2015164215A8 (en) 2016-04-28
US9735359B2 (en) 2017-08-15
CN106463616B (zh) 2019-07-16
CN106463616A (zh) 2017-02-22
WO2015164215A1 (en) 2015-10-29
KR20160146877A (ko) 2016-12-21
TW201605086A (zh) 2016-02-01
US20150311437A1 (en) 2015-10-29
SG11201608828VA (en) 2016-11-29
US10388872B2 (en) 2019-08-20
US20170309820A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
US10388872B2 (en) Memory cell materials and semiconductor device structures
US11501965B2 (en) Plasma enhanced deposition processes for controlled formation of metal oxide thin films
KR102493957B1 (ko) 규화 금속들을 형성하는 방법들
TWI568876B (zh) 沉積共形元素鎳薄膜的方法以及原子層沉積型製程
TWI652734B (zh) 雙重選擇性沉積
US20060177601A1 (en) Method of forming a ruthenium thin film using a plasma enhanced atomic layer deposition apparatus and the method thereof
US7923382B2 (en) Method for forming roughened surface
CN104205302B (zh) 实现无缝钴间隙填充的方法
US11891690B2 (en) Molybdenum thin films by oxidation-reduction
US7858525B2 (en) Fluorine-free precursors and methods for the deposition of conformal conductive films for nanointerconnect seed and fill
JP4771516B2 (ja) 化学気相成長材料及び化学気相成長方法
Maina et al. Atomic layer deposition of transition metal films and nanostructures for electronic and catalytic applications
TW201727699A (zh) 透過限制達成的矽化物相控制
US20200090991A1 (en) Method Of Forming Via With Embedded Barrier
KR20230104542A (ko) 텅스텐 저 저항 펄싱된 cvd
KR102052664B1 (ko) 트리알킬실란 계열의 실리콘 전구체 및 이를 이용하는 박막 형성 방법
KR20070073464A (ko) 단원자층 증착법을 이용한 양자점 형성 방법
US11527407B2 (en) Vapor deposition of carbon-based films
Lim et al. Enhancement of Ru nucleation by pretreatments of the underlying TaSiN film surface in Ru MOCVD
KR102368955B1 (ko) 물질막의 선택적 제조 방법 및 금속 패턴의 제조 방법
TW202003896A (zh) 原子層沉積方法及鈷金屬膜
TWI783177B (zh) 包含含鎳膜之半導體結構及其形成方法
US20210066592A1 (en) Deposition Of Metal-Organic Oxide Films
CN111261574A (zh) 一种半导体结构及其制作方法