TWI600103B - Carrier and reaction chamber - Google Patents
Carrier and reaction chamber Download PDFInfo
- Publication number
- TWI600103B TWI600103B TW105106484A TW105106484A TWI600103B TW I600103 B TWI600103 B TW I600103B TW 105106484 A TW105106484 A TW 105106484A TW 105106484 A TW105106484 A TW 105106484A TW I600103 B TWI600103 B TW I600103B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- boss
- hole
- plate body
- gap
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68728—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明屬於半導體裝置製造領域,具體涉及一種承載裝置及反應腔室。
圖形化基底(Patterned Sapphire Substrate,以下簡稱PSS)技術是目前較為主流的提高LED裝置出光效率的方法,是指在藍寶石基底上先通過光刻、蝕刻步驟在藍寶石基底上製作一層設計圖形的矩陣,而後再在所製作的具有圖形的基底上生長GaN磊晶層。 目前,通常採用電感耦合電漿(Inductively Coupled Plasma,以下簡稱ICP)蝕刻裝置進行上述蝕刻程序,ICP蝕刻裝置包括承載裝置,用於承載晶片。請一併參閱第1a圖和第1b圖,承載裝置包括托盤10和蓋板11,托盤10和蓋板11均通常採用鋁(Al)材料製成。其中,托盤10上設置有多個用於承載晶片S的凸台101,以提高單次製程的產率;蓋板11包括板體111,板體111上設置有與凸台101對應的通孔,由於凸台101的為多個且通孔與凸台101對應,因此,通孔的數量也為多個,且通孔的數量與凸台101的數量相同;並且,在每個通孔的側壁上且沿其周向間隔設置有多個壓爪112,每個壓爪112用於疊壓在晶片S的邊緣區域,且板體111和壓爪112的上表面高於晶片S的上表面,通孔的上端面的邊緣位置形成有第一斜面113,第一斜面113朝向通孔中心的方向逐漸向下傾斜,之所以在通孔的上端面的邊緣設置第一斜面113,是由於若此處為直角,會使該處的電場方向呈水平方向,與豎直方向的電場向量疊加後會嚴重影響進行蝕刻製程的電場的方向,導致產品良率下降;另外,採用螺釘將托盤10和蓋板11固定在一起,從而實現將晶片S固定在二者之間。 通常,蝕刻程序包括主蝕刻步驟和過蝕刻步驟,其中,主蝕刻步驟用於形成蝕刻圖形;過蝕刻步驟用於修飾主蝕刻步驟形成的圖形。採用現有的承載裝置進行蝕刻製程(例如,主蝕刻步驟和過蝕刻步驟)在實際應用中發現會存在以下問題: 其一,晶片S的蝕刻均勻性差,例如,採用上述承載裝置進行主蝕刻步驟,主蝕刻步驟完成之後,請參閱第2a圖至第2e圖,第2a圖至第2e圖分別為主蝕刻步驟完成之後晶片S的靠近其邊緣1mm、2mm、3mm、4mm和5mm位置處的蝕刻圖形的掃描電子顯微鏡圖,在第2a圖至第2e圖中,左側為靠近晶片S的邊緣的一側,右側為靠近晶片S的中心的一側,從圖中可以直接看出:在距離晶片S邊緣5mm的環形邊緣區域內具有多個子圖形(即,圖中類似三角形的圖形),每個子圖形兩邊側壁上出現的拐角的高度不對稱(即,不相等),而且,越靠近晶片S的邊緣位置處的子圖形的兩個拐角的對稱性越差。 基於這一現象,發明人對其產生原因進行了大量的深入研究,通過研究發現其原因為:由於板體111和壓爪112均採用諸如鋁等良導體材料製成,其在電漿環境中會產生自偏壓,並且,板體111和壓爪112的上表面高於晶片S的上表面,且每個壓爪112的用於疊壓晶片S的一端的上表面的邊緣位置形成有第二斜面1121,第二斜面1121朝向對應的通孔中心的方向逐漸向下傾斜,這使得壓爪112產生的自偏壓在對應的晶片S的邊緣區域(即,被壓爪112疊壓的邊緣區域)產生朝向晶片S的中心偏轉的電場b1,如第3a圖所示;由於板體111的上表面高於晶片S的上表面,且通孔的上部分的內壁暴露在電漿環境中,以及通孔的上端面的邊緣位置形成有第一斜面113,第一斜面113朝向通孔中心的方向逐漸向下傾斜,使得第一斜面113處的鞘層發生畸變,從而使板體111的非壓爪112部分產生的自偏壓在對應的晶片S的邊緣區域(即,未被壓爪112疊壓的邊緣區域)產生朝向晶片S的中心偏轉的電場b2,如第3b圖所示,將該朝向晶片S的中心偏轉的電場b2與豎直方向的電場向量疊加,疊加後的電場的方向趨於朝向晶片S的中心方向,因此,導致製備的晶片S的邊緣區域的每個子圖形兩邊側壁上出現的拐角的高度不對稱,即蝕刻均勻性差。 其二,
由於晶片S的蝕刻均勻性差,使得主蝕刻步驟完成之後產生的拐角的最高高度較高,因此,需要延長後續過蝕刻步驟的製程時間來消除該拐角,導致整個製程時間較長,產量降低。
本發明旨在至少解決先前技術中存在的技術問題之一,提出了一種承載裝置及反應腔室,可以改善晶片的蝕刻均勻性,降低主蝕刻步驟完成之後產生的拐角的最高高度,從而縮短過蝕刻步驟的製程時間,提高產量。 為解決上述問題之一,本發明提供了一種承載裝置,其包括托盤和蓋板,該托盤上設置有承載晶片的凸台,該蓋板包括板體,該板體上設置有與凸台對應且套置在該凸台側壁外側的通孔,沿該通孔周向上間隔設置的多個壓爪,每個所述壓爪用於疊壓在該晶片的邊緣區域,以將晶片固定在該凸臺上;該通孔的內壁和該凸台的側壁之間的間隙以及該板體的上表面的高度被設置為能夠使該晶片的邊緣電場的電場方向趨向豎直方向,以提高該晶片的蝕刻均勻性。 較佳地,每個所述壓爪設置在對應的該通孔的上端面或內壁上。 較佳地,該板體、該托盤和該凸台為一體式結構;或者,該板體和該壓爪為一體式結構。 較佳地,每個所述通孔的上端面的邊緣位置形成有第一斜面,該第一斜面朝向該通孔中心的方向逐漸向下傾斜。 較佳地,每個所述壓爪用於疊壓晶片的一端的上表面的邊緣位置形成有第二斜面,該第二斜面朝向對應的該通孔中心的方向逐漸向下傾斜。 較佳地,該板體的上表面高於該晶片的上表面,該通孔的內壁和對應的該凸台的側壁之間設置有間隙,且該凸台的直徑不小於該晶片的直徑。 較佳地,該板體的上表面與該晶片的上表面之間的高度差範圍為1~3mm,該間隙的水平尺寸範圍為1~3mm,該間隙的豎直尺寸範圍為1~3mm。 較佳地,該板體的上表面不高於該晶片的上表面,該凸台的直徑不小於該晶片的直徑,每個所述通孔的內壁與對應該凸台的側壁之間無間隙,以避免該凸台的側壁暴露在電漿環境中。 較佳地,該通孔包括由上至下串接的第一子通孔和第二子通孔,其中, 該第一子通孔的內壁與該晶片的側壁之間無間隙; 該第二子通孔的內壁與該凸台的側壁之間無間隙。 本發明還提供一種反應腔室,其內設置有承載裝置,該承載裝置採用上述任一提供的承載裝置。 本發明具有以下有益效果: 本發明實施例提供的承載裝置,其包括托盤和蓋板,托盤上設置有承載晶片的凸台,蓋板包括板體,板體上設置有與凸台對應且套置在凸台側壁外側的通孔,沿通孔周向上間隔設置的多個壓爪,每個壓爪用於疊壓在晶片的邊緣區域,以將晶片固定在凸臺上;且通孔的內壁和凸台的側壁之間的間隙以及板體的上表面的高度滿足這樣的條件:即,能夠使晶片的邊緣電場的電場方向趨向豎直方向,以提高晶片的蝕刻均勻性。本發明中,通過將通孔的內壁和凸台的側壁之間的間隙以及板體的上表面的高度設置為能夠使晶片的邊緣電場的電場方向趨向豎直方向,能夠補償或減弱在晶片的未被壓爪疊壓的邊緣區域產生的朝向晶片中心偏轉的電場,因而可以改善晶片的未被壓爪疊壓的邊緣區域的電場的方向,使其趨於豎直方向(即,理想方向),而由於壓爪的數量少且每個壓爪在周向上所占比例較小,因此,晶片的被壓爪疊壓的邊緣區域可以忽略不計或者說不考慮,因而可以改善晶片的蝕刻均勻性,從而可以降低主蝕刻步驟完成之後產生的拐角的最高高度,這樣,就可以縮短消除該拐角的過蝕刻步驟的製程時間,從而可以提高產量。 本發明提供的反應腔室,其採用本發明上述提供的承載裝置,可以改善晶片的蝕刻均勻性,因而可以降低主蝕刻步驟完成之後產生的拐角的最高高度,這樣,就可以縮短消除該拐角的過蝕刻步驟的製程時間,從而可以提高產量。
為使本領域的技術人員更好地理解本發明的技術方案,下面結合附圖來對本發明提供的承載裝置及反應腔室進行詳細描述。 第4a圖為本發明第一實施例提供的承載裝置沿一個方向上的剖面圖和電場示意圖;第4b圖為本發明第一實施例提供的承載裝置沿另一個方向上的剖面圖和電場示意圖。請一併參閱第4a圖和第4b圖,本發明第一實施例提供的承載裝置,包括托盤10和蓋板11,托盤10上設置有承載晶片S的凸台101,蓋板11包括板體111,板體111上設置有與凸台101對應且套置在凸台101側壁外側的通孔,且沿通孔周向上間隔設置的多個壓爪112,每個壓爪112用於疊壓在晶片S的邊緣區域,以將晶片S固定在凸台101上,通孔的內壁和凸台101的側壁之間的間隙以及板體111的上表面的高度被設置為能夠使晶片S的邊緣電場的電場方向趨向豎直方向,以提高晶片S的蝕刻均勻性。 需要說明的是,由於托盤10上設置有多個用於承載晶片S的凸台101,因此,板體111上設置在凸台101側壁外側的通孔的數量也應為多個,且凸台101的數量與通孔的數量一致。 並且,板體111的上表面高於晶片S的上表面,通孔的內壁和對應的凸台101的側壁之間設置有間隙,且凸台101的直徑不小於晶片S的直徑。 下面詳細描述本發明第一實施例提供的承載裝置是如何提高蝕刻均勻性的。如第4b圖所示,在板體111的上表面高於晶片S的上表面的情況下,借助每個通孔的內壁和對應的凸台101的側壁之間設置有間隙,且凸台101的直徑不小於晶片S的直徑,電漿可以擴散至該間隙內,也就是說,未被壓爪112遮擋的部分凸台101的側壁暴露在電漿環境中,其能夠在晶片S的未被壓爪112疊壓的邊緣區域產生朝向晶片S邊緣偏轉的電場a;由於板體111的上表面高於晶片S的上表面,且通孔的上部分的內壁暴露在電漿環境中,以及通孔的上端面的邊緣位置形成有第一斜面113,第一斜面113朝向通孔中心的方向逐漸向下傾斜,使得第一斜面113處的鞘層發生畸變,使得板體111的非壓爪112部分產生的自偏壓在對應的晶片S的邊緣區域(即,未被壓爪112疊壓的邊緣區域)產生朝向晶片S的中心偏轉的電場b2,將該電場a與板體111的非壓爪112部分在晶片S的未被壓爪112疊壓的邊緣區域產生的朝向晶片S的中心偏轉的電場b2向量疊加,疊加後的電場c的方向趨於豎直方向。而由於凸台101的被壓爪112遮擋的部分不會暴露在電漿環境中,且每個壓爪112的第二斜面1121朝向對應的通孔中心的方向逐漸向下傾斜,這使得壓爪112產生的自偏壓在對應的晶片S的邊緣區域(即,被壓爪112疊壓的邊緣區域)產生朝向晶片S的中心偏轉的電場b1,因此,在晶片S的被壓爪112疊壓的邊緣區域不能產生上述電場a,其電場僅為電場b1,如第4a圖所示,但由於壓爪112的數量少且每個壓爪112在周向上所占比例較小,因此,晶片S的被壓爪112疊壓的邊緣區域的電場b1可以忽略不計或者說不考慮。 由此可知,本發明提供的第一實施例的承載裝置,其能夠通過在晶片S的未被壓爪112疊壓的邊緣區域產生朝向晶片S邊緣偏轉的電場a補償在晶片S的未被壓爪112疊壓的邊緣區域產生的朝向晶片S的中心偏轉的電場b2,因而可以使得晶片S的未被壓爪112疊壓的邊緣區域的電場c的方向趨於豎直方向(即,理想方向),且晶片S的被壓爪112疊壓的邊緣區域的電場b1可以忽略不計或者說不考慮,因而可以改善晶片S的蝕刻均勻性,從而可以降低主蝕刻步驟完成之後產生的拐角的最高高度,這樣,就不需要增加消除該拐角的過蝕刻步驟的製程時間,從而可以提高產量。 在此說明的是,儘管凸台101的側壁暴露在電漿環境中意味著通孔的下部分的內壁也暴露在電漿環境中,但是,由於通孔的下部分的內壁相對凸台側壁距離晶片S較遠,其在晶片S處產生的磁場很小,因此,可以考慮不計。 在本實施例中,每個壓爪112設置在對應的通孔的內壁上,如第4a圖所示,並且,每個壓爪112的上表面與通孔的上端面平齊,且壓爪112的厚度小於板體111的厚度。當然,本發明並不侷限於此,在實際應用中,壓爪112的尺寸和結構可以根據實際情況具體設置,只要能夠實現疊壓晶片S的邊緣區域即可,例如,每個壓爪112還可以設置在對應的通孔的上端面上。 較佳地,板體111的上表面與晶片S的上表面之間的高度差H1範圍為1~3mm,間隙的水平尺寸L1範圍為1~3mm,間隙的豎直尺寸H2範圍為1~3mm,以這樣的設置方式,可以實現上述電場a和電場b2向量疊加後的電場c的方向更接近豎直方向,從而更有效地提高蝕刻均勻性。 進一步較佳地,板體111的上表面與晶片S的上表面的高度差H1為1mm,間距的水平尺寸L1為2mm,豎直尺寸H2為1.8mm。 下面通過實驗驗證本發明第一實施例提供的承載裝置。請一併參閱第5a圖至第5e圖,第5a圖至第5e圖分別為主蝕刻步驟完成之後晶片S的未被壓爪112疊壓的邊緣區域內的靠近其邊緣1mm、2mm、3mm、4mm和5mm位置處的蝕刻圖形的掃描電子顯微鏡圖,第5a圖至第5e圖中左側為靠近晶片S的邊緣的一側,右側為靠近晶片S的中心的一側,從圖中可以直接看出:在1mm位置處,子圖形的拐角高度差為291nm,而在2mm、3mm、4mm和5mm位置處,子圖形的拐角高度差保持在100nm以內,這與先前技術的相比,明顯地減小了拐角的高度差,從而明顯地改善了蝕刻均勻性。另外,從第5a圖至第5e圖中可以看出:拐角最高高度為972nm(第5a圖中),這相對現有的拐角的最高高度為985nm(第2b圖中),通過本實施例的承載裝置,降低了主蝕刻步驟完成之後產生的拐角的最高高度,即提高了晶片S的蝕刻均勻性。 另外,在本實施例中,板體111和壓爪112為一體式結構,即蓋板11為整體式結構,在這種情況下,在裝載晶片S時先保證托盤10和蓋板11分離,再裝載晶片S,而後固定該托盤10和蓋板11;卸載晶片S的程序與裝載晶片S程序相反,在此不再詳述。 當然,在實際應用中,還可以板體111、托盤10和凸台101為一體式結構,在這種情況下,在裝載晶片S時先保證壓爪112與其分離,再裝載晶片S,而後再安裝壓爪112;卸載晶片S的程序與裝載晶片S程序相反,在此不再詳述。 另外,本發明第一實施例提供的承載裝置還包括設置在托盤10內的背吹管道,背吹管道的出氣端位於凸台101的上表面上,進氣端與背吹氣源相連通,背吹氣源用於提供背吹氣體,這樣,可以實現向晶片S的背面輸送背吹氣體,借助背吹氣體可以實現晶片S和托盤10之間的熱交換。 較佳地,如第4a圖所示,在凸台101上還包括對應晶片S邊緣區域設置的環形凹部12,環形凹部12環繞晶片S的周向設置,在環形凹部12內設置有密封件13(例如,密封圈),以實現晶片S的下表面和凸台101的上表面之間形成密封的間隙,以避免背吹氣體洩露而影響製程。 需要說明的是,為實現改變上述間隙的水平寬度L1,不僅可以採用改變凸台101的外徑的方式;而且還可以採用改變板體111上通孔的內徑的方式,該通孔貫穿整個板體111的厚度。 第6a圖為本發明第二實施例提供的承載裝置沿一個方向上的剖面圖;第6b圖為本發明第二實施例提供的承載裝置沿另一個方向上的一種剖面圖。請一併參閱第6a圖和第6b圖,本發明第二實施例提供的承載裝置與上述第一實施例提供的承載裝置相類似,同樣包括蓋板11、托盤10、板體111、壓爪112、凸台101、背吹管路、環形凹部12和密封件13,由於其結構位置關係和功能在上述第一實施例中已有了詳細地描述,在此不再贅述。 下面僅描述本實施例和上述第一實施例的不同點。具體地,在本實施例中,板體111的上表面不高於晶片S的上表面,凸台101的直徑不小於晶片S的直徑,每個通孔的內壁與對應凸台101的側壁之間無間隙,如第6b圖所示,以避免凸台101的側壁暴露於電漿環境中,以這樣的設置方式,可以避免凸台101的側壁暴露在電漿環境中而產生朝向晶片S邊緣偏轉的上述第一實施例中的電場a。 基於先前技術中存在蝕刻均勻性差的原因,在本實施例中,借助板體111的上表面不高於與晶片S的上表面,這樣,相較於先前技術,可以使通孔的上端面的邊緣位置的第一斜面113比較平緩,從而使分佈在第一斜面113上方的鞘層畸變情況得以改善,使第一斜面113處的電場方向基本不發生變化,即可以減弱板體111的非壓爪112部分在晶片S的未被壓爪112疊壓的邊緣區域產生的朝向晶片S的中心偏轉的電場b2。 另外,由於需要壓爪112來疊壓晶片S,壓爪112肯定需要高於晶片S的上表面,如第6a圖所示,壓爪112設置在通孔的上端面上,因此,晶片S的被壓爪112疊壓的邊緣區域的電場仍為電場b1,如第6a圖所示,但由於壓爪112的數量少且每個壓爪112在周向上所占比例較小,因此,晶片S的被壓爪112疊壓的邊緣區域的電場b1可以忽略不計或者說不考慮。 由上可知,本發明第二實施例提供的承載裝置,通過板體111的上表面不高於與晶片S的上表面,可以減弱晶片S的未被壓爪112疊壓的邊緣區域產生的朝向晶片S的中心偏轉的電場b2,因而可以使得晶片S的未被壓爪112疊壓的邊緣區域的電場方向趨於豎直方向(即,理想方向),且晶片S的被壓爪112疊壓的邊緣區域可以忽略不計或者說不考慮,因而可以改善晶片S的蝕刻均勻性,從而可以降低主蝕刻步驟完成之後產生的拐角的最高高度,這樣,就可以縮短消除該拐角的過蝕刻步驟的製程時間,從而可以提高產量。 如第6c圖所示,較佳地,在本實施例中,通孔包括由上至下串接的第一子通孔和第二子通孔,第一子通孔的孔徑與晶片S的直徑相等,第一子通孔套置在晶片S的側壁外側;第二子通孔套置在凸台101的側壁外側。在這種情況下,對比第6b圖和第6c圖,可以看出:採用第6c圖所示的承載裝置,還可以避免第一子通孔的內壁暴露在電漿環境中,也就可以進一步減弱晶片S的未被壓爪112疊壓的邊緣區域產生的朝向晶片S的中心偏轉的電場b2,從而可以進一步使得晶片S的邊緣區域的電場方向趨於豎直方向(即,理想方向),因而可以進一步改善晶片S的蝕刻均勻性,從而可以進一步降低主蝕刻步驟完成之後產生的拐角的最高高度,這樣,更可以縮短消除該拐角的過蝕刻步驟的製程時間,從而可以進一步提高產量。 可以理解,若凸台101的直徑等於晶片S的直徑,則每個通孔的孔徑也與晶片S的直徑相配合,同樣可以避免通孔的內壁暴露在電漿環境中,因而可以進一步改善晶片S的蝕刻均勻性。 作為另外一個技術方案,本發明還提供一種反應腔室,其內設置有承載裝置,承載裝置採用本發明上述第一實施例和第二實施例任一提供的承載裝置。 本發明實施例提供的反應腔室,其採用本發明上述第一實施例和第二實施例提供的兩種承載裝置中的任意一個,可以改善晶片S的蝕刻均勻性,因而可以降低主蝕刻步驟完成之後產生的拐角的最高高度,這樣,可以縮短過蝕刻步驟的製程時間來消除該拐角,從而可以提高產量。 可以理解的是,以上實施方式僅僅是為了說明本發明的原理而採用的示例性實施方式,然而本發明並不侷限於此。對於本領域內的普通技術人員而言,在不脫離本發明的精神和實質的情況下,可以做出各種變型和改進,這些變型和改進也視為本發明的保護範圍。
10‧‧‧托盤
11‧‧‧蓋板
12‧‧‧環形凹部
13‧‧‧密封件
101‧‧‧凸台
111‧‧‧板體
112‧‧‧壓爪
113、1121‧‧‧斜面
a、b1、b2、c‧‧‧電場
H1‧‧‧高度差
H2‧‧‧豎直尺寸
L1‧‧‧水平尺寸
S‧‧‧晶片
11‧‧‧蓋板
12‧‧‧環形凹部
13‧‧‧密封件
101‧‧‧凸台
111‧‧‧板體
112‧‧‧壓爪
113、1121‧‧‧斜面
a、b1、b2、c‧‧‧電場
H1‧‧‧高度差
H2‧‧‧豎直尺寸
L1‧‧‧水平尺寸
S‧‧‧晶片
第1a圖為現有的承載裝置沿一個方向的剖面圖; 第1b圖為現有的承載裝置另一個方向的剖面圖; 第2a圖為採用現有的承載裝置在主蝕刻步驟完成之後晶片的未被壓爪疊壓的邊緣區域內的靠近其邊緣1mm位置處的蝕刻圖形的掃描電子顯微鏡圖; 第2b圖為採用現有的承載裝置在主蝕刻步驟完成之後晶片的未被壓爪疊壓的邊緣區域內的靠近其邊緣2mm位置處的蝕刻圖形的掃描電子顯微鏡圖; 第2c圖為採用現有的承載裝置在主蝕刻步驟完成之後晶片的未被壓爪疊壓的邊緣區域內的靠近其邊緣3mm位置處的蝕刻圖形的掃描電子顯微鏡圖; 第2d圖為採用現有的承載裝置在主蝕刻步驟完成之後晶片的未被壓爪疊壓的邊緣區域內的靠近其邊緣4mm位置處的蝕刻圖形的掃描電子顯微鏡圖; 第2e圖為採用現有的承載裝置在主蝕刻步驟完成之後晶片的未被壓爪疊壓的邊緣區域內的靠近其邊緣5mm位置處的蝕刻圖形的掃描電子顯微鏡圖; 第3a圖為第1a圖所示的承載裝置的電場示意圖; 第3b圖為第1b圖所示的承載裝置的電場示意圖; 第4a圖為本發明第一實施例提供的承載裝置沿一個方向上的剖面圖和電場示意圖; 第4b圖為本發明第一實施例提供的承載裝置沿另一個方向上的剖面圖和電場示意圖; 第5a圖為採用本發明第一實施例提供的承載裝置在主蝕刻步驟完成之後晶片的未被壓爪疊壓的邊緣區域內的靠近其邊緣1mm位置處的蝕刻圖形的掃描電子顯微鏡圖; 第5b圖為採用本發明第一實施例提供的承載裝置在主蝕刻步驟完成之後晶片的未被壓爪疊壓的邊緣區域內的靠近其邊緣2mm位置處的蝕刻圖形的掃描電子顯微鏡圖; 第5c圖為採用本發明第一實施例提供的承載裝置在主蝕刻步驟完成之後晶片的未被壓爪疊壓的邊緣區域內的靠近其邊緣3mm位置處的蝕刻圖形的掃描電子顯微鏡圖; 第5d圖為採用本發明第一實施例提供的承載裝置在主蝕刻步驟完成之後晶片的未被壓爪疊壓的邊緣區域內的靠近其邊緣4mm位置處的蝕刻圖形的掃描電子顯微鏡圖; 第5e圖為採用本發明第一實施例提供的承載裝置在主蝕刻步驟完成之後晶片的未被壓爪疊壓的邊緣區域內的靠近其邊緣5mm位置處的蝕刻圖形的掃描電子顯微鏡圖; 第6a圖為本發明第二實施例提供的承載裝置沿一個方向上的剖面圖; 第6b圖為本發明第二實施例提供的承載裝置沿另一個方向上的一種剖面圖; 第6c圖為本發明第二實施例提供的承載裝置沿另一個方向上的另一種剖面圖。
10‧‧‧托盤
101‧‧‧凸台
111‧‧‧板體
113‧‧‧斜面
a、b2、c‧‧‧電場
H1‧‧‧高度差
H2‧‧‧豎直尺寸
L1‧‧‧水平尺寸
S‧‧‧晶片
Claims (9)
- 一種承載裝置,其包括托盤和蓋板,該托盤上設置有承載晶片的凸台,該蓋板包括板體,該板體上設置有與凸台對應且套置在該凸台側壁外側的通孔,沿該通孔周向上間隔設置的多個壓爪,每個所述壓爪用於疊壓在該晶片的邊緣區域,以將晶片固定在該凸台上;其特徵在於,該通孔的內壁和該凸台的側壁之間的間隙以及該板體的上表面的高度被設置為能夠使該晶片的邊緣電場的電場方向趨向豎直方向,以提高該晶片的蝕刻均勻性,每個所述通孔的上端面的邊緣位置形成有第一斜面,該第一斜面朝向該通孔中心的方向逐漸向下傾斜。
- 如申請專利範圍第1項所述的承載裝置,其特徵在於,每個所述壓爪設置在對應的該通孔的上端面或內壁上。
- 如申請專利範圍第1項所述的承載裝置,其特徵在於,該板體、該托盤和該凸台為一體式結構;或者該板體和該壓爪為一體式結構。
- 如申請專利範圍第1項所述的承載裝置,其特徵在於,每個所述壓爪用於疊壓晶片的一端的上表面的邊緣位置形成有第二斜面,該第二斜面朝向對應的該通孔中心的方向逐漸向下傾斜。
- 如申請專利範圍第1項至第4項任意一項所述的承載裝置,其特徵在於,該板體的上表面高於該晶片的上表面,該通孔的內壁和對應的該凸台的側壁之間設置有間隙,且該凸台的直徑不小於該晶片的直徑。
- 如申請專利範圍第5所述的承載裝置,其特徵在於,該板體的上表面與該晶片的上表面之間的高度差範圍為1~3mm,該間隙的水平尺寸範圍為1~3mm,該間隙的豎直尺寸範圍為1~3mm。
- 如申請專利範圍第1項至第4項任意一項所述的承載裝置,其特徵在於,該板體的上表面不高於該晶片的上表面,該凸台的直徑不小於該晶片的直徑,該通孔的內壁與對應該凸台的側壁之間無間隙,以避免該凸台的側壁暴露在電漿環境中。
- 如申請專利範圍第7項所述的承載裝置,其特徵在於,該通孔包括由上至下串接的第一子通孔和第二子通孔,其中,該第一子通孔的內壁與該晶片的側壁之間無間隙;該第二子通孔的內壁與該凸台的側壁之間無間隙。
- 一種反應腔室,其內設置有承載裝置,其特徵在於,該承載裝置採用申請專利範圍第1項至第8項任意一項所述的承載裝置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510577483.6A CN106531679B (zh) | 2015-09-10 | 2015-09-10 | 承载装置及反应腔室 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201711123A TW201711123A (zh) | 2017-03-16 |
TWI600103B true TWI600103B (zh) | 2017-09-21 |
Family
ID=58346662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105106484A TWI600103B (zh) | 2015-09-10 | 2016-03-03 | Carrier and reaction chamber |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106531679B (zh) |
TW (1) | TWI600103B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109841474B (zh) * | 2017-11-27 | 2021-08-13 | 北京北方华创微电子装备有限公司 | 聚焦环、承载装置及反应腔室 |
CN111276428B (zh) * | 2020-01-02 | 2021-07-06 | 长江存储科技有限责任公司 | 晶圆承载装置 |
CN114686858B (zh) * | 2020-12-30 | 2024-03-12 | 中微半导体设备(上海)股份有限公司 | 一种薄膜生长系统以及基片托盘和载环组件 |
CN112967995B (zh) * | 2021-02-01 | 2022-12-30 | 泉芯集成电路制造(济南)有限公司 | 一种芯片夹具、芯片清洗装置及芯片刻蚀装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094037B (zh) * | 2011-11-08 | 2016-04-20 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种夹持装置及应用该夹持装置的等离子体加工设备 |
DE102012100929A1 (de) * | 2012-02-06 | 2013-08-08 | Roth & Rau Ag | Substratbearbeitungsanlage |
CN103594315B (zh) * | 2012-08-14 | 2016-04-20 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种等离子体加工设备 |
CN104282610B (zh) * | 2013-07-02 | 2017-12-19 | 北京北方华创微电子装备有限公司 | 承载装置及等离子体加工设备 |
CN104347459B (zh) * | 2013-08-02 | 2017-12-19 | 北京北方华创微电子装备有限公司 | 一种盖板、承载装置及等离子体加工设备 |
-
2015
- 2015-09-10 CN CN201510577483.6A patent/CN106531679B/zh active Active
-
2016
- 2016-03-03 TW TW105106484A patent/TWI600103B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN106531679B (zh) | 2019-10-08 |
CN106531679A (zh) | 2017-03-22 |
TW201711123A (zh) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI600103B (zh) | Carrier and reaction chamber | |
CN103094037B (zh) | 一种夹持装置及应用该夹持装置的等离子体加工设备 | |
CN1236657C (zh) | 等离子体处理装置和等离子体处理方法 | |
JP2011119654A (ja) | 静電チャック用基板及び静電チャック | |
JP5956564B2 (ja) | フリップエッジシャドーフレーム | |
JP2007067037A (ja) | 真空処理装置 | |
CN112593199B (zh) | 半导体工艺设备及承载装置 | |
JP5243465B2 (ja) | プラズマ処理装置 | |
TW201911377A (zh) | 加工設備 | |
CN106783722B (zh) | 承载装置及半导体加工设备 | |
JP2014203860A (ja) | ホルダ、リソグラフィ装置及び物品の製造方法 | |
CN106548969B (zh) | 夹持装置及半导体加工设备 | |
JP5305012B2 (ja) | ワークステージ及びそのワークステージを備えた露光装置 | |
US20150114568A1 (en) | Plasma processing apparatus | |
CN104752129A (zh) | 托盘组件和刻蚀设备 | |
CN105789106B (zh) | 夹持装置及半导体加工设备 | |
US10276354B2 (en) | Segmented focus ring assembly | |
JP7224511B2 (ja) | 堆積の均一性を改善するための、様々なプロファイルを有する側部を有するシャドーフレーム | |
KR102411142B1 (ko) | 샤워 헤드 구조체 및 이를 포함하는 기판 처리 장치 | |
KR20120038287A (ko) | 서셉터 | |
KR20120097667A (ko) | 냉각효과가 우수한 플라즈마 처리장치용 기판 트레이 및 플라즈마 처리장치 | |
JP2011003933A (ja) | 真空処理装置 | |
CN107403750B (zh) | 基座组件及反应腔室 | |
JP2009228032A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
CN220585244U (zh) | 一种衬底 |