TWI599959B - 支援不同韌體功能之電子裝置及其操作方法 - Google Patents

支援不同韌體功能之電子裝置及其操作方法 Download PDF

Info

Publication number
TWI599959B
TWI599959B TW105111295A TW105111295A TWI599959B TW I599959 B TWI599959 B TW I599959B TW 105111295 A TW105111295 A TW 105111295A TW 105111295 A TW105111295 A TW 105111295A TW I599959 B TWI599959 B TW I599959B
Authority
TW
Taiwan
Prior art keywords
circuit
electronic device
standby power
register
firmware code
Prior art date
Application number
TW105111295A
Other languages
English (en)
Other versions
TW201737074A (zh
Inventor
吳金龍
Original Assignee
祥碩科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 祥碩科技股份有限公司 filed Critical 祥碩科技股份有限公司
Priority to TW105111295A priority Critical patent/TWI599959B/zh
Priority to US15/470,913 priority patent/US10114656B2/en
Application granted granted Critical
Publication of TWI599959B publication Critical patent/TWI599959B/zh
Publication of TW201737074A publication Critical patent/TW201737074A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Stored Programmes (AREA)

Description

支援不同韌體功能之電子裝置及其操作方法
本案是有關於一種電子裝置，且特別是有關於一種支援不同韌體功能之電子裝置及其操作方法。
介面卡可用以提供額外的功能給電子裝置，並且藉由基本輸入輸出系統（basic input output system，以下稱BIOS）的設置表單（setup menu）來調節選項參數，以更改介面卡的功能。
當電子裝置完成上電自檢（Power On Self-Test，簡稱POST）後進入作業系統（Operating System，簡稱OS）時，作業系統會重置週邊設備。因此在電子裝置被重置後，介面卡的驅動程式（device driver）需要再次還原先前的選項資料，使介面卡韌體讀取先前的選項資料。如此，在設備每次被重置後，作業系統的介面卡驅動程式則需要花費額外的時間來還原先前的選項資料。
本案的實施例提供一種電子裝置。此電子裝置包括主板與設備。主板包括第一儲存電路、中央處理單元電路與資料傳輸介面電路。第一儲存電路用以存放基本輸入輸出系統的第一韌體碼。中央處理單元電路耦接至第一儲存電路。中央處理單元電路用以執行第一韌體碼，以運行基本輸入輸出系統。資料傳輸介面電路耦接至中央處理單元電路。設備耦接至主板的資料傳輸介面電路，用以經由資料傳輸介面電路提供設備功能給中央處理單元電路。設備包括控制器。控制器包括第二儲存電路、微處理器與待機電力暫存器（suspend power register）。微處理器耦接至第二儲存電路與待機電力暫存器。第二儲存電路用以存放設備的第二韌體碼。待機電力暫存器用以存放第二韌體碼的選項資料。微處理器用以依照選項資料執行第二韌體碼，以提供設備功能給中央處理單元電路。
本案更提供一種電子裝置的操作方法，電子裝置具有一中央處理單元電路、一第一儲存電路、一待機電力供應電路以及一資料傳輸介面電路用以耦接一設備，設備具有一第二儲存電路、一微處理器與一待機電力暫存器。操作方法包括：存放一基本輸入輸出系統的一第一韌體碼於該第一儲存電路，並藉由中央處理單元電路執行第一韌體碼，以運行基本輸入輸出系統；存放設備的一第二韌體碼於第二儲存電路；存放第二韌體碼的一選項資料於待機電力暫存器；以及藉由微處理器依照選項資料執行第二韌體碼，以提供設備功能給中央處理單元電路。
基於上述，本案所述電子裝置及其操作方法採用待機電力暫存器來存放設備的選項資料。通過讀取存儲在設備內部的待機電力暫存器的選項資料，使一個單一設備韌體可以支持不同的功能。設備不需要額外的外部儲存媒體來存放選項資料。當沒有主電力（例如進入待機模式）時，待機電力暫存器可以避免丟失選項資料。
為讓本案的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本案實施例說明一種電子裝置100的電路方塊示意圖。電子裝置100包括主板110以及設備120。主板110包括中央處理單元（central processing unit，以下稱CPU）電路111、第一儲存電路112與資料傳輸介面電路113。第一儲存電路112用以存放基本輸入輸出系統（basic input output system，以下稱BIOS）的韌體碼。CPU電路111耦接至第一儲存電路112。CPU電路111用以執行BIOS的韌體碼，以運行BIOS。資料傳輸介面電路113耦接至CPU電路111。依照設計需求，資料傳輸介面電路113可以包括快速周邊元件互連（peripheral component interconnect express，簡稱PCIe）介面電路或是其他通訊介面電路。
主板111還包括主電力供應（main power supply）電路114與待機電力供應（suspend power supply）電路115。主電力供應電路114可以供應主電力VCC給主板110的構件（例如CPU電路111、第一儲存電路112與/或資料傳輸介面電路113）。主電力供應電路114還可以供應主電力VCC給設備120。當電子裝置100進入待機模式（suspend mode）時，主板110的主電力供應電路114將會停止供應主電力VCC。在電子裝置100從待機模式進入正常操作模式時，主板110的主電力供應電路114將恢復供應主電力VCC。
待機電力供應電路115可以供應待機電力Vs給主板110的部份元件以維持待機狀態（例如CPU電路111）。待機電力供應電路115還可以供應待機電力Vs給設備120。不論電子裝置100操作於待機模式或是正常操作模式，主板110的待機電力供應電路115將持續供應待機電力Vs。
設備120耦接至主板110的資料傳輸介面電路113。依照設計需求，設備120可以是介面卡（例如顯示卡等）或是其他週邊設備。設備120可以經由資料傳輸介面電路113提供某一設備功能給CPU電路111。設備120包括控制器12。控制器12可以是積體電路。控制器12包括微處理器121與第二儲存電路122，其中該第二儲存電路122可以是唯讀記億體(ROM–Read Only Memory)。
微處理器121耦接至主板110的資料傳輸介面電路113。微處理器121還耦接至第二儲存電路122。第二儲存電路122可以存放設備120的韌體碼。控制器12還包括一或多個待機電力暫存器123與一或多個普通暫存器124。待機電力暫存器123是由主板110的待機電力供應電路115所供電。普通暫存器124是由主板110的主電力供應電路114所供電。微處理器121耦接至待機電力暫存器123與普通暫存器124。普通暫存器124用以寄存微處理器121在運行過程中的暫時性資料。待機電力暫存器123用以存放設備120的韌體碼的選項資料。微處理器121可以依照待機電力暫存器123的選項資料來執行設備120的韌體碼，以提供特定設備功能給CPU電路111。
圖2是依照本案一實施例說明一種電子裝置的操作方法的流程示意圖。請參照圖1與圖2，於步驟S210中，CPU電路111、第一儲存電路112與資料傳輸介面電路113被配置於主板110。於步驟S220中，BIOS的韌體碼被存放於第一儲存電路112。於步驟S230中，配置控制器12於設備120，其中所述控制器12具有微處理器121、第二儲存電路122與待機電力暫存器123。於步驟S240中，設備120的韌體碼被存放於第二儲存電路122。於步驟S250中，設備120被配置於電子裝置100，其中設備120耦接至主板110的資料傳輸介面電路113，以便提供設備功能給CPU電路111。
於步驟S260中，主板110的待機電力供應電路115供電給待機電力暫存器123，而主板110的主電力供應電路114供電給微處理器121、第二儲存電路122與普通暫存器124。主電力供應電路114還供電給主板110的CPU電路111、第一儲存電路112與資料傳輸介面電路113。於步驟S270中，主板110的CPU電路111執行第一儲存電路112內的韌體碼以運行BIOS。BIOS的設置表單（setup menu）可以調節選項參數，以更改主板110的不同功能，及/或更改連接在主板110上的設備的不同功能。
於步驟S280中，主板110的BIOS可以將設備120的韌體碼的選項資料存放於控制器12的待機電力暫存器123。當BIOS設置表單中關於設備120的選項參數被更動後，主板110的BIOS可以依據BIOS設置表單的選項參數來將對應的功能選項資料設置於控制器12的對應的待機電力暫存器123。於步驟S290中，控制器12的微處理器121可以依照待機電力暫存器123的選項資料來執行設備120的韌體碼，以提供對應的設備功能給CPU電路111。
本實施例所述電子裝置100及其操作方法採用待機電力暫存器123來存放設備120的選項資料。通過讀取存儲在設備120內部的待機電力暫存器123的選項資料，使得設備120的單一韌體可以支持不同的功能。因此，設備不需要額外的外部儲存媒體來存放選項資料。本實施例所述電子裝置100及其操作方法可以當沒有主電力（例如進入待機模式）時，待機電力暫存器123可以避免丟失設備120的選項資料。在主電力供應電路114恢復供電後，作業系統（Operating System，簡稱OS）的設備驅動程式（device driver）不需要將先前的選項資料還原/回存至待機電力暫存器123。
圖3是依照本案另一實施例說明一種電子裝置的操作方法的流程示意圖。請參照圖1與圖3，於步驟S310中，電子裝置100被開啟，因此電子裝置100開始運行BIOS以進行初始化操作，例如進行上電自檢（Power On Self-Test，簡稱POST）。在完成BIOS初始化操作後，電子裝置100進行步驟S320以開始運行OS。
圖3所示步驟S310包括子步驟S311～S314。於步驟S311中，主板110的主電力供應電路114供電給主板110的各個構件，例如CPU電路111、第一儲存電路112與資料傳輸介面電路113。主板110的主電力供應電路114還在步驟S311供電給設備120，例如主電力供應電路114供電給控制器12的微處理器121、第二儲存電路122、普通暫存器124。待機電力供應電路115可以供電給控制器12的待機電子暫存器123。因此，控制器12的微處理器121可以執行設備120的韌體碼。
於步驟S312中，主板110的BIOS可以在電子裝置100的初始化期間依據BIOS設置表單的選項參數來將對應的功能選項資料經由資料傳輸介面電路113設置至設備120的待機電力暫存器123。圖3所示步驟S312可以參照圖2所示步驟S280的相關說明，以及/或是圖2所示步驟S280可以參照圖3所示步驟S312的相關說明，故不再贅述。
於步驟S313中，控制器12的微處理器121可以依照控制器12的待機電力暫存器123的選項資料來檢查設備120的韌體碼有無支持對應的特定功能。若設備120的韌體碼沒有支持選項資料所對應的特定功能，則步驟S314不會被執行。若設備120的韌體碼可以支持選項資料所對應的特定功能，則控制器12的微處理器121執行步驟S314。於步驟S314中，控制器12的微處理器121可以依照控制器12的待機電力暫存器123的選項資料來執行設備120的韌體碼，以提供對應的設備功能給CPU電路111。圖3所示步驟S314可以參照圖2所示步驟S290的相關說明，以及/或是圖2所示步驟S290可以參照圖3所示步驟S313與步驟S314的相關說明，故不再贅述。
圖3所示步驟S320包括子步驟S321～S326。當電子裝置100完成POST後，電子裝置100進入OS（於步驟S321）。當該電子裝置進入OS時，於步驟S321中，OS會重置週邊設備，包括圖1所示設備120。在設備120被重置時，控制器12的微處理器121與普通暫存器124會被重置，但控制器12的待機電力暫存器123不會被重置。例如，OS可以發出重置指令給設備120。控制器12的微處理器121執行OS的重置指令，以重新啟動設備120的韌體碼以及重置控制器12的普通暫存器124，但不重置控制器12的待機電力暫存器123。因此，待機電力暫存器123可以避免丟失了步驟S312所設置的選項資料，OS的設備驅動程式亦不需要將先前的選項資料還原/回存至控制器12的待機電力暫存器123。控制器12的微處理器121被重置後，微處理器121將讀取第二儲存電路122的韌體碼，以重新運行設備120的韌體。
於步驟S322中，控制器12的微處理器121可以依照控制器12的待機電力暫存器123的選項資料來檢查設備120的韌體碼有無支持對應的特定功能。若設備120的韌體碼沒有支持選項資料所對應的特定功能，則步驟S323不會被執行。若設備120的韌體碼可以支持選項資料所對應的特定功能，則控制器12的微處理器121執行步驟S323。於步驟S323中，控制器12的微處理器121可以依照待機電力暫存器123的選項資料來執行設備120的韌體碼，以提供對應的設備功能給CPU電路111。圖3所示步驟S323可以參照圖2所示步驟S290或圖3所示步驟S314的相關說明，以及/或是圖2所示步驟S290可以參照圖3所示步驟S322與步驟S323的相關說明，故不再贅述。
於步驟S324中，主板110的CPU電路111與設備120的控制器12的微處理器121可以進入正常操作模式，直到電子裝置100進入待機模式。於步驟S325中，主板110的CPU電路111與控制器12的微處理器121進入待機模式。當電子裝置100進入待機模式時，主板110的主電力供應電路114將會停止供應主電力VCC，而主板110的待機電力供應電路115將持續供應待機電力Vs。因此，當進入待機模式時，控制器12的待機電力暫存器123可以避免丟失了步驟S312所設置的設備120的選項資料。
於步驟S326中，電子裝置100從待機模式被喚醒，而主板110的主電力供應電路114將會恢復供應主電力VCC。電子裝置100的OS被喚醒後，OS會重置週邊設備，包括圖1所示設備120（於步驟S321）。在設備120被重置時，控制器12的微處理器121與普通暫存器124會被重置，但控制器12的待機電力暫存器123不會被重置。因此，OS的設備驅動程式不需要將先前的選項資料還原/回存至控制器12的待機電力暫存器123。控制器12的微處理器121被重置後，微處理器121將重新運行設備120的韌體，並且再一次執行步驟S322～S324。
依照設計需求，圖1所示控制器12的微處理器121、第二儲存電路122、待機電力暫存器123與普通暫存器124可以被整合至單一個晶片中。值得注意的是，在不同的應用情境中，微處理器121、第二儲存電路122、待機電力暫存器123及/或普通暫存器124的相關功能可以利用硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為韌體或硬體。可執行所述相關功能的韌體可以被佈置為任何已知的計算機可存取媒體（computer-accessible medias），例如磁帶（magnetic tapes）、半導體（semiconductors）記憶體、磁盤（magnetic disks）或光盤（compact disks，例如CD-ROM或DVD-ROM），或者可通過互聯網（Internet）、有線通信（wired communication）、無線通信（wireless communication）或其它通信介質傳送所述韌體。所述韌體可以被存放在計算機的可存取媒體中，以便於由計算機的處理器來存取/執行所述韌體的編程碼（programming codes）。另外，本案的裝置和方法可以通過硬體和軟體的組合來實現。
綜上所述，本案諸實施例所述電子裝置100及其操作方法可以使用晶片內部的待機電力暫存器123來儲存設備120的功能的選項資料。藉由讀取功能的不同選項，設備120（例如介面卡）可以用單一個韌體來支持靈活多樣的功能。設備120無需額外的外部儲存媒體來存放功能的選項資料，因而節省成本。當沒有主電力（例如待機模式）時，或當重置設備120時，待機電力暫存器123的選項資料將不會被清除。BIOS只需要在電子裝置100第一次上電時設置一次待機電力暫存器123的選項資料。在待機模式結束時，或在重置設備120後，OS不需要再次回存選項資料至待機電力暫存器123。設備120的韌體可以讀取正確的選項資料來支持特定功能。
雖然本案已以實施例揭露如上，然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案的精神和範圍內，當可作些許的更動與潤飾，故本案的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電子裝置
110‧‧‧主板
111‧‧‧中央處理單元電路
112‧‧‧第一儲存電路
113‧‧‧資料傳輸介面電路
114‧‧‧主電力供應電路
115‧‧‧待機電力供應電路
120‧‧‧設備
12‧‧‧控制器
121‧‧‧微處理器
122‧‧‧第二儲存電路
123‧‧‧待機電力暫存器
124‧‧‧普通暫存器
VCC‧‧‧主電力
Vs‧‧‧待機電力
S210～S290、S310、S311～S314、S320、S321～S326‧‧‧步驟
圖1是依照本案實施例說明一種電子裝置的電路方塊示意圖。 圖2是依照本案一實施例說明一種電子裝置的操作方法的流程示意圖。 圖3是依照本案另一實施例說明一種電子裝置的操作方法的流程示意圖。
100‧‧‧電子裝置
110‧‧‧主板
111‧‧‧中央處理單元電路
112‧‧‧第一儲存電路
113‧‧‧資料傳輸介面電路
114‧‧‧主電力供應電路
115‧‧‧待機電力供應電路
120‧‧‧設備
12‧‧‧控制器
121‧‧‧微處理器
122‧‧‧第二儲存電路
123‧‧‧待機電力暫存器
124‧‧‧普通暫存器
VCC‧‧‧主電力
Vs‧‧‧待機電力

Claims (10)

  1. 一種電子裝置，包括： 一主板，包括一第一儲存電路、一中央處理單元電路與一資料傳輸介面電路，其中該第一儲存電路用以存放一基本輸入輸出系統的一第一韌體碼，該中央處理單元電路耦接至該第一儲存電路，該中央處理單元電路用以執行該第一韌體碼以運行該基本輸入輸出系統，該資料傳輸介面電路耦接至該中央處理單元電路；以及 一設備，耦接至該主板的該資料傳輸介面電路，用以經由該資料傳輸介面電路提供一設備功能給該中央處理單元電路，其中該設備包括一控制器，該控制器包括一第二儲存電路、一微處理器與一待機電力暫存器，該微處理器耦接至該第二儲存電路與該待機電力暫存器，該第二儲存電路用以存放該設備的一第二韌體碼，該待機電力暫存器用以存放該第二韌體碼的一選項資料，該微處理器用以依照該選項資料執行該第二韌體碼以提供該設備功能給該中央處理單元電路。
  2. 如申請專利範圍第1項所述的電子裝置，其中該待機電力暫存器是由該主板的一待機電力供應電路所供電。
  3. 如申請專利範圍第1項所述的電子裝置，其中在該電子裝置的一初始化期間，該基本輸入輸出系統依據一基本輸入輸出系統設置表單的一選項參數對應地將該選項資料經由該資料傳輸介面電路設置至該設備的該待機電力暫存器。
  4. 如申請專利範圍第1項所述的電子裝置，其中該設備更包括： 一普通暫存器，耦接至該微處理器，該普通暫存器是由該主板的一主電力供應電路所供電； 其中當該電子裝置進入一作業系統時，該作業系統發出一重置指令給該設備，該微處理器執行該重置指令以重新啟動該第二韌體碼以及重置該普通暫存器。
  5. 如申請專利範圍第4項所述的電子裝置，其中當該作業系統發出該重置指令給該設備時，該待機電力暫存器不執行重置。
  6. 一種電子裝置的操作方法，該電子裝置具有一中央處理單元電路、一第一儲存電路、一待機電力供應電路以及一資料傳輸介面電路用以耦接一設備，該設備具有一第二儲存電路、一微處理器與一待機電力暫存器，所述操作方法包括： 存放一基本輸入輸出系統的一第一韌體碼於該第一儲存電路，並藉由該中央處理單元電路執行該第一韌體碼，以運行該基本輸入輸出系統； 存放該設備的一第二韌體碼於該第二儲存電路； 存放該第二韌體碼的一選項資料於該待機電力暫存器；以及 藉由該微處理器依照該選項資料執行該第二韌體碼，以提供該設備功能給該中央處理單元電路。
  7. 如申請專利範圍第6項所述的電子裝置的操作方法，更包括： 於一初始化期間，該電子裝置由該基本輸入輸出系統依據一基本輸入輸出系統設置表單的一選項參數，將該選項資料經由該資料傳輸介面電路設置至該設備的該待機電力暫存器。
  8. 如申請專利範圍第6項所述的電子裝置的操作方法，更包括： 當該電子裝置進入一作業系統時，由該作業系統發出一重置指令給該設備；以及 由該微處理器執行該重置指令，以重新啟動該第二韌體碼。
  9. 如申請專利範圍第6項所述的電子裝置的操作方法，更包括： 當該電子裝置進入一作業系統時，由該作業系統發出一重置指令給該設備；以及 由該微處理器執行該重置指令，以重新啟動該第二韌體碼以及重置該普通暫存器。
  10. 如申請專利範圍第9項所述的電子裝置的操作方法，其中當該微處理器執行該重置指令以重置該設備，並重新啟動該第二韌體碼時，該待機電力暫存器不執行重置。
TW105111295A 2016-04-12 2016-04-12 支援不同韌體功能之電子裝置及其操作方法 TWI599959B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105111295A TWI599959B (zh) 2016-04-12 2016-04-12 支援不同韌體功能之電子裝置及其操作方法
US15/470,913 US10114656B2 (en) 2016-04-12 2017-03-28 Electronic device supporting different firmware functions and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105111295A TWI599959B (zh) 2016-04-12 2016-04-12 支援不同韌體功能之電子裝置及其操作方法

Publications (2)

Publication Number Publication Date
TWI599959B true TWI599959B (zh) 2017-09-21
TW201737074A TW201737074A (zh) 2017-10-16

Family

ID=59998123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111295A TWI599959B (zh) 2016-04-12 2016-04-12 支援不同韌體功能之電子裝置及其操作方法

Country Status (2)

Country Link
US (1) US10114656B2 (zh)
TW (1) TWI599959B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080126777A1 (en) * 2006-08-28 2008-05-29 Giga-Byte Technology Co.,Ltd. External basic input/output system device
CN100570389C (zh) 2006-10-12 2009-12-16 中兴通讯股份有限公司 一种用于小电量备用电池的功能测试装置及方法
CN102722389B (zh) 2012-05-31 2017-08-25 Tcl集团股份有限公司 一种电子设备及其开机系统
US9838250B1 (en) * 2014-04-04 2017-12-05 Seagate Technology Llc Recipient-specific feature activation

Also Published As

Publication number Publication date
US10114656B2 (en) 2018-10-30
US20170293492A1 (en) 2017-10-12
TW201737074A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
US9182999B2 (en) Reintialization of a processing system from volatile memory upon resuming from a low-power state
US6732280B1 (en) Computer system performing machine specific tasks before going to a low power state
US9535711B2 (en) Computing performance and power management with firmware performance data structure
US20180052791A1 (en) Method, apparatus and system for role transfer functionality for a bus master
TW201802694A (zh) 具有非揮發性雙列記憶體模組之非同步式dram再新之正常關機
JP2007206885A (ja) コンピュータシステム及びシステム起動方法
JP5972981B2 (ja) マルチコアプラットフォームにおける制約ブート法
JPH06138987A (ja) サスペンド制御方法およびシステム
TW201519253A (zh) 用於減少喚醒時間之系統單晶片、操作系統單晶片之方法以及包括系統單晶片之電腦系統
JP2008287505A (ja) 情報処理装置およびレガシーエミュレーション処理停止制御方法
KR102247742B1 (ko) 애플리케이션 프로세서와 시스템 온 칩
KR20210063358A (ko) 메모리 타이밍 파라미터의 동적 구성
JP2006259903A (ja) 情報処理装置および起動方法
CN114661368B (zh) 一种芯片及其启动方法
TW201546611A (zh) Bios恢復電路
TWI599959B (zh) 支援不同韌體功能之電子裝置及其操作方法
JP2007328534A (ja) 情報処理装置および情報処理装置の制御方法
JP2009181579A (ja) 機能を呼び出す方法、サブシステムおよびシステム
TW201430702A (zh) 韌體更新方法及系統
US9959120B2 (en) Persistent relocatable reset vector for processor
JP2009093270A (ja) コンピュータシステム及びその起動方法
TWI839101B (zh) 韌體的更新方法
JP2005141522A (ja) データ処理装置
US20140215200A1 (en) Data processing device with serial bus that needs initialization before use
JP2004280789A (ja) 半導体集積回路装置およびマイクロコンピュータ開発支援装置