TW201546611A - Bios恢復電路 - Google Patents

Bios恢復電路 Download PDF

Info

Publication number
TW201546611A
TW201546611A TW103131335A TW103131335A TW201546611A TW 201546611 A TW201546611 A TW 201546611A TW 103131335 A TW103131335 A TW 103131335A TW 103131335 A TW103131335 A TW 103131335A TW 201546611 A TW201546611 A TW 201546611A
Authority
TW
Taiwan
Prior art keywords
pin
output
input
serial
output system
Prior art date
Application number
TW103131335A
Other languages
English (en)
Inventor
Long Zhao
Yi-Hung Peng
Original Assignee
Hongfujin Prec Ind Wuhan
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Prec Ind Wuhan, Hon Hai Prec Ind Co Ltd filed Critical Hongfujin Prec Ind Wuhan
Publication of TW201546611A publication Critical patent/TW201546611A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

一種BIOS恢復電路，包括一基本輸入輸出系統記憶體、一平臺控制器及一微處理器。該BIOS恢復電路在該基本輸入輸出系統記憶體因斷電而損壞後，利用該微處理器對電腦進行開機，並透過該微處理器對該基本輸入輸出系統記憶體內的資料進行更新。

Description

BIOS恢復電路
本發明係關於一種BIOS恢復電路。
電腦開機時，BIOS (Basic Input-Output System，基本輸入輸出系統)開始調用存放的相關程式對電腦系統進行檢測，當檢測全部完成後，BIOS即將系統控制權移交給系統內的引導模組，由引導模組完成作業系統的裝入程式。倘若電腦在開機過程中或BIOS在更新時，因斷電使得BIOS資料損壞時，電腦便無法順利開機。此時，使用者則需要將BIOS程式重新寫入到BIOS記憶體中。
鑒於以上內容，有必要提供一種BIOS恢復電路，以在BIOS資料損壞後還可以正常開機。
一種BIOS恢復電路，設置在一電腦內，該BIOS恢復電路包括：
一基本輸入輸出系統記憶體，包括一片選訊號輸入引腳、一資料輸出引腳、一資料登錄引腳及一時針訊號引腳；
一平臺控制器，透過串列外設介面匯流排與該基本輸入輸出系統記憶體進行通訊，該串列外設介面匯流排包括一片選訊號線、一輸入資料線、一輸出資料線及一串列時鐘線，該片選訊號線電性連接至該基本輸入輸出系統記憶體的片選訊號輸入引腳，該輸出資料線電性連接至該基本輸入輸出系統記憶體的資料登錄引腳，該輸入資料線電性連接至該基本輸入輸出系統記憶體的資料輸出引腳，該串列時鐘線電性連接至該基本輸入輸出系統記憶體的時針訊號引腳；以及
一微處理器，包括一串列輸入引腳、一串列輸出引腳、第一、第二及第三引腳、第一及第二時鐘引腳及一電源引腳，該電源引腳連接一待機電源，該第一時鐘引腳連接該基本輸入輸出系統記憶體的時針訊號引腳，該第二時鐘引腳接地，該第二引腳連接一二極體的陰極，該二極體的陰極連接該基本輸入輸出系統記憶體的片選訊號輸入引腳，該第三引腳連接該基本輸入輸出系統記憶體的片選訊號輸入引腳，該串列輸入引腳連接該基本輸入輸出系統記憶體資料登錄引腳，該串列輸出引腳連接該基本輸入輸出系統記憶體資料輸出引腳，該第一引腳連接該串列輸出引腳；開機過程中當該第一引腳沒有接收到預定訊號時，該第二引腳輸出一控制訊號給該基本輸入輸出系統記憶體的片選訊號輸入引腳，使得該微處理器透過串列輸入引腳及串列輸出引腳與該平臺控制器的輸入資料線及輸出資料線進行通訊使該電腦開機，同時該微處理器透過串列輸入引腳及串列輸出引腳與該基本輸入輸出系統記憶體的資料輸出引腳與資料登錄引腳相相連，恢復該基本輸入輸出系統記憶體內存儲的資料。
上述BIOS恢復電路在該基本輸入輸出系統記憶體因斷電而損壞後，利用該微處理器對電腦進行開機，並透過該微處理器對該基本輸入輸出系統記憶體內的資料進行更新，使得該基本輸入輸出系統記憶體在下次開機時可正常使用。
圖1是本發明BIOS恢復電路的較佳實施方式的電路圖。
請參考圖1，本發明BIOS恢復電路設置於一電腦主機板上，該BIOS恢復電路包括一BIOS記憶體10、一平臺控制器（Platform Controller Hub-PCH）20及一微處理器30。
該BIOS記憶體10用於保存該電腦的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式等。該BIOS記憶體10包括一片選訊號輸入引腳CS、一資料輸出引腳SO、一資料登錄引腳SI、一時針訊號引腳SCK、一防寫引腳WP、一中斷引腳HOLD、一電源引腳VCC及一接地引腳GND。該電源引腳VCC連接一電源3V_SB，該電源引腳VCC還透過一電容C接地，該防寫引腳WP透過一電阻R1連接該電源3V_SB，該中斷引腳HOLD透過一電阻R2連接該電源3V_SB，該接地引腳GND接地。
該PCH 20使用SPI（Serial Peripheral Interface，串列外設介面）匯流排以串列方式與外設進行通訊以交換資訊。本實施方式中，SPI匯流排包括四條線：一片選訊號線SPI_CS、一輸入資料線SPI_SO、一輸出資料線SPI_SI及一串列時鐘線SPI_SCK。該片選訊號線SPI_CS電性連接至該BIOS記憶體10的片選訊號輸入引腳CS。該輸出資料線SPI_SI電性連接至該BIOS記憶體10的資料登錄引腳SI。該輸入資料線SPI_SO電性連接至該BIOS記憶體10的資料輸出引腳SO。該串列時鐘線SPI_SCK電性連接至該BIOS記憶體10的時針訊號引腳SCK。
該微處理器30包括一串列輸入引腳RXD、一串列輸出引腳TXD、第一、第二及第三引腳P0、P1、P2、第一及第二時鐘引腳XTAL1、XTAL2及一電源引腳VCC。該電源引腳VCC連接一待機電源5V_SB，該第一時鐘引腳XTAL1連接該BIOS記憶體10的時針訊號引腳SCK，該第二時鐘引腳XTAL2接地，該第二引腳P1連接一二極體D的陰極，該二極體D的陽極連接該BIOS記憶體10的片選訊號輸入引腳CS，該第三引腳P2直接連接該BIOS記憶體10的片選訊號輸入引腳CS，該串列輸入引腳RXD連接該BIOS記憶體10資料登錄引腳SI，該串列輸出引腳TXD連接該BIOS記憶體10資料輸出引腳SO，該第一引腳P0連接該串列輸出引腳TXD。
初次使用時，該BIOS記憶體10存儲的該主機板的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式完整，該PCH 20的片選訊號線SPI_CS輸出有效的片選訊號、該串列時鐘線SPI_SCK輸出時鐘訊號分別至該BIOS記憶體10的片選訊號輸入引腳CS及時針訊號引腳SCK，並透過該輸入資料線SPI_SO及輸出資料線SPI_SI分別與該BIOS記憶體10的資料輸出引腳SO、資料登錄引腳SI實現資料傳送，以獲取BIOS記憶體10存儲的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式，以使該電腦順利開機。與此同時，該微處理器30透過串列輸入引腳RXD及串列輸出引腳TXD分別與該BIOS記憶體10的資料登錄引腳SI、資料輸出引腳SO實現資料傳送以存儲該主機板的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式。此時該微處理器30的第一、第二及第三引腳P1、P2、P3不輸出任何訊號。
正常開機時，該PCH 20獲取該BIOS記憶體10內的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式對該電腦進行開機。
當該電腦正常關機後，該微處理器30的電源引腳停止接收該待機電源5V_SB的電壓訊號。下次開機時，該PCH 20透過該輸入資料線SPI_SO及輸出資料線SPI_SI分別與該BIOS記憶體10的資料輸出引腳SO、資料登錄引腳SI實現資料傳送。該BIOS記憶體10可以正常使用，該BIOS記憶體10的資料輸出引腳SO持續輸出開機訊號使電腦可以正常開機，此過程中該微處理器30的第一引腳P0接收一高電平訊號，該微處理器30的串列輸入引腳RXD及串列輸出引腳TXD不進行資料傳送。
當該電腦意外斷電使得該BIOS記憶體10存儲的程式損壞後，電腦再次開機過程中，該BIOS記憶體10的資料輸出引腳SO無訊號輸出，該微處理器30的第一引腳P0沒有接收到任何訊號，該微處理器30控制其第二引腳P1輸出一高電平訊號至該BIOS記憶體10的片選訊號輸入引腳CS，進而該微處理器30透過串列輸入引腳RXD及串列輸出引腳TXD與該PCH 20的輸出資料線SPI_SI及輸入資料線SPI_SO實現資料傳送，該PCH 20獲取微處理器30內存儲的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式，以使該電腦順利開機。同時，該微處理器30透過串列輸入引腳RXD及串列輸出引腳TXD與該BIOS記憶體10的資料登錄引腳SI、資料輸出引腳SO實現資料傳送以更新該BIOS記憶體內的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式，以使得該BIOS記憶體10在下次開機時可正常使用。
上述BIOS恢復電路在該BIOS記憶體10因斷電而損壞後，利用該微處理器30對電腦進行開機，並透過該微處理器30對該BIOS記憶體10內的資料進行更新，使得該BIOS記憶體10在下次開機時可正常使用。
綜上所述，本發明確已符合發明專利的要件，爰依法提出專利申請。惟，以上所述者僅為本發明的較佳實施方式，本發明的範圍並不以上述實施方式為限，舉凡熟悉本案技藝的人士援依本發明的精神所作的等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10‧‧‧BIOS記憶體
20‧‧‧PCH
30‧‧‧微處理器
R1、R2‧‧‧電阻
D‧‧‧二極體
無
10‧‧‧BIOS記憶體
20‧‧‧PCH
30‧‧‧微處理器
R1、R2‧‧‧電阻
D‧‧‧二極體

Claims (2)

  1. 一種BIOS恢復電路，設置在一電腦內，該BIOS恢復電路包括：
    一基本輸入輸出系統記憶體，包括一片選訊號輸入引腳、一資料輸出引腳、一資料登錄引腳及一時針訊號引腳；
    一平臺控制器，透過串列外設介面匯流排與該基本輸入輸出系統記憶體進行通訊，該串列外設介面匯流排包括一片選訊號線、一輸入資料線、一輸出資料線及一串列時鐘線，該片選訊號線電性連接至該基本輸入輸出系統記憶體的片選訊號輸入引腳，該輸出資料線電性連接至該基本輸入輸出系統記憶體的資料登錄引腳，該輸入資料線電性連接至該基本輸入輸出系統記憶體的資料輸出引腳，該串列時鐘線電性連接至該基本輸入輸出系統記憶體的時針訊號引腳；以及
    一微處理器，包括一串列輸入引腳、一串列輸出引腳、第一、第二及第三引腳、第一及第二時鐘引腳及一電源引腳，該電源引腳連接一待機電源，該第一時鐘引腳連接該基本輸入輸出系統記憶體的時針訊號引腳，該第二時鐘引腳接地，該第二引腳連接一二極體的陰極，該二極體的陰極連接該基本輸入輸出系統記憶體的片選訊號輸入引腳，該第三引腳連接該基本輸入輸出系統記憶體的片選訊號輸入引腳，該串列輸入引腳連接該基本輸入輸出系統記憶體資料登錄引腳，該串列輸出引腳連接該基本輸入輸出系統記憶體資料輸出引腳，該第一引腳連接該串列輸出引腳；開機過程中當該第一引腳沒有接收到預定訊號時，該第二引腳輸出一控制訊號給該基本輸入輸出系統記憶體的片選訊號輸入引腳，使得該微處理器透過串列輸入引腳及串列輸出引腳與該平臺控制器的輸入資料線及輸出資料線進行通訊使該電腦開機，同時該微處理器透過串列輸入引腳及串列輸出引腳與該基本輸入輸出系統記憶體的資料輸出引腳與資料登錄引腳相相連，恢復該基本輸入輸出系統記憶體內存儲的資料。
  2. 如申請專利範圍第1項所述之BIOS恢復電路，其中該基本輸入輸出系統記憶體還包括一電源引腳，一防寫引腳、一中斷引腳及一接地引腳，該電源引腳連接一電源，該電源引腳還透過一電容接地，該防寫引腳透過一第一電阻連接該電源，該中斷引腳透過一第二電阻連接該電源，該接地引腳接地。
TW103131335A 2014-04-29 2014-09-11 Bios恢復電路 TW201546611A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410175086.1A CN105095000A (zh) 2014-04-29 2014-04-29 Bios恢复电路

Publications (1)

Publication Number Publication Date
TW201546611A true TW201546611A (zh) 2015-12-16

Family

ID=54334901

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131335A TW201546611A (zh) 2014-04-29 2014-09-11 Bios恢復電路

Country Status (3)

Country Link
US (1) US9454438B2 (zh)
CN (1) CN105095000A (zh)
TW (1) TW201546611A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107967196A (zh) * 2016-10-20 2018-04-27 英业达科技有限公司 检测系统及检测方法
TWI666556B (zh) * 2018-03-27 2019-07-21 緯創資通股份有限公司 電子裝置及其操作方法
JP2021149239A (ja) * 2020-03-17 2021-09-27 キオクシア株式会社 メモリシステム
US20240111543A1 (en) * 2021-04-28 2024-04-04 Hewlett-Packard Development Company, L.P. Concurrent execution and copy of updated basic input/output system instructions

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793943A (en) * 1996-07-29 1998-08-11 Micron Electronics, Inc. System for a primary BIOS ROM recovery in a dual BIOS ROM computer system
US7007195B2 (en) * 2002-03-27 2006-02-28 Intel Corporation BIOS shadowed small-print hard disk drive as robust, always on, backup for hard disk image & software failure
CN100454269C (zh) * 2002-11-19 2009-01-21 英业达股份有限公司 基本输入输出系统自动修复方法及系统
US20050081090A1 (en) * 2003-09-29 2005-04-14 Giga-Byte Technology Co., Ltd. Method for automatically and safely recovering BIOS memory circuit in memory device including double BIOS memory circuits
CN2898940Y (zh) * 2006-01-26 2007-05-09 光宝科技股份有限公司 计算机备份卡及其电子装置
CN101458647B (zh) * 2007-12-12 2012-11-21 鸿富锦精密工业（深圳）有限公司 双bios电路
CN101799778A (zh) * 2009-02-05 2010-08-11 环隆电气股份有限公司 具有自动重置的计算机装置及自动重置方法
TWI399647B (zh) * 2009-10-15 2013-06-21 Wistron Corp 回復電腦系統之基本輸出入系統之方法及相關電腦系統
US20110119474A1 (en) * 2009-11-16 2011-05-19 Bally Gaming, Inc. Serial Peripheral Interface BIOS System and Method
CN102419719A (zh) * 2010-09-27 2012-04-18 鸿富锦精密工业（深圳）有限公司 电脑系统及电脑系统的开机方法
CN102455945A (zh) * 2010-10-27 2012-05-16 鸿富锦精密工业（深圳）有限公司 基板管理控制器恢复系统及其使用方法
CN103136012B (zh) * 2011-11-30 2015-03-04 英业达科技有限公司 计算机系统及其基本输入输出系统的更新方法
CN103186441B (zh) * 2011-12-30 2016-06-29 国网山东省电力公司单县供电公司 切换电路
CN102750206A (zh) * 2012-05-10 2012-10-24 加弘科技咨询(上海)有限公司 多bios电路及多bios切换的方法
CN104424044A (zh) * 2013-09-06 2015-03-18 鸿富锦精密工业（深圳）有限公司 伺服器系统
TW201520895A (zh) * 2013-11-20 2015-06-01 Hon Hai Prec Ind Co Ltd Bios自動恢復系統及方法
US9158628B2 (en) * 2013-11-27 2015-10-13 American Megatrends, Inc. Bios failover update with service processor having direct serial peripheral interface (SPI) access

Also Published As

Publication number Publication date
CN105095000A (zh) 2015-11-25
US9454438B2 (en) 2016-09-27
US20150309903A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
TW201510867A (zh) 伺服器系統
TWI399647B (zh) 回復電腦系統之基本輸出入系統之方法及相關電腦系統
JP6199940B2 (ja) ネットワークの基本入出力システムの管理設備、方法及び非一時的なコンピュータ読取可能な媒体
US7900091B2 (en) Method for recovering basic input output system and computer device thereof
US9367107B2 (en) Method and system for controlling reset state change in a system-on-a-chip device
TWI710952B (zh) 韌體更新方法及電腦系統
TWI378384B (en) Mother board system, storage device for booting up thereof and connector
US10509595B2 (en) System and method for communication in a semiconductor device
TWI785249B (zh) 初始化方法及關聯控制器、記憶體裝置及主機
TW201546611A (zh) Bios恢復電路
CN203324968U (zh) 更新系统固件或参数的装置及其电脑系统
CN107797642B (zh) 一种备电方法及装置
US8443234B2 (en) Bios refresh device and method using the same
WO2015196479A1 (zh) 程序数据的更新方法及设备
TWI259367B (en) Embedded control unit
TW201435575A (zh) 開機容錯裝置與其方法
US10613872B2 (en) Memory system with simulated memory process
TWI526817B (zh) 電腦系統、可適性休眠控制模組及其控制方法
TWI515550B (zh) 晶片裝置及其電子系統
TWI482090B (zh) 可經由通用序列匯流排裝置開機的系統及其方法
TW201514720A (zh) 伺服器系統
JP2009080568A (ja) 情報処理装置
TWM440483U (en) System external BIOS booting, bridge device and integrated chipset
TW200928963A (en) Dual BIOS circuit
TWI497288B (zh) 基本輸入輸出系統維護方法