TW201510867A - 伺服器系統 - Google Patents

伺服器系統 Download PDF

Info

Publication number
TW201510867A
TW201510867A TW102132752A TW102132752A TW201510867A TW 201510867 A TW201510867 A TW 201510867A TW 102132752 A TW102132752 A TW 102132752A TW 102132752 A TW102132752 A TW 102132752A TW 201510867 A TW201510867 A TW 201510867A
Authority
TW
Taiwan
Prior art keywords
output
input
electrically connected
server system
pin
Prior art date
Application number
TW102132752A
Other languages
English (en)
Inventor
sheng-cun Zheng
He-Dong Lv
hong-lian Huang
Jian-She Shen
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201510867A publication Critical patent/TW201510867A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

本發明涉及一種伺服器系統，其包括一基本輸入輸出系統、一平臺控制器、一基板管理晶片、及一控制電路。基本輸入輸出系統與平臺控制器以及基板管理晶片均電性連接。基本輸入輸出系統包括一防寫端。基板管理晶片包括一記憶體。控制電路的一輸入端電性連接至平臺控制器。控制電路的一輸出端電性連接至防寫端。記憶體內存儲有伺服器系統的更新檔案數據。當基本輸入輸出系統出錯時，控制電路開啟防寫端，以將記憶體存儲的伺服器系統的更新檔案數據輸出至基本輸入輸出系統，以對基本輸入輸出系統進行數據更新。

Description

伺服器系統
本發明涉及一種伺服器系統。
先前的伺服器系統內大多有基板管理晶片（Baseboard Management Chip-BMC），可以對伺服器進行管控、監視。BMC自帶有一嵌入式的軟體系統。在主機死機時，BMC仍然可以以自帶的軟體系統進行工作。先前的伺服器系統死機的原因大多是由於基本輸入輸出系統（Basic Input Output System-BIOS）的崩潰或錯誤。此種狀態下，雖然BMC可以保持運作並且監視到BIOS崩潰的情況並加以記錄，但是對於BIOS的崩潰狀況只能袖手旁觀，無能為力。
有鑒於此，有必要提供一種當伺服器系統無法正常開機時仍可對基本輸入輸出系統進行更新的伺服器系統。
一種伺服器系統，其包括一基本輸入輸出系統、一平臺控制器以及一基板管理晶片。所述基本輸入輸出系統與所述平臺控制器以及所述基板管理晶片均電性連接。所述基本輸入輸出系統包括一防寫端。所述基板管理晶片包括一記憶體。所述伺服器系統進一步包括一控制電路。所述控制電路的一輸入端電性連接至所述平臺控制器。所述控制電路的一輸出端電性連接至所述防寫端。所述記憶體內存儲有所述伺服器系統的更新檔案數據。當基本輸入輸出系統出錯，當伺服器系統無法正常開機時時，所述控制電路開啟所述防寫端，以將所述記憶體存儲的所述伺服器系統的更新檔案數據輸出至基本輸入輸出系統，以對所述基本輸入輸出系統進行數據更新。
相較于先前技術，當基本輸入輸出系統出錯時，所述控制電路開啟所述防寫端，以將所述記憶體存儲的所述伺服器系統的更新檔案數據輸出至基本輸入輸出系統，以對所述基本輸入輸出系統進行數據更新。因此，本發明的伺服器系統在無法正常開機的情況下仍可藉由所述基板管理晶片對基本輸入輸出系統進行更新。
圖1是本發明伺服器系統的示意圖；
圖2為圖1中的伺服器系統的第一工作狀態示意圖；
圖3為圖1中的伺服器系統的第二工作狀態示意圖。
下面將結合附圖對本發明實施方式作進一步之詳細說明。
請參閱圖1，本發明實施方式提供的伺服器系統100，其包括一基本輸入輸出系統（Basic Input Output System-BIOS）10、一平臺控制器（Platform Controller Hub-PCH）20、及一基板管理晶片（Baseboard Management Chip-BMC）30、及一控制電路40。
所述BIOS10用於保存所述伺服器系統100的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式。所述BIOS10包括一片選訊號輸入端CS及一數據輸出端DO、一數據登錄端DI、一時針訊號端CLK以及一防寫端WP_N。
所述PCH20為一晶片，其使用SPI（(Serial Peripheral Interface，串列外設介面）匯流排以串列方式與外設進行通訊以交換資訊。本實施方式中，SPI匯流排包括五條線：一片選訊號線SPI_CS_N、一輸入數據線SPI_MISO、一輸出數據線SPI_MOSI、一串列時鐘線SPI-CLK、和一通用輸入輸出端GPIO。所述片選訊號線SPI_CS_N藉由一第一電阻R1電性連接至所述片選訊號輸入端CS。所述輸入數據線SPI_MISO藉由一第二電阻R2電性連接至所述數據輸出端DO。所述輸出數據線SPI_MOSI藉由一第三電阻R3電性連接至所述數據登錄端DI。所述串列時鐘線SPI-CLK藉由一第四電阻R4電性連接至所述時針訊號端CLK。
可以理解的是，在其他實施方式中，也可省去所述第一電阻R1、第二電阻R2、第三電阻R3和第四電阻R4，而將所述片選訊號線SPI_CS_N直接電性連接至所述片選訊號輸入端CS，所述輸出數據線SPI_MOSI直接電性連接至所述數據登錄端DI，所述輸入數據線SPI_MISO直接電性連接至所述數據輸出端DO，同時所述串列時鐘線SPI-CLK直接電性連接至所述時針訊號端CLK。
所述BMC30用於對所述伺服器系統100中的各項設備（例如中央處理器、硬碟裝置、電源供應器、網路連接設置等）進行管控及監視。所述BMC30自備電源，是一套獨立於電腦作業系統（例如DOS、Windows、Linux等）之外的智慧管理系統。所述BMC30是利用伺服器系統100的待機電源（standby power）執行運作，因此，所述BMC30可獨立運行不必受控於作業系統。
所述BMC30包括一記憶體31。所述記憶體31內也存儲有所述伺服器系統100的更新檔案數據如：基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式。本實施方式中，所述記憶體31為電可讀寫可編程唯讀記憶體（EEPROM）。
所述BMC30還包括一第一可編程引腳GPIO1、一第二可編程引腳GPIO2、一第三可編程引腳GPIO3、一第四可編程引腳GPIO4和一第五可編程引腳GPIO5。本實施方式中，所述第一可編程引腳GPIO1設計為防寫引腳。所述第二可編程引腳GPIO2設計為片選訊號腳，其藉由一第五電阻R5電性連接至所述片選訊號輸入端CS。所述第三可編程引腳GPIO3設計為數據登錄引腳，其藉由一第六電阻R6電性連接至所述BIOS10的數據輸出端DO。所述第四可編程引腳GPIO4設計為數據輸出引腳，其藉由一第七電阻R7電性連接至所述數據登錄端DI。所述第五可編程引腳GPIO5設計為時鐘訊號輸出引腳，其藉由一第八電阻R8電性連接至所述時針訊號端CLK。
可以理解的是，在其他實施方式中，也可省去所述第五電阻R5、第六電阻R6、第七電阻R7和第八電阻R8，而將所述第二可編程引腳GPIO2直接電性連接至所述片選訊號輸入端CS，所述第三可編程引腳GPIO3直接電性連接至所述BIOS10的數據輸出端DO，所述第四可編程引腳GPIO4直接電性連接至所述數據登錄端DI，所述第五可編程引腳GPIO5直接電性連接至所述時針訊號端CLK。
所述控制電路40用於控制所述BIOS的所述防寫端WP_N的開與閉。本實施方式中，所述控制電路40包括一反及閘41。所述反及閘41包括一第一輸入端411、一第二輸入端412以及一輸出端413。所述第一輸入端411電性連接至所述輸入輸出端GPIO。所述第二輸入端412電性連接至所述第一可編程引腳GPIO1。所述輸出端413電性連接至所述防寫端WP_N。
請參閱圖2，為所述伺服器系統100的第一工作狀態示意圖。當所述BIOS10存儲的所述伺服器系統100的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式完整時，正常工作時，所述PCH20的片選訊號線SPI_CS_N輸出有效的片選訊號、所述串列時鐘線SPI_CLK輸出時鐘訊號分別至所述BIOS10的片選訊號輸入端CS與所述時針訊號端CLK，並藉由所述輸出數據線SPI_MOSI、輸入數據線SPI_MOSI分別與所述BIOS10的數據輸出端DO、數據登錄端DI實現數據傳送，以獲取BIOS10存儲的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式，以使所述伺服器系統100順利開機。與此同時，所述BMC30中第一可編程引腳GPIO1輸出高電平，而第二可編程引腳GPIO2、第三可編程引腳GPIO3、第四可編程引腳GPIO4、和第五可編程引腳GPIO5均輸出低電平，所述通用輸入輸出端GPIO輸出高電平。同樣地，可以理解的是，在正常工作狀態下，可以藉由所述PCH20的通用輸入輸出端GPIO輸出一低電平開啟所述BIOS10的防寫端WP_N，對所述BOIS10進行擦寫，藉由所述BMC30以實現對所述BIOS10進行資訊更新。
請參閱圖3，為所述伺服器系統100的第二工作狀態示意圖。當所述BIOS10存儲的所述伺服器系統100的基本輸入輸出的程式、系統設置資訊、開機上電自檢程式和系統啟動自舉程式出錯時，所述PCH20無法從BIOS10中取得正確的BIOS資訊導致伺服器系統無法正常開機。此時，可以藉由所述BMC30恢復BIOS資訊。具體地，所述BMC30藉由第一可編程引腳GPIO1輸出一低電平，開啟所述BIOS10的防寫端WP_N，藉由所述第二可編程引腳GPIO2輸出有效的片選訊號到所述BIOS10，藉由所述第五可編程引腳GPIO5輸出有效的時鐘訊號，並藉由所述第三可編程引腳GPIO3與所述第四可編程引腳GPIO4分別與所述BIOS10的數據輸出端DO與數據登錄端DI進行數據傳輸，來實現BIOS資訊的更新。
本發明的所述伺服器系統100，當所述BIOS10出錯時，所述控制電路40開啟所述防寫端WP_N，以將所述記憶體31存儲的所述伺服器系統100的更新檔案數據輸出至所述BIOS10，以對所述BIOS10進行數據更新。因此，本發明的伺服器系統100在無法正常開機的情況下仍可藉由所述BMC對所述BIOS10進行更新。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧伺服器系統
10‧‧‧BIOS
20‧‧‧PCH
30‧‧‧BMC
40‧‧‧控制電路
CS‧‧‧片選訊號輸入端
DO‧‧‧數據輸出端
DI‧‧‧數據登錄端
CLK‧‧‧時針訊號端
WP_N‧‧‧防寫端
SPI_CS_N‧‧‧片選訊號線
SPI_MOSI‧‧‧輸出數據線
SPI_MISO‧‧‧輸入數據線
SPI-CLK‧‧‧串列時鐘線
GPIO‧‧‧通用輸入輸出端
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
R4‧‧‧第四電阻
31‧‧‧記憶體
GPIO1‧‧‧第一可編程引腳
GPIO2‧‧‧第二可編程引腳
GPIO3‧‧‧第三可編程引腳
GPIO4‧‧‧第四可編程引腳
GPIO5‧‧‧第五可編程引腳
R5‧‧‧第五電阻
R6‧‧‧第六電阻
R7‧‧‧第七電阻
R8‧‧‧第八電阻
41‧‧‧反及閘
411‧‧‧第一輸入端
412‧‧‧第二輸入端
413‧‧‧輸出端
100‧‧‧觸控模組
10‧‧‧外殼
20‧‧‧觸控面板
30‧‧‧第一光學膠層
35‧‧‧溢膠擋牆
40‧‧‧顯示面板
50‧‧‧第二光學膠層
11‧‧‧透光部
12‧‧‧固定部
110‧‧‧收容槽
111‧‧‧第一表面
112‧‧‧第二表面
113‧‧‧側壁
21‧‧‧感應區
22‧‧‧佈線區
23‧‧‧第三表面
24‧‧‧第四表面
350‧‧‧排氣孔
41‧‧‧第五表面
42‧‧‧第六表面
無
100‧‧‧伺服器系統
10‧‧‧BIOS
20‧‧‧PCH
30‧‧‧BMC
40‧‧‧控制電路
CS‧‧‧片選訊號輸入端
DO‧‧‧數據輸出端
DI‧‧‧數據登錄端
CLK‧‧‧時針訊號端
WP_N‧‧‧防寫端
SPI_CS_N‧‧‧片選訊號線
SPI_MOSI‧‧‧輸出數據線
SPI_MISO‧‧‧輸入數據線
SPI-CLK‧‧‧串列時鐘線
GPIO‧‧‧通用輸入輸出端
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
R4‧‧‧第四電阻
31‧‧‧記憶體
GPIO1‧‧‧第一可編程引腳
GPIO2‧‧‧第二可編程引腳
GPIO3‧‧‧第三可編程引腳
GPIO4‧‧‧第四可編程引腳
GPIO5‧‧‧第五可編程引腳
R5‧‧‧第五電阻
R6‧‧‧第六電阻
R7‧‧‧第七電阻
R8‧‧‧第八電阻
41‧‧‧反及閘
411‧‧‧第一輸入端
412‧‧‧第二輸入端
413‧‧‧輸出端

Claims (9)

  1. 一種伺服器系統，其包括一基本輸入輸出系統、一平臺控制器以及一基板管理晶片，所述基本輸入輸出系統與所述平臺控制器以及所述基板管理晶片均電性連接，所述基本輸入輸出系統包括一防寫端，所述基板管理晶片包括一記憶體，其改進在於，所述伺服器系統進一步包括一控制電路，所述控制電路的一第一輸入端電性連接至所述平臺控制器，所述控制電路的一輸出端電性連接至所述防寫端，所述記憶體內存儲有所述伺服器系統的更新檔案數據，當所述基本輸入輸出系統出錯，所述伺服器系統無法正常開啟時，所述控制電路開啟所述防寫端，以將所述記憶體存儲的所述伺服器系統的更新檔案數據輸出至基本輸入輸出系統，以對所述基本輸入輸出系統進行數據更新。
  2. 如請求項1所述之伺服器系統，其中，所述平臺控制器包括一通用輸入輸出端，所述基板管理晶片包括一第一可編程引腳，所述第一可編程引腳設計為防寫引腳，所述控制電路包括一反及閘，所述反及閘包括包括第一輸入端、一第二輸入端以及所述輸出端，所述第一輸入端電性連接至所述輸入輸出端，所述第二輸入端電性連接至所述第一可編程引腳，當所述基本輸入輸出系統出錯，所述伺服器系統無法正常開啟時，所述輸入輸出端為低電平，至所述反及閘的第一輸入端，所述反及閘的輸出端輸出一高電平，以開啟所述基本輸入輸出系統的所述防寫端。
  3. 如請求項1所述之伺服器系統，其中，所述基本輸入輸出系統包括一片選訊號輸入端，所述平臺控制器包括一片選訊號線，所述片選訊號線電性連接至所述片選訊號輸入端，所述基板管理晶片還包括一第二可編程引腳，所述第二可編程引腳設計為片選訊號腳，其電性連接至所述片選訊號輸入端，當所述伺服器系統正常開啟時，所述第二可編程引腳輸出一控制訊號至所述基板管理晶片的所述片選訊號線，以控制所述片選訊號輸入端輸出一片選訊號至所述片選訊號線。
  4. 如請求項1所述之伺服器系統，其中，所述基本輸入輸出系統包括一數據輸出端，所述平臺控制器包括一輸入數據線，所述輸入數據線電性連接至所述數據輸出端。
  5. 如請求項4所述之伺服器系統，其中，所述基板管理晶片還包括一第三可編程引腳，所述第三可編程引腳設計為數據登錄引腳，所述第三可編程引腳電性連接至所述數據輸出端。
  6. 如請求項1所述之伺服器系統，其中，所述基本輸入輸出系統包括一數據登錄端，所述平臺控制器包括一輸出數據線，所述輸出數據線電性連接至所述數據登錄端。
  7. 如請求項1所述之伺服器系統，其中，所述基本輸入輸出系統包括一時針訊號端，所述平臺控制器包括一串列時鐘線，所述串列時鐘線電性連接至所述時針訊號端。
  8. 如請求項7所述之伺服器系統，其中，所述基板管理晶片包括一第五可編程引腳，所述第五可編程引腳設計為時鐘訊號輸出引腳，所述第五可編程引腳電性連接至所述時針訊號端。
  9. 如請求項1所述之伺服器系統，其中，所述記憶體為電可讀寫可編程唯讀記憶體。
TW102132752A 2013-09-06 2013-09-11 伺服器系統 TW201510867A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310401501.6A CN104424044A (zh) 2013-09-06 2013-09-06 伺服器系统

Publications (1)

Publication Number Publication Date
TW201510867A true TW201510867A (zh) 2015-03-16

Family

ID=52626723

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132752A TW201510867A (zh) 2013-09-06 2013-09-11 伺服器系統

Country Status (3)

Country Link
US (1) US9430305B2 (zh)
CN (1) CN104424044A (zh)
TW (1) TW201510867A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103810063B (zh) * 2012-11-06 2017-05-10 浙江艺迅装饰设计工程有限公司 电脑测试系统及方法
CN105095000A (zh) * 2014-04-29 2015-11-25 鸿富锦精密工业(武汉)有限公司 Bios恢复电路
CN105700969B (zh) * 2014-11-25 2018-11-30 英业达科技有限公司 服务器系统
CN105700970A (zh) * 2014-11-25 2016-06-22 英业达科技有限公司 服务器系统
TW201712543A (zh) * 2015-09-29 2017-04-01 鴻海精密工業股份有限公司 伺服器故障檢測裝置及方法
CN107450894B (zh) * 2016-05-31 2020-11-10 佛山市顺德区顺达电脑厂有限公司 通知开机阶段的方法及服务器系统
CN106463157A (zh) * 2016-06-15 2017-02-22 深圳市锐明技术股份有限公司 一种存储器的电磁干扰保护电路及车载电子设备
CN106776399A (zh) * 2016-12-30 2017-05-31 郑州云海信息技术有限公司 基于基板管理控制器的bios闪存数据读写系统及方法
CN106681779A (zh) * 2017-02-07 2017-05-17 济南浪潮高新科技投资发展有限公司 一种集中更新bios固件的方法
CN106897070A (zh) * 2017-02-28 2017-06-27 郑州云海信息技术有限公司 一种基于bmc实现的bios版本升级方法及装置
CN107133129B (zh) * 2017-05-12 2020-03-06 郑州云海信息技术有限公司 一种ARM平台在BDK程序阶段打开FRB-2timer的实现方法
CN109298770A (zh) * 2017-07-25 2019-02-01 鸿富锦精密工业(武汉)有限公司 主板
CN110471704B (zh) * 2018-05-11 2022-07-12 佛山市顺德区顺达电脑厂有限公司 服务器及服务器开机初始化方法
US10922413B2 (en) * 2018-09-27 2021-02-16 Intel Corporation Methods and apparatus to apply a firmware update to a host processor
CN112799686B (zh) * 2020-12-28 2023-11-21 广州粒子微电子有限公司 合封芯片及合封芯片烧写方法
CN114063920A (zh) * 2021-11-12 2022-02-18 四川华鲲振宇智能科技有限责任公司 一种Linux下盘符固定方法及系统
CN115562950B (zh) * 2022-12-05 2023-03-17 苏州浪潮智能科技有限公司 一种数据采集方法、装置和计算机设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305668B2 (en) * 2002-07-31 2007-12-04 Intel Corporation Secure method to perform computer system firmware updates
US7484084B1 (en) * 2005-12-20 2009-01-27 Netapp, Inc. Use of a baseboard management controller to facilitate installation of firmware in a processing system
US7849454B2 (en) * 2006-01-13 2010-12-07 Dell Products L.P. Automatic firmware corruption recovery and update
US20110119474A1 (en) * 2009-11-16 2011-05-19 Bally Gaming, Inc. Serial Peripheral Interface BIOS System and Method
CN102339242A (zh) * 2010-07-23 2012-02-01 鸿富锦精密工业（深圳）有限公司 计算机系统数据修复装置
CN102419719A (zh) * 2010-09-27 2012-04-18 鸿富锦精密工业（深圳）有限公司 电脑系统及电脑系统的开机方法
CN102455945A (zh) * 2010-10-27 2012-05-16 鸿富锦精密工业（深圳）有限公司 基板管理控制器恢复系统及其使用方法
US8627141B2 (en) * 2011-02-14 2014-01-07 Dell Products L.P. System and method for auto-failover and version matching of bootloader in an access controller

Also Published As

Publication number Publication date
CN104424044A (zh) 2015-03-18
US20150074385A1 (en) 2015-03-12
US9430305B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
TW201510867A (zh) 伺服器系統
CN107526665B (zh) 机箱管理系统及机箱管理方法
US9728277B2 (en) Method of repairing non-volatile memory based storage device and method of operating electronic system including the storage device
US8151036B2 (en) Memory controller, memory system, and access control method of flash memory
CN107493685B (zh) 经由端口控制器自身的外部端口对端口控制器进行再编程
US8918778B2 (en) Method of fail safe flashing management device and application of the same
TW201351286A (zh) 固件更新系統及方法
TW201740282A (zh) 透過一管理控制器動態重新配置一系統之至少一週邊匯流排交換器之方法及系統
JP6199940B2 (ja) ネットワークの基本入出力システムの管理設備、方法及び非一時的なコンピュータ読取可能な媒体
TW201520895A (zh) Bios自動恢復系統及方法
US11422896B2 (en) Technology to enable secure and resilient recovery of firmware data
US20180095679A1 (en) Device driver to provide redundant array of independent disks functionality
US20160092375A1 (en) Data access protection for computer systems
TW201508472A (zh) 固件更新壓力測試系統及方法
US8443234B2 (en) Bios refresh device and method using the same
WO2006060073A2 (en) Method and apparatus for dual protection of a protected memory block
TW201435575A (zh) 開機容錯裝置與其方法
US10613872B2 (en) Memory system with simulated memory process
US10180800B2 (en) Automated secure data and firmware migration between removable storage devices that supports boot partitions and replay protected memory blocks
US20080222365A1 (en) Managed Memory System
TW201546611A (zh) Bios恢復電路
US20140365713A1 (en) Electronic system and operating method thereof
JP2005078493A (ja) マイクロコンピュータ
TW201430702A (zh) 韌體更新方法及系統
TW201531851A (zh) 指示燈控制系統及電子裝置