TWI598878B - 抗硫化之記憶體儲存裝置 - Google Patents

Description

抗硫化之記憶體儲存裝置

本發明是有關於一種記憶體儲存裝置，特別是有關於一種可抗硫化之記憶體儲存裝置。

記憶體裝置為電子裝置上之一主要元件，其可以儲存或是暫存電子裝置上之數位資料，一般的記憶體裝置可以區分為Unbuffered Dual Inlined Memory Module (UDIMM)、Registered Dual Inlined Memory Module (RDIMM)以及Small Outline Dual Inlined Memory Module (SODIMM)。而無論是何種記憶體裝置，其中都包含著一PCB、至少一揮發性記憶體單元以及複數個被動元件，其中揮發性記憶體單元及被動元件係置於PCB上，而被動元件則是用來控制由主機傳輸而來的電流大小。而在正常使用的情況之下，記憶體模組的壽命可維持五至十年，更甚者，十年以上亦所在多有。

由於目前電子裝置的普及化，其設置之地點極有可能是位於戶外之場所，使得空氣中之化合物或是水分子接觸到記憶體裝置之機率大增，而造成記憶體裝置的壽命減短。舉例來說，目前記憶體裝置上的電阻均含有銀之成份，當其與空氣中的硫分子接觸到時，則原有含銀之傳導層將會起化學作用而產生硫化銀，使得此傳導層漸漸成為一絕緣體，而最後將導致電流無法通過此電阻並使此記憶體裝置無法再被使用，此硫化銀之示意圖可參考第1圖。又或者，當空氣中的水汽過多時，也可能造成記憶體裝置上的被動元件受潮而無法使用。

有鑑於上述習知技藝之問題，本發明之目的就是在提供一種抗硫化之記憶體儲存裝置，以解決以上的問題。

基於上述目的，本發明係提供一種抗硫化之記憶體儲存裝置，其包含一連接介面單元、複數個揮發性記憶體單元以及一印刷電路板。連接介面單元可用以耦接至一主機系統。印刷電路板可包含複數個抗硫化被動元件以及一保護膜，複數個抗硫化被動元件可用以控制並傳導一電流至複數個揮發性記憶體單元，保護膜可用以覆蓋印刷電路板，其中複數個抗硫化被動元件可包含一抗硫化電阻及一抗硫化排阻。

較佳地，抗硫化電阻之一最佳電阻值為240歐姆。

較佳地，抗硫化電阻之電阻值之誤差值係介於240歐姆之上下5%區間內。

較佳地，抗硫化電阻之電阻值之誤差值係介於240歐姆之上下3%區間內。

較佳地，抗硫化電阻之電阻值之誤差值係介於240歐姆之上下1%區間內。

較佳地，抗硫化排阻之一最低電阻值為15歐姆。

較佳地，抗硫化排阻之一最高電阻值為39歐姆。

較佳地，連接介面單元可為金手指，且金手指之厚度介於20至30微米。

較佳地，連接介面單元可為金手指，且金手指之厚度介於35至45微米。

承上所述，依本發明之抗硫化之記憶體儲存裝置，其可具有一或多個下述優點：

(1) 本發明之抗硫化之記憶體儲存裝置可防止被動元件與空氣中之化合物產生化學反應，而使得此記憶體儲存裝置的壽命得以延長。

(2) 本發明之抗硫化之記憶體儲存裝置之保護膜具有防潮、防塵、防污之功能。

(3) 本發明之抗硫化之記憶體儲存裝置之連接介面單元係具有耐磨及耐插拔之特性，並可使訊號傳輸更為穩定。

(4) 本發明之抗硫化之記憶體儲存裝置之電阻之誤差值係縮小至1%上下，可使流經過此電阻之電流之一大小更為精準。

為利　貴審查員瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係侷限本發明於實際實施上的專利範圍，合先敘明。

請參閱第2圖及第3圖，其係為本發明之抗硫化之記憶體儲存裝置之前視圖及後視圖。在本實施例中，抗硫化之記憶體儲存裝置100係以一SODIMM來舉例實施，其可以包含一連接介面單元10、複數個揮發性記憶體單元20以及一印刷電路板30。其中此複數個揮發性記憶體單元20可以為多個記憶體顆粒，連接介面單元10可以為一金手指，其中此複數個揮發性記憶體單元20與連接介面單元10係位於印刷電路板30上。

值得一提的是，上述之記憶體儲存裝置係以SODIMM來舉例實施，但不以此為限，亦可以以ECC Unbuffered Dual In-Line Memory Module(ECC UDIMM)、ECC Small Outline Dual In-Line Memory Module、Load Reduced DIMM (LRDIMM)、UDIMM、RDIMM來舉例實施。

如圖所示，連接介面單元10可用以耦接至一主機系統，其耦接之方式係將連接介面單元10插入至主機系統上主機板上之記憶體插槽，進而進行電力或是資料之傳送。其中，此連接介面單元10之厚度可介於20~30微米之間，而較佳的情況是，此連接介面單元10之厚度可介於35~45微米之間，以具備耐磨與耐插拔之功能。

此外，此印刷電路板30包含複數個抗硫化被動元件31以及一保護膜32，其中複數個抗硫化被動元件31可包含一抗硫化電阻311及一抗硫化排阻312，其可用以控制並傳導一電流至揮發性記憶體單元20，其中此電流是由主機系統透過連接介面單元10所提供。

保護膜32係用以覆蓋印刷電路板30。更進一步地說明，此保護膜32可以利用一塗層防護(conformal coating)技術來覆蓋在印刷電路板30之上，以提供防潮、防塵、防污以及增加印刷電路板30上元件耐磨之能力。

在一實施例中，當抗硫化被動元件31為一抗硫化電阻311時，在溫度25度C下，則抗硫化電阻311之一最佳電阻值為240歐姆，且抗硫化電阻311之電阻值之誤差值係介於240歐姆之上下5%區間內。

在一較佳的實施例中，當抗硫化被動元件31為一抗硫化電阻311時，在溫度25度C下，則抗硫化電阻311之一最佳電阻值為240歐姆，且抗硫化電阻311之電阻值之誤差值係介於240歐姆之上下3%區間內。

在一較佳的實施例中，當抗硫化被動元件31為一抗硫化電阻311時，在溫度25度C下，則抗硫化電阻311之一最佳電阻值為240歐姆，抗硫化電阻311之電阻值之誤差值係介於240歐姆之上下1%區間內。

在一較佳的實施例中，當抗硫化被動元件31為一抗硫化排阻312時，在溫度25度C下，則抗硫化排阻312之一最低電阻值為15歐姆且其最高電阻值為39歐姆，其中此抗硫化排阻312係包含四個相同之電阻。更進一步的說明，此抗硫化排阻312之規格可以為8P4R或是4P2R。在本實施例中，抗硫化排阻312內之四個電阻個數僅為舉例實例，並不以此為限，在實際應用上可視使用者之需求來設計包含多個電阻之一抗硫化排阻。

值得一提的是，本發明之抗硫化之記憶體儲存裝置係採用了誤差值極低的抗硫化電阻或是抗硫化排阻，其可以有效地避免較大的電流流通經過記憶體儲存裝置，進而造成記憶體儲存裝置之損壞。

由上述可以得知，本發明之抗硫化之記憶體儲存裝置使用抗硫化被動元件以取代傳統的被動元件，並利用保護膜來加強防塵及防水之功效，進而有效地維持記憶體儲存裝置上的導電性，故可有效地延長使用壽命。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

100‧‧‧記憶體儲存裝置
10‧‧‧連接介面單元
20‧‧‧揮發性記憶體單元
30‧‧‧印刷電路板
31‧‧‧抗硫化被動元件
311‧‧‧抗硫化電阻
312‧‧‧抗硫化排阻
32‧‧‧保護膜

第1圖係為被動元件產生硫化銀之示意圖。

第2圖係為本發明之抗硫化之記憶體儲存裝置之前視圖。

第3圖係為本發明之抗硫化之記憶體儲存裝置之後視圖。

100‧‧‧記憶體儲存裝置

10‧‧‧連接介面單元

20‧‧‧揮發性記憶體單元

30‧‧‧印刷電路板

31‧‧‧抗硫化被動元件

311‧‧‧抗硫化電阻

312‧‧‧抗硫化排阻

32‧‧‧保護膜

Claims (9)

1. 一種抗硫化之記憶體儲存裝置，包含： 一連接介面單元，用以耦接至一主機系統； 複數個揮發性記憶體單元；以及 一印刷電路板，包含複數個抗硫化被動元件以及一保護膜，該複數個抗硫化被動元件係用以控制並傳導一電流至該複數個揮發性記憶體單元，該保護膜係用以覆蓋該印刷電路板； 其中該複數個抗硫化被動元件係包含一抗硫化電阻及一抗硫化排阻。
2. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該抗硫化電阻之一最佳電阻值為240歐姆。
3. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該抗硫化電阻之電阻值之誤差值係介於240歐姆之上下5%區間內。
4. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該抗硫化電阻之電阻值之誤差值係介於240歐姆之上下3%區間內。
5. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該抗硫化電阻之電阻值之誤差值係介於240歐姆之上下1%區間內。
6. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該抗硫化排阻之一最低電阻值為15歐姆。
7. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該抗硫化排阻之一最高電阻值為39歐姆。
8. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該連接介面單元係為一金手指，且該金手指之厚度介於20至30微米。
9. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該連接介面單元係為一金手指，且該金手指之厚度介於35至45微米。