TWI588726B - 電容感測器的讀取電路與其操作方法 - Google Patents

電容感測器的讀取電路與其操作方法 Download PDF

Info

Publication number
TWI588726B
TWI588726B TW105108613A TW105108613A TWI588726B TW I588726 B TWI588726 B TW I588726B TW 105108613 A TW105108613 A TW 105108613A TW 105108613 A TW105108613 A TW 105108613A TW I588726 B TWI588726 B TW I588726B
Authority
TW
Taiwan
Prior art keywords
correction
circuit
switch
coupled
charge
Prior art date
Application number
TW105108613A
Other languages
English (en)
Other versions
TW201734735A (zh
Inventor
林育聖
林志修
邱勝任
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW105108613A priority Critical patent/TWI588726B/zh
Priority to CN201610192327.2A priority patent/CN107218956B/zh
Application granted granted Critical
Publication of TWI588726B publication Critical patent/TWI588726B/zh
Publication of TW201734735A publication Critical patent/TW201734735A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/248—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains by varying pulse repetition frequency

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

電容感測器的讀取電路與其操作方法
本發明係關於一種電容式感測器之讀取電路與其操作方法。
電容感測器之讀取電路負責將電容感測元件的差動電容變化量轉換成電性信號，在性能上被要求具備低雜訊與高有效位元數，使電路可以提供高讀取解析度。此外，電容感測器容易受到製程變異的影響，電容值與電容變化靈敏度都會發生誤差。此類的電容值誤差與電容變化靈敏度的誤差透過讀取電路放大後，將分別反應在電路的輸出參數上，例如偏移電壓(Offset)與電容靈敏度(Sensitivity)。因此，電容感測器的讀取電路通常需要可以校正偏移電壓與電容靈敏度，以確保讀取電路的輸出參數可以被調整至目標規格內。
關於電容式感測器之讀取電路，例如，利用輸入兩組相依數位碼(V 1code, V 2code)，經由鏡相電路(Code mirror)及數類轉換器(DAC)產生類比電壓(V 1,V 2)，這兩個電壓的平均值與差值可以被用來校正電路之輸出參數(偏移電壓、電容靈敏度)；也有利用積分器、比較器與閂鎖電路，將差動電容變化量轉換成數位信號。利用輸入的兩個電壓(V cal1, V cal2)、兩個校正電容(Cp、Cn)修正偏移電壓與電容靈敏度，以達到校正的目的；另外，利用兩組數位校正碼(Sensitivity calibration parameter, Zero-offset calibration parameter)及數類轉換器產生三個類比電壓(V CA, V CB, V CJ)，這三個電壓分別用來調整差動式電容上下兩個極板的端電壓以及校正電容元件(Calibration capacitive device)的端電壓，以達到偏移電壓與電容靈敏度之校正目的。
前述電容感測器的讀取電路存在幾個技術問題：(1)電路的輸出頻譜，隨著頻率降低，其雜訊基準(Noise Floor)只能以-20 dB/decade減少，當頻率等於1kHz，雜訊基準只能達到-80dB level，致使電路的低頻雜訊過高、有效位元數不足；(2)偏移電壓在校正時只具有單調性，使其校正範圍受到限制；(3)校正參數彼此相依，增加校正複雜度。
本發明揭露的實施例，可提供一種電容感測器之讀取電路及其操作方法。
本發明的實施例提供一種電容感測器的讀取電路。所述讀取電路包括輸入驅動電路、電荷感測校正電路、比較器與閂鎖電路。輸入驅動電路耦接至電容感測器的驅動端點。電荷感測校正電路的差動輸入端對耦接至電容感測器的第一端與第二端。比較器的第一輸入端與第二輸入端耦接至電荷感測校正電路的差動輸出端對。閂鎖電路的輸入端耦接至比較器的輸出端。閂鎖電路的輸出端提供讀取電路的輸出信號。電荷感測校正電路包括第一積分電路、第一電荷轉移電路與第二積分電路。第一積分電路的差動輸入端對耦接至電容感測器的第一端與第二端。第一電荷轉移電路包括第一電容器、第二電容器與開關電路。第一電容器的第一端耦接至第一積分電路的差動輸出端對的第一輸出端。第二電容器的第一端耦接至第一積分電路的差動輸出端對的第二輸出端。開關電路的第一端與一第二端分別耦接至第一電容器的第二端與第二電容器的第二端。在第一積分電路的重置期間，開關電路為截止。在第一積分電路的積分期間，開關電路為導通，以傳輸第一參考電壓至第一電容器的第二端與第二電容器的第二端。第二積分電路的差動輸入端對耦接至第一電容器的第二端與第二電容器的第二端。第二積分電路的差動輸入端對耦接至第一電容器的第二端與第二電容器的第二端。
本發明的實施例提供一種電容感測器的讀取電路之操作方法。所述讀取電路包括輸入驅動電路、電荷感測校正電路、比較器與閂鎖電路。所述電荷感測校正電路包括第一積分電路、第一校正支路、第二校正支路、第一電荷轉移電路、第二積分電路與第三校正支路。所述操作方法包括：由輸入驅動電路提供參考電壓至電容感測器的驅動端點，使得電容感測器提供感測電荷；由第一校正支路提供第一校正電荷；由第二校正支路提供第二校正電荷；在第一積分電路的積分期間，由第一積分電路儲存該感測電荷、該第一校正電荷與該第二校正電荷；由第一電荷轉移電路將第一積分電路所儲存的電荷轉移到第二積分電路；由第三校正支路提供第三校正電荷；在第一積分電路的重置期間與第二積分電路的積分期間，由第二積分電路儲存該第三校正電荷與該第一電荷轉移電路所轉移的電荷；由比較器比較第二積分電路的差動輸出電壓，而獲得並輸出數位信號；以及由閂鎖電路接收並閂鎖比較器所輸出的數位信號，以提供經閂鎖內容作為該讀取電路的輸出信號。
本發明的實施例提供一種電容感測器的讀取電路的操作方法。所述讀取電路包括輸入驅動電路、電荷感測校正電路、比較器與閂鎖電路。電荷感測校正電路包括第一積分電路、第一校正支路、第二校正支路、第一電荷轉移電路、第二積分電路、第三校正支路、第二電荷轉移電路、第四校正支路與第三積分電路。所述操作方法包括：由輸入驅動電路提供參考電壓至電容感測器的驅動端點，使得電容感測器提供感測電荷；由第一校正支路提供第一校正電荷；由第二校正支路提供第二校正電荷；在第一積分電路的積分期間，由第一積分電路儲存感測電荷、第一校正電荷與第二校正電荷；由第一電荷轉移電路將第一積分電路所儲存的電荷轉移到第二積分電路；由第三校正支路提供第三校正電荷；在第一積分電路的重置期間與第二積分電路的積分期間，由第二積分電路儲存第三校正電荷與第一電荷轉移電路所轉移的電荷；由第二電荷轉移電路將第二積分電路所儲存的電荷轉移到第三積分電路；由第四校正支路提供第四校正電荷；在第二積分電路的重置期間與第三積分電路的積分期間，由第三積分電路儲存第四校正電荷與第二電荷轉移電路所轉移的電荷；由比較器比較第三積分電路的差動輸出電壓，而獲得並輸出數位信號；以及由閂鎖電路接收並閂鎖比較器所輸出的數位信號，以提供閂鎖內容作為讀取電路的輸出信號。
本發明的實施例提供一種電容感測器的讀取電路的操作方法。所述讀取電路包括輸入驅動電路、電荷感測校正電路、比較器與閂鎖電路。電荷感測校正電路包括第一積分電路、第一校正支路、第二校正支路、第一電荷轉移電路、第二積分電路、第三校正支路、第二電荷轉移電路、第四校正支路、第三積分電路、第三電荷轉移電路、第五校正支路與第四積分電路。所述操作方法包括：由輸入驅動電路提供參考電壓至電容感測器的驅動端點，使得電容感測器提供感測電荷；由第一校正支路提供第一校正電荷；由第二校正支路提供第二校正電荷；在第一積分電路的積分期間，由第一積分電路儲存感測電荷、第一校正電荷與第二校正電荷；由第一電荷轉移電路將第一積分電路所儲存的電荷轉移到第二積分電路；由第三校正支路提供第三校正電荷；在第一積分電路的重置期間與第二積分電路的積分期間，由第二積分電路儲存第三校正電荷與第一電荷轉移電路所轉移的電荷；由第二電荷轉移電路將第二積分電路所儲存的電荷轉移到第三積分電路；由第四校正支路提供第四校正電荷；在第二積分電路的重置期間與第三積分電路的積分期間，由第三積分電路儲存第四校正電荷與第二電荷轉移電路所轉移的電荷；由第三電荷轉移電路將第三積分電路所儲存的電荷轉移到第四積分電路；由第五校正支路提供第五校正電荷；在第三積分電路的重置期間與第四積分電路的積分期間，由第四積分電路儲存第五校正電荷與第三電荷轉移電路所轉移的電荷；由比較器比較第四積分電路的差動輸出電壓，而獲得並輸出數位信號；以及由閂鎖電路接收並閂鎖比較器所輸出的數位信號，以提供經閂鎖內容作為讀取電路的輸出信號。
本發明一些實施例所述讀取電路及其操作方法所採用的第一電容器、第二電容器與開關電路可作為「電荷轉移電路」，解決感測電容與校正電容的電荷無法往後級積分電路傳遞的問題，可以改善電路之低頻雜訊與增加有效位元數。本發明另一些實施例所述讀取電路及其操作方法所使用的第一校正支路可以使偏移電壓的校正不再局限於單調性。在第一校正支路搭配第二校正支路與/或第三校正支路的實施例中，利用第一校正支路調整電路的輸出信號的偏移電壓，利用第二校正支路與/或第三校正支路調整電容靈敏度，使偏移電壓與電容靈敏度可以各別獨立調整，降低校正調整複雜度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明的一實施例的一種電容感測器10的讀取電路100的電路方塊示意圖。電容感測器10可以是加速度計、壓力計或是其他電容性的感測元件。讀取電路100耦接至電容感測器10，以便讀取電容感測器10的感測結果（例如讀取電容感測器10的差動電容變化量）。
讀取電路100包括輸入驅動電路101、電荷感測校正電路102、比較器270與閂鎖電路280。輸入驅動電路101耦接至電容感測器10之驅動端點。電荷感測校正電路102的差動輸入端對耦接至電容感測器10的第一端與第二端。比較器270的第一輸入端與第二輸入端耦接至電荷感測校正電路102的差動輸出端對。比較器270可以比較電荷感測校正電路102的差動輸出電壓，而獲得並輸出「1」或「0」之數位信號。閂鎖電路280的輸入端耦接至比較器270的輸出端，以接收並閂鎖比較器270所輸出的數位信號。閂鎖電路280的輸出端提供經閂鎖內容，作為讀取電路100的輸出信號OUT。
於圖1所示實施例中，電荷感測校正電路102包括第一積分電路110、第一電荷轉移電路120、第二積分電路130、第一校正支路140、第二校正支路150以及第三校正支路160。第一積分電路110的重置期間為第二積分電路130的積分期間，以及第一積分電路110的積分期間為第二積分電路130的重置期間。第一積分電路110的差動輸入端對耦接至電容感測器10的第一端與第二端。第一電荷轉移電路120的差動輸入端對耦接至第一積分電路110的差動輸出端對。第二積分電路130的差動輸入端對耦接至第一電荷轉移電路120的差動輸出端對。第一電荷轉移電路120可以將電容感測器10、第一校正支路140與第二校正支路150的電荷傳遞至第二積分電路130。圖1所示電荷感測校正電路102可以配置二個積分電路相互串聯，也可以配置更多個積分電路相互串聯。電荷感測校正電路102的積分電路的數量可以依照設計需求來決定。舉例來說，在一些實施例中，電荷感測校正電路102具有二個積分電路110與130，其中第二積分電路130的差動輸出耦接比較器270與閂鎖電路280，閂鎖電路280輸出產生一個數位信號，其部分脈衝密度(Fractional Pulse Density, FPD)可表示電容感測器10之差動電容變化量（詳參圖2的相關說明）。在另一些實施例中，電荷感測校正電路102可以具有三個積分電路（詳參圖4的相關說明）。在又一些實施例中，電荷感測校正電路102可以具有四個積分電路（詳參圖6的相關說明）。
在一些實施例中，感測器之差動電容變化值(C A-C B)，可影響每個時脈週期中送給電荷感測校正電路的電荷量之大小，並最終影響傳送「1」的OUT信號時脈週期的一小部分。在一些實施例中，此部分脈衝密度(FPD)是讀取電路的輸出信號值，其定義為每秒內輸出值為高電位的時脈週期除以時脈頻率。
第一校正支路140的第一端與第二端耦接至第一積分電路110的差動輸入端對。第一校正支路140可以校正讀取電路100的輸出信號的偏移電壓。透過使用第一校正支路140與「適應性地施加正相或反相的時脈控制信號於第一校正支路140」（容後詳述），使偏移電壓的校正不再局限於單調性。
第二校正支路150的第一端與第二端耦接至第一積分電路110的差動輸入端對。第二校正支路150可以校正讀取電路100的電容靈敏度。第三校正支路160的第一端與第二端耦接至第二積分電路130的差動輸入端對。第三校正支路160可以校正讀取電路100的電容靈敏度。第一校正支路140搭配第二校正支路150與/或第三校正支路160，讀取電路100的偏移電壓參數與電容靈敏度參數可以被獨立調整，因此降低了參數調整複雜度。
圖2是依照本發明的一實施例繪示圖1所示讀取電路100的電路示意圖。於圖2所示實施例中，輸入驅動電路101包括第一驅動開關SW1與第二驅動開關SW2，而電容感測器10包括感測電容器C A與感測電容器C B。第一驅動開關SW1的第一端耦接至參考電壓V REF1，第二驅動開關SW2的第一端耦接至另一參考電壓（例如接地電壓GND）。參考電壓V REF1的準位可以依照設計需求來決定。第一驅動開關SW1的第二端與第二驅動開關SW2的第二端均耦接至電容感測器10的驅動端點。於圖2所示實施例中，電容感測器10的所述驅動端點可以是共模端點，亦即第一驅動開關SW1的第二端與第二驅動開關SW2的第二端均耦接至感測電容器C A的第一端與感測電容器C B的第一端。第一驅動開關SW1的控制端受控於時脈信號Φ1，第二驅動開關SW2的控制端受控於時脈信號Φ2。時脈信號Φ1與時脈信號Φ2的頻率與脈衝寬度可以依照設計需求來決定。舉例來說，時脈信號Φ1的相位不同於時脈信號Φ2的相位，且時脈信號Φ1的脈衝不重疊於時脈信號Φ2的脈衝。因此，當第一驅動開關SW1為導通時，第二驅動開關SW2為截止。反之，當第二驅動開關SW2為導通時，第一驅動開關SW1為截止。
感測電容器C A的第一端與感測電容器C B的第一端共同耦接至第一驅動開關SW1的第二端與第二驅動開關SW2的第二端。感測電容器C A的第二端與感測電容器C B的第二端分別作為電容感測器10的第一端與第二端。也就是說，感測電容器C A的第二端與感測電容器C B的第二端耦接至第一積分電路110的差動輸入端對。欲檢測的物理能量（例如輪胎氣壓或是其他物理能量）可以適應性地改變感測電容器C A的電容值與感測電容器C B的電容值。第一積分電路110可以讀取感測電容器C A與感測電容器C B的差動電容變化所產生的電荷變動量。
於圖2所示實施例中，第一積分電路110包括運算放大器111、第一積分電容器112、第二積分電容器113、第一積分開關114、第二積分開關115、第一重置開關116與第二重置開關117。運算放大器111的反相輸入端與非反相輸入端分別耦接至電容感測器10的第一端與第二端。也就是說，運算放大器111的反相輸入端耦接至感測電容器C B的第二端，而運算放大器111的非反相輸入端耦接至感測電容器C A的第二端。第一積分電容器112的第一端與第一重置開關116的第一端均耦接至運算放大器111的反相輸入端。第一積分開關114的第一端耦接至第一積分電容器112的第二端。第一積分開關114的第二端與第一重置開關116的第二端均耦接至運算放大器111的非反相輸出端。第二積分電容器113的第一端與第二重置開關117的第一端均耦接至運算放大器111的非反相輸入端。第二積分開關115的第一端耦接至第二積分電容器113器的第二端。第二積分開關115的第二端與第二重置開關117的第二端均耦接至運算放大器111的反相輸出端。
第一積分開關114與第二積分開關115的控制端受控於時脈信號Φ1。第一重置開關116與第二重置開關117的控制端受控於時脈信號Φ2。在第一積分電路110的重置期間，第一積分開關114與第二積分開關115為截止，而第一重置開關116與第二重置開關117為導通。在第一積分電路110的積分期間，第一積分開關114與第二積分開關115為導通，而第一重置開關116與第二重置開關117為截止。
於圖2所示實施例中，第一電荷轉移電路120包括第一電容器121、第二電容器122與開關電路123。第一電容器121的第一端耦接至第一積分電路110的差動輸出端對的第一輸出端，而第二電容器122的第一端耦接至第一積分電路110的差動輸出端對的第二輸出端。也就是說，第一電容器121的第一端耦接至運算放大器111的非反相輸出端，而第二電容器122的第一端耦接至運算放大器111的反相輸出端。開關電路123的第一端與第二端分別耦接至第一電容器121的第二端與第二電容器122的第二端。在第一積分電路110的重置期間，開關電路123為截止。在第一積分電路110的積分期間，開關電路123為導通，以傳輸參考電壓V REF2至第一電容器121的第二端與第二電容器122的第二端。參考電壓V REF2的準位可以依照設計需求來決定。
於圖2所示實施例中，開關電路123包括第一開關124以及第二開關125。第一開關124的第一端耦接至第一電容器121的第二端。第一開關124的第二端耦接至參考電壓V REF2。第二開關125的第一端耦接至第二電容器122的第二端。第二開關125的第二端耦接至參考電壓V REF2。在第一積分電路110的重置期間，第一開關124與第二開關125為截止。在第一積分電路110的積分期間。第一開關124與第二開關125為導通，以傳輸參考電壓V REF2至第一電容器121的第二端與第二電容器122的第二端。第一電荷轉移電路120可以將第一積分電路110儲存的電荷轉移到第二積分電路130。因為第一電荷轉移電路120可以將感測電容與校正電容之電荷往後級積分器130傳遞。
第二積分電路130的差動輸入端對耦接至第一電容器121的第二端與第二電容器122的第二端。於圖2所示實施例中，第二積分電路130包括運算放大器131、積分電容器132、積分電容器133、積分開關134、積分開關135、重置開關136與重置開關137。運算放大器131的反相輸入端與非反相輸入端分別耦接至第一電荷轉移電路120的差動輸出端。也就是說，運算放大器131的反相輸入端耦接至電容器121的第二端，而運算放大器131的非反相輸入端耦接至電容器122的第二端。積分電容器132的第一端與重置開關136的第一端均耦接至運算放大器131的反相輸入端。積分開關134的第一端耦接至積分電容器132的第二端。積分開關134的第二端與重置開關136的第二端均耦接至運算放大器131的非反相輸出端。積分電容器133的第一端與重置開關137的第一端均耦接至運算放大器131的非反相輸入端。積分開關135的第一端耦接至積分電容133器的第二端。積分開關135的第二端與重置開關137的第二端均耦接至運算放大器131的反相輸出端。
積分開關134與積分開關135的控制端受控於時脈信號Φ2。重置開關136與重置開關137的控制端受控於時脈信號Φ1。在第二積分電路130的重置期間，積分開關134與積分開關135為截止，而重置開關136與重置開關137為導通。在第二積分電路130的積分期間，積分開關134與積分開關135為導通，而重置開關136與重置開關137為截止。
比較器270的第一輸入端與第二輸入端耦接至第二積分電路130的差動輸出端對。也就是說，比較器270的第一輸入端耦接至運算放大器131的非反相輸出端，而比較器270的第二輸入端耦接至運算放大器131的反相輸出端。比較器270可以比較運算放大器131的非反相輸出端的電壓與運算放大器131的反相輸出端的電壓，而獲得「1」或「0」之數位信號。閂鎖電路280的輸入端耦接至比較器270的輸出端，以接收並閂鎖比較器270的輸出數位信號。閂鎖電路280的輸出端提供經閂鎖內容，作為讀取電路100的輸出信號OUT。反相器290的輸入端耦接至閂鎖電路280的輸出端，以接收輸出信號OUT。反相器290的輸出端提供輸出信號OUTB，其中輸出信號OUTB是輸出信號OUT的反相信號。閂鎖電路的輸出信號OUT與OUTB可以回授到校正支路150與160以便切換開關。
於圖2所示實施例中，第一校正支路140包括第一校正電容器141、第一校正開關142、第二校正開關143、切換電路144、第二校正電容器145、第三校正開關146、第四校正開關147與切換電路148。第一校正電容器141的第一端耦接至第一積分電路110的差動輸入端對的反相輸入端。在正常工作期間，第一校正電容器141的電容值可以被調整。第一校正開關142的第一端耦接至第一校正電容器141的第二端。第一校正開關142的第二端耦接至校正參考電壓V J。校正參考電壓V J的準位可以依照設計需求來決定。第二校正開關143的第一端耦接至第一校正電容器141的第二端。第二校正開關143的第二端耦接至校正參考電壓（例如為接地電壓GND）。第二校正電容器145的第一端耦接至第一積分電路110的差動輸入端對的非反相輸入端。在正常工作期間，第二校正電容器145的電容值可以被調整。第三校正開關146的第一端耦接至第二校正電容器145的第二端。第三校正開關146的第二端耦接至校正參考電壓V J。第四校正開關147的第一端耦接至第二校正電容器145的第二端。第四校正開關147的第二端耦接至校正參考電壓（例如為接地電壓GND）。
切換電路144的第一輸入端與第二輸入端分別接收時脈信號Φ1與時脈信號Φ2。切換電路144的第一輸出端與第二輸出端分別耦接至第一校正開關142的控制端與第二校正開關143的控制端。切換電路148的第一輸入端與第二輸入端分別接收時脈信號Φ1與時脈信號Φ2。切換電路148的第一輸出端與第二輸出端分別耦接至第四校正開關147的控制端與第三校正開關146的控制端。在正常工作期間，切換電路144與切換電路148可以選擇性地將時脈信號Φ1傳輸給第一校正開關142的控制端與第四校正開關147的控制端，以及將時脈信號Φ2傳輸給第二校正開關143的控制端與第三校正開關146的控制端。因此，在第一積分電路110的積分期間，第一校正開關142與第四校正開關147為導通而第二校正開關143與第三校正開關146為截止；在第一積分電路110的重置期間，第一校正開關142與第四校正開關147為截止而第二校正開關143與第三校正開關146為導通。或者，切換電路144與切換電路148可以選擇性地將時脈信號Φ1傳輸給第二校正開關143的控制端與第三校正開關146的控制端，以及將時脈信號Φ2傳輸給第一校正開關142的控制端與第四校正開關147的控制端。因此，在第一積分電路110的重置期間，第一校正開關142與第四校正開關147為導通而第二校正開關143與第三校正開關146為截止；以及在第一積分電路110的積分期間，第一校正開關142與第四校正開關147為截止而第二校正開關143與第三校正開關146為導通。
藉由調整第一校正電容器141與第二校正電容器145的電容值與/或調整校正參考電壓V J的準位，第一校正支路140可以適應性地校正讀取電路100的輸出信號OUT的偏移電壓。藉由切換電路144與切換電路148的切換操作，第一校正支路140可以選擇性地施加正相時脈信號(Φ1, Φ2)或反相時脈信號(Φ2, Φ1)來切換四個開關142、143、146與147」。透過適應性地施加正相時脈信號(Φ1, Φ2)或反相時脈信號(Φ2, Φ1)於開關142、143、146與147，第一校正支路140可雙向調整/校正輸出信號OUT的偏移電壓，使偏移電壓的校正不再局限於單調性。
於圖2所示實施例中，第二校正支路150包括第一校正電容器151、第一校正開關152、第二校正開關153、第二校正電容器154、第三校正開關155、第四校正開關156、第五校正開關157a、第六校正開關157b、第七校正開關158a與第八校正開關158b。第一校正電容器151的第一端耦接至第一積分電路110的差動輸入端對的反相輸入端。在正常工作期間，第一校正電容器151的電容值可以被調整。第一校正開關152的第一端耦接至第一校正電容器151的第二端。第一校正開關152的第二端耦接至校正參考電壓（例如為接地電壓GND）。第二校正開關153的第一端耦接至第一校正電容器151的第二端。第二校正電容器154的第一端耦接至第一積分電路110的差動輸入端對的非反相輸入端。在正常工作期間，第二校正電容器154的電容值可以被調整。第三校正開關155的第一端耦接至第二校正電容器154的第二端。第三校正開關155的第二端耦接至校正參考電壓（例如為接地電壓GND）。第四校正開關156的第一端耦接至第二校正電容器154的第二端。
第五校正開關157a的第一端耦接至第二校正開關153的第二端。第五校正開關157a的第二端耦接至校正參考電壓V 2。第六校正開關157b的第一端耦接至第二校正開關153的第二端。第六校正開關157b的第二端耦接至校正參考電壓V 1。第七校正開關158a的第一端耦接至第四校正開關156的第二端。第七校正開關158a的第二端耦接至校正參考電壓V 2。第八校正開關158b的第一端耦接至第四校正開關156的第二端。第八校正開關158b的第二端耦接至校正參考電壓V 1。校正參考電壓V 1與校正參考電壓V 2的準位可以依照設計需求來決定。
第一校正開關152的控制端與第三校正開關155的控制端受控於時脈信號Φ2。第二校正開關153的控制端與第四校正開關156的控制端受控於時脈信號Φ1。因此，在第一積分電路110的重置期間，第一校正開關152與第三校正開關155為導通而第二校正開關153與第四校正開關156為截止；在第一積分電路110的積分期間，第一校正開關152與第三校正開關155為截止而第二校正開關153與第四校正開關156為導通。第五校正開關157a的控制端與第八校正開關158b的控制端受控於輸出信號OUTB。第六校正開關157b的控制端與第七校正開關158a的控制端受控於輸出信號OUT。因此，在讀取電路100的輸出信號OUT為第一邏輯態（例如邏輯「1」）的期間，第六校正開關157b與第七校正開關158a為導通而第五校正開關157a與第八校正開關158b為截止；在讀取電路100的輸出信號OUT為第二邏輯態（例如邏輯「0」）的期間，第五校正開關157a與第八校正開關158b為導通而第六校正開關157b與第七校正開關158a為截止。藉由調整第一校正電容器151與第二校正電容器154的電容值、調整校正參考電壓V 1的準位與/或調整校正參考電壓V 2的準位，第二校正支路150可以適應性地校正讀取電路100的電容靈敏度。
於圖2所示實施例中，第三校正支路160包括第一校正電容器161、第一校正開關162、第二校正開關163、第二校正電容器164、第三校正開關165、第四校正開關166、第五校正開關167a、第六校正開關167b、第七校正開關168a與第八校正開關168b。第一校正電容器161的第一端耦接至第二積分電路130的差動輸入端對的反相輸入端。在正常工作期間，第一校正電容器161的電容值可以被調整。第一校正開關162的第一端耦接至第一校正電容器161的第二端。第一校正開關162的第二端耦接至校正參考電壓（例如為接地電壓GND）。第二校正開關163的第一端耦接至第一校正電容器161的第二端。第二校正電容器164的第一端耦接至第二積分電路130的差動輸入端對的非反相輸入端。在正常工作期間，第二校正電容器164的電容值可以被調整。第三校正開關165的第一端耦接至第二校正電容器164的第二端。第三校正開關165的第二端耦接至校正參考電壓（例如為接地電壓GND）。第四校正開關166的第一端耦接至第二校正電容器164的第二端。
第五校正開關167a的第一端耦接至第二校正開關163的第二端。第五校正開關167a的第二端耦接至校正參考電壓V 2。第六校正開關167b的第一端耦接至第二校正開關163的第二端。第六校正開關167b的第二端耦接至校正參考電壓V 1。第七校正開關168a的第一端耦接至第四校正開關166的第二端。第七校正開關168a的第二端耦接至校正參考電壓V 2。第八校正開關168b的第一端耦接至第四校正開關166的第二端。第八校正開關168b的第二端耦接至校正參考電壓V 1。校正參考電壓V 1與校正參考電壓V 2的準位可以依照設計需求來決定。
第一校正開關162的控制端與第三校正開關165的控制端受控於時脈信號Φ1。第二校正開關163的控制端與第四校正開關166的控制端受控於時脈信號Φ2。因此，在第二積分電路130的重置期間，第一校正開關162與第三校正開關165為導通而第二校正開關163與第四校正開關166為截止；在第二積分電路130的積分期間，第一校正開關162與第三校正開關165為截止而第二校正開關163與第四校正開關166為導通。第五校正開關167a的控制端與第八校正開關168b的控制端受控於輸出信號OUTB。第六校正開關167b的控制端與第七校正開關168a的控制端受控於輸出信號OUT。因此，在讀取電路100的輸出信號OUT為第一邏輯態（例如邏輯「1」）的期間，第六校正開關167b與第七校正開關168a為導通而第五校正開關167a與第八校正開關168b為截止；在讀取電路100的輸出信號OUT為第二邏輯態（例如邏輯「0」）的期間，第五校正開關167a與第八校正開關168b為導通而第六校正開關167b與第七校正開關168a為截止。藉由調整第一校正電容器161與第二校正電容器164的電容值、調整校正參考電壓V 1的準位與/或調整校正參考電壓V 2的準位，第三校正支路160可以適應性地校正讀取電路100的電容靈敏度。
在此說明圖2所示實施例之操作方法。所述操作方法包括：由輸入驅動電路101提供參考電壓V REF1或參考電壓GND至電容感測器10的驅動端點，使得電容感測器10提供感測電荷；由第一校正支路140提供第一校正電荷；由第二校正支路150提供第二校正電荷；在第一積分電路110的積分期間，由第一積分電路110儲存該感測電荷、該第一校正電荷與該第二校正電荷；由第一電荷轉移電路120將第一積分電路110所儲存的電荷轉移到第二積分電路130；由第三校正支路160提供第三校正電荷；在第一積分電路110的重置期間與第二積分電路130的積分期間，由第二積分電路130儲存該第三校正電荷與該第一電荷轉移電路120所轉移的電荷；由比較器270比較第二積分電路130的差動輸出電壓，而獲得並輸出數位信號；以及由閂鎖電路280接收並閂鎖比較器270所輸出的數位信號，以提供經閂鎖內容作為該讀取電路100的輸出信號OUT。
詳而言之，首先針對感測電容器C B之電荷傳送流程做說明。考慮輸出信號OUT=1而輸出信號OUTB=0之情況。當時脈信號Φ1=1而時脈信號Φ2=0時，參考電壓V REF1傳送到感測電容器C B之第一端點，致使感測電容器C B兩端會存在電位差V REF1-V REF2，同時電容器會產生感測電荷Q B= C B*(V REF1-V REF2)，其中C B表示感測電容器C B的電容值。校正參考電壓V J被傳送到第一校正支路140之第一校正電容器141之第二端點，致使第一校正電容器141兩端會存在電位差V REF2-V J，同時第一校正電容器141會產生第一校正電荷Q 141=C 141*(V REF2-V J)，其中C 141表示第一校正電容器141的電容值。校正參考電壓V 1被傳送到第二校正支路150之第一校正電容器151之第二端點，致使第一校正電容器151兩端會存在電位差V REF2-V 1，同時第一校正電容器151會產生第二校正電荷Q 151=C 151*(V REF2-V 1) ，其中C 151表示第一校正電容器151的電容值。這些電荷C B、Q 141、Q 151對第一積分電路110之第一積分電容器112作充電並儲存。另外，第一電荷轉移電路120之第一開關124導通，V REF2被傳送到電容器121之第二端點。因第一積分電容器112之第一端與電容器121之第二端之電位皆等於V REF2，第一積分電容器112儲存之電荷可以傳送到電容器121。
當時脈相位進入下一個時程(即時脈信號Φ1=0而時脈信號Φ2=1)時，第一積分電路110被重置，第一積分電容器112之電荷被清空。第一電荷轉移電路120之第一開關124截止，電容器121之第一端與第二端點被施加相同電位V REF2，致使原本電容器121儲存之電荷被轉移到第二積分電路130之積分電容132。另外，校正參考電壓V 1被傳送到第三校正支路160之第一校正電容器161之第二端點，致使第一校正電容器161兩端會存在電位差V REF2-V 1，同時第一校正電容器161會產生第三校正電荷Q 161=C 161*(V REF2-V 1)，且對第二積分電路之積分電容132充電，其中C 161表示第一校正電容器161的電容值。因為第二積分電路130之積分電容132被充電的緣故，第二積分電路130之非反相輸出端會產生一個電壓信號。感測電容器C A之電荷傳送流程可參照上述關於感測電容器C B的相關說明而類推。最後，第二積分電路130之反相輸出端也會產生一個電壓信號。
比較器270比較第二積分電路130的差動輸出電壓，而獲得並輸出「1」或「0」之數位信號。閂鎖電路280的輸入端耦接至比較器270的輸出端，以接收並閂鎖比較器270所輸出的數位信號。閂鎖電路280的輸出端提供經閂鎖內容，作為讀取電路100的輸出信號OUT。
電容感測器10可透過讀取電路100產生一數位信號，其部分脈衝密度(FPD)可以表示電容感測器10之差動電容變化量。   部分脈衝密度(FPD)= + (式1)   其中 N 1= ， X 1= ， V DG = V 1- V 2， V DCM = ， C X 0為第一校正電容器151與第二校正電容器154的電容值， C X 1為電容器121與122的電容值， C X 2為第一校正電容器161與第二校正電容器164的電容值， C J 為第一校正電容器141與第二校正電容器145的電容值， C F 為第一積分電容器112、第二積分電容器113、積分電容器132與積分電容器133的電容值。式1中的 為偏移電壓成份，而 為電容靈敏度成份。
上述式1為圖2所示電路的部分脈衝密度(FPD)方程式。透過調整第一校正支路140的參數（例如校正參考電壓V J與/或校正電容器141、145的電容值 C J )，第一校正支路140可以用來校正輸出信號OUT的偏移電壓。只要切換電路144、148將控制開關142、143、146、147的時脈信號(Φ2, Φ1)互相對調，可以使校正參考電壓V J的極性相反，進而實現雙向調整偏移電壓。另外，透過調整第二校正支路150與第三校正支路160之參數（例如校正參考電壓V1、V2與/或校正電容器151、154、161、164的電容值），可用來校正電容靈敏度。第一校正支路140搭配第二校正支路150與第三校正支路160，讀取電路100的偏移電壓參數與電容靈敏度參數可以被獨立調整，因此降低了參數調整複雜度。
圖3所示電路的輸出頻譜，隨著頻率降低，其雜訊基準(Noise Floor)可以提供-40 dB/decade的效果，雜訊基準在頻率等於1kHz可以獲得-90 dB level，證明本實施例可有效降低低頻雜訊，提升電路有效位元數。
圖4是依照本發明的另一實施例繪示一種讀取電路300的電路方塊示意圖。讀取電路300包括第一積分電路110、第一電荷轉移電路120、第二積分電路130、第二電荷轉移電路310、第三積分電路320、比較器270、閂鎖電路280、第一校正支路140、第二校正支路150、第三校正支路160以及第四校正支路330。圖4所示電容感測器10可以參照圖1與圖2所示電容感測器10的相關說明，圖4所示讀取電路300可以參照圖1所示讀取電路100的相關說明，圖4所示第一積分電路110與第三積分電路320可以參照圖1與圖2所示第一積分電路110的相關說明，圖4所示第一電荷轉移電路120可以參照圖1與圖2所示第一電荷轉移電路120的相關說明，圖4所示第二積分電路130可以參照圖1與圖2所示第二積分電路130的相關說明，圖4所示比較器270與閂鎖電路280可以參照圖1與圖2所示比較器270與閂鎖電路280的相關說明，圖4所示第一校正支路140可以參照圖1與圖2所示第一校正支路140的相關說明，圖4所示第二校正支路150與第四校正支路330可以參照圖1與圖2所示第二校正支路150的相關說明，圖4所示第三校正支路160可以參照圖1與圖2所示第三校正支路160的相關說明，故不再贅述。
於圖4所示實施例中，第二電荷轉移電路310包括第一電容器311、第二電容器312與開關電路313。第一電容器311的第一端耦接至第二積分電路130的差動輸出端對的第一輸出端，而第二電容器312的第一端耦接至第二積分電路130的差動輸出端對的第二輸出端。也就是說，第一電容器311的第一端耦接至第二積分電路130的運算放大器131的非反相輸出端，而第二電容器312的第一端耦接至第二積分電路130的運算放大器131的反相輸出端。第二積分電路130的運算放大器131未繪示於圖4，請參照圖2所示第二積分電路130而類推。開關電路313的第一端與第二端分別耦接至第一電容器311的第二端與第二電容器312的第二端。在第二積分電路130的重置期間，開關電路313為截止。在第二積分電路130的積分期間，開關電路313為導通，以傳輸參考電壓V REF2至第一電容器311的第二端與第二電容器312的第二端。參考電壓V REF2的準位可以依照設計需求來決定。
於圖4所示實施例中，第二電荷轉移電路310的開關電路313包括第一開關314以及第二開關315。第一開關314的第一端耦接至第一電容器311的第二端。第一開關314的第二端耦接至參考電壓V REF2。第二開關315的第一端耦接至第二電容器312的第二端。第二開關315的第二端耦接至參考電壓V REF2。在第二積分電路130的重置期間，第一開關314與第二開關315為截止。在第二積分電路130的積分期間。第一開關314與第二開關315為導通，以傳輸參考電壓V REF2至第一電容器311的第二端與第二電容器312的第二端。第二電荷轉移電路310可以將第二積分電路130儲存的電荷轉移到第三積分電路320。因為第二電荷轉移電路310可以將感測電容與校正電容之電荷往後級積分器320傳遞。
在此說明圖4所示實施例之操作方法。所述操作方法包括：由輸入驅動電路101提供參考電壓V REF1或參考電壓GND至電容感測器10的驅動端點，使得電容感測器10提供感測電荷；由第一校正支路140提供第一校正電荷；由第二校正支路150提供第二校正電荷；在第一積分電路110的積分期間，由第一積分電路110儲存感測電荷、第一校正電荷與第二校正電荷；由第一電荷轉移電路120將第一積分電路110所儲存的電荷轉移到第二積分電路130；由第三校正支路160提供第三校正電荷；在第一積分電路110的重置期間與第二積分電路130的積分期間，由第二積分電路130儲存第三校正電荷與第一電荷轉移電路120所轉移的電荷；由第二電荷轉移電路310將第二積分電路130所儲存的電荷轉移到第三積分電路320；由第四校正支路330提供第四校正電荷；在第二積分電路130的重置期間與第三積分電路320的積分期間，由第三積分電路320儲存第四校正電荷與第二電荷轉移電路310所轉移的電荷；由比較器270比較第三積分電路320的差動輸出電壓，而獲得並輸出數位信號；以及由閂鎖電路280接收並閂鎖比較器270所輸出的數位信號，以提供閂鎖內容作為讀取電路300的輸出信號OUT。
電容感測器10可透過讀取電路300產生一數位信號，其部分脈衝密度(FPD)可以表示電容感測器10之差動電容變化量。   部分脈衝密度(FPD) = + (式2)   其中 N 1= ， N 2= ， X 1= ， X 3= ， V DG = V 1- V 2， V DCM = ， C X 0為第二校正支路150的校正電容器的電容值， C X 1為第一電荷轉移電路120的電容器的電容值， C X 2為第三校正支路160的校正電容器的電容值， C X 3為電容器311與312的電容值， C X 4為第四校正支路330的校正電容器的電容值， C J 為第一校正支路140的校正電容器的電容值， C F 為積分電路110、130與320的積分電容器的電容值。式2中的 為偏移電壓成份，而 為電容靈敏度成份。
上述式2為圖4所示電路的部分脈衝密度(FPD)方程式。透過調整第一校正支路140的參數（例如校正參考電壓V J與/或校正電容器141、145的電容值 C J )，第一校正支路140可以用來校正輸出信號OUT的偏移電壓。只要切換電路144、148將控制開關142、143、146、147的時脈信號(Φ2, Φ1)互相對調，可以使校正參考電壓V J的極性相反，進而實現雙向調整偏移電壓。另外，透過調整第二校正支路150、第三校正支路160、與第四校正支路330之校正參考電壓與/或校正電容器，可用來校正電容靈敏度。第一校正支路140搭配第二校正支路150、第三校正支路160、與第四校正支路330，讀取電路100的偏移電壓參數與電容靈敏度參數可以被獨立調整，因此降低了參數調整複雜度。
圖5所示電路的輸出頻譜，隨著頻率降低，其雜訊基準(Noise Floor)可以提供-60 dB/decade的效果，雜訊基準在頻率等於1kHz可以獲得-100 dB level，證明本實施例可有效降低低頻雜訊，提升電路有效位元數。
圖6是依照本發明的另一實施例繪示一種讀取電路400的電路方塊示意圖。讀取電路400包括第一積分電路110、第一電荷轉移電路120、第二積分電路130、第二電荷轉移電路310、第三積分電路320、第三電荷轉移電路410、第四積分電路420、比較器270、閂鎖電路280、第一校正支路140、第二校正支路150、第三校正支路160、第四校正支路330以及第五校正支路430。圖6所示電容感測器10可以參照圖1與圖2所示電容感測器10的相關說明，圖6所示讀取電路400可以參照圖1所示讀取電路100的相關說明，圖6所示第一積分電路110與第三積分電路320可以參照圖1與圖2所示第一積分電路110的相關說明，圖6所示第一電荷轉移電路120與第三電荷轉移電路410可以參照圖1與圖2所示第一電荷轉移電路120的相關說明，圖6所示第二積分電路130與第四積分電路420可以參照圖1與圖2所示第二積分電路130的相關說明，圖6所示第二電荷轉移電路310可以參照圖4所示第二電荷轉移電路310的相關說明，圖6所示比較器270與閂鎖電路280可以參照圖1與圖2所示比較器270與閂鎖電路280的相關說明，圖6所示第一校正支路140可以參照圖1與圖2所示第一校正支路140的相關說明，圖6所示第二校正支路150與第四校正支路330可以參照圖1與圖2所示第二校正支路150的相關說明，圖6所示第三校正支路160與第五校正支路430可以參照圖1與圖2所示第三校正支路160的相關說明，故不再贅述。
在此說明圖6所示實施例之操作方法。所述操作方法包括：由輸入驅動電路101提供參考電壓V REF1或參考電壓GND至電容感測器10的驅動端點，使得電容感測器10提供感測電荷；由第一校正支路140提供第一校正電荷；由第二校正支路150提供第二校正電荷；在第一積分電路110的積分期間，由第一積分電路110儲存感測電荷、第一校正電荷與第二校正電荷；由第一電荷轉移電路120將第一積分電路110所儲存的電荷轉移到第二積分電路130；由第三校正支路160提供第三校正電荷；在第一積分電路110的重置期間與第二積分電路130的積分期間，由第二積分電路130儲存第三校正電荷與第一電荷轉移電路120所轉移的電荷；由第二電荷轉移電路310將第二積分電路130所儲存的電荷轉移到第三積分電路320；由第四校正支路330提供第四校正電荷；在第二積分電路130的重置期間與第三積分電路320的積分期間，由第三積分電路320儲存第四校正電荷與第二電荷轉移電路310所轉移的電荷；由第三電荷轉移電路410將第三積分電路320所儲存的電荷轉移到第四積分電路420；由第五校正支路430提供第五校正電荷；在第三積分電路320的重置期間與第四積分電路420的積分期間，由第四積分電路420儲存第五校正電荷與第三電荷轉移電路410所轉移的電荷；由比較器270比較第四積分電路420的差動輸出電壓，而獲得並輸出數位信號；以及由閂鎖電路280接收並閂鎖比較器270所輸出的數位信號，以提供經閂鎖內容作為讀取電路400的輸出信號OUT。
電容感測器10可透過讀取電路400產生一數位信號，其部分脈衝密度(FPD)可以表示電容感測器10之差動電容變化量。   部分脈衝密度(FPD) = + (式3)   其中 N 1= ， N 2= ， N 3= ， X 1= ， X 3= ， X 5= ， V DG = V 1- V 2， V DCM = ， C X 0為第二校正支路150的校正電容器的電容值， C X 1為第一電荷轉移電路120的電容器的電容值， C X 2為第三校正支路160的校正電容器的電容值， C X 3為第二電荷轉移電路310的電容器的電容值， C X 4為第四校正支路330的校正電容器的電容值， C X 5為第三電荷轉移電路410的電容器的電容值， C X 6為第五校正支路430的校正電容器的電容值， C J 為第一校正支路140的校正電容器的電容值， C F 為積分電路110、130、320與420的積分電容器的電容值。式3中的 為偏移電壓成份，而 為電容靈敏度成份。
上述式3為圖6所示電路的部分脈衝密度(FPD)方程式。透過調整第一校正支路140的參數（例如校正參考電壓V J與/或校正電容器141、145的電容值 C J )，第一校正支路140可以用來校正輸出信號OUT的偏移電壓。只要切換電路144、148將控制開關142、143、146、147的時脈信號(Φ2, Φ1)互相對調，可以使校正參考電壓V J的極性相反，進而實現雙向調整偏移電壓。另外，透過調整第二校正支路150、第三校正支路160、第四校正支路330、與第五校正支路430之校正參考電壓與/或校正電容器，可用來校正電容靈敏度。第一校正支路140搭配第二校正支路150、第三校正支路160、或第四校正支路330、與第五校正支路430，讀取電路100的偏移電壓參數與電容靈敏度參數可以被獨立調整，因此降低了參數調整複雜度。
圖7所示電路的輸出頻譜，隨著頻率降低，其雜訊基準(Noise Floor)可以提供-80 dB/decade的效果，雜訊基準在頻率等於1kHz可以獲得-115 dB level，證明本實施例可有效降低低頻雜訊，提升電路有效位元數。
圖8是依照本發明的另一實施例繪示圖1所示讀取電路100的電路示意圖。圖8所示第一積分電路110、第一電荷轉移電路120、第二積分電路130、第一校正支路140、第二校正支路150、第三校正支路160、比較器270與閂鎖電路280可以參照圖1與圖2的相關說明，故不再贅述。於圖8所示實施例中，輸入驅動電路101包括第一驅動開關SW3、第二驅動開關SW4、第三驅動開關SW5與第四驅動開關SW6，而電容感測器10包括感測電容器C A與感測電容器C B。圖8所示感測電容器CA與感測電容器CB可以為感測器之初始電容。
第一驅動開關SW3的第一端耦接至參考電壓V REF2，第二驅動開關SW4的第一端耦接至另一參考電壓V REF1。反相器291的輸入端接收參考電壓V REF1。反相器291產生參考電壓V REF1的反相參考電壓V REF1B。反相器291的輸出端耦接至第三驅動開關SW5的第一端。因此，第三驅動開關SW5的第一端耦接至反相參考電壓V REF1B。第四驅動開關SW6的第一端耦接至參考電壓V REF2。參考電壓V REF1的準位與參考電壓V REF2的準位可以依照設計需求來決定。第一驅動開關SW3的第二端與第二驅動開關SW4的第二端均耦接至電容感測器10的第一驅動端點（亦即耦接至感測電容器C A的第一端），而第三驅動開關SW5的第二端與第四驅動開關SW6的第二端均耦接至電容感測器10的第二驅動端點（亦即耦接至感測電容器C B的第一端）。第一驅動開關SW3的控制端與第四驅動開關SW6的控制端受控於時脈信號Φ2，而第二驅動開關SW4的控制端與第三驅動開關SW5的控制端受控於時脈信號Φ1。藉由時脈信號Φ1與時脈信號Φ2的控制，反相參考電壓V REF1B與參考電壓V REF2可以被施加於感測電容器C A的第一端，參考電壓V REF1與參考電壓V REF2可以被施加於感測電容器C B的第一端，進而可使感測電容器C A與感測電容器C B產生電荷變動量。電荷感測校正電路102、比較感270與閂鎖電路280可以讀取電容感測器10之電荷變動量作為電容感測器10的感測結果。
綜上所述，本發明諸實施例所述讀取電路及其操作方法所採用的「電荷轉移電路」可以解決感測電容與校正電容的電荷無法往後級積分電路傳遞的問題，因而可以改善電路之低頻雜訊與增加有效位元數。本發明另一些實施例所述讀取電路及其操作方法所使用的第一校正支路140可以使偏移電壓的校正不再局限於單調性。在第一校正支路140搭配第二校正支路150與/或第三校正支路160的實施例中，第一校正支路140可獨立調整偏移電壓參數，第二校正支路150與/或第三校正支路160可獨立調整電容靈敏度，降低參數調整複雜度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧電容感測器
100、300、400‧‧‧讀取電路
101‧‧‧輸入驅動電路
102‧‧‧電荷感測校正電路
110‧‧‧第一積分電路
111‧‧‧運算放大器
112‧‧‧第一積分電容器
113‧‧‧第二積分電容器
114‧‧‧第一積分開關
115‧‧‧第二積分開關
116‧‧‧第一重置開關
117‧‧‧第二重置開關
120‧‧‧第一電荷轉移電路
121‧‧‧第一電荷轉移電路的第一電容器
122‧‧‧第一電荷轉移電路的第二電容器
123‧‧‧第一電荷轉移電路的開關電路
124‧‧‧第一電荷轉移電路的第一開關
125‧‧‧第一電荷轉移電路的第二開關
130‧‧‧第二積分電路
131‧‧‧運算放大器
132、133‧‧‧積分電容器
134、135‧‧‧積分開關
136、137‧‧‧重置開關
140‧‧‧第一校正支路
141‧‧‧第一校正電容器
142‧‧‧第一校正開關
143‧‧‧第二校正開關
144、148‧‧‧切換電路
145‧‧‧第二校正電容器
146‧‧‧第三校正開關
147‧‧‧第四校正開關
150‧‧‧第二校正支路
151‧‧‧第一校正電容器
152‧‧‧第一校正開關
153‧‧‧第二校正開關
154‧‧‧第二校正電容器
155‧‧‧第三校正開關
156‧‧‧第四校正開關
157a‧‧‧第五校正開關
157b‧‧‧第六校正開關
158a‧‧‧第七校正開關
158b‧‧‧第八校正開關
160‧‧‧第三校正支路
161‧‧‧第一校正電容器
162‧‧‧第一校正開關
163‧‧‧第二校正開關
164‧‧‧第二校正電容器
165‧‧‧第三校正開關
166‧‧‧第四校正開關
167a‧‧‧第五校正開關
167b‧‧‧第六校正開關
168a‧‧‧第七校正開關
168b‧‧‧第八校正開關
270‧‧‧比較器
280‧‧‧閂鎖電路
290、291‧‧‧反相器
310‧‧‧第二電荷轉移電路
311‧‧‧第二電荷轉移電路的第一電容器
312‧‧‧第二電荷轉移電路的第二電容器
313‧‧‧第二電荷轉移電路的開關電路
314‧‧‧第二電荷轉移電路的第一開關
315‧‧‧第二電荷轉移電路的第二開關
320‧‧‧第三積分電路
330‧‧‧第四校正支路
410‧‧‧第三電荷轉移電路
420‧‧‧第四積分電路
430‧‧‧第五校正支路
Φ1、Φ2‧‧‧時脈信號
CA、CB‧‧‧感測電容器
GND‧‧‧接地電壓
OUT、OUTB‧‧‧輸出信號
SW1‧‧‧第一驅動開關
SW2‧‧‧第二驅動開關
SW3‧‧‧第一驅動開關
SW4‧‧‧第二驅動開關
SW5‧‧‧第三驅動開關
SW6‧‧‧第四驅動開關
V1、V2、VJ‧‧‧校正參考電壓
VREF1、VREF2‧‧‧參考電壓
圖1是依照本發明的一實施例的一種電容感測器的讀取電路的電路方塊示意圖。 圖2是依照本發明的一實施例繪示圖1所示讀取電路的電路示意圖。 圖3是說明圖2所示電路的輸出頻譜示意圖。 圖4是依照本發明的另一實施例繪示一種讀取電路的電路方塊示意圖。 圖5是說明圖4所示電路的輸出頻譜示意圖。 圖6是依照本發明的另一實施例繪示一種讀取電路的電路方塊示意圖。 圖7是說明圖6所示電路的輸出頻譜示意圖。 圖8是依照本發明的另一實施例繪示圖1所示讀取電路的電路示意圖。
10‧‧‧電容感測器
100‧‧‧讀取電路
101‧‧‧輸入驅動電路
102‧‧‧電荷感測校正電路
110‧‧‧第一積分電路
120‧‧‧第一電荷轉移電路
130‧‧‧第二積分電路
140‧‧‧第一校正支路
150‧‧‧第二校正支路
160‧‧‧第三校正支路
270‧‧‧比較器
280‧‧‧閂鎖電路
OUT‧‧‧輸出信號

Claims (20)

  1. 一種電容感測器的讀取電路，包括： 一輸入驅動電路，耦接至該電容感測器的一驅動端點； 一電荷感測校正電路，其一差動輸入端對耦接至該電容感測器的第一端與第二端； 一比較器，其一第一輸入端與一第二輸入端耦接至該電荷感測校正電路的差動輸出端對；以及 一閂鎖電路，其一輸入端耦接至該比較器的一輸出端，該閂鎖電路的輸出端提供該讀取電路的一輸出信號； 其中該電荷感測校正電路包括： 一第一積分電路，其一差動輸入端對耦接至該電容感測器的該第一端與該第二端； 一第一電荷轉移電路，其中該第一電荷轉移電路包括一第一電容器、一第二電容器與一開關電路，該第一電容器的一第一端耦接至該第一積分電路的一差動輸出端對的一第一輸出端，該第二電容器的一第一端耦接至該第一積分電路的該差動輸出端對的一第二輸出端，該開關電路的一第一端與一第二端分別耦接至該第一電容器的一第二端與該第二電容器的一第二端，其中在該第一積分電路的一重置期間該開關電路為截止，以及在該第一積分電路的一積分期間該開關電路為導通以傳輸一第一參考電壓至該第一電容器的該第二端與該第二電容器的該第二端；以及 一第二積分電路，其一差動輸入端對耦接至該第一電容器的該第二端與該第二電容器的該第二端。
  2. 如申請專利範圍第1項所述的讀取電路，其中該第一積分電路的該重置期間為該第二積分電路的一積分期間，以及該第一積分電路的該積分期間為該第二積分電路的一重置期間。
  3. 如申請專利範圍第1項所述的讀取電路，其中該輸入驅動電路包括： 一第一驅動開關，其一第一端耦接至一第二參考電壓，該第一驅動開關的一第二端耦接至該電容感測器的該驅動端點，其中該驅動端點為該電容感測器的一共模端點；以及 一第二驅動開關，其一第一端耦接至一第三參考電壓，該第二驅動開關的一第二端耦接至該電容感測器的該共模端點。
  4. 如申請專利範圍第1項所述的讀取電路，其中該輸入驅動電路包括： 一第一驅動開關，其一第一端耦接至該第一參考電壓，該第一驅動開關的一第二端耦接至該電容感測器的一第一驅動端點； 一第二驅動開關，其一第一端耦接至一第二參考電壓，該第二驅動開關的一第二端耦接至該電容感測器的該第一驅動端點； 一反相器，其一輸入端接收該第二參考電壓； 一第三驅動開關，其一第一端耦接至該反相器的一輸出端，該第三驅動開關的一第二端耦接至該電容感測器的一第二驅動端點，其中該第一驅動端點與該第二驅動端點為該電容感測器的該驅動端點；以及 一第四驅動開關，其一第一端耦接至該第一參考電壓，該第四驅動開關的一第二端耦接至該電容感測器的該第二驅動端點。
  5. 如申請專利範圍第1項所述的讀取電路，其中該第一積分電路包括： 一運算放大器，其一反相輸入端與一非反相輸入端分別耦接至該電容感測器的該第一端與該第二端； 一第一積分電容器，其一第一端耦接至該運算放大器的該反相輸入端； 一第二積分電容器，其一第一端耦接至該運算放大器的該非反相輸入端； 一第一積分開關，其一第一端耦接至該第一積分電容器的一第二端，該第一積分開關的一第二端耦接至該運算放大器的一非反相輸出端； 一第二積分開關，其一第一端耦接至該第二積分電容器的一第二端，該第二積分開關的一第二端耦接至該運算放大器的一反相輸出端； 一第一重置開關，其一第一端耦接至該運算放大器的該反相輸入端，該第一重置開關的一第二端耦接至該運算放大器的該非反相輸出端；以及 一第二重置開關，其一第一端耦接至該運算放大器的該非反相輸入端，該第二重置開關的一第二端耦接至該運算放大器的該反相輸出端。
  6. 如申請專利範圍第1項所述的讀取電路，其中該開關電路包括： 一第一開關，其一第一端耦接至該第一電容器的該第二端，該第一開關的一第二端耦接至該第一參考電壓；以及 一第二開關，其一第一端耦接至該第二電容器的該第二端，該第二開關的一第二端耦接至該第一參考電壓， 其中在該第一積分電路的該重置期間該第一開關與該第二開關為截止，以及在該第一積分電路的該積分期間該第一開關與該第二開關為導通以傳輸該第一參考電壓至該第一電容器的該第二端與該第二電容器的該第二端。
  7. 如申請專利範圍第1項所述的讀取電路，更包括： 一第一校正支路，其一第一端與一第二端耦接至該第一積分電路的該差動輸入端對，用以校正所述讀取電路的該輸出信號的偏移電壓；以及 一第二校正支路，其一第一端與一第二端耦接至該第一積分電路的該差動輸入端對，用以校正所述讀取電路的電容靈敏度。
  8. 如申請專利範圍第7項所述的讀取電路，其中該第一校正支路包括： 一第一校正電容器，其一第一端耦接至該第一積分電路的該差動輸入端對的一反相輸入端； 一第一校正開關，其一第一端耦接至該第一校正電容器的一第二端，該第一校正開關的一第二端耦接至一第一校正參考電壓； 一第二校正開關，其一第一端耦接至該第一校正電容器的該第二端，該第二校正開關的一第二端耦接至一第二校正參考電壓； 一第二校正電容器，其一第一端耦接至該第一積分電路的該差動輸入端對的一非反相輸入端； 一第三校正開關，其一第一端耦接至該第二校正電容器的一第二端，該第三校正開關的一第二端耦接至該第一校正參考電壓；以及 一第四校正開關，其一第一端耦接至該第二校正電容器的該第二端，該第四校正開關的一第二端耦接至該第二校正參考電壓。
  9. 如申請專利範圍第8項所述的讀取電路，其中在該第一積分電路的該重置期間該第一校正開關與該第四校正開關為截止而該第二校正開關與該第三校正開關為導通，以及在該第一積分電路的該積分期間該第一校正開關與該第四校正開關為導通而該第二校正開關與該第三校正開關為截止。
  10. 如申請專利範圍第8項所述的讀取電路，其中藉由一切換電路切換該第一校正開關、該第二校正開關、該第三校正開關與該第四校正開關之時脈控制信號的相位，使其在該第一積分電路的該重置期間該第一校正開關與該第四校正開關為導通而該第二校正開關與該第三校正開關為截止，以及在該第一積分電路的該積分期間該第一校正開關與該第四校正開關為截止而該第二校正開關與該第三校正開關為導通。
  11. 如申請專利範圍第7項所述的讀取電路，其中該第二校正支路包括： 一第一校正電容器，其一第一端耦接至該第一積分電路的該差動輸入端對的一反相輸入端； 一第一校正開關，其一第一端耦接至該第一校正電容器的一第二端，該第一校正開關的一第二端耦接至一第一校正參考電壓； 一第二校正開關，其一第一端耦接至該第一校正電容器的該第二端； 一第二校正電容器，其一第一端耦接至該第一積分電路的該差動輸入端對的一非反相輸入端； 一第三校正開關，其一第一端耦接至該第二校正電容器的一第二端，該第三校正開關的一第二端耦接至該第一校正參考電壓； 一第四校正開關，其一第一端耦接至該第二校正電容器的該第二端； 一第五校正開關，其一第一端耦接至該第二校正開關的一第二端，該第五校正開關的一第二端耦接至一第二校正參考電壓； 一第六校正開關，其一第一端耦接至該第二校正開關的該第二端，該第六校正開關的一第二端耦接至一第三校正參考電壓； 一第七校正開關，其一第一端耦接至該第四校正開關的一第二端，該第七校正開關的一第二端耦接至該第二校正參考電壓；以及 一第八校正開關，其一第一端耦接至該第四校正開關的該第二端，該第八校正開關的一第二端耦接至該第三校正參考電壓， 其中在該第一積分電路的該重置期間該第一校正開關與該第三校正開關為導通而該第二校正開關與該第四校正開關為截止，在該第一積分電路的該積分期間該第一校正開關與該第三校正開關為截止而該第二校正開關與該第四校正開關為導通，在該讀取電路的該輸出信號為一第一邏輯態的期間該第六校正開關與該第七校正開關為導通而該第五校正開關與該第八校正開關為截止，以及在該讀取電路的該輸出信號為一第二邏輯態的期間該第五校正開關與該第八校正開關為導通而該第六校正開關與該第七校正開關為截止。
  12. 如申請專利範圍第7項所述的讀取電路，更包括： 一第三校正支路，其一第一端與一第二端耦接至該第二積分電路的該差動輸入端對，用以校正所述讀取電路的電容靈敏度。
  13. 如申請專利範圍第12項所述的讀取電路，其中該第三校正支路包括： 一第一校正電容器，其一第一端耦接至該第二積分電路的該差動輸入端對的一反相輸入端； 一第一校正開關，其一第一端耦接至該第一校正電容器的一第二端，該第一校正開關的一第二端耦接至一第一校正參考電壓； 一第二校正開關，其一第一端耦接至該第一校正電容器的該第二端； 一第二校正電容器，其一第一端耦接至該第二積分電路的該差動輸入端對的一非反相輸入端； 一第三校正開關，其一第一端耦接至該第二校正電容器的一第二端，該第三校正開關的一第二端耦接至該第一校正參考電壓； 一第四校正開關，其一第一端耦接至該第二校正電容器的該第二端； 一第五校正開關，其一第一端耦接至該第二校正開關的一第二端，該第五校正開關的一第二端耦接至一第二校正參考電壓； 一第六校正開關，其一第一端耦接至該第二校正開關的該第二端，該第六校正開關的一第二端耦接至一第三校正參考電壓； 一第七校正開關，其一第一端耦接至該第四校正開關的一第二端，該第七校正開關的一第二端耦接至該第二校正參考電壓；以及 一第八校正開關，其一第一端耦接至該第四校正開關的該第二端，該第八校正開關的一第二端耦接至該第三校正參考電壓， 其中在該第二積分電路的一重置期間該第一校正開關與該第三校正開關為導通而該第二校正開關與該第四校正開關為截止，在該第二積分電路的一積分期間該第一校正開關與該第三校正開關為截止而該第二校正開關與該第四校正開關為導通，在該讀取電路的該輸出信號為一第一邏輯態的期間該第六校正開關與該第七校正開關為導通而該第五校正開關與該第八校正開關為截止，以及在該讀取電路的該輸出信號為一第二邏輯態的期間該第五校正開關與該第八校正開關為導通而該第六校正開關與該第七校正開關為截止。
  14. 如申請專利範圍第1項所述的讀取電路，更包括： 一第二電荷轉移電路，其一差動輸入端對耦接至該第二積分電路的一差動輸出端對；以及 一第三積分電路，其一差動輸入端對耦接至該第二電荷轉移電路的一差動輸出端對。
  15. 如申請專利範圍第14項所述的讀取電路，更包括： 一第四校正支路，其一第一端與一第二端耦接至該第三積分電路的該差動輸入端對，用以校正所述讀取電路的電容靈敏度。
  16. 如申請專利範圍第14項所述的讀取電路，更包括： 一第三電荷轉移電路，其一差動輸入端對耦接至該第三積分電路的一差動輸出端對；以及 一第四積分電路，其一差動輸入端對耦接至該第三電荷轉移電路的一差動輸出端對。
  17. 如申請專利範圍第16項所述的讀取電路，更包括： 一第五校正支路，其一第一端與一第二端耦接至該第四積分電路的該差動輸入端對，用以校正所述讀取電路的電容靈敏度。
  18. 一種電容感測器的讀取電路的操作方法，所述讀取電路包括一輸入驅動電路、一電荷感測校正電路、一比較器與一閂鎖電路，該電荷感測校正電路包括一第一積分電路、一第一校正支路、一第二校正支路、一第一電荷轉移電路、一第二積分電路與一第三校正支路，所述操作方法包括： 由該輸入驅動電路提供一參考電壓至該電容感測器的一驅動端點，使得該電容感測器提供一感測電荷； 由該第一校正支路提供一第一校正電荷； 由該第二校正支路提供一第二校正電荷； 在該第一積分電路的一積分期間，由該第一積分電路儲存該感測電荷、該第一校正電荷與該第二校正電荷； 由該第一電荷轉移電路將該第一積分電路所儲存的電荷轉移到該第二積分電路； 由該第三校正支路提供一第三校正電荷； 在該第一積分電路的一重置期間與該第二積分電路的一積分期間，由該第二積分電路儲存該第三校正電荷與該第一電荷轉移電路所轉移的電荷； 由該比較器比較該第二積分電路的一差動輸出電壓，而獲得並輸出一數位信號；以及 由該閂鎖電路接收並閂鎖該比較器所輸出的該數位信號，以提供經閂鎖內容作為該讀取電路的一輸出信號。
  19. 一種電容感測器的讀取電路的操作方法，所述讀取電路包括一輸入驅動電路、一電荷感測校正電路、一比較器與一閂鎖電路，該電荷感測校正電路包括一第一積分電路、一第一校正支路、一第二校正支路、一第一電荷轉移電路、一第二積分電路、一第三校正支路、一第二電荷轉移電路、一第四校正支路與一第三積分電路，所述操作方法包括： 由該輸入驅動電路提供一參考電壓至該電容感測器的一驅動端點，使得該電容感測器提供一感測電荷； 由該第一校正支路提供一第一校正電荷； 由該第二校正支路提供一第二校正電荷； 在該第一積分電路的一積分期間，由該第一積分電路儲存該感測電荷、該第一校正電荷與該第二校正電荷； 由該第一電荷轉移電路將該第一積分電路所儲存的電荷轉移到該第二積分電路； 由該第三校正支路提供一第三校正電荷； 在該第一積分電路的一重置期間與該第二積分電路的一積分期間，由該第二積分電路儲存該第三校正電荷與該第一電荷轉移電路所轉移的電荷； 由該第二電荷轉移電路將該第二積分電路所儲存的電荷轉移到該第三積分電路； 由該第四校正支路提供一第四校正電荷； 在該第二積分電路的一重置期間與該第三積分電路的一積分期間，由該第三積分電路儲存該第四校正電荷與該第二電荷轉移電路所轉移的電荷； 由該比較器比較該第三積分電路的一差動輸出電壓，而獲得並輸出一數位信號；以及 由該閂鎖電路接收並閂鎖該比較器所輸出的該數位信號，以提供經閂鎖內容作為該讀取電路的一輸出信號。
  20. 一種電容感測器的讀取電路的操作方法，所述讀取電路包括一輸入驅動電路、一電荷感測校正電路、一比較器與一閂鎖電路，該電荷感測校正電路包括一第一積分電路、一第一校正支路、一第二校正支路、一第一電荷轉移電路、一第二積分電路、一第三校正支路、一第二電荷轉移電路、一第四校正支路、一第三積分電路、一第三電荷轉移電路、一第五校正支路與一第四積分電路，所述操作方法包括： 由該輸入驅動電路提供一參考電壓至該電容感測器的一驅動端點，使得該電容感測器提供一感測電荷； 由該第一校正支路提供一第一校正電荷； 由該第二校正支路提供一第二校正電荷； 在該第一積分電路的一積分期間，由該第一積分電路儲存該感測電荷、該第一校正電荷與該第二校正電荷； 由該第一電荷轉移電路將該第一積分電路所儲存的電荷轉移到該第二積分電路； 由該第三校正支路提供一第三校正電荷； 在該第一積分電路的一重置期間與該第二積分電路的一積分期間，由該第二積分電路儲存該第三校正電荷與該第一電荷轉移電路所轉移的電荷； 由該第二電荷轉移電路將該第二積分電路所儲存的電荷轉移到該第三積分電路； 由該第四校正支路提供一第四校正電荷； 在該第二積分電路的一重置期間與該第三積分電路的一積分期間，由該第三積分電路儲存該第四校正電荷與該第二電荷轉移電路所轉移的電荷； 由該第三電荷轉移電路將該第三積分電路所儲存的電荷轉移到該第四積分電路； 由該第五校正支路提供一第五校正電荷； 在該第三積分電路的一重置期間與該第四積分電路的一積分期間，由該第四積分電路儲存該第五校正電荷與該第三電荷轉移電路所轉移的電荷； 由該比較器比較該第四積分電路的一差動輸出電壓，而獲得並輸出一數位信號；以及 由該閂鎖電路接收並閂鎖該比較器所輸出的該數位信號，以提供經閂鎖內容作為該讀取電路的一輸出信號。
TW105108613A 2016-03-21 2016-03-21 電容感測器的讀取電路與其操作方法 TWI588726B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105108613A TWI588726B (zh) 2016-03-21 2016-03-21 電容感測器的讀取電路與其操作方法
CN201610192327.2A CN107218956B (zh) 2016-03-21 2016-03-30 电容传感器的读出电路与其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105108613A TWI588726B (zh) 2016-03-21 2016-03-21 電容感測器的讀取電路與其操作方法

Publications (2)

Publication Number Publication Date
TWI588726B true TWI588726B (zh) 2017-06-21
TW201734735A TW201734735A (zh) 2017-10-01

Family

ID=59688244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108613A TWI588726B (zh) 2016-03-21 2016-03-21 電容感測器的讀取電路與其操作方法

Country Status (2)

Country Link
CN (1) CN107218956B (zh)
TW (1) TWI588726B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11913925B2 (en) 2020-09-10 2024-02-27 Industrial Technology Research Institute Sensing devices and calibration method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947794B (zh) * 2017-11-30 2021-02-26 无锡中微爱芯电子有限公司 一种用于模数转换器偏移误差校正的误差校正电路
US10546629B1 (en) * 2018-10-10 2020-01-28 Micron Technology, Inc. Memory cell sensing based on precharging an access line using a sense amplifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1708672A (zh) * 2002-10-31 2005-12-14 哈拉尔德·菲利普 电荷转移电容位置传感器
TW201203065A (en) * 2010-04-22 2012-01-16 Maxim Integrated Products Noise cancellation technique for capacitive touchscreen controller using differential sensing
CN103748540A (zh) * 2011-04-05 2014-04-23 赛普拉斯半导体公司 用于电容感应阵列的有源积分器
TW201537425A (zh) * 2014-03-19 2015-10-01 Pixart Imaging Inc 可重送驅動信號之並行驅動電容式觸控感測裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2390201A (en) * 2002-06-27 2003-12-31 Seiko Epson Corp Charge integrating sense amplifier
CN100468931C (zh) * 2005-08-15 2009-03-11 尼克森微电子股份有限公司 平均电流控制模式的升压型连续功率因素校正装置及方法
US20150180493A1 (en) * 2013-12-23 2015-06-25 Yu-Ren Liu Capacitor Sensor Circuit with Rectifier and Integrator
EP2966455A1 (en) * 2014-07-11 2016-01-13 EM Microelectronic-Marin SA Electronic measurement circuit for a capacitive sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1708672A (zh) * 2002-10-31 2005-12-14 哈拉尔德·菲利普 电荷转移电容位置传感器
TW201203065A (en) * 2010-04-22 2012-01-16 Maxim Integrated Products Noise cancellation technique for capacitive touchscreen controller using differential sensing
CN103748540A (zh) * 2011-04-05 2014-04-23 赛普拉斯半导体公司 用于电容感应阵列的有源积分器
TW201537425A (zh) * 2014-03-19 2015-10-01 Pixart Imaging Inc 可重送驅動信號之並行驅動電容式觸控感測裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11913925B2 (en) 2020-09-10 2024-02-27 Industrial Technology Research Institute Sensing devices and calibration method thereof

Also Published As

Publication number Publication date
CN107218956A (zh) 2017-09-29
CN107218956B (zh) 2020-08-11
TW201734735A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
US20130341489A1 (en) Solid-state imaging device
US8456335B2 (en) Analog-to-digital converter
KR100939465B1 (ko) 정전류원, 램프 전압 발생 회로, ａ/ｄ 변환기
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
TWI489780B (zh) 使用迴轉率控制的時間差異放大器及放大方法
KR101698632B1 (ko) 전하 공유 디지털-아날로그 변환기 및 연속 근사 아날로그-디지털 변환기
TWI588726B (zh) 電容感測器的讀取電路與其操作方法
KR20130059995A (ko) 연산 증폭기 회로, 이를 포함하는 이미지 센서, 및 연산 증폭기의 주파수 응답 보상 방법
US8969771B2 (en) Imaging system and imaging device
JP2009200931A (ja) 固体撮像装置、半導体集積回路装置、および信号処理方法
WO2016061891A1 (zh) 一种斜坡波产生电路及其数模转换电路、指纹识别系统
JP5051265B2 (ja) Ａ／ｄ変換器および信号処理回路
CN110635788A (zh) 影像传感器电路及其中的斜坡信号产生电路
US7830159B1 (en) Capacitor mismatch measurement method for switched capacitor circuits
JP2007036580A (ja) 巡回型ａ／ｄ変換器
JP2018152839A (ja) Ａ／ｄ変換器およびこれを用いたセンサ装置
US9823285B2 (en) Charge measurement
JP6970597B2 (ja) ラッチドコンパレータ
JP2010124405A (ja) アナログ／デジタル変換回路
TWI707547B (zh) 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
KR20150108120A (ko) 픽셀 모델링을 통한 픽셀 파워 노이즈 발생 장치
JP2007116337A (ja) アナログ・ディジタル変換器
KR102521732B1 (ko) 시간 증폭기, 이를 포함하는 아날로그-디지털 변환기 및 이미지 센서
TWI790857B (zh) 差動式電容裝置與差動式電容校準方法
CN112583406A (zh) 模拟数字转换器装置与模拟数字转换器电路系统