TWI587413B - 引線框架上的焊料阻流塞 - Google Patents

引線框架上的焊料阻流塞 Download PDF

Info

Publication number
TWI587413B
TWI587413B TW105110018A TW105110018A TWI587413B TW I587413 B TWI587413 B TW I587413B TW 105110018 A TW105110018 A TW 105110018A TW 105110018 A TW105110018 A TW 105110018A TW I587413 B TWI587413 B TW I587413B
Authority
TW
Taiwan
Prior art keywords
solder
lead frame
plug
leadframe
segments
Prior art date
Application number
TW105110018A
Other languages
English (en)
Other versions
TW201628108A (zh
Inventor
朗道夫 克魯茲
洛伊德 米爾頓 小卡本特
Original Assignee
英特希爾美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特希爾美國公司 filed Critical 英特希爾美國公司
Publication of TW201628108A publication Critical patent/TW201628108A/zh
Application granted granted Critical
Publication of TWI587413B publication Critical patent/TWI587413B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

引線框架上的焊料阻流塞 【相關申請的交叉引用】
本申請要求於2012年10月7日提交的美國臨時申請61/710,753號的優先權的權益，其通過引用併入本文。
本發明通常涉及封裝積體電路，尤其涉及封裝積體電路的引線框架。
傳統封裝電路中的引線框架具有平坦的邊緣。在某些封裝設計中，在回流事件期間焊料可在平坦邊緣與相鄰材料(比如，模具化合物或焊料遮罩材料)之間引出。這種洩漏的焊料可引起導電部分之間的無意耦合。
一個實施例涉及製造引線框架上具有焊料阻流塞的封裝電路的方法。該方法包括在引線框架的未來區段之間的分界線處部分地蝕刻引線框架的內表面作為形成溝槽的第一部分蝕刻。所述方法還包括在溝槽內施加可黏合至引線框架的非導電材料，使得該非導電材料橫跨溝槽延伸形成焊料阻流塞。一個或多個組件附接至引線框架的內表面，且該一個或多個組件和引線框架被囊封。該方法還包括在分界線處部分地蝕刻引線框架的外表面以作為第二部分蝕刻使引線框架的不同區段斷開。
100‧‧‧電路
102‧‧‧引線框架
102-1‧‧‧引線框架的平面區段
102-2‧‧‧引線框架的平面區段
102-3‧‧‧引線框架的平面區段
103‧‧‧外表面
105‧‧‧內表面
106‧‧‧晶粒附接黏合劑
108‧‧‧焊料阻流塞
110‧‧‧焊料遮罩材料
116‧‧‧組件
118‧‧‧焊線
122‧‧‧模制化合物
202‧‧‧焊料阻流塞的主體
204‧‧‧焊料阻流塞的部分
206‧‧‧焊料阻流塞的部分
300‧‧‧焊料阻流塞
302‧‧‧焊料阻流塞的主體
304‧‧‧焊料阻流塞的部分
400‧‧‧焊料阻流塞
402‧‧‧焊料阻流塞的主體
530‧‧‧引線框架的浮動區段
532‧‧‧引線框架的邊緣區段
601‧‧‧分界線
602‧‧‧溝槽
604‧‧‧鍍層
608‧‧‧溝槽
702‧‧‧溝槽
708‧‧‧焊料阻流塞
710‧‧‧焊料阻流塞
712‧‧‧表面
圖1A是包括帶有焊料阻流塞的引線框架的封裝電路的實施例的剖面圖。
圖1B是圖1A的焊料阻流塞和相鄰引線框架的一個實例的放大剖面圖。
圖2是圖1A和1B中的焊料阻流塞的實施例的剖面圖。
圖3是焊料阻流塞和相鄰引線框架的可替代實施例的放大剖面圖。
圖4是焊料阻流塞和相鄰引線框架的再另一個實施例的放大剖面圖。
圖5是圖1中的引線框架的頂部剖面圖。
圖6A-6I是製造包括焊料阻流塞的封裝電路的方法中的實例階段的剖面圖。
圖7A是圖6D中所示的引線框架中的焊料阻流塞的階段的另一個實例的放大剖面圖。
圖7B是圖6D中所示的引線框架中的焊料阻流塞的階段的再另一個實例的放大剖面圖。
圖8是包括焊料阻流塞的封裝電路的實例的平面圖。
圖1A是包括帶有焊料阻流塞108的引線框架102的封裝電路100的實施例的剖面圖。電路100的引線框架102由多個不同電隔離且通常為平面的導電材料區段102-1、102-2、102-3組成。導電材料區段102-1、 102-2、102-3被定向使得區段全部具有通常為平坦的構造。每一個區段102-1、102-2、102-3包括兩個主表面：外表面103和內表面105。外表面103包括多個用於將引線框架耦合至外電路的外部端子，內表面105包括一個或多個用於安裝一個或多個組件116的襯墊。在實例中，導電材料區段(102-1、102-2、102-3)的一個或多個可以是浮動的，即一個或多個導電材料區段與封裝電路100的封裝的邊緣(周邊)不鄰接。浮動區段的實例是圖5中所示引線框架102的區段530，下面更詳細地對其進行描述。引線框架102由導電材料(比如，金屬)組成。在實例中，引線框架102由銅組成。
如圖1A所示，一個或多個組件116(本文中也簡稱為“組件116”)被安裝至引線框架102的內表面。一個或多個組件116可包括一個或多個晶粒和/或一個或多個離散元件，比如電感器、電阻器或電容器。在實例中，封裝電路100在多晶片封裝中包括多個晶粒以比如，例如實施功率轉換系統。功率轉換系統可包括功率級以及用於功率級的控制器和/或驅動器。例如，組件116可包括高側FET、低側FET或二極體(例如，肖特基二極體)。其他組件(比如，功率電感器或無源組件)也可安裝在引線框架102上。在實例中，功率轉換系統可包括DC-DC功率轉換器、充電器、熱插拔控制器、AC-DC轉換器、橋式驅動器、降壓轉換器、升壓轉換器、降壓-升壓轉換器、同步降壓轉換器或任何這些電路的一部分。在另一個實例中，封裝電路100在單晶片封裝中包括單個晶粒以比如，例如實施功率級IC或離散組件。
組件116的頂部表面可通過一個或多個焊線118、銅夾、鋁帶或其他互聯機構耦接至引線框架102的一個或多個區段102-1、102-2、 102-3。焊線118可附接至引線框架102的內表面105以及組件116的頂部表面。模制化合物122可圍繞組件116並在引線框架102的區段102-1、102-2、102-3之間和周圍部分地延伸。模制化合物122可包括任何合適的模制化合物，比如熱固性材料、熱固性環氧樹脂或熱塑性材料。封裝電路100還包括在引線框架102的區段102-1、102-2、102-3之間位於其底部邊緣上的防焊劑110。防焊劑110可由非導電焊料遮罩材料(阻劑)(包括有機和無機焊料遮罩材料)組成。焊料或另一種晶粒附接黏合劑106可用於將組件116的底部表面機械地附接並電和/或熱耦接至引線框架102(例如，區段102-2)。
封裝電路100還包括一個或多個焊料阻流塞108。焊料阻流塞108佈置在引線框架102的相鄰區段102-1、102-2、102-3之間，並在封裝電路100囊封之後發生的第二級焊料回流事件期間用作阻止焊料106沿區段102-1、102-2、102-3的邊緣流動。塞108通過堵塞相鄰區段102-1、102-2、102-3之間的間隙並黏附至區段102-1、102-2、102-3來阻止焊料沿邊緣流動。下面提供更多有關塞108的細節。
圖1B是焊料阻流塞108和引線框架102的相鄰區段102-1、102-2的放大剖面圖。圖1B中圖示的塞108佈置在區段102-1與區段102-2之間。塞108黏附至區段102-1和102-2，尤其是黏附至區段102-1和102-2的邊緣，使得理論上存在有限間隙或沒有間隙讓焊料106從內表面105流動至外表面103。在本文示出的實例中，除了黏附至區段102-1、102-2的邊緣，塞108還包括重疊到區段102-1、102-2的內表面105的一部分上並黏附至其以進一步阻止焊料108流動的重疊部分。
塞108由可黏合至金屬(引線框架102)的非導電材料，比 如焊料遮罩材料(例如，阻劑)組成，且可包括有機和無機焊料遮罩材料。作為焊料遮罩材料，與模制化合物122相比，塞108更牢固地黏附至金屬引線框架102。這有助於確保在囊封之後處理封裝電路100期間，塞108保持黏附至引線框架102的區段102-1、102-2、102-3。
圖2單獨地圖示了焊料阻流塞108的放大剖面圖。在圖1A、1B和2圖示的實例中，塞大體上呈“T”形，包括主體202，主體202的內部部分的每一個側面上具有重疊部分204、206。主體202為塞108在區段102-1、102-2、102-3之間的部分。主體202的大部分在區段102-1、102-2、102-3的內表面105之下(朝向外表面103)。主體202的尺寸填充引線框架102的相鄰區段102-1、102-2、102-3之間的間隙。塞108的重疊部分204、206為塞108在主要部分202的內側面上與相鄰區段102-1、102-2的內表面105重疊的部分。塞108的重疊部分204、206比主要部分橫向延伸得更寬。因此，重疊部分204、206比相鄰區段102-1、102-2、102-3之間的間隙延伸得更寬以與區段102-1、102-2、102-3的內表面105重疊。在一個實例中，重疊部分204、206從主體202向外延伸100至500微米以與相鄰區段102-1、102-2、102-3重疊。儘管圖1A、1B和2中以剖面示出兩個重疊部分204、206，但應理解塞108的所有與引線框架102的區段鄰接的側面均可具有重疊部分。
塞108被構造為在回流事件期間阻止焊料或其他晶粒附接黏合劑106自由流動。在下文中，焊料或其他晶粒附接黏合劑106被簡稱為“焊料106”，然而應理解，可使用其他晶粒附接黏合劑。此外，由於塞108黏附至相鄰區段102-1、102-2、102-3，因此塞108在相鄰區段102-1、102-2、 102-3之間形成機械耦接。此外，除了阻止焊料106流出，塞108還作為進入封裝電路100的屏障，且可例如減少濕氣和外部污染物進入封裝電路100。
圖3是焊料阻流塞300的可替代實施例的剖面圖。這個可替代的焊料阻流塞300包括主體302和在主體302的內部部分的一個側面上重疊部分304，但是在主體302的內部部分的相對側面上沒有重疊部分。與塞108相似，主體302為塞300在引線框架的相鄰區段之間的部分，其中主體302的大部分在相鄰區段的內表面(105)之下。塞300的重疊部分304與塞108的重疊部分204相似；然而塞300的相對側面上不需要這種重疊部分。塞300不具有重疊部分的側面基本上不與引線框架的相鄰區段的內表面重疊。塞300的一個或多個側面上可不包括重疊部分以減少引線框架的內表面上被塞300使用的面積。這種面積的減小可允許引線框架更小或可允許內表面上的面積(否則將已被重疊部分覆蓋)用於其他目的，比如附接引線。在實例中，重疊部分304可包括在塞300的與大量焊料(比如，用於附接組件116的底部表面的焊料106)相鄰的側面上，而塞300有很少或沒有相鄰的側面不具有重疊部分。如應理解的那樣，如所期望，重疊部分304可位於塞300的側面的任何一個或多個上。
焊料阻流塞300由可黏合至金屬(引線框架102)的非導電材料，比如焊料遮罩材料(例如，阻劑)組成，且可包括有機和無機焊料遮罩材料。作為焊料遮罩材料，塞300黏附至引線框架的相鄰區段。這種在一個或多個側面上具有重疊部分304而在一個或多個其他側面上沒有重疊部分的塞300仍可在回流事件期間阻止焊料106自由流動。即便是不具有重疊部分的側面亦如此。由於主體302填充引線框架的相鄰區段之間的間 隙，並黏附至這種區段的邊緣，因此主體202將阻止焊料106在區段之間自由流動。然而，具有重疊部分304的一個或多個側面可提供相對更多的阻礙。
圖4是焊料阻流塞400的再另一個實施例的剖面圖。焊料阻流塞400包括不具有任何重疊部分的主體402。與塞108相似，主體402為塞400在引線框架的相鄰區段之間的部分，其中主體402的大部分在相鄰區段的內表面(105)之下。然而，在塞400上，沒有一個側面包括基本上與引線框架的相鄰區段的內表面重疊的重疊部分。這種焊料阻流塞400可用於增大內表面可用於其他用途的面積。焊料阻流塞400由可黏合至金屬(引線框架102)的非導電材料，比如焊料遮罩材料(例如，阻劑)組成，且可包括有機和無機焊料遮罩材料。作為焊料遮罩材料，塞400黏附至引線框架的相鄰區段。
圖5是用於封裝電路100的實例引線框架102的頂部剖面圖。如所示，引線框架102包括邊緣區段532和浮動區段530二者，邊緣區段532與封裝電路100的至少一個邊緣鄰接，而浮動區段530不與封裝電路100的邊緣鄰接。儘管在本實例中僅示出了單個浮動區段530，但是其他實例可包括一個以上浮動區段530。邊緣區段532和浮動區段530可包括任何合適的外部端子，比如襯墊或引線。
將電路100製造入封裝可包括同時製造多個封裝電路100。因此，多個晶片引線框架102可彼此相鄰組裝，每一個晶片引線框架上安裝有合適的組件116。一旦被組裝，引線框架102和關聯的組件可被單片化分割以形成獨立的封裝系統。以下描述涉及形成單個封裝電路100的過程， 但是應理解，該過程可包括同時形成多個封裝電路100。
圖6A-6I是製造包括一個或多個焊料阻流塞108的封裝電路的方法中的實例階段的剖面圖。獲得引線框架102和一個或多個將要安裝在引線框架102上的組件116。可使用合適的半導體工藝將組件製造成晶粒(例如，單塊襯底)。圖6A示出了胚件引線框架102。
引線框架102可從內(頂部)表面105沿分界線601(其與最終引線框架102的區段之間的間隙對應)被部分地蝕刻，作為第一部分蝕刻。由於第一部分蝕刻僅延伸穿過引線框架102的一部分，從內表面105至外(底部)表面103，因此第一部分蝕刻被稱為“部分”蝕刻。第一部分蝕刻導致了引線框架102的內表面105上限定有多個溝槽602，如圖6B所示。為了進行第一部分蝕刻，阻劑被放置在引線框架102的內表面105上，但是不會被放置在分界線601上，此處隨著蝕刻引線框架102將被移除。在實例中，第一部分蝕刻延伸穿過引線框架102的50%至75%，而在特定實例中，第一部分蝕刻大延伸穿過引線框架102的大約62%，其可以是進入頂部表面大約0.125mm。在其他實例中，第一部分蝕刻可延伸其他距離。第一部分蝕刻之後，鍍層604可沉積在引線框架102的內表面105上，如圖5C所示。
在第一部分蝕刻之後以及以下描述的第二部分蝕刻和放置模制化合物122之前，在通過第一部分蝕刻形成的溝槽602內形成塞108，如圖6D所示。在實例中，塞108通過網版印刷焊料遮罩材料在溝槽602內形成。最低限度是，在溝槽602中施加足夠的焊料遮罩材料，使得所得塞108便一直延伸橫跨溝槽602並黏附至兩面。在特定實例中，在溝槽602中 施加足夠的焊料遮罩材料以充分填充溝槽602直至引線框架102的內表面105或超過引線框架102的內表面105。在塞108包括重疊部分的實例中，對網版印刷進行了控制，使得焊料遮罩材料沉積到引線框架102的部分內表面105上與側面上的溝槽602(在其內期望這種重疊部分)相鄰。有利的是，在最終囊封(比如，安裝組件116或打線接合互聯)之前，在安裝組件116之前施加用於塞108的材料可通過允許塞108在經受溫度劇增以及上游裝配過程引入污染物之前黏附至引線框架102而提高塞108與引線框架102之間的粘結性能。此外，安裝時由塞108形成的邊緣可用於幫助組件116對準，且邊緣可在第一級焊料回流期間幫助控制焊料106。
圖7A是圖6D中所示的引線框架102中的焊料阻流塞708的階段的另一個實例的放大剖面圖。在圖7A所示的實例中，由第一部分蝕刻形成的溝槽702具有蝕刻過程的圓形輪廓特性。與圓形輪廓一致，焊料阻流塞708也具有圓形形狀。應理解，焊料阻流塞108、708可具有任何所需的剖面輪廓。
圖7B是圖6D中所示的引線框架102中的焊料阻流塞710的階段的另一個實例的放大剖面圖。在圖7B所示的實例中，焊料阻流塞710的暴露表面712在溝槽702之上為凹陷的，而非如圖7A所示那樣為平坦的。凹陷表面712的形成是將焊料遮罩材料施加於內表面105和溝槽702二者(彼此不齊平)的自然結果。即，當用於焊料阻流塞710的焊料遮罩材料被施加到溝槽702內以及引線框架102的內表面105時，由於內表面105和溝槽702的表面能級不同，焊料遮罩材料將自然地形成凹陷表面，除非採取其他措施來對抗該效應。應理解，根據需要，焊料阻流塞710的表面712 可具有任何深度的凹槽或根本不具有凹槽(即，平坦的)。
一旦用於塞108的焊料遮罩材料施加到溝槽602內，組件116可安裝在引線框架102的內表面105上的焊膏106上，如圖6E所示。在實例中，可使用焊料遮罩和軟焊塗料或多個焊球將焊膏106塗敷在引線框架102的內表面105上。在任何情況下，可使用覆晶安裝技術使組件116與引線框架102對準並將其放置在引線框架102上。尤其是，每一個組件116可被放置使得其被安裝至引線框架102的未來區段(102-1、102-2、102-3)。如文中所用，引線框架102的未來區段指的是在本文描述的第二部分蝕刻之後將與引線框架102的其他部分斷開的部分。在一些實例中，一旦組件116在引線框架102上處於適當的位置，焊料106可回流。
在一些實例中，焊線118、銅夾、鋁帶或其他互聯機構可附接至組件116和引線框架102以獲得所需的耦接，如圖6F所示。一旦組件116已被安裝且已製造了所有合適的電連接，便可使模制化合物122流過組件116和引線框架102以囊封組件116和引線框架102。在同時形成多個封裝電路的期間，可使模制化合物122流過多個組裝電路。一旦被施加，模制化合物122便可被固化，這就形成了圖6G所示的結構。
一旦模制化合物122被固化，可對引線框架102的外表面103進行蝕刻，作為第二部分蝕刻，如圖6H所示。第二部分蝕刻可與引線框架的未來區段之間的分界線601重疊。與第一部分蝕刻相似，第二部分蝕刻從外表面103向內表面105延伸穿過引線框架的一部分。第二部分蝕刻可與第一部分蝕刻對準，並延伸穿過引線框架102足夠多以與第一部分蝕刻相遇，使得在其內形成的塞108暴露在引線框架102的外表面103側。第 二部分蝕刻可在分界線601處使引線框架102的不同區段102-1、102-2、102-3斷開並電去耦。即，第二部分底部蝕刻發生在引線框架102上與第一部分蝕刻相對的位置處，使得第一部分蝕刻與第二部分蝕刻的組合蝕刻穿過整個引線框架102，並使引線框架102的不同區段彼此斷開。在實例中，第二部分蝕刻橫向移除引線框架102的部分比第一部分蝕刻移除的更寬。第二部分蝕刻導致一個或多個溝槽608限定在外表面103上。為了進行第二部分蝕刻，阻劑被放置在引線框架102的外表面103上，但是阻劑未被放置在分界線601上。
第二部分蝕刻完成之後，可從引線框架102的區段102-1、102-2、102-3之間的外表面103側以及可形成圖6I中所示封裝電路100的任何合適的其他地方施加非導電材料，比如焊料遮罩材料(例如，阻劑)110。焊料遮罩材料可包括有機和無機焊料遮罩材料。此外，輸入/輸出焊盤鍍層、焊料等可施加到引線框架102的外表面103。
當同時形成多個封裝電路時，組合的多個封裝電路可被單片化分割以形成多個封裝電路。
圖8是示出實例塞108的實例封裝電路100的內表面的電路平面圖。如所示，塞108被佈置在引線框架102的相鄰區段102-1、102-2、102-3之間。塞108可沿引線框架102的區段102-1、102-2、102-3之間的界線橫向延伸，如所示。如所示，引線框架102的一些區段102-1、102-2、102-3之間可具有塞108，而其他區段沒有這種塞108。
本申請中陳述和圖示的方向性參考頂部和底部不應理解為限制性的。頂部和底部方向僅僅是說明性的，並不與絕對定向對應。即， “頂部”或“底部”表面僅指相對於引線框架而言的相對定向，並非絕對方向。例如，在實際電子應用中，也可使封裝晶片轉向其“側面”，使得本文描述的“底部表面”面向側向。
實例實施例
實例1包括製造引線框架上具有焊料阻流塞的封裝電路的方法，所述方法包括：在引線框架的未來區段之間的分界線處部分地蝕刻引線框架的內表面作為形成溝槽的第一部分蝕刻；在溝槽內施加可黏合至引線框架的非導電材料，使得非導電材料橫跨溝槽延伸形成焊料阻流塞；將一個或多個組件附接至引線框架的內表面；囊封一個或多個組件和引線框架；以及在分界線處部分地蝕刻引線框架的外表面以作為第二部分蝕刻使引線框架的不同區段斷開。
實例2包括實例1的方法，其中施加非導電材料包括至少將溝槽填充至引線框架的內表面。
實例3包括實例2的方法，其中施加非導電材料包括使引線框架的與至少一側上的第一溝槽相鄰的內表面與非導電材料重疊。
實例4包括實例1-3中任一個的方法，包括：在分界線處從引線框架的區段之間的外側面施加非導電材料。
實例5包括實例1-4中任一個的方法，其中非導電材料包括焊料遮罩材料。
實例6包括實例1-5中任一個的方法，其中附接一個或多個組件包括使用焊料將一個或多個組件附接至內表面。
實例7包括實例1-6中任一個的方法，包括：用非導電焊料 遮罩材料塗敷引線框架的部分外表面。
實例8包括實例1-7中任一個的方法，包括：在囊封一個或多個組件和引線框架之前將一個或多個組件打線接合至引線框架。
實例9包括實例1-8中任一個的方法，包括：在附接一個或多個組件之前對引線框架的部分內表面進行電鍍。
實例10包括實例1-9中任一個的方法，其中第一部分蝕刻延伸穿過引線框架的50-75%，第二部分蝕刻至少延伸穿過引線框架的剩餘部分。
實例11包括封裝組件，其包括：引線框架，其具有多個電隔離的導電材料區段；非導電塞，其佈置在引線框架的兩個或更多相鄰區段之間並黏附至引線框架的兩個或更多相鄰區段，其中塞由非導電材料組成，並用作在封裝組件囊封之後發生的第二級焊料回流事件期間阻止焊料沿兩個或更多相鄰區段的邊緣流動；和至少一個組件，其安裝在引線框架的多個區段的其中之一上。
實例12包括實例11的封裝組件，其中塞包括填充兩個或更多相鄰區段之間的間隙的主體。
實例13包括實例12的封裝組件，其中塞包括從主體延伸的重疊部分，重疊部分佈置在兩個或更多相鄰區段的至少其中之一的內表面上。
實例14包括實例11-13中任一個的封裝組件，其中非導電塞由焊料遮罩材料組成。
實例15包括實例11-14中任一個的封裝組件，其包括：在 至少一個組件與引線框架的多個區段的其中之一之間的焊料，其中至少一個組件被覆晶安裝至引線框架的多個區段的其中之一。
實例16包括實例11-15中任一個的封裝組件，其中引線框架的多個區段包括至少一個不鄰靠引線框架的邊緣的浮動區段。
實例17包括實例11-16中任一個的封裝組件，其包括：在引線框架的部分外表面上的焊料遮罩材料。
實例18包括實例11-17中任一個的封裝組件，其包括：在引線框架上並圍繞至少一個組件的模制化合物。
實例19包括製造封裝電路的方法，所述方法包括：在引線框架的未來區段之間的分界線處部分地蝕刻引線框架的內表面作為形成溝槽的第一部分蝕刻；在溝槽內對可黏合至引線框架的非導電材料進行網版印刷，使得非導電材料填充溝槽；使用焊料將一個或多個組件附接至引線框架的內表面；將模制化合物施加在引線框架上以及一個或多個組件周圍；在分界線處部分地蝕刻引線框架的外表面作為第二部分蝕刻，使得施加在第一溝槽內的非導電材料從外表面暴露出，其中第二部分蝕刻使引線框架的相鄰區段斷開；以及用非導電防焊劑塗敷引線框架的部分外表面和引線框架的區段之間的間隙。
實例20包括實例19的方法，其中施加在溝槽內的非導電材料包括防焊劑。
100‧‧‧電路
102-1‧‧‧引線框架的平面區段
102-2‧‧‧引線框架的平面區段
102-3‧‧‧引線框架的平面區段
103‧‧‧外表面
105‧‧‧內表面
106‧‧‧晶粒附接黏合劑
108‧‧‧焊料阻流塞
110‧‧‧焊料遮罩材料
118‧‧‧焊線
122‧‧‧模制化合物

Claims (9)

  1. 一種封裝組件，包括：引線框架，其具有多個電隔離的導電材料區段；非導電塞，其佈置在所述引線框架之兩個或更多個相鄰區段之間，其中所述塞是由非導電材料所組成，並作用以在囊封所述封裝組件之後發生的第二級焊料回流事件期間阻止焊料的流動，其中所述塞包括：主要部分，其佈置在所述兩個或更多個相鄰區段之間的間隙內，以及一個或多個重疊部分，其自所述主要部分延伸，所述一個或多個重疊部分係佈置在所述兩個或更多個相鄰區段之至少一者的內表面上；以及至少一個組件，其安裝於所述引線框架之所述多個區段之其中一者上。
  2. 如申請專利範圍第1項所述的封裝組件，其中所述主要部分延伸橫跨所述兩個或多個相鄰區段之間的間隙。
  3. 如申請專利範圍第2項所述的封裝組件，其中所述主要部分將所述間隙至少填充至所述兩個或更多個相鄰區段之所述內表面。
  4. 如申請專利範圍第3項所述的封裝組件，其中所述一個或多個重疊部分係佈置在所述兩個或更多個相鄰區段之全部的內表面上。
  5. 如申請專利範圍第1至4項任一項所述的封裝組件，其中所述非導電塞是由焊料遮罩材料所組成。
  6. 如申請專利範圍第1至4項任一項所述的封裝組件，包括：在所述至少一個組件與所述引線框架的所述多個區段的其中之一之間 的焊料，其中所述至少一個組件被覆晶安裝至所述引線框架的所述多個區段的其中之一。
  7. 如申請專利範圍第1至4項任一項所述的封裝組件，其中所述引線框架的所述多個區段包括至少一個不鄰靠所述引線框架的邊緣的浮動區段。
  8. 如申請專利範圍第1至4項任一項所述的封裝組件，其包括：在所述引線框架的部分外表面上的焊料遮罩材料。
  9. 如申請專利範圍第1至4項任一項所述的封裝組件，其包括：在所述引線框架上並在所述至少一個組件周圍的模制化合物。
TW105110018A 2012-10-07 2013-10-03 引線框架上的焊料阻流塞 TWI587413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261710753P 2012-10-07 2012-10-07
US13/716,956 US8969137B2 (en) 2012-10-07 2012-12-17 Solder flow-impeding plug on a lead frame

Publications (2)

Publication Number Publication Date
TW201628108A TW201628108A (zh) 2016-08-01
TWI587413B true TWI587413B (zh) 2017-06-11

Family

ID=50432083

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105110018A TWI587413B (zh) 2012-10-07 2013-10-03 引線框架上的焊料阻流塞
TW102135780A TWI543279B (zh) 2012-10-07 2013-10-03 引線框架上的焊料阻流塞

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102135780A TWI543279B (zh) 2012-10-07 2013-10-03 引線框架上的焊料阻流塞

Country Status (2)

Country Link
US (3) US8969137B2 (zh)
TW (2) TWI587413B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101977994B1 (ko) 2013-06-28 2019-08-29 매그나칩 반도체 유한회사 반도체 패키지
DE102014108867A1 (de) * 2014-06-25 2015-12-31 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelementes
DE102015102041A1 (de) * 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
DE102016107792B4 (de) 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
KR102459651B1 (ko) * 2017-06-15 2022-10-27 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법
JP7172617B2 (ja) * 2019-01-11 2022-11-16 株式会社デンソー 電子装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087010A1 (en) * 2004-10-26 2006-04-27 Shinn-Gwo Hong IC substrate and manufacturing method thereof and semiconductor element package thereby
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US20090283884A1 (en) * 2008-05-16 2009-11-19 Samsung Techwin Co., Ltd. Lead frame, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
US8035206B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Self-aligning structures and method for integrated circuits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US9717146B2 (en) * 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087010A1 (en) * 2004-10-26 2006-04-27 Shinn-Gwo Hong IC substrate and manufacturing method thereof and semiconductor element package thereby
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US8035206B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Self-aligning structures and method for integrated circuits
US20090283884A1 (en) * 2008-05-16 2009-11-19 Samsung Techwin Co., Ltd. Lead frame, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package

Also Published As

Publication number Publication date
US20160056093A1 (en) 2016-02-25
US9177896B2 (en) 2015-11-03
TWI543279B (zh) 2016-07-21
US20150130038A1 (en) 2015-05-14
TW201421589A (zh) 2014-06-01
US9627297B2 (en) 2017-04-18
US8969137B2 (en) 2015-03-03
TW201628108A (zh) 2016-08-01
US20140097529A1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
TWI587413B (zh) 引線框架上的焊料阻流塞
US8998454B2 (en) Flexible electronic assembly and method of manufacturing the same
TWI593071B (zh) 組件端子周邊內具有周邊凹部的引線框架
US11908779B2 (en) Land structure for semiconductor package and method therefor
KR101690051B1 (ko) 집적 회로 패키지를 위한 노출된 솔더링 가능한 열 확산기
US9293398B2 (en) Land structure for semiconductor package and method therefor
US9018746B2 (en) Solder flow impeding feature on a lead frame
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
CN103715100B (zh) 引线框架上的焊料阻流塞
US10528104B2 (en) System and methods for substrates
TWI585905B (zh) 具有引線框架和層壓基板的封裝電路
TWI455261B (zh) 包覆基板側邊之模封陣列處理方法