TWI575659B - 製造後段製程中間層結構之方法 - Google Patents

製造後段製程中間層結構之方法 Download PDF

Info

Publication number
TWI575659B
TWI575659B TW104112668A TW104112668A TWI575659B TW I575659 B TWI575659 B TW I575659B TW 104112668 A TW104112668 A TW 104112668A TW 104112668 A TW104112668 A TW 104112668A TW I575659 B TWI575659 B TW I575659B
Authority
TW
Taiwan
Prior art keywords
energy
insulating layer
layer
thickness
uncured
Prior art date
Application number
TW104112668A
Other languages
English (en)
Other versions
TW201606935A (zh
Inventor
桑尼 庫馬 新
瑞義 普洛卡西 斯瑞泛斯特法
德俊 唐
馬克 亞歷山大 扎列斯基
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201606935A publication Critical patent/TW201606935A/zh
Application granted granted Critical
Publication of TWI575659B publication Critical patent/TWI575659B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

製造後段製程中間層結構之方法
本發明係有關於促進積體電路之製造的方法，且更特別的是，有關於改善金屬填料及積體電路之互連層的金屬電阻均勻性的方法。
隨著半導體積體電路的密度持續增加以及電路元件的對應尺寸減少，製造良率及裝置效能的問題也不斷出現。例如，隨著後段製程(BEOL)互連結構中之金屬填料導孔及/或溝槽之間的間距持續減少，金屬填料的問題開始出現或變得更明顯，這有部份係歸因於結構的較高所欲縱橫比。此外，隨著電路尺寸減少，效能可受到例如互連層之間的互連電阻-電容(RC)延遲所主宰。因此，亟須增強的互連件及增強的中間層結構以及製造方法。
本發明克服先前技術的缺點，以及提供額外的優點，在一態樣中，係通過提供一種製造中間層結構的方法，其係包含：在基板結構之上提供未固化絕緣層；於該未固化絕緣層上方形成能量移除膜(energy removal film)；形成穿過該能量移除膜且至少部份延伸進入該未固化絕緣層的至少一個開口；以及施加能量以固化該未固化絕緣層而建立固化絕緣層，以及使該能量移除膜部份分解而建立縮減能量移除膜於該固化絕緣層上方，該中間層結構包含該固化絕緣層，以及該施加能量步驟減少該至少一個開口的縱橫比。
透過本發明的技術可實現額外的特徵及優點。在此詳述本發明的其他具體實施例和態樣並視為本發明的一部份。
100‧‧‧結構
102‧‧‧基板
104‧‧‧裝置層
106‧‧‧金屬層
108‧‧‧保護性硬遮罩層
110‧‧‧絕緣層
110'‧‧‧固化絕緣層
111‧‧‧生孔劑
111'‧‧‧孔洞
112‧‧‧能量移除膜(ERF)
112'‧‧‧縮減能量移除膜
114‧‧‧金屬硬遮罩層
115‧‧‧中間層結構
116‧‧‧電介質材料硬遮罩層
119‧‧‧溝槽
120‧‧‧開口
121‧‧‧導孔
122‧‧‧襯裡
124‧‧‧傳導結構
126‧‧‧金屬層
200,210,220,230,240,250,260‧‧‧步驟
特別指出和清楚主張本發明的一或更多態樣作為在本專利說明書結尾之專利申請項的實施例。由以下結合附圖的詳細說明可明白本發明以上及其他的目標、特徵及優點。
第1A圖的部份剖面正視圖係根據本發明之一或更多態樣圖示的一個結構具體實施例，其係包含金屬層，並且在一製程期間得到；第1B圖根據本發明之一或更多態樣圖示在提供保護性硬遮罩層於第1A圖之結構上方之後的結構；第1C圖根據本發明之一或更多態樣圖示在設置包含生孔劑(porogen)之未固化絕緣層於第1B圖之結構上方之後的結構；第1D圖根據本發明之一或更多態樣圖示在設置能量移除膜(ERF)及多個保護層於第1C圖之結構上方 之後的結構；第1E圖根據本發明之一或更多態樣圖示在圖案化及蝕刻第1D圖之結構、移除該等保護層中之一者、以及形成穿過該能量移除膜及延伸進入該未固化絕緣層的一或更多開口之後的結構；第1F圖根據本發明之一或更多態樣圖示在移除在第1E圖之結構上方之任何剩餘保護層之後的結構；第1G圖根據本發明之一或更多態樣圖示在施加能量至第1F圖之結構以使該未固化絕緣層固化以及使該能量移除膜部份分解以減少結構內之一或更多開口的縱橫比之後的結構；第1H圖根據本發明之一或更多態樣圖示在用導電材料溢注該一或更多開口之後的第1G圖之結構；第1I圖根據本發明之一或更多態樣圖示在使用縮減能量移除膜作為蝕刻中止物來平坦化該導電材料之後的第1H圖之結構；第1J圖根據本發明之一或更多態樣圖示在提供另一金屬層於第1I圖之結構上方之後的結構，其中該(等)傳導結構部份提供該另一金屬層與底下金屬層之間的電連接；以及第2圖根據本發明之一或更多態樣圖示用於製造中間層結構的一方法實施例。
以下用圖示於附圖的非限定性實施例更詳 細地解釋本發明的數個態樣及其一些特徵、優點及細節。省略習知材料、製造工具、加工技術等等的描述以免混淆本發明的細節。不過，應瞭解，儘管實施方式及特定實施例指出本發明的數個態樣，然而它們皆僅供圖解說明而不是用來限制。熟諳此藝者顯然由本揭示內容可明白在本發明概念的精神及/或範疇內有各種取代、修改、附加及/或配置。
在半導體技術中，根據通常表明為最小特徵尺寸的特殊技術節點，可形成積體電路於半導體基板上。該最小特徵尺寸在積體電路的後段製程(BEOL)加工期間，規定提供例如多層互連(例如多層銅互連，包括垂直互連導孔及水平互連金屬線路)的間隔。隨著技術節點持續縮減特徵尺寸，製造良率及裝置效能的問題跟著攀昇。例如，縮減的特徵尺寸可能造成間距要求垂直互連件具有高縱橫比，導致在製造期間的金屬填料問題。此外，電阻-電容(RC)互連延遲隨著特徵尺寸減小而變得更明顯。高RC延遲可能部份為在互連件形成期間反應性離子蝕刻或濕蝕刻損壞中間層電介質的結果，這可能導致所製作出之積體電路的效能降級。此外，例如，由於銅互連件對於中間層電介質材料(例如，低k材料或超低k材料)有研磨選擇性，以致金屬電阻及金屬不均勻性可能造成問題。
有利的是，本文所提供的中間層及互連件製程是藉由限制電阻不均勻性來改善電阻特性，以及藉由減少蝕刻及平坦化對於中間層材料的損傷來改善互連電阻 -電容(RC)效能。有利的是，揭示於本文的製程也將使用於後段製程互連件加工之導孔開口與溝槽開口的縱橫比(AR)予以減小，隨著最小特徵尺寸變窄，可增強金屬填料製程，藉此改善所形成之積體電路結構的良率及減少缺陷。所提出的製造加工法會改善晶片封裝件相互作用(CPI)，這是藉由減少互連件應力，改善可靠性效能，而且可應用於任何技術節點，例如，可應用於包括28奈米以下的技術節點。
一般來說，在一態樣中，本文所提供的是一種製造中間層結構的方法，其係包含：在基板結構之上提供未固化絕緣層；於該未固化能量層上方形成能量移除膜；形成穿過該能量移除膜且至少部份延伸進入該未固化絕緣層的至少一個開口；以及施加能量以固化該未固化絕緣層，從而建立固化絕緣層，以及使該能量移除膜部份分解，從而於該固化絕緣層上方建立縮減能量移除膜，該中間層結構包含該固化絕緣層以及該施加能量步驟減少該至少一個開口的縱橫比。
在一實施例中，該絕緣層，特別是該固化絕緣層，係具有例如2.7或以下的有效電介質常數。該未固化絕緣層，可為低k或超低k電介質材料，可用生孔劑加上基質材料(matrix material)形成，其中施加能量也使該生孔劑至少部份分解，以固化該未固化絕緣層。相較於未固化絕緣層在施加能量前的厚度，該固化絕緣層具有減少的厚度，藉此進一步減少該至少一個開口的縱橫比。在一實作中，相較於在施加能量期間的未固化絕緣膜，該能量 移除膜的分解程度較大。作為一特定實施例，該未固化絕緣層的生孔劑可為碳基聚合物材料，而該基質材料可為矽基材料。
在另一具體實施例中，該能量移除膜可包含碳基聚合物材料，而該施加能量步驟可導致縮減能量移除膜的厚度減少成能量移除膜在施加能量前之厚度的50%或更小。例如，縮減能量移除膜的厚度可減少成能量移除膜在施加能量前之厚度的25%或更小。
作為一實施例，該能量移除膜與該絕緣層可為不同材料。例如，該能量移除膜可包含碳基聚合物材料，但是不包含絕緣層的基質材料。因此，相較於施加能量以固化該未固化絕緣層期間的絕緣層厚度，能量移除膜厚度的減少程度更大。絕緣層及能量移除膜在施加能量期間的厚度減少有利地造成設在中間層結構中之至少一個開口的縱橫比減少。
一般而言，形成該能量移除膜的步驟可包含：由可光子分解材料(photonic decomposable material)、可熱分解材料、可電子束分解材料或其組合中之至少一者形成該能量移除膜。施加能量以固化該未固化絕緣層以及使該能量移除膜部份分解的步驟可包含：利用一或多種熱能量、X射線能量、紫外光能量或紅外光能量。
在一實作中，提供該中間層結構的步驟更可包括：在施加該能量後，用導電材料溢注(over fill)該至少一個開口，以及在用該導電材料溢注該至少一個開口之 後，平坦化該中間層結構的暴露表面。有利的是，該縮減能量移除膜可用作該平坦化步驟的蝕刻中止物。在一實施例中，該縮減能量移除膜可厚約5奈米或更小(例如，具有2至3奈米的厚度)，以及可藉由平坦化中間層結構的暴露表面來移除。
在另一實作中，提供該中間層結構的步驟可包含：提供導電材料於該至少一個開口內以形成傳導結構，以及該基板結構可包含設置於該基板結構之基板之上的金屬層，其中該傳導結構至少部份延伸至該金屬層。此外，該方法可包含：設置另一金屬層於該中間層結構上方，其中該傳導結構促進該金屬層與該另一金屬層之間的電連接。例如，該基板結構更可包含：設置於該金屬層之下的裝置層，以及該傳導結構可促進該另一金屬層與該裝置層之間的電連接。
以下參考為求容易了解而不按照比例繪製的附圖，附圖中相同或類似的組件用相同的元件符號表示。
第1A圖的部份剖開正視圖係根據本發明之一或更多態樣，圖示在製造一或多個中間層結構期間所得到的結構100。在圖示實施例中，結構100包含基板102，其在一實施例中可為塊狀半導體材料，例如塊狀矽晶圓。作為另一實施例，基板102可包含任何含矽基板，包括但不限於：矽(Si)、單晶矽、多晶矽、非晶矽、矽懸空(SON)、絕緣體上覆矽(SOI)或取代絕緣體上覆矽(SRI)基板及其類似者，以及可為n型或p型摻雜者。作為一實施例，例如， 基板102可厚約600至700微米。
在前段製程(FEOL)加工期間，舉例來說，個別的裝置可製作於裝置層104中，例如，金屬-氧化物-半導體場效電晶體(MOSFET)或FinFET，以及電容器、電阻器及其他半導體裝置。可用各種技術形成這些裝置，而此等之形成可包含數個加工步驟，例如製作表面結構，用淺或深溝槽隔離裝置，形成n型及p型阱(well)，提供閘極結構，以及製造源極及汲極傳導接觸結構。通過這些技術，可在裝置層104中製成個別未連接(或部份連接)的半導體裝置。
在FEOL加工以及中段製程(MOL)加工後，進行BEOL加工，例如，包括矽化源極及汲極區、沉積前金屬電介質(pre-metal dielectric；PMD)層以及形成導孔或溝槽於PMD層中。在BEOL加工期間，可沉積一層導電材料，例如金屬層106(例如，金屬1層)，以及圖案化成由互連線路或配線組成的網路，例如，以按實作積體電路設計所要求的，促進半導體裝置在裝置層104中的所欲互連。在BEOL加工期間，可重覆金屬層106的沉積，接著是後續加工以圖案化、蝕刻及用傳導結構填滿溝槽及導孔，藉此以類似方式沉積及加工數個金屬層，例如，6到10個金屬層。在各個金屬層之間，可形成中間層結構以隔離來自不同金屬層的訊號以及支援積體電路結構的結構完整性，包括金屬層及互連用之傳導結構，例如溝槽或導孔。例如，該等中間層結構可包含一或多個中間層電介質。
第1B圖圖示在第1A圖之金屬層106上方提供保護性硬遮罩層108之後的結構100，例如為一層摻氮及摻氫碳化矽材料，或N-Blok(也稱為用於低k的氮化物障壁)，它通常有10%莫耳至約25%莫耳的氮摻雜物，而且例如可用化學氣相沉積(CVD)加工沉積。例如，保護性硬遮罩層108可具有5至25奈米的厚度。
第1C圖圖示在提供絕緣層110於第1B圖之結構上方之後的結構。在一具體實施例中，絕緣層110可為具有生孔劑111的未固化電介質層。如下述，生孔劑111為可用例如用熱、紫外光(UV)或其他固化製程降解或移除而留下孔洞的粒子。生孔劑111，可為奈米孔，可大略為球形，或有不規則的形狀及大小，而且可能均勻或不均勻地分布於絕緣層110內。在另一具體實施例中，絕緣層110可包含，例如，基質-生孔劑系統，其中生孔劑係分布於基質材料中。在一實施例中，有些生孔劑111可彼此互相直接接觸，而在另一實施例中，生孔劑111可均勻地分散。可利用CVD(例如，電漿加強CVD(PECVD))從氣相或利用旋塗沉積製程從液相沉積成絕緣層110，以及例如，可具有30至60奈米的厚度。此外，生孔劑111可具有約1至3奈米的直徑或關鍵尺寸。生孔劑111，例如，可為松油烯材料，例如a-松油烯(ATRP)，或可為環糊精材料，例如b-環糊精(BCD)。在另一實施例中，生孔劑111可為任何市售氣態或液態造孔材料，包括任何碳基材料，例如生孔劑A。生孔劑-基質材料中的基質可為或包含矽基 材料。
如第1D圖所示，於該結構上方提供能量移除膜(ERF)112作為硬遮罩，以及一或多層保護層，例如金屬硬遮罩層114，諸如氮化鈦、鉭之類的層，以及電介質材料硬遮罩層116，諸如TEOS、SiON、SiCN之類的層，或更一般而言，由具有所欲蝕刻選擇性的任何習知電介質材料形成者。
能量移除膜(ERF)112可用能量移除材料提供，其係在暴露於適當能量(例如紫外光(UV)、X射線、紅外光、可見光、熱能量、電子束(e-beam)及/或其他適當能源)時可分解的材料。例如，能量移除材料中之一可用電子能量約100eV至約500KeV的電子束使其分解。該能量移除材料可包含可光子分解材料、可熱分解材料、或可電子束分解材料。在一實作中，ERF 112包含有機化合物，例如，碳基材料。因此，在一實作中，ERF 112為不同於未固化絕緣層110的材料。(應注意，在替代方案中，ERF 112與未固化絕緣層110可為類似的可分解材料，以及對於所提供之層有不同的厚度)。在一實作中，ERF 112包含生孔劑，而未固化絕緣層110包含基質材料中的生孔劑，結果在施加能量時，ERF 112的分解程度大於未固化絕緣層110。例如，ERF 112可具有10至30奈米的厚度，以及用適當的製程形成，例如化學氣相沉積(CVD)。
可用任何習知製程來提供金屬硬遮罩層114及電介質硬遮罩層116。例如，金屬硬遮罩層114及電 介質硬遮罩層116的沉積製程可包含低溫CVD、電漿加強CVD(PECVD)、或原子層沉積(ALD)。如前述，在一特定實施例中，金屬硬遮罩層包含氮化鈦、鉭等層件，而該電介質硬遮罩層為具有所欲蝕刻選擇性的任何習知電介質材料，例如TEOS、矽氧氮化物(SiON)、矽碳氮化物(SiCN)、及其類似者。
第1D圖之結構的圖案化可用任何適當微影製程實現。圖案化後，例如，可用任何適當蝕刻製程進行材料移除，例如可用非等向性乾蝕刻製程，或例如，在CxFy氣體中的反應性離子蝕刻(RIE)。當使用對保護層108材料有選擇性的蝕刻劑時，蝕刻會自然地在保護層108停止，因此可保護下面的材料。然後，可選擇性移除保護層108，例如，使用不同的蝕刻化學，例如乾蝕刻。
第1E圖圖示在圖案化及蝕刻的一實施例之後的第1D圖之結構，其係導致電介質硬遮罩層116(參考第1D圖)的移除，以及金屬硬遮罩層114、能量移除膜112及未固化絕緣層110的各自部份的移除，以形成開口120。例如，開口120可包含延伸進入中間層結構的一或多個溝槽119及導孔121，例如，延伸進入及/或穿過未固化絕緣層110及保護性硬遮罩108至金屬層106。開口120更可包含延伸進入未固化絕緣層110的一或多個溝槽119。開口120可填入傳導結構，例如，以促進積體電路的互連，該互連包括BEOL金屬層之間的垂直互連，並將於下文進一步加以解釋。
第1F圖圖示在例如用濕式清洗製程移除金屬硬遮罩層114(參考第1E圖)之後的第1E圖結構。由於圖案化、蝕刻、及濕式清洗加工的結果，開口120的側壁可能受損，例如，由於碳在開口側壁處或附近空乏所造成者。有利的是，以及如以下所解釋的，此損傷至少部份藉由施加能量至結構而得到修補以同時使未固化絕緣層110固化，建立固化絕緣層110'，以及使能量移除膜112(部份)分解，於固化絕緣層110'上方建立縮減能量移除膜112'，如第1G圖所示。如圖示，未固化絕緣層110的厚度係縮減到固化絕緣層110'的厚度，以及通過分解可使能量移除層112的厚度縮減到縮減能量移除層112'，有利於減少形成於結構內之開口120的縱橫比，這可改善開口的後續金屬填充。在一實作中，能量移除膜112被減少成其厚度約為該能量移除膜在施加能量前之原始厚度的5至50%的縮減能量移除膜。在一實施例中，在此ERF有10至30奈米的起始厚度，所施加之能量可使ERF厚度減到約20%的原始ERF材料厚度，例如，約2至6奈米的厚度。
施加至結構以固化未固化絕緣層及減少能量移除膜的能量可包括紫外光(UV)、X射線、紅外光、可見光、熱能量、電子束(e-beam)及/或其他適當能源。施加至ERF 112及未固化絕緣層110的一示範能源包括紫外光。所施加之能量可具有某一持續時間結合某種能量以實現生孔劑從ERF材料及未固化絕緣層的所欲部份移除。在一具體實施例中，熱能量的實施是用約100℃至約600℃ 的溫度，及/或約1分鐘至約20分鐘時段的持續時間。在另一實作中，紫外光能量的實施是用約100℃至約600℃的溫度，及/或約1分鐘至約10分鐘時段的持續時間。在另一實施例中，可施加電子束，其電子能量在100電子伏特(eV)至500keV之間。在另一實施例中，取決於所使用的材料及厚度，約2到3分鐘的紫外光足以達成中間層結構115的所欲固化。
該ERF在暴露於所施加之能量時被部份移除，產生縮減ERF 112'，以及未固化絕緣層110被固化，產生固化絕緣層110'。應注意，該施加能量步驟也使未固化絕緣層內的生孔劑分解，而施加至絕緣層的能量藉由調整例如在側壁的碳組合物而幫助修補開口120的側壁，這是因為有能量施加至該結構，打斷絕緣層內的鍵結(bond)。例如，藉由建立約400℃的溫度，絕緣層內的碳可被釋出以移向開口側壁並在側壁處形成矽-碳鍵合，以及藉此重建側壁表面。開口側壁處的此種調整有利於提供改良的側壁表面組合物用於金屬填料製程。
在該固化製程期間，絕緣層110及ERF 112中的可降解生孔劑111至少有一比例可轉變成氣相以及由結構移出或冒出，從而留下圖示結構。例如，自絕緣層110中之生孔劑111形成的氣體可遷移通過ERF 112而逸出結構。所得孔洞111'可填入空氣或者是其他氣體，或使其中部份真空，這取決於所使用的製程條件。由於空氣或真空的電介質常數約為1，所以孔洞111'的形成也用來減少所 得之中間層結構的有效電介質常數。在一實施例中，中間層結構的電介質常數可在2.5至2.7之間；然而在另一實施例中，中間層結構的電介質常數可低於2.5。因此，在固化製程之前具有初始電容的中間層結構在固化後會有低於初始電容的最終電容，以及在一實施例中，可為初始電容的50%。如本領域中所習知的，例如，平行板電容器的電容與電介質常數成正比。在此情形下，平行電容器的板子與積體電路的金屬層或層級毗鄰。
第1H圖圖示在提供金屬填料於開口內以及溢注第1G圖結構之後的結構。例如，作為一實施例，可用障壁及種子沉積(BSD)和電化學電鍍法(ECP)提供該金屬填料。在一實施例中，傳導結構124可包含沉積至開口120中的一或數個襯裡122。該襯裡大體指可包含傳導結構之一部份的任何膜或層，以及包含(例如)一或多個共形沉積層，包括鈦(Ti)、摻碳鈦、鎢(W)、氮化鎢(WN)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鈦鋁(TiAlN)、及其類似者。襯裡122的沉積可使用ALD、CVD或任何其他適當製程，以及藉由部份填充開口來促進傳導結構124的形成。由於固化絕緣層110'在開口120處有實質平滑的側壁(第1G圖)，因此可減少襯裡材料122移入絕緣層的風險，否則這有可能會降低效能以及增加積體電路的洩露。形成於開口120內的傳導結構124，例如，可穿過絕緣層與保護性硬遮罩108而延伸到金屬層106。
如第1I圖所示，可用化學機械研磨法來平 坦化該結構，其中縮減的ERF 112'係當作製程的CMP研磨中止層。對結構而言，這有利於提供更好的金屬電阻均勻性。
第1J圖圖示在另一金屬層126已沉積於中間層結構及傳導結構124上方之後的第1I圖結構。如圖示，一或多個傳導結構124促進金屬層126與金屬層106之間的電連接，並在這種情況下，促進金屬層126與裝置層104之間的電連接。在一積體電路製程中，例如，可能有6到10個金屬層，其中有附加中間層結構形成於各個相鄰金屬層之間。在形成金屬層126後，例如，使用先前描述於本文的加工步驟，在金屬層126之上可形成另一中間層結構，以實現減少所述諸層的電容。
第2圖根據本發明之一或多個態樣概述製造中間層結構的一方法實施例作為總結。如圖示，製造中間層結構(步驟200)包括：在基板結構之上提供未固化絕緣層，該未固化絕緣層包含生孔劑(步驟210)；於未固化絕緣層上方提供能量移除膜(步驟220)；形成穿過該能量移除膜且延伸進入或穿過未固化絕緣層的一或多個開口(步驟230)；施加能量以固化該未固化絕緣層，建立固化絕緣層，以及使該能量移除膜部份分解而於該固化絕緣層上方建立縮減能量移除膜，從而減少開口的縱橫比(步驟240)；用導電材料溢注該(等)開口(步驟250)；以及使用該縮減能量移除膜作為研磨中止層來平坦化該中間層結構的暴露表面(步驟260)。
用於本文的術語是只為了要描述特定實施例而非旨在限制本發明。如本文所使用的，英文單數形式“a”、“an”和“the”也旨在包括複數形式，除非上下文中另有明確指示。更應該理解，用語“包括(comprise)”(以及任何形式的包括，例如“comprises”及“comprising”)、“具有”(以及任何形式的具有，例如“has”及“having”)、“包含”(以及任何形式的包含，例如“includes”及“including”)以及“含有”(以及任何形式的含有，例如“contains”及“containing”)都是開放的連繫動詞。結果，“包括”“具有”“包含”“含有”一或更多步驟或元件的方法或裝置係擁有該一或更多步驟或元件，但是不限於只有該一或更多步驟或元件。同樣，“包括”“具有”“包含”“含有”一或更多特徵的方法步驟或裝置元件係擁有該一或更多特徵，但是不限於只有該一或更多特徵。此外，用某一方式組態而成的裝置或結構至少是用該方式組構，但是也可用未表列的方式來組構。
所有構件或步驟的對應結構、材料、動作及等效物加上以下申請專利範圍中的功能元件(若有的話)旨在涵蓋任何結構、材料或動作用以完成與經具體主張之其他主張元件結合的功能。為了圖解說明及說明已描述本發明，但是並非旨在窮舉或限制本發明為所揭示的形式。本技藝一般技術人員明白在不脫離本發明的範疇及精神下，仍有許多修改及變體。選擇及描述該具體實施例是為了以最佳的方式解釋本發明及實際應用之一或更多態樣的原理，以及使得其他本技藝一般技術人員能夠了解用於適 合特定預期用途而有不同修改之不同具體實施例的本發明一或更多態樣。
102‧‧‧基板
104‧‧‧裝置層
106‧‧‧金屬層
108‧‧‧保護性硬遮罩層
110'‧‧‧固化絕緣層
111'‧‧‧孔洞
112'‧‧‧縮減能量移除膜
119‧‧‧溝槽
120‧‧‧開口
121‧‧‧導孔

Claims (20)

  1. 一種製造積體電路之方法，包含：提供中間層結構，其係包含：在基板結構之上提供未固化絕緣層；於該未固化絕緣層上方形成能量移除膜；形成穿過該能量移除膜且至少部份延伸進入該未固化絕緣層的至少一個開口；以及施加能量以固化該未固化絕緣層，建立固化絕緣層，以及使該能量移除膜部份分解，建立縮減能量移除膜於該固化絕緣層上方，該中間層結構包含該固化絕緣層以及該施加能量步驟係減少該至少一開口的縱橫比。
  2. 如申請專利範圍第1項所述之方法，其中，提供該中間層結構的步驟更包括：在施加該能量後，用導電材料溢注該至少一個開口。
  3. 如申請專利範圍第2項所述之方法，其中，提供該中間層結構的步驟更包括：在用該導電材料溢注該至少一個開口之後，平坦化該中間層結構的暴露表面。
  4. 如申請專利範圍第3項所述之方法，其中，提供該中間層結構的步驟更包括：使用該縮減能量移除膜作為用於該平坦化步驟的蝕刻中止物。
  5. 如申請專利範圍第4項所述之方法，其中，該縮減能量移除膜有10奈米或更小的厚度而且係藉由該中間層結構之該暴露表面的該平坦化步驟移除。
  6. 如申請專利範圍第1項所述之方法，其中，提供該中間層結構的步驟更包括：提供導電材料於該至少一個開口內以形成傳導結構，以及該基板結構包含設置於該基板結構之基板之上的金屬層，該傳導結構至少部份延伸至該金屬層。
  7. 如申請專利範圍第6項所述之方法，更包含：設置另一金屬層於該中間層結構上方，其中該傳導結構促進該金屬層與該另一金屬層之間的電連接。
  8. 如申請專利範圍第7項所述之方法，其中，該基板結構更包括設置於該金屬層下方的裝置層，以及其中，該傳導結構促進該另一金屬層與該裝置層之間的電連接。
  9. 如申請專利範圍第1項所述之方法，其中，該未固化絕緣層包含具有生孔劑的低k電介質材料或超低k電介質材料中之一者。
  10. 如申請專利範圍第9項所述之方法，其中，該固化絕緣層具有2.5或更小的有效電介質常數。
  11. 如申請專利範圍第9項所述之方法，其中，該未固化絕緣層包含生孔劑及基質材料，以及其中，該未固化絕緣層的生孔劑在該施加能量步驟期間至少部份分解。
  12. 如申請專利範圍第11項所述之方法，其中，該未固化絕緣層之該生孔劑包含碳基聚合物材料，以及該基質材料包含矽基材料。
  13. 如申請專利範圍第9項所述之方法，其中，相較於該未固化絕緣層的厚度，該固化絕緣層具有減少的厚度，藉此進一步減少該至少一個開口的縱橫比。
  14. 如申請專利範圍第12項所述之方法，其中，在該施加能量步驟期間，該能量移除膜的分解程度大於該未固化絕緣膜的分解程度。
  15. 如申請專利範圍第1項所述之方法，其中，相較於該未固化絕緣層的厚度，該固化絕緣層具有減少的厚度，藉此進一步減少該至少一個開口的縱橫比。
  16. 如申請專利範圍第15項所述之方法，其中，該施加能量步驟減少該能量移除膜之厚度的百分比大於該施加能量步驟減少該未固化絕緣層之厚度的百分比。
  17. 如申請專利範圍第1項所述之方法，其中，該施加能量步驟導致該縮減能量移除膜的厚度減少到小於該能量移除膜在該施加能量步驟之前的厚度之50%。
  18. 如申請專利範圍第1項所述之方法，其中，該能量移除膜包含碳基聚合物材料。
  19. 如申請專利範圍第1項所述之方法，其中，該形成該能量移除膜的步驟包括：從以下各物中之至少一者形成該能量移除膜：可光子分解材料、可熱分解材料、可電子束分解材料或其組合。
  20. 如申請專利範圍第1項所述之方法，其中，該施加能量步驟包括：利用熱能量、X射線能量、紫外光能量或紅外光能量中之一或更多者。
TW104112668A 2014-08-14 2015-04-21 製造後段製程中間層結構之方法 TWI575659B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/459,444 US9362162B2 (en) 2014-08-14 2014-08-14 Methods of fabricating BEOL interlayer structures

Publications (2)

Publication Number Publication Date
TW201606935A TW201606935A (zh) 2016-02-16
TWI575659B true TWI575659B (zh) 2017-03-21

Family

ID=55302691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112668A TWI575659B (zh) 2014-08-14 2015-04-21 製造後段製程中間層結構之方法

Country Status (3)

Country Link
US (1) US9362162B2 (zh)
CN (1) CN105374745B (zh)
TW (1) TWI575659B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9194838B2 (en) 2010-03-03 2015-11-24 Osaka University Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide
WO2014027580A1 (ja) 2012-08-17 2014-02-20 国立大学法人大阪大学 試料の分析方法
JP6282036B2 (ja) 2012-12-27 2018-02-21 クオンタムバイオシステムズ株式会社 物質の移動速度の制御方法および制御装置
CA2929929A1 (en) 2013-09-18 2015-03-26 Quantum Biosystems Inc. Biomolecule sequencing devices, systems and methods
JP2015077652A (ja) 2013-10-16 2015-04-23 クオンタムバイオシステムズ株式会社 ナノギャップ電極およびその製造方法
US10438811B1 (en) * 2014-04-15 2019-10-08 Quantum Biosystems Inc. Methods for forming nano-gap electrodes for use in nanosensors
US9793204B2 (en) * 2015-11-17 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Method of manufacturing semiconductor structure comprising plurality of through holes using metal hard mask
US10643912B2 (en) 2017-07-24 2020-05-05 Globalfoundries Inc. Chip package interaction (CPI) back-end-of-line (BEOL) monitoring structure and method
US10453605B2 (en) 2017-10-11 2019-10-22 Globalfoundries Inc. Insulating inductor conductors with air gap using energy evaporation material (EEM)
CN112802760B (zh) * 2021-01-07 2022-05-06 湖南中科存储科技有限公司 一种多芯片半导体封装及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114233A (en) * 1999-05-12 2000-09-05 United Microelectronics Corp. Dual damascene process using low-dielectric constant materials
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
US20010027009A1 (en) * 2000-02-22 2001-10-04 Naoteru Matsubara Method of fabricating semiconductor device
US6444136B1 (en) * 2000-04-25 2002-09-03 Newport Fab, Llc Fabrication of improved low-k dielectric structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723226B2 (en) * 2007-01-17 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio
CN101231950A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 固化多孔低介电常数层的方法
US7682963B2 (en) 2007-10-04 2010-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap for interconnect application
CN102487035B (zh) * 2010-12-01 2014-03-19 中芯国际集成电路制造(上海)有限公司 具有多孔结构的超低介电常数的层间介质的淀积方法
EP2972264A4 (en) * 2013-03-14 2016-12-07 Sano Intelligence Inc ON THE BODY BORN MICROSENSOR FOR BIO SURVEILLANCE
US9142451B2 (en) * 2013-09-16 2015-09-22 Globalfoundries Inc. Reduced capacitance interlayer structures and fabrication methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114233A (en) * 1999-05-12 2000-09-05 United Microelectronics Corp. Dual damascene process using low-dielectric constant materials
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
US20010027009A1 (en) * 2000-02-22 2001-10-04 Naoteru Matsubara Method of fabricating semiconductor device
US6444136B1 (en) * 2000-04-25 2002-09-03 Newport Fab, Llc Fabrication of improved low-k dielectric structures

Also Published As

Publication number Publication date
TW201606935A (zh) 2016-02-16
CN105374745A (zh) 2016-03-02
US20160049327A1 (en) 2016-02-18
US9362162B2 (en) 2016-06-07
CN105374745B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
TWI575659B (zh) 製造後段製程中間層結構之方法
US8900989B2 (en) Method of fabricating an air gap using a damascene process and structure of same
US7094669B2 (en) Structure and method of liner air gap formation
US7482265B2 (en) UV curing of low-k porous dielectrics
US7682963B2 (en) Air gap for interconnect application
US9142451B2 (en) Reduced capacitance interlayer structures and fabrication methods
US20060121721A1 (en) Methods for forming dual damascene wiring using porogen containing sacrificial via filler material
US9613880B2 (en) Semiconductor structure and fabrication method thereof
US20090104774A1 (en) Method of manufacturing a semiconductor device
US9385080B2 (en) Interconnect structure and method of forming the same
US9059259B2 (en) Hard mask for back-end-of-line (BEOL) interconnect structure
US20050266681A1 (en) Formation of low resistance via contacts in interconnect structures
US9576894B2 (en) Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
US9870944B2 (en) Back-end-of-line (BEOL) interconnect structure
KR20110119399A (ko) 반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법
KR101752539B1 (ko) 피처 개구를 갖는 반도체 장치 구조체를 형성하기 위한 방법
US9236294B2 (en) Method for forming semiconductor device structure
CN108231739B (zh) 隔离金属化特征的气隙
US20080188074A1 (en) Peeling-free porous capping material
US20070249164A1 (en) Method of fabricating an interconnect structure
US8889567B2 (en) Apparatus and methods for low K dielectric layers
TWI801352B (zh) 超低介電常數金屬間介電層的形成方法、積體電路的製造方法及半導體裝置
US9076645B1 (en) Method of fabricating an interlayer structure of increased elasticity modulus
KR20210025498A (ko) 구리 확산을 저감시키기 위한 비정질층 및 이것을 형성하는 방법
TWI518766B (zh) 在半導體基底上形成開口的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees