CN105374745A - 制造后段制程中间层结构的方法 - Google Patents

制造后段制程中间层结构的方法 Download PDF

Info

Publication number
CN105374745A
CN105374745A CN201510502269.4A CN201510502269A CN105374745A CN 105374745 A CN105374745 A CN 105374745A CN 201510502269 A CN201510502269 A CN 201510502269A CN 105374745 A CN105374745 A CN 105374745A
Authority
CN
China
Prior art keywords
energy
insulating barrier
film
uncured
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510502269.4A
Other languages
English (en)
Other versions
CN105374745B (zh
Inventor
S·K·辛格
R·P·斯里瓦斯塔瓦
T·J·唐
M·A·扎列斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN105374745A publication Critical patent/CN105374745A/zh
Application granted granted Critical
Publication of CN105374745B publication Critical patent/CN105374745B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Abstract

本申请涉及制造后段制程中间层结构的方法，其提供用于制造中间层结构的方法，例如，以用于提供电路结构的BEOL互连件。该方法包括，例如，提供中间层结构，其包含：在基板结构之上提供未固化绝缘层；于该未固化绝缘层上方形成能量移除膜；形成穿过该能量移除膜且至少部分延伸进入该未固化绝缘层的至少一个开口；以及施加能量以固化该未固化绝缘层而建立一固化绝缘层，以及使该能量移除膜部分分解，建立一减厚能量移除膜于该固化绝缘层上方，该中间层结构包含该固化绝缘层，以及该施加能量步骤减少该一或多个开口的纵横比。在一实作中，该未固化绝缘层包含生孔剂，其在施加能量期间也部分分解以进一步改善所述纵横比。

Description

制造后段制程中间层结构的方法
技术领域
本申请涉及促进集成电路的制造的方法，且更特别的是，涉及改善金属填料及集成电路的互连层的金属电阻均匀性的方法。
背景技术
随着半导体集成电路的密度持续增加以及电路元件的对应尺寸减少，制造良率及装置效能的问题也不断出现。例如，随着后段制程(BEOL)互连结构中的金属填料导孔及/或沟槽之间的间距持续减少，金属填料的问题开始出现或变得更明显，这有部分归因于结构的较高所欲纵横比(aspectratio)。此外，随着电路尺寸减少，效能可受到例如互连层之间的互连电阻-电容(RC)延迟所主宰。因此，亟须增强的互连件及增强的中间层结构以及制造方法。
发明内容
本申请克服先前技术的缺点，以及提供额外的优点，在一态样中，通过提供一种制造中间层结构的方法，其包含：在基板结构之上提供未固化绝缘层；于该未固化绝缘层上方形成能量移除膜(energyremovalfilm)；形成穿过该能量移除膜且至少部分延伸进入该未固化绝缘层的至少一个开口；以及施加能量以固化该未固化绝缘层而建立固化绝缘层，以及使该能量移除膜部分分解而建立缩减能量移除膜于该固化绝缘层上方，该中间层结构包含该固化绝缘层，以及该施加能量步骤减少该至少一个开口的纵横比。
透过本申请的技术可实现额外的特征及优点。在此详述本申请的其他具体实施例和态样并视为本申请的一部分。
附图说明
特别指出和清楚主张本申请的一或更多态样作为在本专利说明书结论的权利要求书的实施例。由以下结合附图的详细说明可明白本申请以上及其他的目标、特征及优点。
图1A的部分剖面正视图是根据本申请的一或更多态样图示的一个结构具体实施例，其包含金属层，并且在一制程期间得到；
图1B根据本申请的一或更多态样图示在提供保护性硬掩膜(mask)层于图1A的结构上方之后的结构；
图1C根据本申请的一或更多态样图示在设置包含生孔剂(porogen)的未固化绝缘层于图1B的结构上方之后的结构；
图1D根据本申请的一或更多态样图示在设置能量移除膜(ERF)及多个保护层于图1C的结构上方之后的结构；
图1E根据本申请的一或更多态样图示在图案化及蚀刻图1D的结构、移除该等保护层中的一者、以及形成穿过该能量移除膜及延伸进入该未固化绝缘层的一或更多开口之后的结构；
图1F根据本申请的一或更多态样图示在移除在图1E的结构上方的任何剩余保护层之后的结构；
图1G根据本申请的一或更多态样图示在施加能量至图1F的结构以使该未固化绝缘层固化以及使该能量移除膜部分分解以减少结构内的一或更多开口的纵横比之后的结构；
图1H根据本申请的一或更多态样图示在用导电材料溢注该一或更多开口之后的图1G的结构；
图1I根据本申请的一或更多态样图示在使用缩减能量移除膜作为蚀刻中止物来平坦化该导电材料之后的图1H的结构；
图1J根据本申请的一或更多态样图示在提供另一金属层于图1I的结构上方之后的结构，其中，所述传导结构部分提供该另一金属层与底下金属层之间的电连接；以及
图2根据本申请的一或更多态样图示用于制造中间层结构的一方法实施例。
符号说明
100结构
102基板
104装置层
106金属层
108保护性硬掩膜层
110绝缘层
110'固化绝缘层
111生孔剂
111'孔洞
112能量移除膜(ERF)
112'缩减能量移除膜
114金属硬掩膜层
115中间层结构
116电介质材料硬掩膜层
119沟槽
120开口
121导孔
122衬里
124传导结构
126金属层
200,210,220,230,240,250,260步骤。
具体实施方式
以下用图示于附图的非限定性实施例更详细地解释本申请的数个态样及其一些特征、优点及细节。省略习知材料、制造工具、加工技术等等的描述以免混淆本申请的细节。不过，应了解，尽管实施方式及特定实施例指出本申请的数个态样，然而它们皆仅供图解说明而不是用来限制。本领域技术人员显然由本揭示内容可明白在本申请概念的精神及/或范畴内有各种取代、修改、附加及/或配置。
在半导体技术中，根据通常表明为最小特征尺寸的特殊技术节点，可形成集成电路于半导体基板上。该最小特征尺寸在集成电路的后段制程(BEOL)加工期间，规定提供例如多层互连(例如多层铜互连，包括垂直互连导孔及水平互连金属线路)的间隔。随着技术节点持续缩减特征尺寸，制造良率及装置效能的问题跟着攀升。例如，缩减的特征尺寸可能造成间距要求垂直互连件具有高纵横比，导致在制造期间的金属填料问题。此外，电阻-电容(RC)互连延迟随着特征尺寸减小而变得更明显。高RC延迟可能部分为在互连件形成期间反应性离子蚀刻或湿蚀刻损坏中间层电介质的结果，这可能导致所制作出的集成电路的效能降级。此外，例如，由于铜互连件对于中间层电介质材料(例如，低k材料或超低k材料)有研磨选择性，以致金属电阻及金属不均匀性可能造成问题。
有利的是，本文所提供的中间层及互连件制程是藉由限制电阻不均匀性来改善电阻特性，以及藉由减少蚀刻及平坦化对于中间层材料的损伤来改善互连电阻-电容(RC)效能。有利的是，揭示于本文的制程也将使用于后段制程互连件加工的导孔开口与沟槽开口的纵横比(AR)予以减小，随着最小特征尺寸变窄，可增强金属填料制程，由此改善所形成的集成电路结构的良率及减少缺陷。所提出的制造加工法会改善芯片封装件相互作用(CPI)，这是藉由减少互连件应力，改善可靠性效能，而且可应用于任何技术节点，例如，可应用于包括28纳米(nm)以下的技术节点。
一般来说，在一态样中，本文所提供的是一种制造中间层结构的方法，其包含：在基板结构之上提供未固化绝缘层；于该未固化能量层上方形成能量移除膜；形成穿过该能量移除膜且至少部分延伸进入该未固化绝缘层的至少一个开口；以及施加能量以固化该未固化绝缘层，从而建立固化绝缘层，以及使该能量移除膜部分分解，从而于该固化绝缘层上方建立缩减能量移除膜，该中间层结构包含该固化绝缘层以及该施加能量步骤减少该至少一个开口的纵横比。
在一实施例中，该绝缘层，特别是该固化绝缘层，具有例如2.7或以下的有效电介质常数。该未固化绝缘层，可为低k或超低k电介质材料，可用生孔剂加上基质材料(matrixmaterial)形成，其中，施加能量也使该生孔剂至少部分分解，以固化该未固化绝缘层。相较于未固化绝缘层在施加能量前的厚度，该固化绝缘层可具有减少的厚度，由此进一步减少该至少一个开口的纵横比。在一实作中，相较于在施加能量期间的未固化绝缘膜，该能量移除膜的分解程度较大。作为一特定实施例，该未固化绝缘层的生孔剂可为碳基聚合物材料，而该基质材料可为硅基材料。
在另一具体实施例中，该能量移除膜可包含碳基聚合物材料，而该施加能量步骤可导致缩减能量移除膜的厚度减少成能量移除膜在施加能量前的厚度的50％或更小。例如，缩减能量移除膜的厚度可减少成能量移除膜在施加能量前的厚度的25％或更小。
作为一实施例，该能量移除膜与该绝缘层可为不同材料。例如，该能量移除膜可包含碳基聚合物材料，但是不包含绝缘层的基质材料。因此，相较于施加能量以固化该未固化绝缘层期间的绝缘层厚度，能量移除膜厚度的减少程度更大。绝缘层及能量移除膜在施加能量期间的厚度减少有利地造成设在中间层结构中的至少一个开口的纵横比减少。
一般而言，形成该能量移除膜的步骤可包含：由可光子分解材料(photonicdecomposablematerial)、可热分解材料、可电子束分解材料或其组合中的至少一者形成该能量移除膜。施加能量以固化该未固化绝缘层以及使该能量移除膜部分分解的步骤可包含：利用一或多种热能量、X射线能量、紫外光能量或红外光能量。
在一实作中，提供该中间层结构的步骤可进一步包括：在施加该能量后，用导电材料溢注(overfill)该至少一个开口，以及在用该导电材料溢注该至少一个开口之后，平坦化该中间层结构的暴露表面。有利的是，该缩减能量移除膜可用作该平坦化步骤的蚀刻中止物。在一实施例中，该缩减能量移除膜可厚约5纳米或更小(例如，具有2至3纳米的厚度)，以及可藉由平坦化中间层结构的暴露表面来移除。
在另一实作中，提供该中间层结构的步骤可包含：提供导电材料于该至少一个开口内以形成传导结构，以及该基板结构可包含设置于该基板结构的基板之上的金属层，其中，该传导结构至少部分延伸至该金属层。此外，该方法可包含：设置另一金属层于该中间层结构上方，其中，该传导结构促进该金属层与该另一金属层之间的电连接。例如，该基板结构可进一步包含：设置于该金属层之下的装置层，以及该传导结构可促进该另一金属层与该装置层之间的电连接。
以下参考为求容易了解而不按照比例绘制的附图，附图中相同或类似的组件用相同的元件符号表示。
图1A的部分剖开正视图是根据本申请的一或更多态样，图示在制造一或多个中间层结构期间所得到的结构100。在图示实施例中，结构100包含基板102，其在一实施例中可为块状半导体材料，例如块状硅晶圆。作为另一实施例，基板102可包含任何含硅基板，包括但不限于：硅(Si)、单晶硅、多晶硅、非晶硅、硅悬空(SON)、绝缘体上覆硅(SOI)或取代绝缘体上覆硅(SRI)基板及其类似者，以及可为n型或p型掺杂者。仅作为一实施例，例如，基板102可厚约600至700微米。
在前段制程(FEOL)加工期间，举例来说，个别的装置可制作于装置层104中，例如，金属-氧化物-半导体场效电晶体(MOSFET)或FinFET，以及电容器、电阻器及其他半导体装置。可用各种技术形成这些装置，而此等的形成可包含数个加工步骤，例如制作表面结构，用浅或深沟槽隔离装置，形成n型及p型阱(well)，提供栅极结构，以及制造源极及漏极传导接触结构。通过这些技术，可在装置层104中制成个别未连接(或部分连接)的半导体装置。
在FEOL加工以及中段制程(MOL)加工后，进行BEOL加工，例如，包括硅化源极及漏极区、沉积前金属电介质(pre-metaldielectric；PMD)层以及形成导孔或沟槽于PMD层中。在BEOL加工期间，可沉积一层导电材料，例如金属层106(例如，金属1层)，以及图案化成由互连线路或配线组成的网路，例如，以按实作集成电路设计所要求的，促进半导体装置在装置层104中的所欲互连。在BEOL加工期间，可重复金属层106的沉积，接着是后续加工以图案化、蚀刻及用传导结构填满沟槽及导孔，藉此以类似方式沉积及加工数个金属层，例如，6到10个金属层。在各个金属层之间，可形成中间层结构以隔离来自不同金属层的讯号以及支援集成电路结构的结构完整性，包括金属层及互连用的传导结构，例如沟槽或导孔。例如，该等中间层结构可包含一或多个中间层电介质。
图1B图示在图1A的金属层106上方提供保护性硬掩膜层108之后的结构100，例如为一层掺氮及掺氢碳化硅材料，或N-Blok(也称为用于低k的氮化物障壁)，它通常有10％莫耳至约25％莫耳的氮掺杂物，而且例如可用化学气相沉积(CVD)加工沉积。例如，保护性硬掩膜层108可具有5至25纳米的厚度。
图1C图示在提供绝缘层110于图1B的结构上方之后的结构。在一具体实施例中，绝缘层110可为具有生孔剂111的未固化电介质层。如下述，生孔剂111为可用例如用热、紫外光(UV)或其他固化制程降解或移除而留下孔洞的粒子。生孔剂111，可为纳米孔，可大略为球形，或有不规则的形状及大小，而且可能均匀或不均匀地分布于绝缘层110内。在另一具体实施例中，绝缘层110可包含，例如，基质-生孔剂系统，其中，生孔剂分布于基质材料中。在一实施例中，有些生孔剂111可彼此互相直接接触，而在另一实施例中，生孔剂111可均匀地分散。可利用CVD(例如，等离子加强CVD(PECVD))从气相或利用旋涂沉积制程从液相沉积成绝缘层110，以及例如，可具有30至60纳米的厚度。此外，生孔剂111可具有约1至3纳米的直径或关键尺寸。生孔剂111，例如，可为松油烯材料，例如a-松油烯(ATRP)，或可为环糊精材料，例如b-环糊精(BCD)。在另一实施例中，生孔剂111可为任何市售气态或液态造孔材料，包括任何碳基材料，例如生孔剂A。生孔剂-基质材料中的基质可为或包含硅基材料。
如图1D所示，于该结构上方提供能量移除膜(ERF)112作为硬掩膜，以及一或多层保护层，例如金属硬掩膜层114，诸如氮化钛、钽之类的层，以及电介质材料硬掩膜层116，诸如TEOS、SiON、SiCN之类的层，或更一般而言，由具有所欲蚀刻选择性的任何习知电介质材料形成者。
能量移除膜(ERF)112可用能量移除材料提供，其在暴露于适当能量(例如紫外光(UV)、X射线、红外光、可见光、热能量、电子束(e-beam)及/或其他适当能源)时可分解的材料。例如，能量移除材料中之一可用电子能量约100eV至约500KeV的电子束使其分解。该能量移除材料可包含可光子分解材料、可热分解材料、或可电子束分解材料。在一实作中，ERF112包含有机化合物，例如，碳基材料。因此，在一实作中，ERF112为不同于未固化绝缘层110的材料。(应注意，在替代方案中，ERF112与未固化绝缘层110可为类似的可分解材料，以及对于所提供的层有不同的厚度)。在一实作中，ERF112包含生孔剂，而未固化绝缘层110包含基质材料中的生孔剂，结果在施加能量时，ERF112的分解程度大于未固化绝缘层110。例如，ERF112可具有10至30纳米的厚度，以及用适当的制程形成，例如化学气相沉积(CVD)。
可用任何习知制程来提供金属硬掩膜层114及电介质硬掩膜层116。例如，金属硬掩膜层114及电介质硬掩膜层116的沉积制程可包含低温CVD、等离子加强CVD(PECVD)、或原子层沉积(ALD)。如前述，在一特定实施例中，金属硬掩膜层包含氮化钛、钽等层件，而该电介质硬掩膜层为具有所欲蚀刻选择性的任何习知电介质材料，例如TEOS、硅氧氮化物(SiON)、硅碳氮化物(SiCN)、及其类似者。
图1D的结构的图案化可用任何适当微影制程实现。图案化后，例如，可用任何适当蚀刻制程进行材料移除，例如可用非等向性干蚀刻制程，或例如，在CxFy气体中的反应性离子蚀刻(RIE)。当使用对保护层108材料有选择性的蚀刻剂时，蚀刻会自然地在保护层108停止，因此可保护下面的材料。然后，可选择性移除保护层108，例如，使用不同的蚀刻化学，例如干蚀刻。
图1E图示在图案化及蚀刻的一实施例之后的图1D的结构，其导致电介质硬掩膜层116(参考图1D)的移除，以及金属硬掩膜层114、能量移除膜112及未固化绝缘层110的各自部分的移除，以形成开口120。例如，开口120可包含延伸进入中间层结构的一或多个沟槽119及导孔121，例如，延伸进入及/或穿过未固化绝缘层110及保护性硬掩膜108至金属层106。开口120可进一步包含延伸进入未固化绝缘层110的一或多个沟槽119。开口120可填入传导结构，例如，以促进集成电路的互连，该互连包括BEOL金属层之间的垂直互连，并将于下文进一步加以解释。
图1F图示在例如用湿式清洗制程移除金属硬掩膜层114(参考图1E)之后的图1E结构。由于图案化、蚀刻、及湿式清洗加工的结果，开口120的侧壁可能受损，例如，由于碳在开口侧壁处或附近空乏所造成者。有利的是，以及如以下所解释的，此损伤至少部分藉由施加能量至结构而得到修补以同时使未固化绝缘层110固化，建立固化绝缘层110'，以及使能量移除膜112(部分)分解，于固化绝缘层110'上方建立缩减能量移除膜112'，如图1G所示。如图示，未固化绝缘层110的厚度缩减到固化绝缘层110'的厚度，以及通过分解可使能量移除层112的厚度缩减到缩减能量移除层112'，有利于减少形成于结构内的开口120的纵横比，这可改善开口的后续金属填充。在一实作中，能量移除膜112被减少成其厚度约为该能量移除膜在施加能量前的原始厚度的5至50％的缩减能量移除膜。在一实施例中，在此ERF有10至30纳米的起始厚度，所施加的能量可使ERF厚度减到约20％的原始ERF材料厚度，例如，约2至6纳米的厚度。
施加至结构以固化未固化绝缘层及减少能量移除膜的能量可包括紫外光(UV)、X射线、红外光、可见光、热能量、电子束(e-beam)及/或其他适当能源。施加至ERF112及未固化绝缘层110的一示范能源包括紫外光。所施加的能量可具有某一持续时间结合某种能量以实现生孔剂从ERF材料及未固化绝缘层的所欲部分移除。在一具体实施例中，热能量的实施是用约100℃至约600℃的温度，及/或约1分钟至约20分钟时段的持续时间。在另一实作中，紫外光能量的实施是用约100℃至约600℃的温度，及/或约1分钟至约10分钟时段的持续时间。在另一实施例中，可施加电子束，其电子能量在100电子伏特(eV)至500keV之间。在另一实施例中，取决于所使用的材料及厚度，约2到3分钟的紫外光可足以达成中间层结构115的所欲固化。
该ERF在暴露于所施加的能量时被部分移除，产生缩减ERF112'，以及未固化绝缘层110被固化，产生固化绝缘层110'。应注意，该施加能量步骤也使未固化绝缘层内的生孔剂分解，而施加至绝缘层的能量藉由调整例如在侧壁的碳组合物而帮助修补开口120的侧壁，这是因为有能量施加至该结构，打断绝缘层内的键结(bond)。例如，藉由建立约400℃的温度，绝缘层内的碳可被释出以移向开口侧壁并在侧壁处形成硅-碳键合，以及藉此重建侧壁表面。开口侧壁处的此种调整有利于提供改良的侧壁表面组合物用于金属填料制程。
在该固化制程期间，绝缘层110及ERF112中的可降解生孔剂111至少有一比例可转变成气相以及由结构移出或冒出，从而留下图示结构。例如，自绝缘层110中的生孔剂111形成的气体可迁移通过ERF112而逸出结构。所得孔洞111'可填入空气或者是其他气体，或使其中部分真空，这取决于所使用的制程条件。由于空气或真空的电介质常数约为1，所以孔洞111'的形成也用来减少所得的中间层结构的有效电介质常数。在一实施例中，中间层结构的电介质常数可在2.5至2.7之间；然而在另一实施例中，中间层结构的电介质常数可低于2.5。因此，在固化制程之前具有初始电容的中间层结构在固化后会有低于初始电容的最终电容，以及在一实施例中，可为初始电容的50％。如本领域中所习知的，例如，平行板电容器的电容与电介质常数成正比。在此情形下，平行电容器的板子与集成电路的金属层或层级毗邻。
图1H图示在提供金属填料于开口内以及溢注图1G结构之后的结构。例如，作为一实施例，可用障壁及种子沉积(BSD)和电化学电镀法(ECP)提供该金属填料。在一实施例中，传导结构120可包含沉积至开口120中的一或数个衬里(liner)122。该衬里大体指可包含传导结构的一部分的任何膜或层，以及包含(例如)一或多个共形沉积层，包括钛(Ti)、掺碳钛、钨(W)、氮化钨(WN)、氮化钛(TiN)、氮化钽(TaN)、氮化钛铝(TiAlN)、及其类似者。衬里122的沉积可使用ALD、CVD或任何其他适当制程，以及藉由部分填充开口来促进传导结构124的形成。由于固化绝缘层110'在开口120处有实质平滑的侧壁(图1G)，因此可减少衬里材料122移入绝缘层的风险，否则这有可能会降低效能以及增加集成电路的泄露。形成于开口120内的传导结构124，例如，可穿过绝缘层与保护性硬掩膜108而延伸到金属层106。
如图1I所示，可用化学机械研磨法来平坦化该结构，其中，缩减的ERF112'当作制程的CMP研磨中止层。对结构而言，这有利于提供更好的金属电阻均匀性。
图1J图示在另一金属层126已沉积于中间层结构及传导结构124上方之后的图1I结构。如图示，一或多个传导结构124促进金属层126与金属层106之间的电连接，并在这种情况下，促进金属层126与装置层104之间的电连接。在一集成电路制程中，例如，可能有6到10个金属层，其中，有附加中间层结构形成于各个相邻金属层之间。在形成金属层126后，例如，使用先前描述于本文的加工步骤，在金属层126之上可形成另一中间层结构，以实现减少所述诸层的电容。
图2根据本申请的一或多个态样概述制造中间层结构的一方法实施例作为总结。如图示，制造中间层结构(步骤200)包括：在基板结构之上提供未固化绝缘层，该未固化绝缘层包含生孔剂(步骤210)；于未固化绝缘层上方提供能量移除膜(步骤220)；形成穿过该能量移除膜且延伸进入或穿过未固化绝缘层的一或多个开口(步骤230)；施加能量以固化该未固化绝缘层，建立固化绝缘层，以及使该能量移除膜部分分解而于该固化绝缘层上方建立缩减能量移除膜，从而减少开口的纵横比(步骤240)；用导电材料溢注所述开口(步骤250)；以及使用该缩减能量移除膜作为研磨中止层来平坦化该中间层结构的暴露表面(步骤260)。
用于本文的术语是只为了要描述特定实施例而非旨在限制本申请。如本文所使用的，英文单数形式“a”、“an”和“the”也旨在包括复数形式，除非上下文中另有明确指示。更应该理解，用语“包括(comprise)”(以及任何形式的包括，例如“comprises”及“comprising”)、“具有”(以及任何形式的具有，例如“has”及“having”)、“包含”(以及任何形式的包含，例如“includes”及“including”)以及“含有”(以及任何形式的含有，例如“contains”及“containing”)都是开放的连系动词。结果，“包括”“具有”“包含”“含有”一或更多步骤或元件的方法或装置拥有该一或更多步骤或元件，但是不限于只有该一或更多步骤或元件。同样，“包括”“具有”“包含”“含有”一或更多特征的方法步骤或装置元件拥有该一或更多特征，但是不限于只有该一或更多特征。此外，用某一方式组态而成的装置或结构至少是用该方式组构，但是也可用未表列的方式来组构。
所有构件或步骤的对应结构、材料、动作及等效物加上权利要求书中的功能元件(若有的话)旨在涵盖任何结构、材料或动作用以完成与经具体主张的其他主张元件结合的功能。为了图解说明及说明已描述本申请，但是并非旨在穷举或限制本申请为所揭示的形式。本领域技术人员明白在不脱离本申请的范畴及精神下，仍有许多修改及变体。选择及描述该具体实施例是为了以最佳的方式解释本申请及实际应用的一或更多态样的原理，以及使得其他本技艺一般技术人员能够了解用于适合特定预期用途而有不同修改的不同具体实施例的本申请一或更多态样。

Claims (20)

1.一种方法，包含：
提供中间层结构，其包含：
在基板结构之上提供未固化绝缘层；
于该未固化绝缘层上方形成能量移除膜；
形成穿过该能量移除膜且至少部分延伸进入该未固化绝缘层的至少一个开口；以及
施加能量以固化该未固化绝缘层，建立固化绝缘层，以及使该能量移除膜部分分解，建立缩减能量移除膜于该固化绝缘层上方，该中间层结构包含该固化绝缘层以及该施加能量步骤减少该至少一开口的纵横比。
2.根据权利要求1所述的方法，其中，提供该中间层结构的步骤进一步包括：在施加该能量后，用导电材料溢注该至少一个开口。
3.根据权利要求2所述的方法，其中，提供该中间层结构的步骤进一步包括：在用该导电材料溢注该至少一个开口之后，平坦化该中间层结构的暴露表面。
4.根据权利要求3所述的方法，其中，提供该中间层结构的步骤进一步包括：使用该缩减能量移除膜作为用于该平坦化步骤的蚀刻中止物。
5.根据权利要求4所述的方法，其中，该缩减能量移除膜有10纳米或更小的厚度而且藉由该中间层结构的该暴露表面的该平坦化步骤移除。
6.根据权利要求1所述的方法，其中，提供该中间层结构的步骤进一步包括：提供导电材料于该至少一个开口内以形成传导结构，以及该基板结构包含设置于该基板结构的基板之上的金属层，该传导结构至少部分延伸至该金属层。
7.根据权利要求6所述的方法，进一步包含：设置另一金属层于该中间层结构上方，其中，该传导结构促进该金属层与该另一金属层之间的电连接。
8.根据权利要求7所述的方法，其中，该基板结构进一步包括设置于该金属层下方的装置层，以及其中，该传导结构促进该另一金属层与该装置层之间的电连接。
9.根据权利要求1所述的方法，其中，该未固化绝缘层包含具有生孔剂的低k电介质材料或超低k电介质材料中的一者。
10.根据权利要求9所述的方法，其中，该固化绝缘层具有2.5或更小的有效电介质常数。
11.根据权利要求9所述的方法，其中，该未固化绝缘层包含生孔剂及基质材料，以及其中，该未固化绝缘层的生孔剂在该施加能量步骤期间至少部分分解。
12.根据权利要求11所述的方法，其中，该未固化绝缘层的该生孔剂包含碳基聚合物材料，以及该基质材料包含硅基材料。
13.根据权利要求9所述的方法，其中，相较于该未固化绝缘层的厚度，该固化绝缘层具有减少的厚度，藉此进一步减少该至少一个开口的纵横比。
14.根据权利要求12所述的方法，其中，在该施加能量步骤期间，该能量移除膜的分解程度大于该未固化绝缘膜的分解程度。
15.根据权利要求1所述的方法，其中，相较于该未固化绝缘层的厚度，该固化绝缘层具有减少的厚度，藉此进一步减少该至少一个开口的纵横比。
16.根据权利要求15所述的方法，其中，该施加能量步骤减少该能量移除膜的厚度的百分比大于该施加能量步骤减少该未固化绝缘层的厚度的百分比。
17.根据权利要求1所述的方法，其中，该施加能量步骤导致该缩减能量移除膜的厚度减少到小于该能量移除膜在该施加能量步骤之前的厚度的50％。
18.根据权利要求1所述的方法，其中，该能量移除膜包含碳基聚合物材料。
19.根据权利要求1所述的方法，其中，该形成该能量移除膜的步骤包括：从以下各物中的至少一者形成该能量移除膜：可光子分解材料、可热分解材料、可电子束分解材料或其组合。
20.根据权利要求1所述的方法，其中，该施加能量步骤包括：利用热能量、X射线能量、紫外光能量或红外光能量中的一或更多者。
CN201510502269.4A 2014-08-14 2015-08-14 制造后段制程中间层结构的方法 Expired - Fee Related CN105374745B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/459,444 2014-08-14
US14/459,444 US9362162B2 (en) 2014-08-14 2014-08-14 Methods of fabricating BEOL interlayer structures

Publications (2)

Publication Number Publication Date
CN105374745A true CN105374745A (zh) 2016-03-02
CN105374745B CN105374745B (zh) 2019-03-01

Family

ID=55302691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510502269.4A Expired - Fee Related CN105374745B (zh) 2014-08-14 2015-08-14 制造后段制程中间层结构的方法

Country Status (3)

Country Link
US (1) US9362162B2 (zh)
CN (1) CN105374745B (zh)
TW (1) TWI575659B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802760A (zh) * 2021-01-07 2021-05-14 山东傲天环保科技有限公司 一种多芯片半导体封装及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011108540A1 (ja) 2010-03-03 2011-09-09 国立大学法人大阪大学 ヌクレオチドを識別する方法および装置、ならびにポリヌクレオチドのヌクレオチド配列を決定する方法および装置
US9535033B2 (en) 2012-08-17 2017-01-03 Quantum Biosystems Inc. Sample analysis method
JP6282036B2 (ja) 2012-12-27 2018-02-21 クオンタムバイオシステムズ株式会社 物質の移動速度の制御方法および制御装置
EP3578987A1 (en) 2013-09-18 2019-12-11 Quantum Biosystems Inc. Biomolecule sequencing devices, systems and methods
JP2015077652A (ja) 2013-10-16 2015-04-23 クオンタムバイオシステムズ株式会社 ナノギャップ電極およびその製造方法
US10438811B1 (en) * 2014-04-15 2019-10-08 Quantum Biosystems Inc. Methods for forming nano-gap electrodes for use in nanosensors
US9793204B2 (en) * 2015-11-17 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Method of manufacturing semiconductor structure comprising plurality of through holes using metal hard mask
US10643912B2 (en) 2017-07-24 2020-05-05 Globalfoundries Inc. Chip package interaction (CPI) back-end-of-line (BEOL) monitoring structure and method
US10453605B2 (en) 2017-10-11 2019-10-22 Globalfoundries Inc. Insulating inductor conductors with air gap using energy evaporation material (EEM)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
US6444136B1 (en) * 2000-04-25 2002-09-03 Newport Fab, Llc Fabrication of improved low-k dielectric structures
CN101226896A (zh) * 2007-01-17 2008-07-23 台湾积体电路制造股份有限公司 双层多孔性介电层和半导体介电层内连线结构的制造方法
CN101231950A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 固化多孔低介电常数层的方法
CN102487035A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(上海)有限公司 具有多孔结构的超低介电常数的层间介质的淀积方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114233A (en) * 1999-05-12 2000-09-05 United Microelectronics Corp. Dual damascene process using low-dielectric constant materials
US6399478B2 (en) * 2000-02-22 2002-06-04 Sanyo Electric Co., Ltd. Method of making a dual damascene structure with modified insulation
US7682963B2 (en) 2007-10-04 2010-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap for interconnect application
US9182368B2 (en) * 2013-03-14 2015-11-10 Sano Intelligence, Inc. Method of manufacturing a sensor for sensing analytes
US9142451B2 (en) * 2013-09-16 2015-09-22 Globalfoundries Inc. Reduced capacitance interlayer structures and fabrication methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
US6444136B1 (en) * 2000-04-25 2002-09-03 Newport Fab, Llc Fabrication of improved low-k dielectric structures
CN101226896A (zh) * 2007-01-17 2008-07-23 台湾积体电路制造股份有限公司 双层多孔性介电层和半导体介电层内连线结构的制造方法
CN101231950A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 固化多孔低介电常数层的方法
CN102487035A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(上海)有限公司 具有多孔结构的超低介电常数的层间介质的淀积方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802760A (zh) * 2021-01-07 2021-05-14 山东傲天环保科技有限公司 一种多芯片半导体封装及其形成方法
CN112802760B (zh) * 2021-01-07 2022-05-06 湖南中科存储科技有限公司 一种多芯片半导体封装及其形成方法

Also Published As

Publication number Publication date
CN105374745B (zh) 2019-03-01
TW201606935A (zh) 2016-02-16
US9362162B2 (en) 2016-06-07
TWI575659B (zh) 2017-03-21
US20160049327A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
CN105374745A (zh) 制造后段制程中间层结构的方法
US9299603B2 (en) Air gap formation by damascene process
US7094669B2 (en) Structure and method of liner air gap formation
US7078352B2 (en) Methods for selective integration of airgaps and devices made by such methods
US7879683B2 (en) Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
TWI618147B (zh) 半導體裝置的製造方法
US20090104774A1 (en) Method of manufacturing a semiconductor device
US20060121721A1 (en) Methods for forming dual damascene wiring using porogen containing sacrificial via filler material
US9412651B2 (en) Air-gap formation in interconnect structures
US9142451B2 (en) Reduced capacitance interlayer structures and fabrication methods
JP2009528690A (ja) 誘電材料における金属配線
US20160358851A1 (en) Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
US20150021779A1 (en) Hard mask for back-end-of-line (beol) interconnect structure
JP2009194072A (ja) 半導体装置の製造方法
CN108231739B (zh) 隔离金属化特征的气隙
JP2008193038A (ja) 多孔質低誘電率層の製造方法及び構造、相互接続処理方法及び相互接続構造
JP5375601B2 (ja) 半導体装置の製造方法
US20100301494A1 (en) Re-establishing a hydrophobic surface of sensitive low-k dielectrics in microstructure devices
JP4868742B2 (ja) 半導体装置
US20050136643A1 (en) Dielectric film forming method for semiconductor device and semiconductor device
US20080122093A1 (en) Semiconductor device and method for manufacturing the same
US8664743B1 (en) Air-gap formation in interconnect structures
JP2011155074A (ja) 半導体装置の製造方法
KR100562319B1 (ko) 반도체 소자의 층간 절연막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210310

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190301

Termination date: 20210814

CF01 Termination of patent right due to non-payment of annual fee