TWI574376B - 用於一積體電路墊片之靜電放電保護之裝置 - Google Patents

用於一積體電路墊片之靜電放電保護之裝置 Download PDF

Info

Publication number
TWI574376B
TWI574376B TW101126360A TW101126360A TWI574376B TW I574376 B TWI574376 B TW I574376B TW 101126360 A TW101126360 A TW 101126360A TW 101126360 A TW101126360 A TW 101126360A TW I574376 B TWI574376 B TW I574376B
Authority
TW
Taiwan
Prior art keywords
coupled
contact region
base
diffusion contact
resistor
Prior art date
Application number
TW101126360A
Other languages
English (en)
Other versions
TW201324743A (zh
Inventor
飛利浦 迪瓦
瑪立傑 費南德茲
派翠克 貝瑟克斯
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201324743A publication Critical patent/TW201324743A/zh
Application granted granted Critical
Publication of TWI574376B publication Critical patent/TWI574376B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

用於一積體電路墊片之靜電放電保護之裝置
本揭示內容係關於高電壓(HV)金屬氧化物半導體(MOS)器件，且更特定言之係關於為HV MOS器件提供提升靜電放電(ESD)保護。
本申請案主張Philippe Deval、Fernandez Marija及Besseux Patrick於2011年7月21日申請之標題為「Multi-Channel Homogenous Path for Enhanced Mutual Triggering of Electrostatic Discharge Fingers」之美國臨時專利申請案序號第61/510,357號共同擁有之優先權利，出於所有目的以引用之方式將該申請案併入本文中。
CAN控制器區域網路(CAN或CAN-匯流排)係經設計以允許微控制器及器件在無一主機電腦之一車輛內彼此通信之一車輛匯流排標準。CAN係經特別設計用於汽車應用之一基於訊息之協定，但其現在亦可使用於諸如工業自動化及醫療器材之其他領域中。LIN-匯流排(區域互連網路)係用於當前汽車網路架構中之一車輛匯流排標準或電腦網路連結匯流排系統。LIN協會強制執行LIN規格。LIN匯流排係作為一CAN匯流排之一低價位子網路使用之一小且慢的網路系統，其用以整合現今車輛中之智慧型感測器器件或致動器。汽車工業開始需要高於標準4 kV之HBM ESD目標。當前資訊指示需要大於6 kV(匯流排接針及SPLIT接針上之目標為8 kV)。再者，業界可能使器件經受如IEC 801及 IEC 61000-4-2所定義之系統級測試。因此必須符合IEC 1000-4-2：1995規格以及以下關於用於一CAN及/或LIN系統中之一積體電路器件之所有接針之可靠性規格：ESD：EIA/JESD22 A114/A113、ESD：IEC 1000-4-2：1995。
高能量ESD放電(8KV HBM/6KV IEC 61000.4)引發ESD保護中之高電流峰流動(高達20A @ 6KV IEC 61000.4)。與用於保護之積體電路器件信號墊片並聯(汽車需求)添加一220 pF負載電容器顯著放大了此電流峰(此電容器之放電電流添加至ESD電流且此負載電容器大體上不存在串聯電阻以在ESD電路驟回時限制其之放電電流)。
因此，需要能夠操縱提升之高能量ESD放電而不損害經保護之積體電路器件之一更穩健之ESD保護電路。
根據一實施例，一種用於一積體電路墊片之靜電放電(ESD)保護之裝置可包括：複數個ESD指(300)，其中該複數個ESD指之各者可耦合至一信號墊片連接件(323)、一分佈式基極連接件(316)、耦合至一閘極連接件之一多晶矽層(322)及一接地連接件(318)。
根據一進一步實施例，複數個ESD指(300)之各者可包括：一N型金屬氧化物半導體(NMOS)器件(312)，該NMOS器件(312)包括：由在一P型基板(308)中形成之一N型井(330)形成且透過N型井(330)中之一N+擴散接觸區(332)耦合至信號墊片(323)之一高電壓(HV)汲極、由在P型基板(308)上之多晶矽層(322)形成且藉由其等之間之一薄氧化 物層自此絕緣之一閘極、及由P型基板(308)中之一第一N+擴散接觸區(302)形成且耦合至分佈式基極連接件(316)之一源極；一第一NPN雙極性器件(306)，該第一NPN雙極性器件(306)包括由N型井(330)形成之一集極、由P型基板(308)形成之一基極、及由P型基板(308)中之一第二N+擴散接觸區(310)形成且耦合至接地連接件(318)之一射極；一第二NPN雙極性器件(324)，該第二NPN雙極性器件(324)包括由N型井(330)形成之一集極、由P型基板(308)形成之一基極、及由P型基板(308)中之第一N+擴散接觸區(302)形成且耦合至分佈式基極連接件(316)之一射極；一第一P+擴散接觸區(314)，該第一P+擴散接觸區(314)在P型基板(308)中且耦合至分佈式基極連接件(316)，其中該第一P+擴散接觸區(314)可經對接接近於第一N+擴散接觸區(302)；及一第二P+擴散接觸區(320)，該第二P+擴散接觸區(320)在P型基板(308)中且耦合至接地連接件(318)。
根據一進一步實施例，第二NPN雙極性器件(324)可係第一NPN雙極性器件(306)之一輔助作用NPN雙極性器件。根據一進一步實施例，可在P型基板(308)中形成一第一電阻器(328)，該第一電阻器(328)將第一NPN雙極性器件(306)及第二NPN雙極性器件(324)之基極耦合至第一P+擴散接觸區(314)；且可在P型基板(308)中形成一第二電阻器(326)，該第二電阻器(326)將第一NPN雙極性器件(306)及第二NPN雙極性器件(324)之基極耦合至第二P+擴散接觸區(320)。
根據一進一步實施例，第一基極電阻器(328)可係一非所需之寄生電阻器，而第二基極-射極電阻器(326)可係所要的。根據一進一步實施例，第一基極電阻器(328)將第一NPN雙極性器件(306)及第二NPN雙極性器件(324)之基極連接至分佈式基極連接件(316)。根據一進一步實施例，第二電阻器(326)之電阻可高於第一電阻器(328)以最大化該複數個ESD指(300)之互相觸發。根據一進一步實施例，由多晶矽層(322)形成之閘極可耦合至分佈式基極連接件(316)。根據一進一步實施例，由多晶矽層(322)形成之閘極可透過一電阻器耦合至分佈式基極連接件(316)。根據一進一步實施例，由多晶矽層(322)形成之閘極可透過一電阻器耦合至接地連接件(318)。根據一進一步實施例，由多晶矽層(322)形成之閘極可耦合至接地連接件(318)。根據一進一步實施例，由多晶矽層(322)形成之閘極可耦合至一ESD箝位觸發電路(110)。
根據一進一步實施例，該複數個ESD指(400a)之各者可包括：一NMOS器件(312)，該NMOS器件(312)包括由對接至一P型井本體(308a)之一N型井(330a)形成且透過N型井(330a)中之一N+擴散接觸區(332)耦合至信號墊片(323)之一高電壓(HV)汲極、由在P型井本體(308a)上之多晶矽層(322)形成且藉由其等之間之一薄氧化物層自此絕緣之一閘極、及由P型井本體(308a)中之一第一N+擴散接觸區(302)形成且耦合至分佈式基極連接件(316)之一源極；一第一NPN雙極性器件(306)，該第一NPN雙極性器件(306)包括 由N型井(330a)形成之一集極、由P型井本體(308a)形成之一基極、及由P型井本體(308a)中之一第二N+擴散接觸區(310)形成且耦合至接地連接件(318)之一射極；一第二NPN雙極性器件(324)，該第二NPN雙極性器件(324)包括由N型井(330a)形成之一集極、由P型井本體(308a)形成之一基極、及由P型井本體(308a)中之第一N+擴散接觸區(302)形成且耦合至分佈式基極連接件(316)之一射極；一第一P+擴散接觸區(314)，該第一P+擴散接觸區(314)在P型井本體(308a)中且耦合至分佈式基極連接件(316)，其中該第一P+擴散接觸區(314)可經對接接近於第一N+擴散接觸區(302)；一第二P+擴散接觸區(320)，該第二P+擴散接觸區(320)在P型井本體(308a)中且耦合至接地連接件(318)；及一隔離基板(334)，該隔離基板(334)具有於其上沈積之P型井本體(308a)及N型井(330a)。
根據一進一步實施例，第二NPN雙極性器件(324)可係第一NPN雙極性器件(306)之一輔助作用NPN雙極性器件。根據一進一步實施例，信號墊片連接件(323)可連接至一正電源，而接地連接件(318)可連接至欲保護之一信號墊片。根據一進一步實施例，可在P型井本體(308a)中形成一第一電阻器(328)，該第一電阻器(328)將第一NPN雙極性器件(306)及第二NPN雙極性器件(324)之基極耦合至第一P+擴散接觸區(314)；且可在P型井本體(308a)中形成一第二電阻器(326)，該第二電阻器(326)將第一NPN雙極性器件(306)及第二NPN雙極性器件(324)之基極耦合至第二P+擴 散接觸區(320)。
根據一進一步實施例，第一基極電阻器(328)可係一非所需之寄生電阻器，而第二基極-射極電阻器(326)可係一所要的寄生電阻器。根據一進一步實施例，第二電阻器(326)之電阻可高於第一電阻器(328)以最大化該複數個ESD指(400a)之互相觸發。根據一進一步實施例，由多晶矽層(322)形成之閘極可耦合至分佈式基極連接件(316)。根據一進一步實施例，由多晶矽層(322)形成之閘極可透過一電阻器耦合至接地連接件(318)。根據一進一步實施例，由多晶矽層(322)形成之閘極可耦合至一ESD箝位觸發電路(110)。
根據一進一步實施例，該複數個ESD指(400b)之各者可包括：一NMOS器件(312)，該NMOS器件(312)包括由環繞一P型井本體(308b)之一深N型井(330b)形成且透過該深N型井(330b)中之一N+擴散接觸區(332)耦合至信號墊片連接件(323)之一高電壓(HV)汲極、由在P型井本體(308b)上之多晶矽層(322)形成且藉由其等之間之一薄氧化物層自此絕緣之一閘極、及由P型井本體(308b)中之一第一N+擴散接觸區(302)形成且耦合至分佈式基極連接件(316)之一源極；一第一NPN雙極性器件(306)，該第一NPN雙極性器件(306)包括由深N型井(330b)形成之一集極、由P型井本體(308b)形成之一基極、及由P型井本體(308b)中之一第二N+擴散接觸區(310)形成且耦合至該接地連接件(318)之一射極；一第二NPN雙極性器件(324)，該第二NPN雙極性器件 (324)包括由深N型井(330b)形成之一集極、由P型井本體(308b)形成之一基極、及由P型井本體(308b)中之第一N+擴散接觸區(302)形成且耦合至分佈式基極連接件(316)之一射極；一第一P+擴散接觸區(314)，該第一P+擴散接觸區(314)在P型井本體(308b)中且耦合至分佈式基極連接件(316)，其中該第一P+擴散接觸區(314)可經對接接近於該第一N+擴散接觸區(302)；一第二P+擴散接觸區(320)，該第二P+擴散接觸區(320)在P型井本體(308b)中且耦合至接地連接件(318)；及一P型基板(308)，該P型基板(308)具有於其中形成之深N型井(330b)。
根據一進一步實施例，第二NPN雙極性器件(324)可係第一NPN雙極性器件(306)之一輔助作用NPN雙極性器件。根據一進一步實施例，第一基極電阻器(328)可係一非所需之寄生電阻器，而第二基極-射極電阻器(326)可係一所要之寄生電阻器。根據一進一步實施例，第二電阻器(326)之電阻高於第一電阻器(328)以最大化該複數個ESD指(400b)之互相觸發。根據一進一步實施例，由多晶矽層(322)形成之閘極可耦合至分佈式基極連接件(316)。根據一進一步實施例，由多晶矽層(322)形成之閘極可透過一電阻器耦合至分佈式基極連接件(316)。根據一進一步實施例，由多晶矽層(322)形成之閘極可透過一電阻器耦合至接地連接件(318)。根據一進一步實施例，由多晶矽層(322)形成之閘極可耦合至該接地連接件(318)。根據一進一步實施例，由多晶矽層(322)形成之閘極可耦合至一ESD箝位觸發電路 (110)。根據一進一步實施例，其中信號墊片連接件(323)可連接至一正電源，而接地連接件(318)可連接至欲保護之一信號墊片。
根據一進一步實施例，一種用於一積體電路墊片之靜電放電(ESD)保護之裝置可包括：複數個ESD指(400c)，其中該複數個ESD指(400c)之各者可耦合至一信號墊片連接件(423)、一分佈式基極連接件(416)、耦合至一閘極連接件之一多晶矽層(422)及一接地連接件(418)；其中該複數個ESD指(400c)之各者可包括：一PMOS器件(412)，該PMOS器件(412)包括由形成於一深N型井(408c)中之一P型井(430c)形成且透過該P型井(430c)中之一P+擴散接觸區(432)耦合至一接地墊片(418)之一汲極、由在深N型井(408c)上之多晶矽層(422)形成且藉由其等之間之一薄氧化物層自此絕緣之一閘極、及由深N型井(408c)中之一第一P+擴散接觸區(402)形成且耦合至分佈式基極連接件(416)之一源極；一第一PNP雙極性器件(406)，該一第一PNP雙極性器件(406)包括由P型井(430c)形成之一集極、由深N型井(408c)形成之一基極、及由深N型井(408c)中之一第二P+擴散接觸區(410)形成且耦合至信號墊片連接件(423)之一射極；一第二PNP雙極性器件(424)，該第二PNP雙極性器件(424)包括由P型井(430c)形成之一集極、由深N型井(408c)形成之一基極、及由深N型井(408c)中之一第一P+擴散接觸區(402)形成且耦合至分佈式基極連接件(416)之一射極；一第一N+擴散接觸區(414)，該第一N+擴散接觸區 (414)在深N型井(408c)中且耦合至分佈式基極連接件(416)，其中該第一N+擴散接觸區(414)可經對接接近於第一P+擴散接觸區(402)；及一第二N+擴散接觸區(420)，該第二N+擴散接觸區(420)在深N型井(408c)中且耦合至該信號墊片連接件(423)。
根據一進一步實施例，第二PNP雙極性器件(424)可係第一PNP雙極性器件(406)之一輔助作用PNP雙極性器件。根據一進一步實施例，一第一電阻器(428)可將第一PNP雙極性器件(406)及第二PNP雙極性器件(424)之基極耦合至第一N+擴散接觸區(414)。根據一進一步實施例，一第二電阻器(426)可將第一PNP雙極性器件(406)及第二PNP雙極性器件(424)之基極耦合至第二N+擴散接觸區(420)，其中該第二電阻器(426)之電阻高於第一電阻器(428)以最大化該複數個ESD指(400c)之互相觸發。根據一進一步實施例，第一基極電阻器(428)可係一非所需之寄生電阻器，而第二基極-射極電阻器(426)可係一所要之寄生電阻。根據一進一步實施例，由多晶矽層(422)形成之閘極可耦合至分佈式基極連接件(416)。根據一進一步實施例，由多晶矽層(422)形成之閘極可透過一電阻器耦合至分佈式基極連接件(416)。根據一進一步實施例，由多晶矽層(422)形成之閘極可透過一電阻器耦合至接地連接件(418)。根據一進一步實施例，由多晶矽層(422)形成之閘極可耦合至該接地連接件(418)。根據一進一步實施例，由多晶矽層(422)形成之閘極可耦合至一ESD箝位觸發電路(110)。根據一進一步實 施例，信號墊片連接件(423)可連接至一正電源，而接地連接件(418)可連接至欲保護之一信號墊片。
根據又另一實施例，一種用於一積體電路墊片之靜電放電(ESD)保護之裝置可包括：複數個ESD指(400d)，其中該複數個ESD指(400d)之各者可耦合至一信號墊片連接件(423)、一分佈式基極連接件(416)、耦合至一閘極連接件之一多晶矽層(422)及一接地連接件(418)；其中該複數個ESD指(400d)之各者可包括：一PMOS器件(412)，該PMOS器件(412)包括由形成於一P型井(430d)(形成於一深N型井(408d)中)中之第一P+擴散接觸區(432)形成且耦合至一接地墊片(418)之一汲極、由在該深N型井(408d)上之該多晶矽層(422)形成且藉由其等之間之一薄氧化物層自此絕緣之一閘極、及由該深N型井(408d)中之一第二P+擴散接觸區(442)形成且耦合至該信號墊片連接件(423)之一源極；一NPN雙極性器件(406)，該NPN雙極性器件(406)包括由深N型井(408d)形成透過第二N+擴散接觸區(444)耦合至信號墊片連接件(423)之一集極、由P型井(430d)(可形成於一深N型井(408d)中)形成之一基極、及由建立於P型井(430d)內部之一第一N+擴散(410)形成且耦合至接地連接件(418)之一射極；一第三P+擴散接觸區(414)，該第三P+擴散接觸區(414)在P型井(430d)中且耦合至分佈式基極連接件(416)；一第一P+擴散接觸區(432)，該第一P+擴散接觸區(432)形成於P型井(430d)中且充當至接地連接件(418)之基極接觸區(426)；及一P型基板，該P型基板具有於其中形 成之深N型井(408d)。
根據一進一步實施例，可在NPN雙極性器件(406)之基極與第三P+擴散接觸區(414)之間形成一第一電阻器(428)。根據一進一步實施例，可在NPN雙極性器件(406)之基極與第一P+擴散接觸區(432)之間形成一第二電阻器(426)，該第一P+擴散接觸區(432)形成於P型井(430d)中且耦合至接地墊片連接件(418)，其中第二電阻器(426)之電阻高於第一電阻器(428)以最大化該複數個ESD指(400d)之互相觸發。根據一進一步實施例，第一基極電阻器(428)可係一非所需之寄生電阻器，而第二基極-射極電阻器(426)可係一所要之寄生電阻。根據一進一步實施例，由多晶矽層(422)形成之閘極可耦合至墊片連接件(423)。根據一進一步實施例，由多晶矽層(422)形成之閘極可透過一電阻器耦合至墊片連接件(423)。根據一進一步實施例，由該多晶矽層(422)形成之閘極可耦合至墊片連接件(423)。根據一進一步實施例，由多晶矽層(422)形成之閘極可耦合至一ESD箝位觸發電路(110)。根據一進一步實施例，信號墊片連接件(423)可連接至一正電源，而接地連接件(418)可連接至欲保護之一信號墊片。
根據又另一實施例，一種用於一積體電路墊片之靜電放電(ESD)保護之裝置可包括：複數個ESD指(900)，其中該複數個ESD指(900)之各者可耦合至一信號墊片連接件(923)、一分佈式基極連接件(916)及一接地連接件(918)；其中該複數個ESD指(900)之各者可包括：一NPN雙極性器 件(906)，該NPN雙極性器件(906)包括由形成於一N型井(930)(形成於一P型基板(908)中)中之一第一N+擴散接觸區(932)形成且耦合至信號墊片連接件(923)之一集極、形成於P型基板(908)中之一基極、及由形成於P型基板(908)中之一第二N+擴散接觸區(910)形成且耦合至接地連接件(918)之一射極。
根據一進一步實施例，可在NPN雙極性器件(906)之基極與一第一P+擴散接觸區(914)之間形成一第一電阻器(928)。根據一進一步實施例，可在NPN雙極性器件(906)之基極與耦合至接地連接件(918)之一第二P+擴散接觸區(920)之間形成一第二電阻器(926)，其中第二電阻器(926)之電阻高於第一電阻器(928)以最大化該複數個ESD指(900)之互相觸發。根據一進一步實施例，第一基極電阻器(928)可係一非所需之寄生電阻器，而第二基極-射極電阻器(926)可係一所要的寄生電阻器。
根據另一實施例，一種用於一積體電路墊片之靜電放電(ESD)保護之裝置可包括：複數個ESD指(1000)，其中該複數個ESD指(1000)之各者可耦合至一信號墊片連接件(1023)、一分佈式基極連接件(1016)及一接地連接件(1018)；其中該複數個ESD指(1000)之各者可包括：一PNP雙極性器件(1006)，該PNP雙極性器件(1006)包括由一P型基板(1008)形成且透過形成於該P型基板(1008)中之一第一P+擴散接觸區(1032)耦合至接地連接件(1018)之一集極、由一N型井(1030)形成且透過一第一N+擴散接觸區 (1014)(形成於N型井(1030)中且透過形成於N型井(1030)中之一第二N+擴散接觸區(1020)耦合至墊片連接件(1023))耦合至分佈式基極連接件(1016)之一基極及由形成於N型井基極(1030)中之一第二P+擴散接觸區(1010)形成且耦合至該信號墊片連接件(1023)之一射極。
根據一進一步實施例，可在PNP雙極性器件(1006)之基極與第一N+擴散接觸區(1014)之間形成一第一電阻器(1028)。根據一進一步實施例，可在PNP雙極性器件(1006)之基極與形成於該N型井(1030)中且耦合至信號墊片連接件(1023)之一第二N+擴散接觸區(1020)之間形成一第二電阻器(1026)，其中第二電阻器(1026)之電阻可高於第一電阻器(1028)以最大化該複數個ESD指(1000)之互相觸發。根據一進一步實施例，第一基極電阻器(1028)可係一非所需之寄生電阻器，而第二基極-射極電阻器(1026)可係一所要的寄生電阻器。
根據另一實施例，一種用於一積體電路墊片之靜電放電(ESD)保護之裝置可包括：複數個ESD指(1100)，其中該複數個ESD指(1100)之各者可耦合至一信號墊片連接件(1123)、一分佈式基極連接件(1116)及一接地連接件(1118)；其中該複數個ESD指(1100)之各者可包括：一NPN雙極性器件(1106)，該NPN雙極性器件(1106)包括由一深N型井(1108)形成且透過一第二N+擴散接觸區(1144)耦合至信號墊片連接件(1123)之一集極、由深N型井(1108)中之一P型井(1130)形成且透過一第一P+擴散接觸區(1114)(形成 於P型井(1130)中且透過形成於P型井(1130)中之一第二P+擴散接觸區(1132)耦合至接地連接件(1118))耦合至分佈式基極連接件(1116)之一基極、及由形成於P型井(1130)內部之一第一N+擴散(1110)形成且耦合至接地連接件(1118)之一射極；及一P型基板，該P型基板具有於其中形成之深N型井(1108)。
根據一進一步實施例，可在NPN雙極性器件(1106)之基極與第一P+擴散接觸區(1114)之間形成一第一電阻器(1128)。根據一進一步實施例，可在NPN雙極性器件(1106)之基極與形成於P型井(1130)中之第二P+擴散接觸區(1132)之間形成一第二電阻器(1126)，其中第二電阻器(1126)之電阻可高於第一電阻器(1128)以最大化該複數個ESD指(1100)之互相觸發。根據一進一步實施例，第一基極電阻器(1128)可係一非所需之寄生電阻器，而第二基極-射極電阻器(1126)可係一所要的寄生電阻器。根據一進一步實施例，信號墊片連接件(1123)可連接至一正電源，而接地連接件(1118)可連接至欲保護之一信號墊片。
結合隨附圖式參考以下描述可獲取對本揭示內容之一更為全面之理解。
雖然本揭示內容易於以多種修改及替代性形式呈現，但其之特定例示性實施例已展示於圖式中且詳細描述於本文中。然而，應理解本文中特定例示性實施例之描述並非意欲將本揭示內容限制於本文中揭示之特定形式，相反，本 揭示內容涵蓋如隨附申請專利範圍中所定義之所有修改及等效物。
於ESD保護器件中旁通之高ESD能量需要寬的器件而該等寬的器件僅可透過並聯連接之多個基礎器件而實現。在下文中將此等基礎器件稱為「指」。當一起觸發所有此等指時實現最大效率。在某些放電條件下僅觸發少數指，甚至僅觸發一單個指。因而明顯減小了ESD保護效率。
ESD保護主要依賴於至MOS器件之固有成對之雙極性器件。通常使用閘極接地N型金屬氧化物半導體(NMOS)作為ESD器件。至閘極接地NMOS器件之固有雙極性成對器件係一NPN器件。一閘極接地(GG)NMOS器件係其之閘極直接或透過一接地閘極電阻、連接至接地之源極節點連接至其之源極終端之一NMOS器件。NMOS電晶體之汲極節點及源極節點係擴散至一P型基板(或P本體(Pbody))中之N型摻雜島狀物，該汲極節點及源極節點構成NPN雙極性成對器件之集極及射極終端，而P型基板(或P本體)構成此NPN雙極性成對器件之基極。基極電壓越大則集極電流越大。
當發生一正ESD事件時，GGNMOS器件如下進行操作：將正放電施加至GGNMOS器件之汲極從而引發此器件之汲極電壓快速增加。汲極電壓很快達到汲極至P本體接面之崩潰電壓。此引發進入P本體中之一崩潰電流，該崩潰電流透過P本體接觸區(P+擴散連結)流至接地。歸因於P本體之固有電阻，該電流流動將一壓降引發至P本體中。此壓降在其一達到源極區域中之一接面電壓(~0.7 V)就引發一 基極-射極電流，同樣地，此壓降在其一達到成對NPN射極區域中之一接面電壓就引發一基極-射極電流。藉由成對NPN器件之β因子放大此基極-射極電流，藉此引發流入P本體中之電流之一增加以及壓降。事實上，基極電流增加藉此引發一正回饋效應，該正回饋效應通常稱作一「雪崩效應」。從此時起，電流極快地增加且汲極電壓驟降至下文中稱為一「保持電壓」之一電壓。下文中將自雪崩效應開始之汲極電壓稱為一「驟回電壓」或「觸發電壓」。
必須同時觸發所有指以最大化ESD穩健性。然而，由於最快指之基極電壓比最慢指之基極電壓增加地更快(歸因於最快指中之較大電流)，所以ESD電流聚集於最快指中。非一致之指觸發導致HV ESD保護降級：高電壓ESD保護電路通常具有明顯低於驟回電壓之一保持電壓。因而一旦觸發一個指，由於接針上之電壓降低在其他指無法自其驟回之一位準處所以該指趨於汲入整個電流。存在如汲極至閘極電容式耦合之技術以改良指之同時觸發。增加鎮流電阻亦係有幫助的。然而，在某些放電條件下(例如，具有在信號墊片上之220 pF負載電容器之IEC61000-4-2)，此等技術已不再足夠。一些指未能觸發之主要原因係當較快指開始驟回及下降積體電路信號墊片(接針)電壓時觸發此等指所需之最小能量(基極電流)並未注入/累積於其等之基極中。此基極電流係在汲極接面之電壓接近於其之崩潰電壓時透過汲極接面之洩漏電流而注入。因而降低信號墊片(接針)電壓阻止了洩漏及基極電流注入。
根據本揭示內容之教示，藉由同質化每一指之基極電壓而改良指之互相觸發。此意指將所有基極連接在一起而先前技術並非如此。藉由如圖3中所展示般修改接地連接件而實現將所有基極連接在一起。N+源極302及局部P+本體連接件314不再如先前技術中般係透過N+源極/射極202及局部P+本體/基極連接件214(圖2)連接至接地線。N+源極302及局部P+本體連接件314變成局部基極接觸區。該局部基極接觸區連接至一「分佈式基極」316。理想上應使用「強金屬」(低電阻)連接件將所有局部基極連接在一起。然而，分佈式基極連接件316中存在固有電阻，藉由一串聯電阻328(再者，例如，圖2中展示之接地回路電阻228)表示該固有電阻。必須注意最小化串聯電阻328。此係N+源極302及局部P+本體/基極連接件較佳係對接在一起(經放置緊鄰彼此)之原因。添加一N+擴散310以創建主要ESD NPN雙極性器件306之射極。藉由添加N+擴散310創建射極接觸區。藉此固有成對NPN器件324變成主要係寄生的。需要創建一弱接地回路路徑以防止由於觸發ESD保護在P型基板/P本體中之少量洩漏電流。透過P+基板接觸區320及固有基極接地電阻實現此弱接地回路路徑。為了透過基極電流最大化互相指觸發，相較於串聯電阻328此基極接地電阻需為較大。此將最小化最快指之串聯電阻328與所有其他指之並聯關聯之接地電阻326之間之電阻分壓器效應。藉由僅放置少數尺寸經設定為最小之接地P+基板接觸區島狀物320(圖7)而實現此弱接地回路路徑/大接地電阻 326。相比之下，N+射極擴散310應較寬(圖7)。在一最小區域中創建弱接地回路路徑及寬射極擴散之一方式係藉由如圖7中所展示般在寬N+射極擴散內部中創建少數尺寸經設定為最小之P+擴散島狀物。每一指中之局部基極接觸區係定位在其中當ESD電流增加時基極電壓顯著增加之一位置處。因而當觸發一指時，其之局部基極電壓將趨於顯著增加。由於所有指基極係並聯連接，所以此局部電壓增加將使其他指之基極-射極接面順向偏壓，因而觸發其等所有。藉由與較慢指共用來自最快ESD指之觸發電流確保在一ESD事件期間觸發所有的指。
在一些程序中(如SOI程序)，N型井HV汲極不再係建立於P型基板內部，而係如圖4A中所展示般對接至GGNMOS之P型井/P本體308(其亦係如上文中闡釋之306 NPN基極)。根據本揭示內容之教示，此並未對本發明之總體作為有顯著影響。
GGNMOS ESD保護係基於一NMOS器件(LV/HV)，該NMOS器件之閘極接地(連結至其之源極/本體電位)。NMOS器件具有一本質NPN成對器件。NMOS本體係NPN成對器件之基極，而汲極及源極分別構成集極終端及射極終端。正常情況下此NMOS器件係關閉的，但當其之汲極電壓增加且達到汲極至本體之崩潰電壓時，將載子注入至成對NPN器件之基極中且因而使其之基極-射極接面順向偏壓。此創建了一集極電流，該集極電流將等於或大於實現一雪崩效應及使器件驟回之一電壓之更多電流注入於基極 中。自此刻起電流極其快速地增加。
現參考圖式，示意性地圖解說明一特定例示性實施例之細節。藉由相似數字表示圖式中之相似元件，且藉由具有一不同小寫字母下標之相似數字表示類似元件。
參考圖1，描繪的係根據本揭示內容之教示之具有製造於一積體電路晶粒中之複數個ESD保護指之靜電放電(ESD)保護之一示意性方塊圖。於所有指300a至300n之間共用每一指300之基極電流，藉此改良其等之互相觸發。當觸發一指300時，歸因於在此指中之雪崩效應，其之基極電流開始明顯增加。過量之電流分佈於其他指300以幫助其等達到其等之驟回點。使用標準HV NMOS器件可容易地實施此。快及慢指300之源極/基極節點(sb)較佳係透過一強金屬(即，極低之電阻)分佈式基極連接件316連接在一起。若無強金屬分佈式基極連接件316，則在一ESD事件時快及慢指300可變成解耦合的。
已繪製出電流共用之模擬電壓-時間圖。在先前技術ESD指中(圖2)，快指係第一/第二Ipk 3.1/2.9A、Ppk 125/75W，總能量為760十億分之一焦耳；且(若干)慢指第一/第二Ipk 2/0.6A、Ppk 70/10W，總能量為380十億分之一焦耳。在ESD指300中(圖3)，根據本揭示內容之教示，於提升之互相觸發之ESD指300中共用之電流指示快指第一/第二Ipk 2.1/1.1A、Ppk 90/20W，總能量為510十億分之一焦耳；及(若干)慢指第一/第二Ipk 2/1A、Ppk 70/15W，總能量為420十億分之一焦耳。顯著不同於先前技術電流 共用指200(圖2)。
此等模擬展示在指電流之同質性上之極其顯著之改良。然而，模擬並未考慮到增加指電流失配之自加熱。電流失配主要取決於雙極性器件之過渡時間(例如，快指0.35毫微秒，慢指0.5毫微秒)。與封裝加印刷電路板(PCB)線路電感104結合之汽車工業所需要之220微微法拉負載電容102創建進一步增加ESD保護器件上之應力之局部能量儲存加振鈴(如連接至積體電路信號墊片106)。因而期望ESD指電流之最佳可能同質性。前述之ESD電路改良(曾出於汽車應用之動機)亦同樣適用於任何類型之系統之指電流同質性改良。根據該電流模擬，ESD性能可增加約百分之五十。
參考圖2及圖3，描繪的係用於比較一先前技術之閘極接地(GG)NMOS ESD保護電路(圖2)及根據本揭示內容之教示之一新穎、新奇、創造性閘極接地(GG)NMOS ESD保護電路(圖3)之示意性橫截面視圖。
如圖2中所展示，一高電壓(HV)NMOS器件212具有由一N+擴散區域局部對接源極/射極接觸區202形成之源極。此對接源極/射極接觸區202連接至一接地連接件218。NMOS器件212之汲極係由N型井230形成且連接至一信號墊片223。在一薄氧化物上之多晶矽層222形成HV MOS器件212之閘極。HV NMOS器件212之閘極可透過一電阻器(未展示)連接至接地連接件218或連接至一觸發電路110，例如，參見圖1。一P本體二極體204形成於N型井230與P型基板208之間，該P本體二極體204亦形成雙極性電晶體224 之基極。崩潰電流將流動穿過P本體二極體204。
如圖3中所展示，一高電壓(HV)NMOS器件312汲極係透過一N+擴散接觸區332連接至一信號墊片323。HV NMOS器件312之一源極係由一N+擴散區域局部對接之源極/射極接觸區302形成。此對接源極/射極接觸區302並非如圖2(先前技術)中所展示般連接至接地連接件318。代之，對接源極/射極接觸區302及一局部P+擴散對接接觸區314連接至一分佈式基極連接件316。一N+擴散接觸區310經放置緊鄰於局部P+擴散對接接觸區314且變成NPN雙極性器件306之射極。用N型井330形成NPN雙極性器件306之集極，該N型井330亦形成HV MOS器件312之汲極。此HV汲極/集極係透過N+擴散接觸區332連接至信號墊片323。在一薄氧化物上之多晶矽層322形成HV MOS器件312之閘極。一第二基板P+擴散接觸區320連接至接地連接件318且經添加緊鄰於N+擴散接觸區310。N+擴散接觸區310形成NPN雙極性器件306之射極。第二基板P+擴散接觸區320與N+擴散接觸區(射極)310之間之基板電阻實施一基極至射極電阻器326。需要基極至射極電阻器326以防止在墊片短時脈衝干擾上之過早/非所需之觸發。如上文中所提及，基極至射極電阻器326應係弱的(較高電阻)以最大化指之互相觸發。HV NMOS器件312之閘極可透過一電阻器連接至分佈式基極連接件316或連接至一ESD箝位觸發電路，例如，參見圖1。根據本揭示內容之教示，透過適當之閘極耦合而引發之HV-NMOS電流顯著有助於將一基極電流傳遞至每一 指300中。
使用虛線將一輔助作用NPN雙極性器件324展示於圖3中。N+擴散區域局部對接源極/基極接觸點302係輔助作用NPN器件324之射極。當發生一ESD事件時，首先觸發HV NMOS器件312，該HV NMOS器件312將局部基極拉升且藉此開啟將操縱大部分ESD事件電流之NPN雙極性器件306及324。由於所有局部基極係透過分佈式強基極連接件316並聯連接，所以首先觸發之HV NMOS器件312將產生用於所有NPN雙極性器件306及324之基極電流。因此，在一短時間間隔之內同樣將開啟其他ESD指之NPN雙極性器件306及NPN雙極性器件324。此可能不如同時及自然地觸發所有ESD指般有效率，但仍比僅觸發一單個ESD指或僅少數ESD指好得多。可透過一電阻器將HV NMOS器件312之所有閘極連接在一起且接地從而確保較佳為約30微秒之一時間常數(Rground×Cgate)。另外，可能需要汲極至閘極之耦合。同樣可使用適應性閘極耦合。添加用於創建主要ESD NPN器件306之射極之一N+擴散接觸區310及接地回路接觸區320增加了單位ESD胞之面積。增加單位ESD胞所需要之面積違背一積體電路設計師之常識，由於面積在積體電路設計中至關重要所以設計師避免增加ESD胞面積。然而，在大體上相同時間時觸發同質指之優勢顯著高於能夠在一給定積體電路晶粒面積中放置更多之指300。
實務上，展示於圖3中之半導體器件結構可係極為敏感的。因而，較佳具有一基極至射極電阻器326以防止在短 時脈衝干擾上觸發(若干)ESD器件。由於所有基極至射極電阻器326及328係透過分佈式基極連連接件316並聯連接，所以有效基極-射極電阻(Rbe)係低的，藉此需要流動於較快指300中之顯著電流以觸發整個ESD結構。可於集極/汲極側及射極側兩者中使用鎮流，以最小化局部加熱及/或局部熱量流失之效應。
參考圖4A，描繪的係根據本揭示內容之另一特定例示性實施例之在一隔離基板上且製造於一積體電路晶粒中之一閘極接地NMOS ESD保護電路之一示意性橫截面視圖。展示於圖4A中之電路以大體上相同於展示於圖3中之閘極接地NMOS ESD保護電路相同之方式起作用，展示於圖4A中之電路添加有一隔離基板334(例如，如三井或SOI程序)，其中N型井HV汲極不再建立於P型基板內部而係對接至GGNMOS之P型井/P本體308。圖4B展示一閘極接地側向N型擴散金屬氧化物半導體(NDMOS)ESD保護電路之一橫截面視圖。根據本揭示內容之教示，此等多種實施並未對本發明之總體作為有顯著影響。
根據本揭示內容之教示，本文中描述及申請之所有實施例可適用於HV PMOS或HV PDMOS技術以及展示於圖4C中之實施例。本文中先前描述之所有器件變得互補：高電壓(HV)DMOS器件430汲極透過一P+擴散接觸區432連接至接地墊片418。HV DMOS器件430之一源極由與局部N+擴散基極接觸區414對接之一P+擴散區域局部源極接觸區402形成且連接至分佈式基極連接件416。一P+擴散接觸區410 經放置緊鄰局部N+擴散對接接觸區414且變成PNP雙極性器件406之射極。P型井430形成PNP雙極性器件406之集極，P型井430亦形成HV MOS器件412之汲極。此HV汲極/集極係透過P+擴散接觸區432連接至接地墊片418。在一薄金屬物上之一多晶矽層422形成HV MOS器件412之閘極。一第二基板N+擴散接觸區420連接至墊片連接件423且緊鄰P+擴散接觸區410而添加該第二基板N+擴散接觸區420。P+擴散接觸區410形成PNP雙極性器件406之射極。第二基板N+擴散接觸區420與P+擴散接觸區(射極)410之間之基板電阻實施一基極至射極電阻器426。需要基極至射極電阻器426以防止在墊片短時脈衝干擾上之過早/非所需之觸發。如前文中針對HVNMOS實施所提及，基極至射極電阻器426應係弱的(較高電阻)以最大化指之互相觸發。HV PMOS器件412之閘極可透過一電阻器(未展示)連接至分佈式基極連接件416或連接至一ESD箝位觸發電路(例如，參見圖1)。根據本揭示內容之教示，透過適當之閘極耦合而引發之HV-PMOS電流顯著有助於將一基極電流傳遞至每一指400c中。
在一ESD事件期間，與PMOS電晶體相關聯之PNP成對器件之效率通常低於一NMOS電晶體之NPN成對器件。根據本揭示內容之教示，將ESD保護移動至展示於圖4D中之HV-PMOS電晶體之汲極側。圖4D描繪根據本揭示內容之另一特定例示性實施例之製造於一積體電路晶粒中之一中央汲極「閘極接地」雙HV-PMOS ESD保護電路之一示意 性橫截面視圖。雙HV-PMOS電晶體412a及412b之HV汲極P型井430係自中央汲極接觸區432延伸出以能夠於此添加新的擴散。添加兩個P+擴散414a及414b使其等足夠遠離P+擴散中央汲極接觸點432，以能夠實施P+擴散414a與中央汲極接觸區432之間之N+擴散410a以及P+擴散414b與中央汲極接觸區432之間之N+擴散410b。N+擴散410a及410b實施經創建之NPN電晶體406a及406b之射極，同時雙HV-PMOS電晶體412a及412b之中央汲極接觸區432亦變成用於此等添加之NPN電晶體406a及406b之基極至射極電阻器426a及426b之一回路接觸區。用於HV-PMOS電晶體412a及412b之N+擴散本體接觸區444a及444b亦充當用於NPN電晶體406a及406b之集極接觸區，同時使用添加之P+擴散414a及414b作為用於分佈式基極416之接觸區。透過汲極至本體二極體404a及404b之洩漏電流及/或經由閘極耦合用於HV-PMOS電晶體412a及412b之MOS電流創建用於ESD保護之觸發電流。
參考圖5及圖6，描繪的分別係展示於圖2中之一先前技術ESD保護之本質NPN器件及展示於圖3中之新穎GGNMOS ESD保護中之本質NPN器件之示意性電路圖。圖6中將輔助作用NPN器件324描繪為虛線。一些指未能觸發之主要原因係當較快指開始驟回及下降墊片/接針電壓時觸發此等指所需之最小能量(基極電流)並未注入/累積於其等之基極中。此基極電流係在電壓接近於GGNMOS器件312之汲極接面之崩潰電壓時透過汲極接面之洩漏電流而 注入。因而降低信號墊片/接針電壓阻止了洩漏及基極電流注入。展示於圖3及圖6之電路實施使所有指之間共用每一指之基極電流，藉此改良ESD指300之互相觸發。當觸發一指時，歸因於在此指中之雪崩效應，其之基極電流開始明顯增加。過量之電流分佈於其他指以幫助其等達到其等之驟回點。
參考圖7，描繪的係展示於圖3中之閘極接地NMOS ESD保護電路之一示意性等角圖。如上文中所描述，可藉由僅將少數尺寸經設定為最小之接地P+基板接觸區島狀物320放置於寬N+射極擴散310中而實現弱接地回路路徑/大接地電阻326。此促進使用積體電路晶粒之一最小區域創建一弱接地回路路徑及一寬射極擴散。
參考圖8，描繪的係根據本揭示內容之一特定例示性實施例之展示製造於一積體電路晶粒中之複數個ESD指之一閘極接地NMOS ESD保護電路之一示意性橫截面視圖。一共同N型井330可係如針對指300a及300b所展示之至少兩個指結構之部分。可在積體電路晶粒之一區域之上重複此組合。
本發明之一優點係其透過於ESD指之間共用之同質電流最大化HV ESD保護之ESD穩健性。本發明之進一步特徵及優點包含(但不限制於)：1)明顯改良ESD指之間之電流匹配；2)最大化HV ESD保護之效率；3)遵循分批及渠溝隔離(SOI)技術；4)適用於CAN、LIN及許多其他HV產品；及5)符合極其迫切之需求(例如，汽車應用)。
根據本揭示內容之教示，本文中描述及申請之所有實施例同樣適用於雙極性僅保護(圖9)。當移除多晶矽閘極322及源極接觸區302時實現一雙極性僅實施。僅保留分佈式基極接觸區316。輔助雙極性電晶體324消失了且透過閘極觸發不再可能。
參考圖9，描繪的係根據本揭示內容之特定例示性實施例之展示製造於一積體電路晶粒中之複數個ESD指之一NPN僅ESD保護電路之一示意性橫截面視圖。NPN雙極性器件906a及906b之集極係由N型井930形成，該N型井930透過N+擴散932耦合至信號墊片923。由N+擴散910a及910b形成之接觸區係建立於P型基板908中且形成NPN雙極性器件906a及906b之射極。第一P+擴散基板接觸區914a及914b放置於N型井930(集極)與由N+擴散910a及910b形成之射極之間。P+擴散914a及914b透過寄生電阻928a及928b耦合至分佈式基極916。在N+擴散910a及910b(射極)外部添加第二P+擴散基板接觸區920a及920b且該第二P+擴散基板接觸區920a及920b將基極-射極電阻926a及926b連接至接地連接件918。如上文中所提及，基極至射極電阻器926應係弱的(較高電阻)以最大化指900之互相觸發。
參考圖10，描繪的係根據本揭示內容之另一特定例示性實施例之展示在一隔離基板上且製造於一積體電路晶粒中之複數個ESD指之一PNP ESD保護電路之一示意性橫截面視圖。雙高電壓(HV)PNP器件1006a及1006b具有建立於N型井基極1030中分別由P+擴散1010a及1010b形成之射極。 雙射極PNP器件1006a及1006b連結至墊片連接件1023。雙N+擴散1014a及1014b將寄生雙電阻器1028a及1028b連結至分佈式基極1016，且N+擴散1020將射極-基極電阻1026a及1026b連結至墊片連接件1023。P型基板1008構成雙HV PNP器件1006a及1006b之集極，且P型基板1008透過雙P+擴散接觸區1032a及1032b連結至接地連接件1018。
參考圖11，描繪的係根據本揭示內容之另一特定例示性實施例之製造於一積體電路晶粒中之一隔離NPN ESD保護電路之一示意性橫截面視圖。此結構係基於其中已移除HV-PMOS 412a/b之圖4D。NPN雙極性器件1106a及1106b之集極係由深N型井1108形成，該深N型井1108透過N+擴散1144a及1144b耦合至信號墊片1123。HV P型井1130(其係圖4D中之HV-PMOS之汲極)係雙隔離NPN 1106a及1106b之基極。中央P+擴散接觸區1132係接地回路基極接觸區。添加兩個P+擴散1114a及1114b使其等足夠遠離中央P+擴散接地回路基極接觸區1132，以能夠實施P+擴散1114a與接地回路基極接觸區1132之間之N+擴散1110a以及P+擴散1114b與接地回路基極接觸區1132之間之N+擴散1110b。N+擴散1110a及1110b實施經創建之隔離NPN電晶體1106a及1106b之射極。中央P+擴散1132實施用於隔離NPN電晶體1106a及1106b之基極至射極電阻器1126a及1126b之回路接觸區，同時透過局部電阻器1128a及1128b使用添加之P+擴散1114a及1114b作為用於分佈式基極1116之接觸區。如上文中所提及，基極至射極電阻器1126a及1126b應係弱的 (較高電阻)，而局部電阻器1128a及1128b應盡可能地低以最大化雙極性1106a及1106b之互相觸發。透過集極至基極二極體1104a及1104b之洩漏電流創建用於ESD保護之觸發電流。
針對上文中描述之所有實施例，假設欲保護之墊片相對於接地係正的。使別處程序本質二極體順向偏壓而使墊片電壓箝位在低於接地電壓之一接面電壓(~0.7 V)。相對於接地而保護一墊片係最普遍之情況。然而，一些應用可能需要相對於如電池電壓(Vbat)之一正電源來保護該墊片。根據本揭示內容之教示，本文中描述之技術同樣適用於當使用圖4A、圖4B、圖4C、圖4D或圖11中呈現之隔離保護時之此一情況。為了闡釋其係如何運作，將墊片終端323、423或1123重新命名為正終端，而將接地終端318、418或1118重新命名為負終端。藉由將正終端323、423或1123連接至正電壓，而將負終端318、418或1118連接至欲保護之墊片而實現相對於正電壓來保護該墊片。
預期在本揭示內容之範疇內積體電路設計之一般技術者及具有本揭示內容之權益者可有效率地將本文中揭示之新穎ESD電路應用至任何基本分批程序(例如，用於LIN應用)或BCD、BiCMOS、三井、SOI等。主要差異在於此等程序可能具有並未展示於上文中呈現之實施例之基本描述中之較多層。
雖然已參考本揭示內容之例示性實施例描繪、描述及定義本揭示內容之實施例，但此等參考並不意指對本揭示內 容之一限制，且不會推斷出此類限制。正如相關技術之一般技術者及具有本揭示內容之權益者將想到的，可在形式及功能上對所揭示之標的進行大幅修改、替代及等效物。本揭示內容所描繪及所描述之實施例僅為例示性，且並非本發明之詳盡範疇。
102‧‧‧220微微法拉負載電容
104‧‧‧印刷電路板(PCB)線路電感
106a‧‧‧信號墊片
106b‧‧‧信號墊片
108‧‧‧輸入接收器及/或輸出驅動器
110‧‧‧靜電放電(ESD)箝位觸發電路
200‧‧‧先前技術電流共用指
202‧‧‧對接源極/射極接觸區
204‧‧‧P本體二極體
208‧‧‧P型基板
212‧‧‧高電壓(HV)N型金屬氧化物半導體(NMOS)器件
214‧‧‧局部P+本體/基極連接件
218‧‧‧接地連接件
222‧‧‧多晶矽層
223‧‧‧信號墊片
224‧‧‧雙極性電晶體
228‧‧‧接地回路電阻
230‧‧‧N型井
300‧‧‧靜電放電(ESD)指
300a‧‧‧靜電放電(ESD)指
300b‧‧‧靜電放電(ESD)指
300n‧‧‧靜電放電(ESD)指
302‧‧‧第一N+擴散接觸區/N+源極
306‧‧‧第一NPN雙極性器件
306a‧‧‧第一NPN雙極性器件
306b‧‧‧第一NPN雙極性器件
306n‧‧‧第一NPN雙極性器件
308‧‧‧P型基板
308a‧‧‧P型井本體
308b‧‧‧P型井本體
310‧‧‧N+擴散接觸區
312‧‧‧N型金屬氧化物半導體(NMOS)器件
314‧‧‧第一P+擴散接觸區
316‧‧‧分佈式基極連接件
318‧‧‧接地連接件/接地終端/負終端
320‧‧‧第二P+擴散接觸區
322‧‧‧多晶矽層
323‧‧‧信號墊片連接件/信號墊片/墊片終端/正終端
324‧‧‧第二NPN雙極性器件
324a‧‧‧第二NPN雙極性器件
324b‧‧‧第二NPN雙極性器件
324n‧‧‧第二NPN雙極性器件
326‧‧‧第二基極-射極電阻器/接地電阻
326a‧‧‧第二基極-射極電阻器
326b‧‧‧第二基極-射極電阻器
326n‧‧‧第二基極-射極電阻器
328‧‧‧第一基極電阻器/串聯電阻
328a‧‧‧第一基極電阻器
328b‧‧‧第一基極電阻器
328n‧‧‧第一基極電阻器
330‧‧‧N型井
330a‧‧‧N型井
330b‧‧‧深N型井
332‧‧‧N+擴散接觸區
334‧‧‧隔離基板
400a‧‧‧靜電放電(ESD)指
400b‧‧‧靜電放電(ESD)指
400c‧‧‧靜電放電(ESD)指
400d‧‧‧靜電放電(ESD)指
402‧‧‧第一P+擴散接觸區
404a‧‧‧汲極至本體二極體
404b‧‧‧汲極至本體二極體
406‧‧‧NPN雙極性器件/第一PNP雙極性器件
406a‧‧‧NPN電晶體
406b‧‧‧NPN電晶體
408c‧‧‧深N型井
408d‧‧‧深N型井
410‧‧‧第二P+擴散接觸區/第一N+擴散
410a‧‧‧N+擴散
410b‧‧‧N+擴散
412‧‧‧P型金屬氧化物半導體(PMOS)器件
412a‧‧‧HV-PMOS電晶體
412b‧‧‧HV-PMOS電晶體
414‧‧‧第一N+擴散接觸區/第三P+擴散接觸區
414a‧‧‧P+擴散
414b‧‧‧P+擴散
416‧‧‧分佈式基極連接件
418‧‧‧接地連接件/接地終端/負終端
420‧‧‧第二N+擴散接觸區
422‧‧‧多晶矽層
422a‧‧‧多晶矽層
422b‧‧‧多晶矽層
423‧‧‧信號墊片連接件/墊片連接件/墊片終端/正終端
424‧‧‧第二PNP雙極性器件
426‧‧‧第二基極-射極電阻器/基極接觸區
426a‧‧‧基極至射極電阻器
426b‧‧‧基極至射極電阻器
428‧‧‧第一基極電阻器
428a‧‧‧第一基極電阻器
428b‧‧‧第一基極電阻器
430c‧‧‧P型井
430d‧‧‧P型井
432‧‧‧第一P+擴散接觸區
442a‧‧‧第二P+擴散接觸區
442b‧‧‧第二P+擴散接觸區
444a‧‧‧N+擴散本體接觸區
444b‧‧‧N+擴散本體接觸區
900a‧‧‧靜電放電(ESD)指
900b‧‧‧靜電放電(ESD)指
906a‧‧‧NPN雙極性器件
906b‧‧‧NPN雙極性器件
908‧‧‧P型基板
910a‧‧‧第二N+擴散接觸區
910b‧‧‧第二N+擴散接觸區
914a‧‧‧第一P+擴散接觸區
914b‧‧‧第一P+擴散接觸區
916‧‧‧分佈式基極連接件
918‧‧‧接地連接件
920a‧‧‧第二P+擴散接觸區
920b‧‧‧第二P+擴散接觸區
923‧‧‧信號墊片連接件
926a‧‧‧第二基極-射極電阻器
926b‧‧‧第二基極-射極電阻器
928a‧‧‧第一基極電阻器
928b‧‧‧第一基極電阻器
930‧‧‧N型井
932‧‧‧第一N+擴散接觸區
1000‧‧‧靜電放電(ESD)指
1006a‧‧‧PNP雙極性器件
1006b‧‧‧PNP雙極性器件
1008‧‧‧P型基板
1010a‧‧‧第二P+擴散接觸區
1010b‧‧‧第二P+擴散接觸區
1014a‧‧‧第一N+擴散接觸區
1014b‧‧‧第一N+擴散接觸區
1016‧‧‧分佈式基極連接件
1018‧‧‧接地連接件
1020‧‧‧第二N+擴散接觸區
1023‧‧‧信號墊片連接件
1026a‧‧‧第二電阻器
1026b‧‧‧第二電阻器
1028a‧‧‧第一電阻器
1028b‧‧‧第一電阻器
1030‧‧‧N型井
1032a‧‧‧第一P+擴散接觸區
1032b‧‧‧第一P+擴散接觸區
1100‧‧‧靜電放電(ESD)指
1104a‧‧‧集極至基極二極體
1104b‧‧‧集極至基極二極體
1106a‧‧‧NPN雙極性器件
1106b‧‧‧NPN雙極性器件
1108‧‧‧深N型井
1110a‧‧‧第一N+擴散
1110b‧‧‧第一N+擴散
1114a‧‧‧第一P+擴散接觸區
1114b‧‧‧第一P+擴散接觸區
1116‧‧‧分佈式基極連接件
1118‧‧‧接地連接件/接地終端/負終端
1123‧‧‧信號墊片連接件/墊片終端/正終端
1126a‧‧‧第二電阻器
1126b‧‧‧第二電阻器
1128a‧‧‧第一電阻器
1128b‧‧‧第一電阻器
1130‧‧‧P型井
1132‧‧‧第二P+擴散接觸區
1144a‧‧‧第二N+擴散接觸區
1144b‧‧‧第二N+擴散接觸區
圖1圖解說明根據本揭示內容之教示之具有製造於一積體電路晶粒中之複數個ESD保護指之一靜電放電(ESD)保護電路之一示意性方塊圖；圖2圖解說明製造於一積體電路晶粒中之一先前技術閘極接地N型金屬氧化物半導體(NMOS)ESD保護電路之一示意性橫截面視圖；圖3圖解說明根據本揭示內容之一特定例示性實施例之製造於一積體電路晶粒中之一閘極接地NMOS ESD保護電路之一示意性橫截面視圖；圖4A圖解說明根據本揭示內容之另一特定例示性實施例之在一隔離基板上且製造於一積體電路晶粒中之一閘極接地NMOS ESD保護電路之一示意性橫截面視圖；圖4B圖解說明根據本揭示內容之另一特定例示性實施例之一積體電路晶粒中之一閘極接地側向N型擴散金屬氧化物半導體(NDMOS)ESD保護電路之一示意性橫截面視圖；圖4C圖解說明根據本揭示內容之另一特定例示性實施例之一積體電路晶粒中之一「閘極接地」PDMOS ESD保護電路之一示意性橫截面視圖； 圖4D圖解說明根據本揭示內容之另一特定例示性實施例之一積體電路晶粒中之其中分佈式基極連接件經移動至一汲極側之一「閘極接地」PDMOS ESD保護電路之一示意性橫截面視圖；圖5圖解說明展示於圖2中之先前技術閘極接地NMOS ESD保護電路之一示意性電路圖；圖6圖解說明展示於圖3及圖4中之閘極接地NMOS ESD保護電路之一示意性電路圖；圖7圖解說明展示於圖3中之閘極接地NMOS ESD保護電路之一示意性等角圖；圖8圖解說明根據本揭示內容之特定例示性實施例之展示製造於一積體電路晶粒中之複數個ESD指之一閘極接地NMOS ESD保護電路之一示意性橫截面視圖；圖9圖解說明根據本揭示內容之特定例示性實施例之展示製造於一積體電路晶粒中之複數個ESD指之一NPN僅ESD保護電路之一示意性橫截面視圖；圖10圖解說明根據本揭示內容之特定例示性實施例之展示在一隔離基板上且製造於一積體電路晶粒中之複數個ESD指之一PNP ESD保護電路之一示意性橫截面視圖；及圖11圖解說明根據本揭示內容之另一特定例示性實施例之製造於一積體電路晶粒中之一隔離NPN ESD保護電路之一示意性橫截面視圖。
102‧‧‧220微微法拉負載電容
104‧‧‧印刷電路板(PCB)線路電感
106a‧‧‧信號墊片
106b‧‧‧信號墊片
108‧‧‧輸入接收器及/或輸出驅動器
110‧‧‧靜電放電(ESD)箝位觸發電路
300a‧‧‧靜電放電(ESD)指
300n‧‧‧靜電放電(ESD)指
316‧‧‧分佈式基極連接件
318‧‧‧接地連接件
322‧‧‧多晶矽層
323‧‧‧信號墊片連接件/信號墊片/墊片終端/正終端

Claims (26)

  1. 一種用於一積體電路墊片之靜電放電保護之裝置，其包括：複數個靜電放電指，其中該複數個靜電放電指之各者包括一信號墊片連接件，一分佈式基極連接件，一N型金屬氧化物半導體(NMOS)電晶體，其包含耦合於該信號墊片連接件及該分佈式基極連接件之間之源極及汲極，以及由一多晶矽層形成且耦合至一閘極連接件之一閘極，及一第一雙極性NPN電晶體，其包括與該分佈式基極連接件耦合之一基極及將一接地連接件與該信號墊片連接件耦合之一射極集極路徑；其中該複數個靜電放電指之各者之該等信號墊片連接件、該等分佈式基極連接件、該等閘極連接件及該等接地連接件係彼此各別連接。
  2. 如請求項1之裝置，其中於該複數個靜電放電指之各者中，該NMOS電晶體包括：一高電壓汲極，該高電壓汲極由在一P型基板中形成之一N型井形成且透過該N型井中之一N+擴散接觸區耦合至該信號墊片，其中該閘極由在該P型基板上之該多晶矽層形成且 藉由其等之間之一薄氧化物層自此絕緣，及其中該源極由該P型基板中之一第一N+擴散接觸區形成且耦合至該分佈式基極連接件；其中對於該第一NPN雙極性器件：該集極由該N型井形成，該基極由該P型基板形成，及該射極由該P型基板中之一第二N+擴散接觸區形成且耦合至該接地連接件；且其中該複數個靜電放電指之各者進一步包括：一第二NPN雙極性器件，其包括：一集極，該集極由該N型井形成，一基極，該基極由該P型基板形成，及一射極，該射極由該P型基板中之該第一N+擴散接觸區形成且耦合至該分佈式基極連接件；一第一P+擴散接觸區，該第一P+擴散接觸區在該P型基板中且耦合至該分佈式基極連接件，其中該第一P+擴散接觸區經對接接近於該第一N+擴散接觸區；及一第二P+擴散接觸區，該第二P+擴散接觸區在該P型基板中且耦合至該接地連接件。
  3. 如請求項1之裝置，其中於該複數個靜電放電指之各者中：該MOS器件包括：一高電壓汲極，該高電壓汲極由對接至一P型井本體之一N型井形成且透過該N型井中之一N+擴散接觸 區耦合至該信號墊片，其中該閘極由在該P型井本體上之該多晶矽層形成且藉由其等之間之一薄氧化物層自此絕緣，且其中該源極由該P型井本體中之一第一N+擴散接觸區形成且耦合至該分佈式基極連接件；對於該第一NPN雙極性器件：該集極由該N型井形成，該基極由該P型井本體形成，及該射極由該P型井本體中之一第二N+擴散接觸區形成且耦合至該接地連接件；且其中該複數個靜電放電指之各者進一步包括：一第二NPN雙極性器件，其包括：一集極，該集極由該N型井形成，一基極，該基極由該P型井本體形成，及一射極，該射極由該P型井本體中之該第一N+擴散接觸區形成且耦合至該分佈式基極連接件；一第一P+擴散接觸區，該第一P+擴散接觸區在該P型井本體中且耦合至該分佈式基極連接件，其中該第一P+擴散接觸區經對接接近於該第一N+擴散接觸區；一第二P+擴散接觸區，該第二P+擴散接觸區在該P型井本體中且耦合至該接地連接件；及一隔離基板，該隔離基板具有於其上沈積之該P型井本體及該N型井。
  4. 如請求項1之裝置，其中於該複數個靜電放電指之各者 中：該NMOS器件包括：一高電壓汲極，該高電壓汲極由環繞一P型井本體之一深N型井形成且透過該深N型井中之一N+擴散接觸區耦合至該信號墊片連接件，其中該閘極由在該P型井本體上之該多晶矽層形成且藉由其等之間之一薄氧化物層自此絕緣，且其中該源極由該P型井本體中之一第一N+擴散接觸區形成且耦合至該分佈式基極連接件；對於該第一NPN雙極性器件：該集極由該深N型井形成，該基極由該P型井本體形成，及該射極由該P型井本體中之一第二N+擴散接觸區形成且耦合至該接地連接件；其中該複數個靜電放電指之各者進一步包括：一第二NPN雙極性器件，其包括：一集極，該集極由該深N型井形成，一基極，該基極由該P型井本體形成，及一射極，該射極由該P型井本體中之該第一N+擴散接觸區形成且耦合至該分佈式基極連接件；一第一P+擴散接觸區，該第一P+擴散接觸區在該P型井本體中且耦合至該分佈式基極連接件，其中該第一P+擴散接觸區經對接接近於該第一N+擴散接觸區；一第二P+擴散接觸區，該第二P+擴散接觸區在該P型 井本體中且耦合至該接地連接件；及一P型基板，該P型基板具有形成於其中之該深N型井。
  5. 如請求項2-4之其中一項之裝置，其中該第二NPN雙極性器件係該第一NPN雙極性器件之一輔助作用NPN雙極性器件。
  6. 如請求項2-4之其中一項之裝置，其進一步包括：一第一電阻器，其形成於該P型基板或該N型井中，該第一電阻器將該第一NPN雙極性器件及該第二NPN雙極性器件之該等基極耦合至該第一P+擴散接觸區；及一第二電阻器，其形成於該P型基板或N型井中，該第二電阻器將該第一NPN雙極性器件及該第二NPN雙極性器件之該等基極耦合至該第二P+擴散接觸區。
  7. 如請求項6之裝置，其中該第一基極電阻器相對於該第二基極-射極電阻器係一寄生電阻器。
  8. 如請求項6之裝置，其中該第一基極電阻器將該第一NPN雙極性器件及該第二NPN雙極性器件之該等基極連接至該分佈式基極連接件。
  9. 如請求項3或4之裝置，其中該第二電阻器之電阻高於該第一電阻器以最大化該複數個ESD指之互相觸發。
  10. 如請求項2-4之其中一項之裝置，其中由該多晶矽層形成之該閘極較佳透過一電阻器耦合至該分佈式基極連接件。
  11. 如請求項2-4之其中一項之裝置，其中由該多晶矽層形成 之該閘極透過一電阻器耦合至該接地連接件。
  12. 如請求項2-4之其中一項之裝置，其中由該多晶矽層形成之該閘極耦合至該接地連接件。
  13. 如請求項2-4之其中一項之裝置，其中由該多晶矽層形成之該閘極耦合至一靜電放電(ESD)箝位觸發電路。
  14. 如請求項2-4之其中一項之裝置，其中該信號墊片連接件連接至一正電源，而該接地連接件連接至欲保護之一信號墊片。
  15. 一種用於一積體電路墊片之靜電放電保護之裝置，其包括：複數個靜電放電指，其中該複數個靜電放電指之各者包括：一分佈式基極連接件，一接地連接件，一P型金屬氧化物半導體(PMOS)電晶體，其包含耦合於該接地連接件及該分佈式基極連接件之間之源極及汲極，以及由一多晶矽層形成且耦合至一閘極連接件之一閘極，及一第一雙極性PNP電晶體，其包括與該分佈式基極連接件耦合之一基極及將一信號墊片連接件與該接地連接件耦合之一射極集極路徑；其中該複數個靜電放電指之各者之該等信號墊片連接件、該等分佈式基極連接件、該等閘極連接件及該等接地連接件係彼此各別連接。
  16. 如請求項15之裝置，其中於該複數個靜電放電指之各者中：對於該PMOS器件：該汲極由形成於一P型井中且透過該P型井中之一P+擴散接觸區耦合至一接地墊片，該P型井形成於一深N型井中，該閘極由在該深N型井上之該多晶矽層形成且藉由其等之間之一薄氧化物層自此絕緣，及該源極由該深N型井中之一第一P+擴散接觸區(442)形成且耦合至該分佈式基極連接件；對於該第一PNP雙極性器件：該集極由該P型井形成，該基極由該深N型井形成，及該射極由該深N型井中之一第二P+擴散接觸區形成且耦合至該信號墊片連接件；其中該複數個靜電放電指之各者進一步包括：一第二PNP雙極性器件，其包括一集極，該集極由該P型井形成，一基極，該基極由該深N型井形成，及一射極，該射極由該深N型井中之該第一P+擴散接觸區形成且耦合至該分佈式基極連接件；一第一N+擴散接觸區，該第一N+擴散接觸區在該深N型井中且耦合至該分佈式基極連接件，其中該第一N+擴散接觸區經對接接近於該第一P+擴散接觸區；及 一第二N+擴散接觸區，該第二N+擴散接觸區在該深N型井中且耦合至該信號墊片連接件。
  17. 如請求項16之裝置，其中該第二PNP雙極性器件係該第一PNP雙極性器件之一輔助作用PNP雙極性器件。
  18. 如請求項16之裝置，其進一步包括：一第一電阻器，其形成於該P型基板或該P型井中，該第一電阻器將該第一PNP雙極性器件及該第二PNP雙極性器件之該等基極耦合至該第一N+擴散接觸區；及一第二電阻器，其形成於該P型基板或該P型井中，該第二電阻器將該第一PNP雙極性器件及該第二PNP雙極性器件之該等基極耦合至該第二N+擴散接觸區。
  19. 如請求項18之裝置，其中該第一基極電阻器相對於該第二基極-射極電阻器係一寄生電阻器。
  20. 如請求項18之裝置，其中該第一基極電阻器將該第一PNP雙極性器件及該第二PNP雙極性器件之該等基極連接至該分佈式基極連接件。
  21. 如請求項16之裝置，其中該第二電阻器之電阻高於該第一電阻器以最大化該複數個靜電放電(ESD)指之互相觸發。
  22. 如請求項16之裝置，其中由該多晶矽層形成之該閘極較佳透過一電阻器耦合至該分佈式基極連接件。
  23. 如請求項16之裝置，其中由該多晶矽層形成之該閘極透過一電阻器耦合至該接地連接件。
  24. 如請求項16之裝置，其中由該多晶矽層形成之該閘極耦 合至該接地連接件。
  25. 如請求項16之裝置，其中由該多晶矽層形成之該閘極耦合至一靜電放電(ESD)箝位觸發電路。
  26. 如請求項16之裝置，其中該信號墊片連接件連接至一正電源，而該接地連接件連接至欲保護之一信號墊片。
TW101126360A 2011-07-21 2012-07-20 用於一積體電路墊片之靜電放電保護之裝置 TWI574376B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161510357P 2011-07-21 2011-07-21
US13/552,751 US8735979B2 (en) 2011-07-21 2012-07-19 Multi-channel homogenous path for enhanced mutual triggering of electrostatic discharge fingers

Publications (2)

Publication Number Publication Date
TW201324743A TW201324743A (zh) 2013-06-16
TWI574376B true TWI574376B (zh) 2017-03-11

Family

ID=47555201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126360A TWI574376B (zh) 2011-07-21 2012-07-20 用於一積體電路墊片之靜電放電保護之裝置

Country Status (5)

Country Link
US (1) US8735979B2 (zh)
EP (1) EP2735026B1 (zh)
KR (1) KR20140053154A (zh)
TW (1) TWI574376B (zh)
WO (1) WO2013013035A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009039247B9 (de) * 2009-08-28 2012-01-26 Austriamicrosystems Ag Halbleiterkörper mit einer Anschlusszelle
KR20150114982A (ko) * 2013-01-30 2015-10-13 마이크로칩 테크놀로지 인코포레이티드 Ｅｓｄ 자기­보호 기능을 구비한 ｄｍｏｓ 반도체 디바이스 및 그 기능부를 포함하는 ｌｉｎ 버스 드라이버
KR101666753B1 (ko) * 2015-06-18 2016-10-14 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
KR20190140216A (ko) * 2018-06-11 2019-12-19 에스케이하이닉스 주식회사 Esd 보호 회로를 포함하는 반도체 집적 회로 장치
US11043486B2 (en) * 2018-11-07 2021-06-22 Vanguard International Semiconductor Corporation ESD protection devices
US20230075505A1 (en) * 2021-09-03 2023-03-09 Wolfspeed, Inc. Metal pillar connection topologies for heterogeneous packaging
US20230333176A1 (en) * 2022-04-13 2023-10-19 Dialog Semiconductor (Uk) Limited Method for Identifying a Leakage Current Path in a Circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200410393A (en) * 2002-10-11 2004-06-16 Ind Tech Res Inst Electrostatic discharge protection device for mixed voltage interface
US20040141266A1 (en) * 2003-01-16 2004-07-22 Ming-Dou Ker Uniform turn-on design on multiple-finger MOSFET for ESD protection application
US20080151446A1 (en) * 2006-12-20 2008-06-26 Amazing Microelectronic Corporation Electrostatic discharge protection device and layout thereof
US7570467B2 (en) * 2004-09-29 2009-08-04 Kabushiki Kaisha Toshiba Electrostatic protection circuit
TW200950061A (en) * 2008-05-16 2009-12-01 Alpha & Omega Semiconductor Ltd Electrostatic discharge (ESD) protection applying high voltage lightly doped drain (LDD) CMOS technologies

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811856A (en) * 1995-11-13 1998-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Layout of ESD input-protection circuit
JP2001308282A (ja) * 2000-04-19 2001-11-02 Nec Corp 半導体装置
US6444510B1 (en) 2001-12-03 2002-09-03 Nano Silicon Pte. Ltd. Low triggering N MOS transistor for ESD protection working under fully silicided process without silicide blocks
FR2844292B1 (fr) * 2002-09-09 2005-09-23 Systeme D Automatismes Fermetu Dispositif de guidage et de pare chute pour porte basculante
TW560042B (en) 2002-09-18 2003-11-01 Vanguard Int Semiconduct Corp ESD protection device
TW575989B (en) * 2002-09-25 2004-02-11 Mediatek Inc NPN Darlington ESD protection circuit
US7397280B2 (en) * 2006-03-02 2008-07-08 Industrial Technology Research Institute High-voltage tolerant power-rail ESD clamp circuit for mixed-voltage I/O interface
KR100725103B1 (ko) * 2006-05-22 2007-06-04 삼성전자주식회사 정전기 방전회로 및 이를 갖는 반도체 칩의 입력커패시턴스 감소 방법
US20080144244A1 (en) 2006-12-11 2008-06-19 Benjamin Van Camp Well potential triggered esd protection
US8022498B1 (en) * 2007-03-26 2011-09-20 Synopsys, Inc. Electrostatic discharge management apparatus, systems, and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200410393A (en) * 2002-10-11 2004-06-16 Ind Tech Res Inst Electrostatic discharge protection device for mixed voltage interface
US20040141266A1 (en) * 2003-01-16 2004-07-22 Ming-Dou Ker Uniform turn-on design on multiple-finger MOSFET for ESD protection application
US7570467B2 (en) * 2004-09-29 2009-08-04 Kabushiki Kaisha Toshiba Electrostatic protection circuit
US20080151446A1 (en) * 2006-12-20 2008-06-26 Amazing Microelectronic Corporation Electrostatic discharge protection device and layout thereof
TW200950061A (en) * 2008-05-16 2009-12-01 Alpha & Omega Semiconductor Ltd Electrostatic discharge (ESD) protection applying high voltage lightly doped drain (LDD) CMOS technologies

Also Published As

Publication number Publication date
WO2013013035A1 (en) 2013-01-24
US20130020646A1 (en) 2013-01-24
US8735979B2 (en) 2014-05-27
EP2735026B1 (en) 2020-04-01
TW201324743A (zh) 2013-06-16
KR20140053154A (ko) 2014-05-07
EP2735026A1 (en) 2014-05-28
CN103782385A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
TWI574376B (zh) 用於一積體電路墊片之靜電放電保護之裝置
US8637899B2 (en) Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US8633509B2 (en) Apparatus and method for transient electrical overstress protection
KR101975608B1 (ko) 고전압용 esd 트랜지스터 및 그 정전기 보호 회로
US8680620B2 (en) Bi-directional blocking voltage protection devices and methods of forming the same
JP4005920B2 (ja) ラッチアップ耐性のための高保持電流を有する静電放電保護構造
KR101042140B1 (ko) 바이폴라 트랜지스터 베이스 스내치를 사용한 대칭 블로킹 과도전압 억제기
US9997511B2 (en) ESD protection circuit with plural avalanche diodes
US7646063B1 (en) Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions
CN104167414A (zh) 双槽区结隔离型电压钳位器件及其形成方法
CN106030808B (zh) 分段式npn垂直双极晶体管
US10504886B1 (en) Low-capacitance electro-static-discharge (ESD) protection structure with two floating wells
US10930641B2 (en) Series connected ESD protection circuit
US7285805B1 (en) Low reference voltage ESD protection device
KR101272762B1 (ko) 이에스디 및 이오에스 보호 회로를 포함하는 전자장치
US10431578B2 (en) Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
Chen et al. Circuit and layout co-design for ESD protection in bipolar-CMOS-DMOS (BCD) high-voltage process
CN100338770C (zh) 静电放电保护电路
US10181466B2 (en) Electrostatic discharge protection apparatus and applications thereof
CN103782385B (zh) 用于静电放电指的增强互相触发的多通道同质路径
CN100349291C (zh) 静电放电保护电路
CN1317763C (zh) 静电放电保护电路