TWI571078B - 用於正交接收信號的寬頻寬類比至數位轉換的裝置和方法 - Google Patents

用於正交接收信號的寬頻寬類比至數位轉換的裝置和方法 Download PDF

Info

Publication number
TWI571078B
TWI571078B TW104100930A TW104100930A TWI571078B TW I571078 B TWI571078 B TW I571078B TW 104100930 A TW104100930 A TW 104100930A TW 104100930 A TW104100930 A TW 104100930A TW I571078 B TWI571078 B TW I571078B
Authority
TW
Taiwan
Prior art keywords
signal
orthogonal
filter
generate
digital
Prior art date
Application number
TW104100930A
Other languages
English (en)
Other versions
TW201541909A (zh
Inventor
安東尼歐 蒙塔渥
里查Ｐ 舒伯特
Original Assignee
美國亞德諾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美國亞德諾半導體公司 filed Critical 美國亞德諾半導體公司
Publication of TW201541909A publication Critical patent/TW201541909A/zh
Application granted granted Critical
Publication of TWI571078B publication Critical patent/TWI571078B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863—Compensation for quadrature error in the received signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Circuits Of Receivers In General (AREA)
  • Noise Elimination (AREA)

Description

用於正交接收信號的寬頻寬類比至數位轉換的裝置和方法
本發明是關於電子系統，更詳而言之，是關於收發系統的類比數位訊號轉換。
目前的電子系統，例如接收器或收發器等，可包含類比數位轉換器(ADC)用以將類比正交接收訊號轉換為數位資料。舉例而言，電子系統可包含用以將自傳輸器所接收訊號進行解調變以產生同相位(I)及正交相位(Q)接收訊號之一解調變器。另外，類比數位轉換器可用以將I接收訊號及Q接收訊號轉換為數位資料，該資料可進一步藉由一數位處理電路進行處理。
業界有需要經改良之電子系統數位類比轉換方案，例如用於收發系統正交接收訊號之寬頻類比數位轉換方案。
於一方面，本發明提供一種包含複數正交接收渠道的裝置，包含一第一正交接收渠道與一第二正交接收渠道。該第一正交接收渠道係設置以接收一類比接收訊號，並包括一第一類比數位轉換器(ADC)，其係設置以產生一第一數位I訊號，以及一第二第二類比數位轉換器，其係設置以產生一第一數位Q訊號。該第二正交接收渠道係設置以接收該類比接收訊號，並包含一第三類比數位轉換器，其戲設置以產生一第二數位I訊號，以及一第四類比數位轉換器，其係設置以產生一第二數位Q訊號。該第一及第二類比數位轉換器具有一第一雜訊頻率曲線，且該第三及第四類比數位轉換器具有與該第一雜訊曲線不同之一第二雜訊頻率曲線。本發明之裝置包括一重建濾波器，其係設置以結合至少該第一及第二數位I訊號以產生一輸出I訊號，以及結合至少該第一及第二數位Q訊號已產生一輸出Q訊號。
於另一方面，本發明提供一種類比數位轉換正交接收訊號之電子實施方法，該方法之步驟包含：於一第一正交接收渠道接收一類比接收訊號；利用該第一正交接收渠道之一第一數位類比轉換器(ADC)產生一第一數位I訊號；利用該第一正交接收渠道之一第二類比數位轉換器產生一第一數位Q訊號；於一第二正交接收渠道接收該類比接收訊號；利用該第二正交接收渠道之一第三類比數位轉換器產生一第二數位I訊號；以及利用該第二正交接收渠道之一第四類比數位轉換器產生一第二數位Q訊號。該第一及第二類比數位轉換器具有一雜訊頻率曲線，且該第三及第四類比數位轉換器具有與該第一雜訊曲線不同之一第二雜訊頻率曲線。該方法進一步包含：利用一重建濾波器結合至少二數位I訊號已產生一輸出I訊號； 以及利用該重建濾波器結合至少二數位Q訊號以產生一輸出Q訊號等步驟。該至少二數位I訊號包含該第一及第二數位I訊號，且該至少二數位Q訊號包含該第一及第二數位Q訊號。
於另一方面，本發明提供一收發系統，該收發系統包含一第一正交接收渠道，其係設置以接收一類比接收訊號，該第一正交接收渠道包含一第一類比數位轉換器(ADC)，其戲設置以產生一第一數位I訊號，以及一第二類比數位轉換器，其係設置以產生一第一數位Q訊號。該收發系統近一步包含一第二正交接收渠道，其戲設置以接收該類比接收訊號，該第二正交接收渠道包含一第三類比數位轉換器，其戲設置以產生一第二數位I訊號，以及一第四類比數位轉欠，其戲設置以產生一第二數位Q訊號。該第一及第二類比數位轉換器具有一第一雜訊頻率曲線，且該第三及第四類比數位轉換器具有與該第一雜訊曲線不同之一第二雜訊頻率曲線。該收發系統近一步包含一數位處理電路，其包含一重建濾波器，其戲設置以藉由結合至少該第一及第二數位I訊號產生一輸出I訊號，以及藉由結合至少該第一及第二數位Q訊號以產生一輸出Q訊號。
1‧‧‧第一類比數位轉換器
2‧‧‧第二類比數位轉換器
3‧‧‧第三類比數位轉換器
4‧‧‧第四類比數位轉換器
5‧‧‧第五類比數位轉換器
6‧‧‧第六類比數位轉換器
7‧‧‧重建濾波器
8a‧‧‧第一混波器
8b‧‧‧第二混波器
10‧‧‧電子系統
11a‧‧‧第一正交接收渠道
11b‧‧‧第二正交接收渠道
11c‧‧‧第三正交接收渠道
19‧‧‧電子系統
15‧‧‧第一正交接收渠道
16‧‧‧第二正交接收渠道
17‧‧‧第三正交接收渠道
18a、18b‧‧‧第一對混波器
18c、18d‧‧‧第二對混波器
18e、18f‧‧‧第三對混波器
20‧‧‧圖表
21‧‧‧低通雜訊曲線
22‧‧‧帶通雜訊曲線
25‧‧‧第一正交錯誤校正件
26‧‧‧第二正交錯誤校正件
27‧‧‧校準濾波器
30‧‧‧重建濾波器
31‧‧‧第一渠道失衡監測件
32‧‧‧第二渠道失衡監測件
33‧‧‧渠道間失衡監測件
35‧‧‧第一正交錯誤(QE)校正件
36‧‧‧第二正交錯誤校正件
37‧‧‧第一延遲件
38‧‧‧第二延遲件
41‧‧‧校準濾波器
42‧‧‧合併濾波器
100‧‧‧重建濾波器
55‧‧‧第一正交錯誤校正件
56‧‧‧第二正交錯誤校正件
57‧‧‧第一延遲件
58‧‧‧第二延遲件
61‧‧‧校準濾波器
62‧‧‧合併濾波器
71‧‧‧第一延遲件
73‧‧‧第一可變增益件
77‧‧‧第一正交相位有限脈衝響應(QFIR)濾波器
81‧‧‧第一正交錯誤校正加算器
72‧‧‧第二延遲件
74‧‧‧第二可變增益件
78‧‧‧第二正交相位有限脈衝響應濾波器
82‧‧‧第二正交錯誤校正加算器
91‧‧‧第一校準有限脈衝響應(AFIR)濾波器
92‧‧‧第二校準有限脈衝響應(AFIR)濾波器
83‧‧‧第一校準濾波減算器
84‧‧‧第一校準濾波加算器
75‧‧‧第三可變增益件
76‧‧‧第四可變增益件
85‧‧‧第一合併濾波加算器
86‧‧‧第二合併濾波加算器
87‧‧‧第一合併濾波減算器
88‧‧‧第二合併濾波減算器
93‧‧‧第一低通有限脈衝響應(LPFIR)濾波器
94‧‧‧第二低通有限脈衝響應濾波器
95‧‧‧第五延遲件
96‧‧‧第六延遲件
109‧‧‧重建濾波器
78b‧‧‧第二實係數正交相位有限脈衝響應(QFIR)濾波器
77a‧‧‧第一實係數QFIR濾波器
78a‧‧‧第二實係數QFIR濾波器
78b‧‧‧第二虛係數QFIR濾波器
91a‧‧‧第一實係數AFIR濾波器
91b‧‧‧第一虛係數AFIR濾波器
92a‧‧‧第二實係數AFIR濾波器
92b‧‧‧第二虛係數AFIR濾波器
501‧‧‧重建濾波器
502‧‧‧合併濾波器
505‧‧‧第一高通有限脈衝響應(HPFIR)濾波器
506‧‧‧第二高通有限脈衝響應(HPFIR)濾波器
520‧‧‧重建濾波器
521‧‧‧第一渠道失衡監測件
522‧‧‧第二渠道失衡監測件
523‧‧‧渠道間失衡監測件
531‧‧‧第一濾波器數測定件
532‧‧‧第二濾波係數測定件
533‧‧‧第三濾波係數測定件
541a‧‧‧第一資料緩衝器
542a‧‧‧一快速傅立葉轉換(FFT)件
543a‧‧‧一失衡測定件
541b‧‧‧第二資料緩衝器
542b‧‧‧第二快速傅立葉轉換件
543b‧‧‧第二失衡測定件
541c‧‧‧第三訊號緩衝器
542c‧‧‧第三快速傅立葉轉換件
543c‧‧‧第三失衡測定件
544a‧‧‧第一波形轉換器(polar to rectangular converter)
545a‧‧‧第一反向傅立葉轉換(IFFT)件
544a‧‧‧第一波形轉換器
544b‧‧‧第二波形轉換器
545b‧‧‧第二反向快速傅立葉轉換(IFFT)件
544c‧‧‧一第三波形轉換器(polar to rectangular converter)
545c‧‧‧第三反向快速傅立葉轉換(IFFT)件
546a‧‧‧第一係數測定減算器
546b‧‧‧第二係數測定減算器
110‧‧‧重建濾波器
101‧‧‧多工器
102‧‧‧失衡監測件
103‧‧‧處理器
111‧‧‧重建濾波器
112‧‧‧渠道間失衡監測件
150‧‧‧重建濾波器
131‧‧‧第三渠道失衡監測件
132‧‧‧第四渠道失衡監測件
134‧‧‧第二渠道間失衡監測件
135‧‧‧第三渠道間失衡監測件
137‧‧‧第三正交錯誤校正件
138‧‧‧第四正交錯誤校正件
142‧‧‧第二校準濾波器
143‧‧‧第三校準濾波器
152‧‧‧第二合併濾波器
153‧‧‧第三合併濾波器
154‧‧‧第四合併濾波器
200‧‧‧重建濾波器
155‧‧‧第三正交錯誤校正件
156‧‧‧第四正交錯誤校正件
160‧‧‧第二校準濾波器
161‧‧‧第三校準濾波器
163‧‧‧第二合併濾波器
164‧‧‧第三合併濾波器
179‧‧‧第三QFIR濾波器
181‧‧‧第三正交錯誤校正加算器
171‧‧‧第七延遲件
173‧‧‧第五可變增益件
180‧‧‧第四QFIR濾波器
182‧‧‧第四正交錯誤校正加算器
172‧‧‧第八延遲件
174‧‧‧第六可變增益件
191‧‧‧第三AFIR濾波器
192‧‧‧第四AFIR濾波器
183‧‧‧第二校準濾波減算器
184‧‧‧第二校準濾波減算器
175‧‧‧第七可變增益件
176‧‧‧第八可變增益件
193‧‧‧第五AFIR濾波器
194‧‧‧第六AFIR濾波器
185‧‧‧第三校準濾波減算器
186‧‧‧第三校準濾波加算器
177‧‧‧第九可變增益件
178‧‧‧第十可變增益件
105‧‧‧第三LPFIR濾波器
106‧‧‧第四LPFIR濾波器
117‧‧‧第三合併濾波減算器
118‧‧‧第四合併濾波減算器
121‧‧‧第九延遲件
122‧‧‧第十延遲件
187‧‧‧第三合併濾波加算器
188‧‧‧第四合併濾波加算器
107‧‧‧第五LPFIR濾波器
108‧‧‧第六LPFIR濾波器
119‧‧‧第五合併濾波減算器
120‧‧‧第六合併濾波減算器
123‧‧‧第十一延遲件
124‧‧‧第十二延遲件
189‧‧‧第五合併濾波加算器
190‧‧‧第六合併濾波加算器
220‧‧‧射頻通訊系統
201‧‧‧收發系統
202a‧‧‧第一功率放大器(PA)
202b‧‧‧第二功率放大器
203a‧‧‧第一低雜訊放大器(LNA)
203b‧‧‧第二雜訊放大器(LNA)
204a‧‧‧第一方向耦合器
204b‧‧‧第二方向耦合器
205a‧‧‧第一天線切換模組
205b‧‧‧第二天線切換模組
206a‧‧‧第一天線
206b‧‧‧第二天線
211‧‧‧震盪器
212a‧‧‧第一傳輸器
212b‧‧‧第二傳輸器
213a‧‧‧第一接收器
213b‧‧‧第二接收器
214a‧‧‧第一基帶處理器
215a‧‧‧第一接收前端模組(FEM)
216a‧‧‧第一監測前端模組(FEM)
214b‧‧‧第二基帶處理器
215b‧‧‧第二接收前端模組(FEM)
216b‧‧‧第二監測前端模組(FEM)
300‧‧‧收發系統
301‧‧‧第一收發器
302‧‧‧第二收發器
303‧‧‧數位處理電路
304‧‧‧本機震盪器
305‧‧‧時脈訊號產生器
331a、332a‧‧‧第一對數位類比轉換器(DAC)
341a、342a‧‧‧第一對類比數位轉換器(ADC)
321a、322a‧‧‧第一對傳輸低通濾波器
323a、324a‧‧‧第一對接收低通濾波器
311a、312a‧‧‧第一對傳輸通道混波器
313a、314a‧‧‧第一對本機回饋通道混波器
315a、316a‧‧‧第一對DPD監測通道混波器
317a、318a‧‧‧第一對接收通道混波器
331b、332b‧‧‧第二對數位類比轉換器
341b、342b‧‧‧第二對類比數位轉換器
321b、322b‧‧‧第二對傳輸低通濾波器
323b、324b‧‧‧第二對接收低通濾波器
311b、312b‧‧‧第二對傳輸通道混波器
313b、314b‧‧‧第二對本機回饋通道混波器
315b、316b‧‧‧第二對數位預失真(DPD)監測通道混波器
317b、318b‧‧‧第二對接收通道混波器
350‧‧‧收發系統
351‧‧‧第一收發器
352‧‧‧第二收發器
353‧‧‧數位處理電路
354‧‧‧控制電路
355‧‧‧重建濾波器
361、362‧‧‧帶通類比數位轉換器
371、372‧‧‧低通類比數位轉換器
圖1A是為本發明所提供一電子系統實施例之方塊示意圖。
圖1B是為本發明所提供一電子系統另一實施例之方塊示意圖。
圖2是為本發明中雜音頻率之一例圖。
圖3A是為本發明所提供一重建濾波器實施例之方塊示意圖。
圖3B是為圖3A中該重建濾波器另一實施例之方塊示意圖。
圖3C是為圖3A中該重建濾波器另一實施例之方塊示意圖。
圖3D是為圖3A中該重建濾波器另一實施例之方塊示意圖。
圖3E是為圖3A中該重建濾波器另一實施例之方塊示意圖。
圖4A是為重建濾波器另一實施例之方塊示意圖。
圖4B是為重建濾波器另一實施例之另一方塊示意圖。
圖5A是為重建濾波器另一實施例之另一方塊示意圖。
圖5B是為圖5A中重建濾波器另一實施例之方塊示意圖。
圖6是為一無線電頻率通訊系統實施例之一方塊示意圖。
圖7是為一收發系統實施例之方塊示意圖。
圖8是為本發明所提供實施例中一收發系統之方塊示意圖。
雖然本發明是以一個最佳實施例作說明，精於此技藝者能在不脫離本發明精神與範疇下作各種不同形式的改變。以上所舉實施例僅用以說明本發明而已，非用以限制本發明的範圍。舉凡不違本發明精神所從事的種種修改或改變，皆在本發明的保護範圍內。於本說明中，參考標號係以圖示所標示為基準，相似標號係指稱相同或具有相同功能之元件。
重建濾波器概述：
本發明提供用於正交接收訊號的寬頻類比數位轉換裝置及方法，於特定實施例中，一收發系統包含至少一對類比數位轉換器(ADC)，其係搭配一第一正交接收渠道，以及一第二對類比數位轉換器，其係搭配 一第二正交接收渠道。於此，一正交接收渠道可指一接收電路，其係用以將一接收訊號進行全部或部分處理以產生一數位同相位(I)及一數位正交相位(Q)訊號。該第一及第二正交接收渠道可用以處理該相同之接收訊號，但該第一及第二對之類比數位轉換器可具有彼此相異之雜音頻率曲線。舉例而言，於一範例中，該第一對類比數位轉換器可處於一低通配置狀態，並具有處於一第一頻率或低頻率範圍之低雜訊，且該第二對類比數位轉換器可處於一帶通配置狀態，並具有處於一第二頻率或高頻率範圍之低雜訊。該收發系統可進一步包含一重建濾波器，用以結合至少該第一對及第二對類比數位轉換器之輸出訊號，以產生與相對於另一對類比數位轉換器具有整體較低雜訊曲線之輸出訊號。
圖1A是為本發明所提供一電子系統10之方塊示意圖，其包含一第一正交接收渠道11a，一第二正交接收渠道11b，一第三正交接收渠道11c，一重建濾波器7，一第一混波器8a及一第二混波器8b。該第一正交接收渠道11a包含一第一類比數位轉換器1及一第二類比數位轉換器2。另外，該第二正交接收渠道11b包含一第三類比數位轉換器3及一第四類比數位轉換器4。再者，該第三正交接收渠道11c包含一第五類比數位轉換器5以及一第六類比數位轉換器6。該電子系統10接收一接收訊號RX，其可為例如一射頻(RF)或一中頻(IF)訊號。又，該電子系統10可產生一同相位(I)輸出訊號OI及一正交相位(Q)輸出訊號OQ。
雖然該電子系統10於說明中係包含三正交接收渠道，但該電子系統10亦可包含更多或更少正交接收渠道。舉例而言，本文中之教示內容可適用於具有二、三、四或更多正交接收渠道之配置方式。
該電子系統10可呼應一部份之收發系統或接收系統，因此，該電子系統10可包含額外元件與電路，為使圖式清晰，圖1A中未標出該等元件與電路。
該第一混波器8a接收該接收訊號RX以及一I時脈訊號CLKI，並產生一I接收訊號RI。該第二混波器8b接收該接收訊號RX以及一Q時脈訊號CLKQ，並產生一Q接收訊號RQ。
依此，該I及Q之接收訊號RI及RQ可呼應由一接收器利用解調變作業所產生之類比正交接收訊號。於特定實施例中，該I及Q接收訊號RI及RQ可利用具有實質上相同周期之正交時脈訊號藉由解調變所產生，其中之相位差約為該週期之四分之一或約90°。舉例而言，於一範例中，該I時脈訊號CLKI可為一正弦時脈訊號，而該Q時脈訊號CLKQ可為一餘弦時脈號。
於實施例配置中，該第一類比數位轉換器1接收該I接收訊號RI，並產生一第一數位I訊號I1，且該第二類比數位轉換器2接收該Q接收訊號RQ，並產生一第一數位Q訊號Q1。此外，該第三類比數位訊號轉換器接收該I接收訊號RI，並產生一第二數位I訊號I2，且該第四類比數位訊號轉換器接收該Q接收訊號RQ，並產生一第二數位Q訊號Q2。再者，該第五類比數位訊號轉換器5接收該I接收訊號RI，並產生一第三數位I訊號I3，且該第六類比數位轉換器6接收該Q接收訊號RQ，並產生一第三數位Q訊號Q3。該重建濾波器7接收該第一至第三數位I訊號I1至I3以及該第一至第三數位Q訊號Q1至Q3，並產生I輸出訊號OI及Q輸出訊號OQ。
特定正交接收渠道的該等類比數位轉換器可具有實質上相同之雜音頻率曲線；舉例而言，該第一類比數位轉換器1及第二類比數位轉 換器2可具有近似之雜訊曲線N1，該第三類比數位轉換器3及第四類比數位轉換器4可具有近似之雜訊曲線N2，該第五類比數位轉換器5及第六類比數位轉換器6可具有近似之雜訊曲線N3。然而，不同正交接收渠道之該等類比數位轉換器可具有相異之雜訊曲線；舉例而言，該雜訊曲線N1、雜訊曲線N2及雜訊曲線N3可彼此相異。
該等正交接收渠道之雜訊曲線可設置如下，各正交接收渠道具有於特定範圍內之一相對低雜訊，其與其他正交接收渠道至少為部分非相互重疊。舉例而言，該第一正交接收渠道11a可設置為具有處於第一頻率範圍之一相對低雜訊，該第二正交接收渠道11b可設置為具有處於第二頻率範圍之一相對低雜訊，而該第三正交接收渠道11c可設置為具有處於第三頻率範圍之一相對低雜訊。
該重建濾波器7可用以結合由該正交接收渠道之類比數位轉換器所產生之該等數位輸出訊號，藉以產生具有相對低頻整體雜訊之一輸出訊號。由於該等正交接收渠道可根據頻率而具有不同數量之雜訊，該重建濾波器7藉由選擇性結合不同頻率範圍內之該等正交接收渠道之輸出訊號，以產生該I輸出訊號OI及該Q輸出訊號OQ。舉例而言，當一特定正交接收渠道具有一相對低雜訊，且該相對低雜訊具有與其他正交接收渠道相對應之一特定頻率時，該重建濾波器7可根據該正交接收渠道之輸出訊號，產生位於該頻率之該I輸出訊號OI及該Q輸出訊號OQ。
於一實施例中，該重建濾波器7可根據該第一至第三數位I訊號I1至I3之加權和，產生該I輸出訊號OI，並可根據該第一至第三數位Q訊號Q1至Q3之加權和，產生該Q輸出訊號OQ。此外，該加權和之係數值可因 頻率不同而改變，因此，當一特定正交接收渠道具有處於與其他正交接收渠道相對應之一特定頻率之一相對低雜訊時，該渠道於該頻率之加權和係數可大於與其他渠道相對應產生之係數。藉由將一重建濾波器以此方式設置，該重建濾波器可具有與任何單一正交接收渠道之低頻整體雜訊相對應之一雜訊曲線。
於特定實施例中，該第一至第六類比數位轉換器1至6可具有一相似之電路拓撲，但可根據該等類比數位轉換器之數位設置方式而具有不同之雜訊曲線。舉例而言，於一實施例中，該等類比數位轉換器係實施為Sigma-Delta轉換器，其具有可根據該等Sigma-Delta轉換器係數之數位選擇質加以控制之雜訊曲線。例如，Sigma-Delta轉換器可對一輸入訊號進行超取樣，以提供足夠之帶寬，使雜訊可進行跨頻率成型。舉例而言，一Sigma-Delta轉換器之輸出訊號可經過低頻濾波與降頻取樣，以產生一樣本串流，其具有對應於一可選擇帶寬之低雜訊。
雖然雜訊成型過程可藉由提升另一頻率範圍之雜訊來針對一頻率範圍降低雜訊，根據本說明內容，仍可使用一重建濾波器以選擇性結合與不同雜訊頻濾曲線相對應之類比數位轉換器輸出頻率，以提升整體雜訊表現。縱使上述係以利用Sigma-Delta轉換器做為該等類比數位轉換器來表達其中一實施例，但本文內容仍可適用於其他形式之類比數位轉換器配置。
圖1B是為另一實施例中一電子系統19之方塊示意圖。該電子系統19包含一第一正交接收渠道15，一第二正交接收渠道16，一第三正交接收渠道17，以及一重建濾波器7。該第一正交接收渠道15包含該第一類比 數位轉換器1及該第二類比數位轉換器2以及一第一對混波器18a及18b。該第二正交接收渠道16包含該第三類比數位轉換器3及該第四類比數位轉換器4以及一第二對混波器18c及18d。該第三正交接收渠道17包含該第五類比數位轉換器5及該第六類比數位轉換器6以及一第三對混波器18e及18f。該電子系統19接收該接收訊號RX並產生該I輸出訊號OI及該Q輸出訊號OQ。
圖1B之該電子系統19近似於圖1A中之電子系統19，不同處僅在於電子系統19之配置係於各正交接收渠道利用獨立之混波器。舉例而言，該第一正交接收渠道15之該第一對混波器18a及18b可利用該I時脈訊號CLKI及Q時脈訊號CLKQ對於該接收訊號RX進行解調變，以對於該第一類比數位轉換器1以及第二類比數位轉換器2分別產生一第一I接收訊號以及一第一Q接收訊號。另外，該第二正交接收渠道16之該第二對混波器18c及18d可利用該I時脈訊號CLKI及Q時脈訊號CLKQ對於該接收訊號RX進行解調變，以對於該第三類比數位轉換器3以及第四類比數位轉換器4分別產生一第二I接收訊號以及一第二Q接收訊號。再者，該第三正交接收渠道17之該第三對混波器18e及18f可利用該I時脈訊號CLKI及Q時脈訊號CLKQ對於該接收訊號RX進行解調變，以對於該第五類比數位轉換器5以及第六類比數位轉換器6分別產生一第三I接收訊號以及一第三Q接收訊號。
雖然圖1A及1B所示之二電子系統範例是包含一重建濾波器，但仍可將重建濾波器用於各種電子系統中。舉例而言，此處之教示內容不僅可用於接收相同I接收訊號及Q接收訊號之配對類比數位轉換器配置，亦可用於接收類比數位轉換器接收由一般無線電頻率訊號所產生之不同I接收訊號與Q接收訊號之配置方式。例如，此處之教示內容可用於不同 配對之類比數位轉換器，其中該等轉換器接收之I訊號及Q訊號是經解調變後具有增益或相位失配，且/或該等I訊號及Q訊號是經由利用不同解調變器而產生。另外，此處之教示內容亦可用於直接轉換之訊號接收器以及利用至少一中頻之接收器。
圖2是一雜音頻率實施例之一圖表20。該圖表20包含一第一對類比數位轉換器於一低通配置時之一第一雜訊曲線或一低通雜訊曲線21。圖表20並進一步包含一第二對類比數位轉換器於帶通配置時之一第二雜訊曲線或一帶通雜訊曲線22。雖然該圖表顯示之配置係與二正交接收渠道搭配，但此處教示內容亦可適用於搭配三或更多正交接收渠道之配置方式。
如此所述，一重建濾波器可利用於結合類比具有不同雜訊曲線之數位轉換器以產生具有低頻整體雜訊之一輸出訊號。舉例而言，該重建濾波器可具有一整體雜訊曲線，該整體雜訊曲線對應於較任何單一類比數位轉換器之雜訊曲線呈現較低頻之雜訊。
於所示配置方式中，該低通雜訊曲線21可具有一相對少量之雜訊，其約介於0MHz至50MHz之間，且該帶通雜訊曲線22可具有一相對少量之雜訊，其約介於35MHz至70MHz之間。對於可用於結合具有不同雜訊曲線之類比數位轉換器輸出訊號之重建濾波器，於此將詳細說明不同實施例。
圖3A是為一重建濾波器30實施例之一方塊示意圖。重建濾波器30包含一第一渠道失衡監測件31，一第二渠道失衡監測件32，一渠道間失衡監測件33，一第一正交錯誤(QE)校正件35，一第二正交錯誤校正件36，一第一延遲件37，一第二延遲件38，一校準濾波器41，以及一合併濾波器42。此處所述不同功能之元件可藉由硬體以及/或軟體/韌體之形式予以實 施。硬體實施範例包含類比電路以及數位電路等形式，此等電路可於一整合電路中予以實施。當適用軟體/韌體形式時，軟體/韌體之指示可儲存於一電腦可讀記憶體中，並經由一處理器加以執行。該重建濾波器30接收一I低頻補償接收訊號L1、一Q低頻補償接收訊號LQ、一I高頻補償接收訊號HI，以及一Q高頻補償接收訊號HQ。另外，該重建濾波器30可產生一I輸出訊號OI及一Q輸出訊號OQ。
該I低頻補償接收訊號L1以及Q低頻補償接收訊號LQ可藉由包含一第一對類比數位轉換器之一第一正交接收渠道產生，其中該第一對類比數位轉換器具有相對於一第一頻率範圍或低頻率範圍之低雜訊能量；該I高頻補償接收訊號HI及Q高頻補償接收訊號HQ可藉由包含一第二對類比數位轉換器之一第二正交接收渠道產生，其中該第二對類比數位轉換器具有相對於一第二頻率範圍或高頻率範圍之低雜訊能量。舉例而言，於特定實施例中，該第一對類比數位轉換器可有助於產生低頻率之低雜訊能量，而該第二對類比數位轉換器可有助於產生高頻率或至少有部分高頻率之低雜訊能量。例如，於一實施例中，該第一對類比數位轉換器可具有一低通雜訊曲線，而該第二對類比數位轉換器可具有一帶通雜訊曲線。雖然I低頻補償接收訊號LI及Q低頻補償接收訊號LQ可具有低頻率之低雜訊，且該I高頻補償接收訊號HI及Q高頻補償接收訊號HQ可具有高頻率之低雜訊，但此等設計可意指使高訊噪比(SNR)之帶寬差異化，非必須特指所擷取之接收訊號帶寬。
如圖3A所示，該第一渠道失衡監測件31接收該I低頻補償接收訊號LI以及Q低頻補償訊號LQ，並產生一第一失衡監測訊號。另外，該第 二渠道失衡監測件32接收該I高頻補償接收訊號HI以及Q高頻補償接收號HQ，並產生一第二失衡監測訊號。再者，該渠道間失衡監測件33接收該I低頻補償接收訊號LI以及Q高頻補償接收訊號HQ，並產生一渠道間監測訊號。於所示配置中，該第一正交錯誤校正件35接收該I低頻補償接收訊號LI、Q低頻補償接收訊號LQ以及該第一失衡監測訊號，並產生I校正低頻補償訊號以及Q校正低頻補償訊號，並分別將其輸入第一延遲件37及第二延遲件38。該第一延遲件37及第二延遲件38可分別延遲該I校正低頻補償訊號以及該Q校正低頻補償訊號，以產生I校準低頻補償訊號及Q校準低頻補償訊號。該第二正交錯誤校正件36接收該I高頻補償接收訊號HI、Q高頻補償接收訊號HQ，以及該第二失衡監測訊號，並產生I校正高頻補償訊號及Q高頻補償訊號，並將其輸入該校準濾波器41。該校準濾波器41進一步接收該渠道間監測訊號以及該I校準低頻補償訊號及Q校準低頻補償訊號，並產生I校準高頻補償訊號及Q校準高頻補償訊號。該合併濾波器42接收該I校準高頻補償訊號、Q校準高頻補償訊號、I校準低頻補償訊號，以及Q校準低頻補償訊號，並將該等訊號結合以產生I輸出訊號OI及Q輸出訊號OQ。
所示之重建濾波器30可用以結合具有不同雜訊曲線之正交接收渠道輸出訊號。舉例而言，該I低頻補償接收訊號LI及Q低頻補償接收訊號LQ可藉由一第一正交接收渠道產生，其中該第一正交接收渠道具有低頻率之相對低雜訊，且該I高頻補償接收訊號HI及Q高頻補償接收訊號HQ可藉由一第二正交接收渠道產生，其中該第二正交接收渠道具有頻率高於該第一正交接收渠道之相對低雜訊。於一實施例中，該I低頻補償接收訊號LI及Q低頻補償接收訊號LQ是產生自處於低通配置之一第一對Sigma-Delta轉換器，且 該I高頻補償接收訊號HI及Q高頻補償接收訊號HQ是產生自處於帶通配置之一第二對Sigma-Delta轉換器。然而，此處教示內容亦可適用於其他配置型態。
由該重建濾波器30所產生的I輸出訊號OI及Q輸出訊號OQ可具有對於I及Q低頻補償接收訊號LI及LQ或相對於I及Q高頻補償接收訊號HI及HQ相對低量之整體雜訊。於本文特定實施例中，由一重建濾波器所產生該輸出訊號之雜訊能量可具有一雜訊能量，該雜訊能量低於或等同於該輸入正交接收渠道雜訊能量。
所示配置中包含第一渠道失衡監測件31及第二渠道失衡監測件32，其可用於檢測一同相位/正交相位(IQ)失衡或正交增益及相位誤差。舉例而言，該第一渠道失衡監測件31可用以檢測I低頻補償接收訊號LI及Q低頻補償接收訊號LQ之間的一IQ失衡，且該第二渠道失衡監測件32可用以檢測I高頻補償接收訊號HI及Q高頻補償接收訊號HQ之間的一IQ失衡。如圖3A所示，該第一渠道失衡監測件31及第二渠道失衡監測件32可分別產生該第一及第二失衡監測訊號，其可指出輸入訊號與近乎同等強度或與約90度相位差之訊號間的正交增益以及/相位誤差。於各定實施例中，該第一渠道失衡監測件31及第二渠道失衡監測件32式設置以判斷所接收到之I及Q訊號是否以直角呈現，並以此結果為基準產生一監測訊號。
另外，該第一正交錯誤校正件35及第二正交錯誤校正件36可分別接收該第一及第二失衡監測訊號，其可用以校正所監測到之IQ失衡。舉例而言，於特定實施例中，由第一正交錯誤校正件35所產生之該I及Q校正低頻補償訊號可具有一實質上呈現以直角呈現之關係，且由該第二正交錯誤校正件36所產生之該I及Q高頻補償訊號可具有一實質上以直角呈現 之關係。一此，該第一正交錯誤校正件35可用以排除與該低頻補償正交接收渠道相關之IQ失衡，且該第二正交錯誤校正件36可用以排除與該高頻補償正交接收渠道相關之IQ失衡。於特定實施例中，該第一及第二失衡監測訊號可經由一處理器加以處理，例如一嵌入式處理器，其可對該第一正交錯誤校正件35及第二正交錯誤校正件36產生控制訊號。以此方式配置該重建濾波器可降低正交錯誤監測件之尺寸以及/或複雜度。
該渠道間失衡監測件33可產生該渠道間監測訊號，於所示配置中可指I低頻補償接收訊號LI及Q高頻補償接收訊號HQ之間缺乏校準的現象。於一實施例中，該渠道間失衡監測件33可將I低頻補償接收訊號LI與Q高頻補償接收訊號HQ之強度與相位進行相互比較，並根據比較結果產生該渠道間監測訊號。雖然圖3A所示配置是以一渠道間失衡監測件藉由一渠道來監測I訊號，並由另一渠道監測Q訊號，但亦可運用其他配置方式。舉例而言，此處教示內容亦適用於以一渠道間失衡監測件藉由一渠道監測一I訊號且由另一渠道監測另一I訊號以及/或由一渠道監測Q訊號且由另一渠道監測另一Q訊號之配置方式。
雖然圖3A所示之配置是利用二渠道失衡監測件及一渠道間失衡監測件，但仍可使用其他配置方式。舉例而言，於特定實施例中，失衡監測件可增加為更多數，並分配為提供渠道間以及/或渠道內監測功能。
於特定配置中，一渠道失衡監測件可根據監測一渠道對於校準訊號之回應進行部分運作。舉例而言，一RF校準基調可受調整頻率後輸入一渠道，且可藉由監測該渠道之基帶I及Q訊號反應以判定一IQ失衡現象。進一步之範例中，字一傳輸器所接收之一通訊訊號可用作一校準訊號。 舉例而言，一渠道失衡監測件以及一正交錯誤校正件之實施例，可如美國專利案件申請號No.13/764,076所述，其公開號為No.2013/0243131，公開日為2013年9月19，其申請專利名稱為「用於寬帶RF接收器支及時I/Q失衡校正」，該案件是為本案參考案件。於特定配置中，一渠道間失衡監測件可基於將二正交接收渠道之回應與一校準信號進行比較之結果進行部分運作。例如，校準基調可經調整頻率並輸入該二渠道中，且該第一渠道之基帶I訊號反應可與該第二渠道之基帶Q訊號反應一同監測，以判定該等渠道間之失衡現象。雖然上述提供不同之失衡監測作業範例，但此處教示內容並不限定用於所提供之範例中，意即，亦可利用不同技術以判定二訊號間之增益以及/或相位差。
因此，雖然上述是為利用校準基調或通訊校準訊號之失衡監測與校正方案，但亦可能運用其他配置方式。
該校準濾波器41接收該渠道間監測訊號，該校準濾波器41可用以排除低頻補償正交接收渠道及高頻補償正交接收渠道間之相位以及/或增益失配。舉例而言，該校準濾波器41可利用該渠道間監測訊號，以產生I及Q校準高頻補償訊號，該等訊號I及Q校準高頻補償訊號實質上分別與I及Q校準低頻補償訊號具有相同強度以及/或相位。於特定實施例中，該渠道間監測訊號可經由一處理器家以處理，例如一嵌入式處理器，其可對該校準濾波器41產生控制訊號。以此方式配置該重建濾波器，可降低該校準濾波器之或尺寸以及/或複雜度。
於此處特定實施例中，與一重建濾波器相關之共模相位以及/或增益誤差可低於或等同於作為校準參照之特定類比數位轉換器之誤差 值。舉例而言，於一實施例中，該I輸出訊號OI與Q輸出訊號OQ之對應共模以及/或增益誤差，可低於用來產生該I低頻接收訊號LI之該類比數位轉換器的共模以及/或增益誤差。然而，亦可使用其他配置方式。
該合併濾波器42可用以將第一延遲件37及第二延遲件38所產生之I校準低頻補償訊號及Q校準低頻補償訊號，分別與該校準濾波器41所產生之I校準高頻補償訊號及Q校準高頻補償訊號結合。於特定實施例中，該合併濾波器42以於該頻域內提供校正為根據，可產生I輸出訊號OI及Q輸出訊號OQ，例如藉由將所接收之輸入訊號與不同頻率加權係數加總之方式。然而，亦可使用其他配置方式，包括於該實域內提供校正的配置方式。於特定實施例中，該合併濾波器42可於加總輸入訊號前將輸入訊號減弱，藉此，對於該輸出訊號之雜訊能量頻率會低於或等同於各輸入渠道中具有較低雜訊能量者。依此，於特定實施例中，I輸出訊號及Q輸出訊號可具有經降低之雜訊曲線，同時仍維持理想之增益及相位關係。
雖然圖3A所示範例中，本發明是具有一重建濾波器，但仍可適用其他配置方式，包括利用不同組件以及/或以不同方式設置之組件配置方式。
圖3B是為圖3A所示該重建濾波器實施例之一方塊示意圖，所示重建濾波器100包含該第一渠道失衡監測件31，該第二渠道失衡監測件32，該渠道間失衡監測件33，一第一正交錯誤校正件55，一第二正交錯誤校正件56，一第一延遲件57，一第二延遲件58，一校準濾波器61，以及一合併濾波器62。
如先前所述，該第一渠道失衡監測件31可用以監測I低頻補 償接收訊號LI及Q低頻補償接收訊號LQ間之IQ失衡，且該第二渠道失衡監測件32可用以監測I高頻補償接收訊號HI及Q高頻補償接收訊號HQ間之IQ失衡。該第一渠道失衡監測件31可產生一第一失衡監測訊號，且該第二渠道失衡監測件32可產生一第二失衡監測訊號。另外，該渠道間失衡監測件33可用以產生一渠道間監測訊號，以指出I低頻補償接收訊號LI及Q高頻補償接收訊號HQ間之一增益以及/或一相位差。
該第一正交錯誤(QE)校正件55包含一第一延遲件71，一第一可變增益件73，一第一正交相位有限脈衝響應(QFIR)濾波器77，以及一第一正交錯誤校正加算器81。此外，該第二正交錯誤(QE)校正件56包含一第二延遲件72，一第二可變增益件74，一第二正交相位有限脈衝響應濾波器78，以及一第二正交錯誤校正加算器82。
該第一正交錯誤校正件55可以該第一失衡監測訊號為根據，藉由校正增益以及/或改變相對於I低頻補償接收訊號之該Q低頻補償接收訊號，以校正該低頻補償正交接收渠道之一正交錯誤。於此，正交錯誤可指特定渠道之Q訊號及I訊號間的一差別增益以及/或相位誤差。
於一實施例中，該Q校正低頻補償接收訊號可藉由該I低頻補償接收訊號LI以及延遲後之該Q低頻補償接收訊號LQ的加權值所產生。此外，該第一失衡監測訊號可用以控制該第一QFIR濾波器77之濾波係數以及該第一可變增益件73之增益。故，該第一QFIR濾波器77以及該第一可變增益件73可經操作以校正該Q低頻補償接收訊號LQ與該I低頻補償接收訊號LI之間的增益以及/或相位失配。
同理，該第二正交錯誤校正件56可以該第二失衡監測訊號為 根據，藉由校正增益以及/或改變相對於I高頻補償接收訊號之該Q高頻補償接收訊號，以校正該高頻補償正交接收渠道之一正交錯誤。舉例而言，該第二失衡監測訊號可用以控制該第二QFIR濾波器78之濾波係數以及該第二可變增益件74之增益。
該第一延遲件71及第二延遲件72可用以將第一正交錯誤校正加算器81及第二正交錯誤校正加算器82之訊號總合進行校準。舉例而言，於一實施例中，該第一延遲件71及第二延遲件72具有一延遲值A，其可選擇性等同於該第一QFIR濾波器77及第二QFIR濾波器78之群組延遲值。
如圖3B所示，該校準濾波器61包含一第一校準有限脈衝響應(AFIR)濾波器91，一第二校準有限脈衝響應(AFIR)濾波器92，一第一校準濾波減算器83，一第一校準濾波加算器84，一第三可變增益件75，以及一第四可變增益件76。該第三可變增益件75包含一輸入端，用以接收該Q校準低頻補償訊號，以及一輸出端，用以與該第一校準濾波減算器83之一負輸入端電性連接。該第一AFIR濾波器91包含一輸入端，用以接收該I校正高頻補償訊號，以及一輸出端，用以與該第一校準濾波減算器83之一正輸入端電性連接。該第一校準濾波減算器83進一步包含一輸出端，可藉由自第一AFIR濾波器91出輸訊號中減去第三可變增益件75之輸出訊號，藉以產生該I校準高頻補償訊號。該第四可變增益件76包含一輸入端，用以接收該I校準低頻補償訊號，以及一輸出端，用以與該第一校準濾波加算器84之一第一輸入端電性連接。該第二AFIR濾波器92包含一輸入端，用以接收該Q校正高頻補償訊號，以及一輸出端，與該第一校準濾波加算器84之一第二輸入端電性連接。該第一校準濾波加算器84進一步包含一輸出端，可產生 該Q校準高頻補償訊號。
於所示配置中，該校準濾波器61可如該第一正交錯誤校正件55及第二正交錯誤校正件56之相似方法進行操作。舉例而言，該校準濾波器61可根據該渠道間監測訊號，藉由校正該I級Q校正高頻補償接收訊號對於該I及Q校正低頻補償接收訊號間之增益以及/或改變相位，藉以校正渠道間失衡。例如，該I校準高頻補償接收訊號可藉由該Q校準低頻補償訊號及延遲後I校正高頻補償接收訊號之加權值所產生，且該渠道間監測訊號可用以控制該第一AFIR濾波器91之濾波係數以及該第三可變增益件75之一增益。此外，該Q校準高頻補償接收訊號可藉由該I校準低頻補償接收訊號與延遲後Q校正高頻補償接收訊號之加權值所產生，且該渠道間監測訊號可用以控制該第二AFIR濾波器92之濾波係數以及該第四可變增益件76之一增益。於特定配置中，該第一延遲件57及第二延遲件58具有一延遲值B，其可選擇性等同於該第一AFIR濾波器91及第二AFIR濾波器92之群組延遲值。
於所示配置中，該校準濾波器61可利用一標測後之Q校準低頻補償訊號，調整由該第一AFIR濾波器91產生之一濾波後I訊號，並利用一標測後之I校準低頻補償訊號，調整由該第二AFIR濾波器92產生之一濾波後Q訊號。以Q訊號為根據調整之I訊號以及以I訊號為根據調整之Q訊號，其兩者間具有之相位差，可利用該第一校準濾波減算器83產生該I校準高頻補償訊號，以及利用該第一校準濾波加算器84產生該Q校準高頻補償訊號之方式加以補償。然而，亦可利用其他配置方式，例如，於一實施例中，省略該第一校準濾波減算器83，以利使用一加算器，且該第三可變增益件75之增益訊號，相對於該第四可變增益件76之增益訊號進行倒轉。
該所示校準濾波器61可用以校正該高頻補償正交接收渠道及低貧補償正交接收渠道之增益以及/或相位誤差。於所示配置中，該低頻補償接收訊號LI是作為校準基準。然而，亦可利用其他配置方式。渠道間利用校準濾波器61相互搭配，可減少後續合併濾波作業造成之增益以及/或相位誤差。
於所示配置中，該合併濾波器62包含一第一合併濾波加算器85及一第二合併濾波加算器86，一第一合併濾波減算器87及一第二合併濾波減算器88，一第一低通有限脈衝響應(LPFIR)濾波器93及一第二低通有限脈衝響應濾波器94，一第五延遲件95及一第六延遲件96。如圖3B所示，該第一合併濾波減算器87自該I校準低頻補償接收訊號減去該I校準高頻補償接收訊號，且該第一LPFIR濾波器93將該第一合併濾波減算器87之輸出訊號進行濾波。該第五延遲件95延遲該I校準高頻補償接收訊號，且該第一合併濾波加算器85將該第一LPFIR濾波器93之輸出訊號與該第五延遲件95之輸出訊號加總，以產生該I輸出訊號OI。相似地，該第二合併濾波減算器88自該Q校準低頻補償接收訊號減去該Q校準高頻補償接收訊號，且該第二LPFIR濾波器94將該第二合併濾波減算器88之輸出訊號進行濾波，此外，該第六延遲件96延遲該Q校準高頻補償接收訊號，且該第二合併濾波加算器86將該第二LPFIR濾波器94之輸出訊號及該第六延遲件96之輸出訊號加總，以產生該Q輸出訊號OQ。
所示之合併濾波器62可具有一增益值約1，舉例而言，該I輸出訊號OI及Q輸出訊號OQ之產生方式，是以將與該低頻補償正交接收渠道之I訊號及Q訊號進行低通濾波、將與該高頻補償正交接收渠道之I訊號及Q 訊號進行高通濾波後，並將其該等結果加總後作為根據而產生。雖然所示配置方式之合併濾波器62並不包含一高通濾波器，但藉由自一全通濾波器之輸出訊號減去一低通濾波器輸出訊號之作業，已於某種程度上對該I及Q高頻校準訊號進行了高通濾波作業。更詳而言之，該第五延遲件95及第六延遲件96可發揮全通濾波器之作用，其具有一延遲值C，該延遲值C可選擇性等同於該第一LPFIR濾波器93及第二LPFIR濾波器94之群組延遲值。該第一合併濾波減算器87、第一LPFIR濾波器93、第五延遲件95以及第一合併濾波加算器85之共同作用可將I校準低頻補償接收訊號進行低通濾波、將I校準高頻補償接收訊號進行高通濾波，以及將該等結果加總並產生具有實質上一致增益的I輸出訊號OI。相似地，該第二合併濾波減算器88、第二LPFIR濾波器94、第六延遲件96，以及第二合併濾波加算器86之共同作用可將Q校準低頻補償接收訊號進行低通濾波、將Q校準高頻補償接收訊號進行高通濾波，以及將該等結果加總以產生具有實質上一致增益的Q輸出訊號OQ。
以此方式配置該合併濾波器62可使該I輸出訊號及Q輸出訊號具有較低之雜訊能量頻率，且實質上不需降低油校準濾波器41所排除之一般模式頻率誤差，以及/或由第一正交錯誤校正件55與第二正交錯誤校正件56所排除之正交錯誤。於此，一般模式之誤差可指I訊號或Q訊號與不同渠道間之增益差別以及/相位誤差。
於特定實施例中，該合併濾波器62可具有一角頻率，其是用以在主要產生I輸出訊號OI及Q輸出訊號OQ之低頻補償正交接收渠道以及主要產生I輸出訊號I及Q輸出訊號Q之高頻補償正交接收渠道之間，達成一理想之過度頻率。舉例而言，當該高頻補償正交接收渠道及低頻補償正交接 收渠道具有如圖2所示之相似雜訊曲線時，可選擇約45MHz之一角頻率提供給該合併濾波器62，藉此，該角頻率之下，該輸出訊號之產生可由該低通雜訊曲線21主導，而該角頻率之上，該輸出訊號可由該帶通雜訊曲線22主導。雖然於此是描述該等雜訊曲線之一特定範例，但亦可能適用於其他雜訊曲線以及/或角頻率。
所述合併濾波器62可降低整體雜訊，舉例而言，於特定配置中，由該合併濾波器62所產生該I輸出訊號OI及Q輸出訊號OQ中所呈現之一雜訊能量，比起彼此實質上無相關之高頻正交接收渠道與低頻正交接收渠道兩者所產生之雜訊能量，可降低約3dB。輸出訊號中雜訊能量之降低可使合併濾波器之滾降限制放寬。另外，當該低頻與高頻正交接收渠道之低雜訊能量帶寬充分重疊時，可減少該合併濾波器之實施成本。例如，於特定實施例中，該第一LPFIR濾波器93及第二LPFIR濾波器94可搭配較低之濾波器長度，其中與此等濾波器長度相關之係數可以小至一位元之單位來呈現。然而，亦可是用其他配置方式。
雖然圖3B所示為圖3A中重建濾波器30之一實施例，但仍可適用其他配置方式。例如，雖然所示之正交錯誤校正件55、正交錯誤校正件56、校準濾波器61，以及合併濾波器62包含有限脈衝響應(FIR)濾波器，但此處教示內容亦可適用於其他配置方式，例如利用無限脈衝響應(IIR)濾波器，或結合FIR與IIR濾波器之實施方式。
圖3C式為圖3A所示重建濾波器30另一實施例之方塊示意圖，所示重建濾波器109包含該第一渠道失衡監測件31，該第二渠道失衡監測件32，該渠道間失衡監測件33，該第一延遲件57，該第二延遲件58，以及 該合併濾波器62，可如前所述。該重建濾波器109進一步包含一第一正交錯誤校正件25，一第二正交錯誤校正件26，以及一校準濾波器27。
圖3C之重建濾波器109與圖3B之重建濾波器100相似，不同處僅在於，該重建濾波器109中之正交錯誤校正件與一校準濾波器具有不同配置方式。
舉例而言，圖3C之該第一正交錯誤校正件25包含一第一延遲件71，一第一實係數正交相位有限脈衝響應(QFIR)濾波器77a，一第一虛係數正交相位有限脈衝響應(QFIR)濾波器77b，以及一第一正交錯誤校正加算器81。此外，圖3C之該第二正交錯誤校正件26包含一第二延遲件72，一第二實係數正交相位有限脈衝響應(QFIR)濾波器78b，一第二虛係數正交相位有限脈衝響應(QFIR)濾波器以及一第二正交錯誤校正加算器82。該第一延遲件71包含一輸入端，用以接收該I低頻補償接收訊號LI，以及一輸出端，用以產生該I校正低頻補償接收訊號。另外，該第一實係數QFIR濾波器77a包含一輸入端，用以接收該Q低頻補償接收訊號LQ，以及一輸出端，與該第一正交錯誤校正加算器81之一第一輸入端電性連接。再者，該第一虛係數QFIR濾波器77b包含一輸入端，用以接收該I低頻補償接收訊號LI，以及一輸出端，與該第一正交錯誤校正加算器81電性連接。該第一正交錯誤校正加算器81進一步包含一輸出端，用以產生該Q校正低頻補償接收訊號。該第二延遲件72包含一輸入端，用以接收該I高頻補償接收訊號HI，以及一輸出端，可產生該I校正高頻補償接收訊號。此外，該第二實係數QFIR濾波器78a包含一輸入端，用以接收該Q高頻補償接收訊號HQ，以及一輸出端，與該第二正交錯誤校正加算器82之一第一輸入端電性連接。再者，該第二 虛係數QFIR濾波器78b包含一輸入端，用以接收該I高頻補償接收訊號HI，以及一輸出端，與該第二正交錯誤校正加算器82之一第二輸入端電性連接。該第二正交錯誤校正加算器82進一步包含一輸出端，可產生該Q校正高頻補償接收訊號。
所示校準濾波器27包含一第一實係數AFIR濾波器91a，一第一虛係數AFIR濾波器91b，一第二實係數AFIR濾波器92a，一第二虛係數AFIR濾波器92b，一第一校準濾波減算器83，以及一第一校準濾波加算器84。該第一實係數AFIR濾波器91a包含一輸入端，用以接收該I校正高頻補償接收訊號，以及一輸出端，與該第一校準濾波減算器83之一正輸入端電性連接。該第一虛係數AFIR濾波器91b包含一輸入端，用以接收該Q校正低頻補償接收訊號，以及一輸出端，與該第一校準濾波減算器83之一負輸入端電性連接。該第一校準濾波減算器83寄一步包含一輸出端，可藉由自該第一實係數AFIR濾波器91a之輸出訊號減去該第一虛係數AFIR濾波器91b之輸出訊號，產生該I校準高頻補償接收訊號。該第二實係數AFIR濾波器92a包含一輸入端，可接收該Q校正高頻補償接收訊號，以及一輸出端，與該第一校準濾波加算器84之一第一輸入端電性連接。該第二虛係數AFIR濾波器92b包含一輸入端，可用以接收該I校正低頻補償接收訊號，以及一輸出端，與該第一校準濾波加算器84之一第二輸入端電性連接。該第一校準濾波加算器84進一步包含一輸出端，可產生該Q校準高頻補償接收訊號。
雖然圖3C所示該校準濾波器27包含第一校準濾波減算器83以及第一校準濾波加算器84，亦可適用其他配置方式。舉例而言，於一實施例中，省去該第一校準濾波減算器83以利使用一加算器，且該第一虛係 數AFIR濾波器91b之符號相對於該第二虛係數AFIR濾波器92b之符號進行倒轉。
圖3C所示校準濾波器27可用以提高圖3B所示該校準濾波器61之校準效果。舉例而言，該校準濾波器27以實係數AFIR濾波器之輸出頻率與虛係數AFIR濾波器輸出頻率加總後，以此為基準產生該I校準高頻補償接收訊號，亦將實係數AFIR濾波器之輸出頻率與虛係數AFIR濾波器之輸出頻率加總後，以此為基準產生該Q校準高頻補償接收訊號。所示支AFIR濾波器配置可經操作以提供相位以及/或增益調整功能，其與接收訊號極性可為非對稱呈現。例如，該校準濾波器27可對用以產生該接收訊號且約等同於、高於或低於一本機震盪器頻率之頻率，提供約同等數量之獨立增益以及/或相位調整效果。依此，該所述配置方式可利用實濾波器長度或虛濾波器長度以調整一Q訊號之增益或相位，藉此對頻率提供任意增益以及/或相位調整作用。相反地，僅利用一實濾波器之校正方法者，於校正增益以及/或相位失衡時會有所受限，舉例而言，一實濾波器可能受限於僅能於等同於、高於或低於一本機震盪元件頻率之頻率，提供完全相等數量之增益調整，以及/或受限於僅能於該種頻率提供同等強度且相反極性之相位調整。
所示第一校正件25及第二正交錯誤校正26亦可對圖3B中之該第一正交錯誤校正件55提供及第二校正件56提供增強效果之正交錯誤校正作用。舉例而言，該第一正交錯誤校正件25可以一實係數AFIR濾波器之輸出頻率及一虛實數AFIR濾波器之輸出頻率總和為根據，以產生該Q校正低頻補償接收訊號，且該第二正交錯誤校正件26可以一實係數AFIR濾波器之輸出頻率及一虛係數AFIR濾波器之輸出頻率總和為根據，以產生該Q校正高 頻補償接收訊號。依此，該第一正交錯誤校正件25及第二正交錯誤校正件26可用裡提供對於接收訊號及性非呈現對稱之相位以及/或增益。於特定配置中，該第一正交錯誤校正件25及第二正交錯誤校正件26可用以於一對類比數位轉換器接收彼此相異之I訊號及Q訊號之配置方式時，提供增益以及/或相位校正，例如圖1B中的電子系統19配置方式。
雖然圖3C所示之重建濾波器109可用以對圖3B之重建濾波器100提供增強之正交錯誤校正以及/或校準校正作用，但圖3C之重建濾波器109亦可為較圖3B之配置方式更大、更昂貴以及/或消耗更大量能量者。
圖3D是為圖3A所示重建濾波器30另一實施例之方塊示意圖。所示重建濾波器501包含第一渠道失衡監測件31，第二渠道失衡監測件32，渠道間失衡監測件33，第一正交錯誤校正件55，第二正交錯誤校正件56，第一延遲件57，第二延遲件58，以及校準濾波器41，如前述之配置方式。該重建濾波器109進一步包含一合併濾波器502。
圖3D所示之該重建濾波器501與圖3B之重建濾波器100相似，不同處僅在於該重建濾波器501包含一合併濾波器之不同配置方式。
舉例而言，所示合併濾波器502包含一第一低通有限脈衝響應(LPFIR)濾波器93，一第二低通有限脈衝響應(LPFIR)濾波器94，一第一高通有限脈衝響應(HPFIR)濾波器505，一第二高通有限脈衝響應(HPFIR)濾波器506，一第一合併濾波加算器85，以及一第二合併濾波加算器86。如圖3D所示，該第一LPFIR濾波器93對該I校準低頻補償接收訊號進行低通濾波作業，以產生一低通濾波I訊號，且該第一HPFIR濾波器505對該I校正高頻補償接收訊號進行高通濾波作業，以產生一高通濾波I訊號。再 者，於所示配置中，該第一合併濾波加算器85將該低通濾波I訊號及該高通濾波I訊號加總，以產生該I輸出訊號OI。此外，該第二LPFIR濾波器94對該Q校準低頻補償接收訊號進行低通濾波作業，以產生一低通濾波Q訊號，且該第二HPFIR濾波器506對該Q校準高頻補償接收訊號進行高通濾波作業，以產生一高通濾波Q訊號。再者，於所示配置中，該第二合併濾波加算器86將該低通濾波Q訊號及該高通濾波Q訊號加總，以產生該Q輸出訊號OQ。
所示配置以一低通濾波器及一高通濾波器之輸出訊號總和為根據，以產生該I輸出訊號OI。相似地，所示配置以一低通濾波器及一高通濾波器之輸出訊號總和為根據，以產生該Q輸出訊號OQ。與圖3B具有內藏式高通濾波器之配置方式不同，此所式配置方式包含非內藏式高通濾波器。因此，所式配置方式實施成本可能較高，且/或可能因高通濾波器及低通濾波器轉換作用之失配，導致無法具有一致之頻率增益。
圖3E是為圖3A所示重建濾波器30另一實施例之方塊示意圖，所示重建濾波器520包含該第一正交錯誤校正件2及第二正交錯誤校正件26，校準濾波器27，第一延遲件57，第二延遲件58，以及合併濾波器62，如前述之配置方式。該重建濾波器520進一步包含一第一渠道失衡監測件521，一第二渠道失衡監測件522，一渠道間失衡監測件523，一第一濾波器數測定件531，一第二濾波係數測定件532，以及一第三濾波係數測定件533。
該第一渠道失衡監測件521包含一第一資料緩衝器541a，一第一快速傅立葉轉換(FFT)件542a，以及一第一失衡測定件543a。第一資料緩衝器541a接收該I低頻補償接收訊號LI以及該Q低頻補償接收訊號LQ，並產生第一I及Q緩衝訊號。第一快速傅立葉轉換件542a接收該第一I及Q緩衝訊 號，並以快速傅立葉轉換方式產生第一I及Q轉換訊號。該第一失衡監測件543a接收該第一I及Q轉換訊號，並產生一第一增益監測訊號及一第一相位監測訊號，該等訊號於此範例中共同呈現為一第一失衡監測訊號。該第一增益監測訊號及第一相位監測訊號可指出增益校正之數量以及用以校正該第一渠道中一I/Q失衡之相位校正數量。該第二渠道失衡監測件522包含一第二資料緩衝器541b，一第二快速傅立葉轉換件542b，以及一第二失衡測定件543b。該第二資料緩衝器541b接收該I高頻補償接收訊號HI以及該Q高頻補償接收訊號HQ，並產生第二I及Q緩衝訊號。該第二快速傅立葉轉換件542b接收該第二I及Q接收訊號，並產生第二I及Q轉換訊號。該第二失衡測定件543b接收該第二I及Q轉換訊號，並產生一第二增益監測訊號及一第二相位監測訊號，該等訊號於此範例中共同呈現為一第二失衡監測訊號。
該渠道間失衡監測件523包含一第三訊號緩衝器541c，一第三快速傅立葉轉換件542c，以及一第三失衡測定件543c。該第三資料轉換器541c接收該I低頻補償接收訊號LI及Q高頻補償接收訊號HQ，並產生第三I及Q緩衝訊號。該第三快速傅立葉轉換件542c接收該第三I及Q緩衝訊號，並產生第三I及Q轉換訊號。該第三失衡測定件543c接收該第三I及Q轉換訊號，並產生一第三增益監測訊號及一第三相位監測訊號，該等訊號於此範例中共同呈現為一渠道間監測訊號。雖然圖3E所示配置為一渠道間失衡監測件利用與該第一及第二失衡監測件相似之方式實施，但仍可能用於其他配置方式。
所示重建濾波器520進一步包含該第一濾波係數測定件531、第二濾波係數測定件532及第三濾波係數測定件533。該第一濾波係數測定件測定件531包含一第一波形轉換器(polar to rectangular converter)544a 以及一第一反向傅立葉轉換(IFFT)件545a。該第一波形轉換器544a接收該第一增益監測訊號以及該第一相位監測訊號，並根據一波形轉換作用(polar to rectangular conversion)，產生一實訊號及一虛訊號。該第一IFFT件545a接收該第一實訊號及虛訊號，並以一反向快速傅立葉轉換作用為根據，對該第一實係數QFIR濾波器77a產生第一實濾波係數，以及對第一虛係數QFIR濾波器77b產生一虛濾波係數。該第二濾波係數測定件532包含一第二波形轉換器544b以及一第二反向快速傅立葉轉換(IFFT)件545b。該第二波形轉換器544b接收該第二增益監測訊號及第二相位監測訊號，並產生第二實訊號及虛訊號。該第二反向傅立葉轉換件545b接收該第二實訊號及第二虛訊號，並對該第二實係數QFIR濾波器78a產生第二實濾波係數，以及對該第二虛係數QFIR濾波器78b產生第二虛濾波係數。
該第三濾波係數測定件533包含一第三波形轉換器(polar to rectangular converter)544c，一第三反向快速傅立葉轉換(IFFT)件545c，一第一係數測定減算器546a，以及一第二係數測定減算器546b。該第一係數測定減算器546a自該第二增益監測訊號減去該第三增益監測訊號，以產生一增益差訊號。該第二係數測定減算器546b自該第二相位增益訊號減去該第三相位監測訊號，以產生一相位差訊號。該第三波形轉換器(polar to rectangular converter)544c接收該增益差訊號以及相位差訊號，並產生第三實訊號及虛訊號。該第三IFFT件545c接收該第三實訊號及虛訊號，並對該第一實係數AFIR濾波器91a與第二實係數AFIR濾波器92a產生第三實濾波係數，以及對該第一虛係數AFIR濾波器91b與第二虛係數AFIR濾波器92b產生第三虛濾波係數。
如圖3E所示，該第一濾波係數測定件531及第二濾波係數測定件532分別對第一正交錯誤校正件25及第二正交錯誤校正件26中之濾波器產生濾波係數，且該第三濾波係數測定件533對校準濾波器27中之濾波器產生濾波係數。於特定配置中，第一至第三濾波係數測定件531至533以及/或該第一至三失衡監測件521至523中全部或部分者是利用一處理器所實施。然而，亦可利用其他配置方式。舉例而言，於一實施例中，該第一濾波係數測定件531是實施為第一正交錯誤校正件25之一部份，該第二濾波係數測定件532是實施為第二正交錯誤校正件26之一部份，且該第三濾波係數測定件533是實施為校準濾波器27之一部份。
所示失衡監測件521至523可用以測量頻率之增益與相位失配。所示配置可於轉換產生濾波係數前先行辨識增益及相位，以此方式配置濾波器有助於對頻率提供增益及相位調整。
於所示配置中，渠道間監測作業是藉由將該I低頻補償接收訊號LI與Q高頻補償接收訊號HQ進行比對來進行。以此方式配置該重建濾波器，可使該渠道間監測件具有與第一及第二正交錯誤校正件相似之架構。然而，亦可適用其他配置方式，例如使一渠道間監測件將不同渠道之I訊號以及/或不同渠道之Q訊號進行比對。
如圖3E所示，該第三濾波係數測定件533以自第三增益監測訊號中減去第二增益監測訊號，同時以自第三相位監測訊號中減去第二相位監測訊號為根據，測定出一渠道校準校正值。依此，所述配置可針對初始渠道間失配進行校正，以減少第二正交錯誤校正件26於利用校準濾波器27進行渠道校準前所造成的失配。然而，亦可適用其他配置方式，例如省 略該第一係數測定減算器546a及第二係數測定減算器546b，使一渠道間失衡監測件可藉由比對不同渠道之I訊號與不同渠道之Q訊號，以產生一渠道間失衡訊號。
圖4A是為重建濾波器110一實施例之方塊示意圖，該重建率波器包含一多工器101，一失衡監測件102，一處理器103，該第一正交錯誤校正件35，該第二正交錯誤校正件36，該第一延遲件37，該第二延遲件38，該校準濾波器41，以及該合併濾波器42。重建濾波器110接收該I一低頻補償接收訊號LI及Q低頻補償接收訊號LQ以及該I高頻補償接收訊號HI及Q高頻補償接收訊號HQ，並產生該I輸出訊號OI及Q輸出訊號OQ。
圖4A之該重建濾波器110與圖3A之重建濾波器30相似，不同處僅在於重建濾波器110包含該多工器101，該失衡監測件102，以及該處理器103，而非具有圖3A之渠道間失衡監測件33、第一渠道失衡監測件31及第二渠道失衡監測件32。
所述重建濾波器110表示之配置方式中，該失衡監測件102經過於正交接收渠道間之多工與分時處理。舉例而言，該失衡監測件102可於第一時槽中監測I低頻接收訊號LI及Q低頻接收訊號LQ間之IQ失衡，於第二時槽中監測I高頻接收訊號HI及Q高頻接收訊號HQ間之IQ失衡，並於第三時槽中監測I低頻接收訊號LI及Q高頻接收訊號HQ間之渠道間失衡。此外，該多工器101及失衡監測件102可於需要時用以重複渠道間以及/或渠道內之間測作業。藉由使失衡監測件多工與分時化，可減少重建濾波器之部件數量，降低成本以及/或減少體積。
於特定配置中，該第一、第二及第三時槽可任意排序並且/ 或可具有任何適當長度，舉例而言，順序及長度可預先設定或藉由控制多工器101之一控制電路進行動態控制。於特定配置中，該等時槽之順序及/長度可利用自失衡監測件與/或外部指示或控制指示為根據來決定。
圖4a所適配置亦說明一種方案，其中該失衡監測件102對處理器103提供失衡監測訊號，可兌失衡監測訊號進行處理，以對校準濾波器41與第一正交錯誤校正件35及第二正交錯誤校正件36產生控制訊號。例如，於特定配置中，該處理器103可產生控制訊號，並傳遞予可變增益件以及/或校準濾波器41以及第一正交錯誤校正件35及第二正交錯誤校正件36中所使用之有限脈衝響應濾波器。
於一實施例中，該處理器是為一嵌入式處理器，用以於一收發系統中進行其他運算作業。比起將一獨立處理器作為處理失衡監測訊號之特定處理器的配置方式而言，以此方式利用一嵌入式處理器，可有助於減少收發系統中整體硬體數量。於特定配置中，處理器103可接收指出相同或不同渠道中關於I及Q接收訊號之增益及/或相位誤差之監測資料。另外，處理器103可用以處理監測資料，藉此計算校正係數，並將其寫入一或多具正交錯誤校正件以及/或校準濾波器。於特定配置中，校正係數之計算作業可為間歇性進行，不需一定為連續進行。舉例而言，校正係數計算作業之頻率，可利用一理想能源消耗量為根據來決定。於某些實施例中，可將特定正交錯誤校正件或校準濾波器部分或完整配置，依元件或濾波器以及經計算之調整值來決定。
雖然圖4A所示重建濾波器是包含一多工器及一處理器，但此處教示內容亦可適用其他配置方式。例如，於特定實施例中，一或多具 正交錯誤校正件可於不需利用處理器之情況下，提供正交錯誤校正作業。此外，於某些實施例中可省略多工器，以改用多個處理器或設置以處理多重失衡訊號之多重輸入處理器。
圖4B是重建濾波器111另一實施例的方塊示意圖。該重建濾波器111包含第一渠道失衡監測件31，第二渠道失衡監測件32，一渠道間失衡監測件112，第一正交錯誤校正件35，第二正交錯誤校正件36，第一延遲件37，第二延遲件38，校準濾波器41以及合併濾波器42。
圖4B之重建濾波器111與圖3A之重建濾波器30相似，不同處僅在於該重建濾波器111包含渠道間失衡監測件之一不同實施方式。舉例而言，與圖3A中渠道間失衡監測件33不同，圖4A中之渠道間失衡監測件112可接收I及Q低頻補償接收訊號LI及LQ，以及I及Q高頻補償接收訊號HI及HQ。
於特定實施例中，一渠道間監測件可以不同正交接收渠道之監測I及Q訊號為根據，產生一渠道間失衡訊號。
舉例而言，於特定配置中，二正交接收渠道之失衡可以監測渠道對於一校準訊號之響應為根據，該訊號可例如一校準基調或複數校準基調之總和。此外，當正交接收渠道包含具有比率X之類比數位轉換器時，一I或Q訊號可單獨用以代表介於0及約X/2之間的頻率，且無混疊作用，而I及Q訊號兩者皆可用以代表約介於-X/2與X/2之間的頻率，且無混疊作用。再者，當對應具有已知極性之校準基調進行一渠道間監測作用時，只要將一渠道I訊號與另一渠道I訊號進行比較，或是將一渠道之Q訊號與另一渠道之Q訊號進行比較，即足以測定渠道間之失衡。然而，當對應具有一未知極性之校準基調進行渠道間監測作用時，僅比較不同渠道間之I訊號或Q訊號， 可能不足以測定渠道間之失衡現象。舉例而言，當該基調為負時，則該基調應為混疊，而應否定渠道間所監測到之相位差極性，以評估確切之相位差。此外，當該基調為正時，該基調不應混疊，且不應否定相位差之極性，以評估確切之相位差。
於所示配置中，該渠道間失衡監測件112可用以比對二正交接收渠道之I極Q訊號。所示配置可利用具有未知極性之校準訊號以辨別該配置中之渠道間失衡，例如，其中之校準訊號包含由獨立收發器所產生之至少一校準基調。舉例而言，該校準訊號可藉由一獨立收發器產生，且可能具有未知極性以及/或無法以有利於校準之方式加以調控。於所示配置中，可監測到來自二正交接收渠道之I極Q訊號，並利用比較約介於-X/2至X/2之方式加以比對，其中X是為類比轉換器對應於該等正交接收渠道之樣本比率。
參照圖3E，於一實施例中，一渠道間失衡監測件可用以比對一正交接收渠道之I訊號與另一正交接收渠道之Q訊號，以辨別約介於-X/2至X/2之間的正交失配，其中X是為類比數位轉換器對應於該等正交接收渠道之樣本比率。於此配置中，渠道間失衡監測件以及第一極地二渠道失衡監測件可利用一相似電路加以實施。另外，渠道間失衡監測件之監測作業，可經由調整以辨別一校準濾波器所施以之校正作業。舉例而言，於圖3E之配置中，該第一及第二係數測定減算器546a及546b可用以對該校準濾波器之校正作業提供調校。
於另一實施例中，一渠道間監測件可用以比對一正交接收渠道之I訊號與另一正交接收渠道之I訊號，或用以比對一正交渠道之Q訊號與 另一正交接收渠道之Q訊號。以此方式配置該渠道間監測件，可更直接辨別一校準濾波器之校正作業。然而，由於I及Q接收訊號於此實施例中並非一致，故介於0至X/2範圍外之接收訊號可能混疊。
於另一實施例中，一渠道間監測件可用以比較一正交接收渠道中由I及Q所呈現之複雜訊號與另一正交接收渠道中由I及Q所呈現之另一複訊號。以此方式配置之渠道間監測件可辨別約介於-X/2至X/2之間的正交失配，其中X是為類比數位轉換器對應於該等正交接收渠道之樣本比率。
圖5A是為重建濾波器150另一實施例之方塊示意圖，該重建濾波器150包含第一渠道失衡監測件31，第二渠道失衡監測件32，第一渠道間失衡監測件33，第一正交錯誤校正件35，第二正交錯誤校正件36，第一延遲件37，第二延遲件38，第一校準濾波器41，以及第一合併濾波器42，可參照圖3A所示之重建濾波器30。而該重建濾波器150進一步包含一第三渠道失衡監測件131，一第四渠道失衡監測件132，一第二渠道間失衡監測件134，一第三渠道間失衡監測件135，一第三正交錯誤校正件137，一第四正交錯誤校正件138，一第二校準濾波器142，一第三校準濾波器143，一第二合併濾波器152，以及一第三合併濾波器153。所示重建濾波器150接收一第一I接收訊號I1，一第一Q接收訊號Q1，一第二I接收訊號I2，一第二Q接收訊號Q2，一第三I接收訊號I3，一第三Q接收訊號Q3，一第四I接收訊號I4，以及一第四Q接收訊號Q4，此外，該重建濾波器150可產生一I輸出訊號OI及一Q輸出訊號OQ。
該第一渠道失衡監測件31可產生一第一失衡監測訊號，對應於第一正交接收渠道中與第一I及Q接收訊號I1及Q1相關之IQ失衡。相似地， 第二至第四渠道失衡監測件32、131及132可分別對應第二至第四正交接收渠道產生第二至第四失衡監測訊號。第一渠道間失衡監測件33接收該第一接收訊號I1及第二Q接收訊號Q2，並產生一第一渠道間監測訊號。相似地，第二及第三渠道間失衡監測件134及135分別接收第一I接收訊號I1及第三與第四Q接收訊號Q3及Q4，並產生第二及第三渠道間監測訊號。第一正交錯誤校正件35接收第一失衡監測訊號及對應渠第一正交接收渠道之I與Q接收訊號，並產生第一渠道I及Q校正訊號。相似地，第二至第四正交錯誤校正件36、137及138分別接收第二至第四失衡監測訊號及對應於第二至第四正交接收渠道之I與Q訊號，並分別產生第二至第四渠道I及Q校正訊號。
第一及第二延遲件37及38分別接收第一渠道I及Q校正訊號，並產生第一渠道I及Q校準訊號。第一校準濾波器41接收第一渠道間監測訊號，第一渠道I及Q校準訊號，以及第二渠道I及Q校正訊號，並產生第二渠道I及Q校準訊號。第二校準濾波器接收第二渠道間監測訊號，第一渠道I及Q校準訊號，以及第三I及Q校正訊號，並產生第三渠道I及Q校準訊號。第三校準濾波器143接收第三渠道間監測訊號，第一渠道I及Q校準訊號，以及第四渠道I及Q校正訊號，並產生第四渠道I及Q校準訊號。第一合併濾波器42接收第一渠道I及Q校準訊號，第二渠道I及Q校準訊號，並產生一第一合併I訊號與一第一合併Q訊號。第二合併濾波器152接收第三渠道I及Q校準訊號，第四渠道I及Q校準訊號，並產生一第二合併I訊號及一第二合併Q訊號。第三合併濾波器153接收第一及第二合併I訊號以及第一與第二合併Q訊號，並產生I及Q輸出訊號OI及OQ。
所述重建濾波器150可用以結合四正交接收渠道對應不同雜 訊曲線的輸出頻率。舉例而言，第一渠道I及Q訊號I1及Q1可對應於一第一雜訊曲線，第二渠道I及Q訊號I2及Q2可對應一第二雜訊曲線，第三渠道I及Q訊號I3及Q3可對應一第三雜訊曲線，第四渠道I及Q訊號I4及Q4可對應於一第四雜訊曲線。個雜訊曲線可於一既定頻率範圍內具有相對低於其他雜訊曲線之雜訊曲線，且重建濾波器150可用以選擇性將對應於不同頻率渠道之I及Q訊號結合，以產生相較於任何單一渠道具有較低整體雜訊曲線之輸出訊號。
如圖5A所示，對應於第一及第二正交接收渠道之I及Q訊號是利用第一合併濾波器42加以合併，以產生第一合併I訊號及第二合併Q訊號。而且，對應於第三及第四正交接收渠道之I及Q訊號是利用第二合併濾波器152加以合併，以產生第二合併I訊號及第二合併Q訊號。再者，第三合併濾波器153將第一及第二合併I訊號加以合併，以產生I輸出訊號OI，且第四合併濾波器154將第一及第二合併Q訊號加以合併，以產生Q輸出訊號OQ。
於所示配置中，該第一接收訊號I1是作為其他I及Q訊號校正與校準作業之參考基準。然而，亦可利用其他配置方式。
雖然圖5A所示配置是利用四正交接收渠道，但此處教示內容亦可適用於具有更多或更少正交接收渠道之配置方式，包括具有雙數或單數正交接收渠道之配置方式。舉例而言，可藉由將一合併濾波器以輸入渠道雜訊曲線為根據，設定其具有一切段頻率，以利用該合併濾波器將具有約相同群組延遲值之輸入訊號加以合併。另外，合併濾波器可藉由串連以及/或配置為包含額外渠道輸入訊號，以增加可結合之正交接收渠道數量。
圖5A中重建濾波器150之其他細節與前文所述內容相似。
圖5B是為圖5A中重建濾波器一實施例之方塊示意圖。該重 建濾波器200包含第一渠道失衡監測件31，第二渠道失衡監測件32，第三渠道失衡監測件131，第四渠道失衡監測件132，第一渠道間失衡監測件33，第二渠道間失衡監測件134，第三渠道間失衡監測件135，第一正交錯誤校正件55，第二正交錯誤校正件56，第一延遲件57，第二延遲件58，第一校準濾波器61，以及第一合併濾波器62，可如前文所述內容。該重建濾波器200進一步包含一第三正交錯誤校正件155，一第四正交錯誤校正件156，一第二校準濾波器160，一第三校準濾波器161，一第二合併濾波器163，以及一第三合併濾波器164。
該第三正交錯誤校正件155包含一第三QFIR濾波器179，一第三正交錯誤校正加算器181，一第七延遲件171，以及一第五可變增益件173。該第四正交錯誤校正件156包含一第四QFIR濾波器180，一第四正交錯誤校正加算器182，一第八延遲件172，以及一第六可變增益件174。該第三正交錯誤校正件155及第四正交錯誤校正件156之操作方式相似於前文所述第一正交錯誤校正件55及第二正交錯誤校正件56之操作方式。該第二校準濾波器160包含一第三AFIR濾波器191，一第四AFIR濾波器192，一第二校準濾波減算器183，一第二校準濾波減算器184，第七可變增益件175及第八可變增益件176。該第三校準濾波器161包含第五AFIR濾波器193及第六AFIR濾波器194，一第三校準濾波減算器185，一第三校準濾波加算器186，第九可變增益件177及第十可變增益件178。該第三及第四校準濾波器160及161之操作方式，相似於前文所述第一校準濾波器61之操作方式。該第二合併濾波器163包含第三LPFIR濾波器105及第四LPFIR濾波器106，第三合併濾波減算器117及第四合併濾波減算器118，第九延遲件121及第十延遲件122，以及第三合 併濾波加算器187及第四合併濾波加算器188。該第三合併濾波器164包含第五LPFIR濾波器107及第六LPFIR濾波器108，第五合併濾波減算器119及第六合併濾波減算器120，第十一延遲件123及第十二延遲件124，以及第五合併濾波加算器189及第六合併濾波加算器190。該第二合併濾波器163及第三合併濾波器164之操作方式相似於前文所述第二合併濾波器62之操作方式。
該重建濾波器200之其他細節與前文所述內容相似。
重建濾波器之數位預失真運用概述
如前所述，重建濾波器可用以於收發系統中提供正交接收訊號的寬頻類比數位轉換。於此說明以重建濾波器提供加大帶寬的數位預失真監測作業。雖然下述重建濾波器是於數位預失真的背景下實施，但此處所描述之重建濾波器亦可實施於其他系統以及/或運用方式。
圖6是為一射頻通訊系統220範例之方塊示意圖。該射頻通訊系統220包含一收發系統201，一第一功率放大器(PA)202a，一第二功率放大器202b，一第一低雜訊放大器(LNA)203a，一第二雜訊放大器(LNA)203b，一第一方向耦合器204a，一第二方向耦合器204b，一第一天線切換模組205a，一第二天線切換模組205b，一第一天線206a以及一第二天線206b。
雖然所示該射頻通訊系統220包含二接收通道，二傳輸通道，以及二天線，但此處教示內容易適用於其他包括更多或更少接收通道、傳輸通道以及/或天線之配置方式。
該收發系統201包含一震盪器211，一第一傳輸器212a，一第二傳輸器212b，一第一接收器213a，以及一第二接收器213b。該第一接收器213a包含一第一基帶處理器214a，一第一接收前端模組(FEM)215a，以及 一第一監測前端模組(FEM)216a。該第二接收器213b包含一第二基帶處理器214b，一第二接收前端模組(FEM)215b，以及一第二監測前端模組(FEM)216b。
該第一低雜訊放大器(LNA)203a以及該第一功率放大器(PA)202a通過第一天線切換模組205a與第一天線206a電性連接。此外，該第二低雜訊放大器(LNA)203b與第二功率放大器(PA)202b透過第二天線切換模組205b與第二天線206b電性連接。該第一傳輸器212a產生一第一傳輸訊號T1，其並提供予第一功率放大器202a加以放大。該第二傳輸器212b產生一第二傳輸訊號T2，其並提供予第二功率放大器202b加以放大。該第一低雜訊放大器203a產生一第一接收訊號R1，其並提供予第一接收前端模組215a。此外，該第二低雜訊放大器203b產生一第二接收訊號R2，其並提供予第二接收前端模組215b。第一方向耦合器204a藉由感測第一功率放大器202a之輸出功率，產生一第一方向耦合訊號D1，並將之提供予第一監測前端模組216a。第二方向耦合器204b藉由感測第二功率放大器202b之輸出功率，產生一第二方向耦合訊號D2，並將之提供予第二監測前端模組216b。如圖6所示，第一接收前端模組215a以及第一監測前端模組216a電性連接於第一基帶處理器214a，而第二接收前端模組215b以及第二監測前端模組216b電性連接於第二基帶處理器214b。該震盪器211可供第一接收器213a與第二接收器213b以及/或第一傳輸器212a與第二傳輸器212b之中部分或全部者，以產生用於調變以/或解調變之正交時脈訊號。
既有通訊系統可利用基地台語多數天線進行通訊。舉例而言，一基地台可包含二天線、四天線、八天線或其他數量之天線。於特定 配置中一複數天線系統可包含具有複述傳輸通道與接收通道之一收發系統。例如，於所示配置中，該收發系統201包含具有二傳輸通道與二接收通道之二收發器。然而，亦可利用其他配置方式。該第一功率放大器202a及第二功率放大器202b可將具有相對高功率之訊號放大。為有助於將第一功率放大器202a及第二功率放大器202b對於不同輸入功率強度線性化，可利用數位預失真(DPD)技術。舉例而言，DPD可指將於一訊號於一數位域(digital domain)中先行加工處理，後再次經轉換為類比訊號時、增頻轉換為射頻，以及經由功率放大器加以放大。DPD可用以補償功率放大器之非線性效果，包括訊號星座失真以及/或訊號頻譜擴散。DPD不僅可用於改善功率放大器之線性，亦可減少功率耗損以及/或改善傳輸頻譜純度。
為有助於測定或計算第一及第二功率放大器202a與202b之DPD量，所示收發系統201包含該第一方向耦合器204a及第二方向耦合器204b，以分別感測第一及第二功率放大器202a與202b之輸出訊號以及/或傳輸功率強度。於所示配置中，第一方向耦合器訊號D1與第二方向耦合器訊號D2，是分別藉由第一監測前端模組216a及第二監測前端模組216b供第一基帶處理器214a與第二基帶處理器214b進行處理。於特定配置中，例如以分時雙工(TDD)方式實施時，DPD之反饋可藉由一接收器之處理器進行處理，因為接收通道於對應DPD監測之傳輸時槽間並未受到利用。雖然此處教示內容是用於TDD系統，但此處教示內容亦可用於分頻雙工(FDD)系統。
圖7是一收發系統300實施範例之方塊示意圖。該收發系統300包含一第一收發器301，一第二收發器302，一數位處理電路303，一本機震盪器304，以及一時脈訊號產生器305。
該第一收發器301包含一第一對數位類比轉換器(DAC)331a及332a，一第一對類比數位轉換器(ADC)341a與342a，一第一對傳輸低通濾波器321a與322a，一第一對接收低通濾波器323a與324a，一第一對傳輸通道混波器311a與312a，一第一對本機回饋通道混波器313a與314a，一第一對DPD監測通道混波器315a與316a，以及一第一對接收通道混波器317a與318a。
該第一收發器301自第一對類比數位轉換器(ADC)341a與342a提供數位I及Q接收訊號予數位處理電路303，且數位處理電路303提供數位I及Q傳輸訊號予第一對數位類比轉換器(DAC)331a與332a。第一對數位類比轉換器331a與332a產生相異之I及Q訊號，該等訊號提供予第一對傳輸低通濾波器321a與322a。第一對傳輸低通濾波器321a與322a將相異之I及Q訊號進行濾波作業，以產生率波後之相異I及Q訊號。第一對傳輸通道混波器311a與312a接收經濾波之相異I及Q訊號以及由本機震盪器304傳來之正交時脈訊號，並產生一第一差異傳輸訊號T1+及T1-。第一對接收通道混波器317a與318a接收一第一差異接收訊號R1+及R1-，而第一對接收通道混波器317a與318a可對其進行解調變，以提供相異之I及Q解調變訊號予第一對接收低通濾波器323a與324a。第一對接收低通濾波器323a與324a可用以產生濾波後之相異I及Q接收訊號，此等訊號提供予第一對類比數位轉換器(ADC)341a與342a。第一對類比數位轉換器(ADC)341a與342a可產生數位I及Q接收訊號並提供予數位處理電路303。於特定配置中，該數位處理電路303可包含至少一基帶處理器，用以處理該等數位I及Q接收訊號。如圖7所示，第一對本機回饋通道混波器313a與314a可用以將第一差異傳輸訊號T1+及T1-進行解調變，以產生相異之I及Q本機回饋訊號，使其透過第一對接收低通濾波器323a 與324a以及第一對類比數位轉換器341a與342a，提供給數位處理電路303。此外，第一對DPD監測通道混波器315a與316a可用以將一第一差異方向耦合訊號D1+及D1-進行解調變，以產生相異之I及Q數位預失真(DPD)訊號，並將該等訊號透過第一對接收低通濾波器323a與324a以及第一對類比數位轉換器341a與342a提供予數位處理電路303。
第二收發器302包含一第二對數位類比轉換器331b與332b，一第二對類比數位轉換器341b與342b，一第二對傳輸低通濾波器321b與322b，一第二對接收低通濾波器323b與324b，一第二對傳輸低通濾波器321b與322b，一第二對接收低通濾波器323b與324b，一第二對傳輸通道混波器311b與312b，一第二對本機回饋通道混波器313b與314b，一第二對數位預失真(DPD)監測通道混波器315b與316b，以及一第二對接收通道混波器317b與318b。該第二收發器302自數位處理電路303接收I及Q數位傳輸訊號，並對數位處理電路303產生I及Q接收訊號。另外，該第二收發器302接收一第二差異接收訊號R2+及R2-，以及一第二差異向耦合訊號D2+及D2-，並產生一第二差異傳輸訊號T2+及T2-。該第二收發器302之額外細節與第一收發器301之內容相似。
圖7所示該收發系統300是為圖6中收發系統201之一實施例，然而，亦可使用其他配置方式。
圖8是為一收發系統350實施例之方塊示意圖。該收發系統350包含一第一收發器351，一第二收發器352，一本機震盪器304，一時脈訊號產生器305，一數位處理電路353，以及一控制電路354。
圖8之該第一收發器351相似於圖7之第一收發器301，不同處 僅在於圖8之該第一收發器351配置方式中，原本圖7之第一對類比數位轉換器341a與342經設置為一對帶通類比數位轉換器361與362。另外，圖8之該第二收發器352相似於圖7之第二收發器302，不同處僅在於圖8之第二收發器352配置方式中，原本圖7之第二對類比數位轉換器341與342經實施為一對低通類比數位轉換器371與372。圖8中第二收發器352省去特定元件，例如混波器、低通濾波器以及數位類比轉換器等，以更清楚表示圖8之配置，因為該等元件於下述DPD監測期間之時窗中並不需要進行作業。
所示收發系統350可藉由利用對應不同接收通道而成對設置之類比數位轉換器，以對特定傳輸通道共同進行增大帶寬之DPD監測作業，藉此用以計算具有增大帶寬之傳輸通道的數位預失真(DPD)作用。
舉例而言，所示控制電路354用以將第一收發器351之該等類比數位轉換器361與362數位設定於一帶通配置，以及將第二收發器352之該等類比數位轉換器371與371數位設定於一低通配置。該對帶通類比數位轉換器361與362可產生I及Q高頻補償接收訊號，且該對低通類比數位轉換器371與372可產生I及Q低頻補償接收訊號LI與LQ。所示數位處理電路353包含一重建濾波器355，其可用以結合該等高頻補償接收訊號HI與HQ以及該等低頻補償接收訊號LI與LQ，以對應於具有較大帶寬與較低整體雜訊之一DPD監測作業產生I及Q輸出訊號。
依此，所示收發系統350利用具有多重接收通道以及重建濾波器之類比數位轉換器，以對傳輸通道進行帶寬增大之DPD監測作業。
於所示配置中，該對帶通類比數位轉換器361與362可具有一帶通雜訊曲線，例如圖2所示之帶通雜訊曲線22。另外，該對低通類比數位 轉換器371與372可去有一低通雜訊曲線，例如圖2所示之低通雜訊曲線21。雖然圖8所示之重建濾波器是用以合併由低通類比數位轉換器及帶通數位轉換器所產生之I及Q訊號，但仍可是用於其他配置方式，例如將具有不同雜訊曲線之三或更多成對設置之類比數位轉換器所產生之I及Q訊號加以合併。
所示配置於一傳輸通道進行DPD監測時，是利用多重接收通道之類比數位轉換器。舉例而言，如圖8所示，第一收發器351之該對類比數位轉換器361與362以及第二收發器之該對類比數位轉換器371與372是設置以提供相同I及Q接收訊號之類比數位轉換作業。然而，該控制電路354將第一收發器351之第一對類比數位轉換器361與362設置為一帶通配置，並將第二收發器之第二對類比數位轉換器371與372設置為一低通配置。
基於數位處理電路之速度限制，一般於同一時間僅一傳輸通道可受到監測，故一多重收發器系統中，會有與其他收發器相連接之類比數位轉換器，於計算一特定傳輸通道之DPD期間是未進行運作的。於所示配置中，一對類比數位轉換器搭配一未使用之收發器，用以提供具有增大帶寬之DPD監測作業。然而，當圖8之該收發系統350自一DPD監測模式轉換至一普通接收模式時，該控制電路354可用以將第一及第二收發器351與352之多數成對類比數位轉換器進行重新設定，使其具有相似之雜訊曲線，可用以處理接收通道訊號。例如，圖8之該收發系統350可設置於一普通接收模式時，實質上如圖7所示之收發系統300進行相似運作。
於一實施例中，第一收發器351之類比數位轉換器361與362以及第二收發器352之類比數位轉換器371與372可實施為Sigma-Delta轉換 器，期可具有得以受控制電路354進行數位設定之雜訊曲線。舉例而言，雜訊成型作業可用以提供於選擇帶寬中具有較低雜訊之一Sigma-Delta轉換器。於特定配置中，在DPD監測期間，控制電路354可將類比數位轉換器361與362進行數位設定為於高頻時具有低雜訊，並可將類比數位轉換器371與372進行數位設定為於低頻時具有低雜訊。然而，於DPD監測作業完成後，控制電路354可將第一收發器351之類比數位轉換器361與362以及第二收發器352之類比數位轉換器371與372進行數位設定為，使該等轉換器於該收發系統350之一普通接收模式中具有適合用以轉換接收訊號之相似雜訊曲線。
特定收發系統包含利用Sigma-Delta轉換器實施之類比數位轉換器，因為此種類比數位轉換器可用以抗混疊，以降低基帶及/或RF濾波作業之要求。然而，Sigma-Delta轉換器對於其他類比數位轉換器所具有之帶寬受限，因為Sigma-Delta轉換器可利用相對大量之超取樣以達到適當之訊噪比(SNR)。雖然一Sigma-Delta轉換器之帶寬可藉由增加轉換器之指令以及/或取樣率來提升，但以此方式提升帶寬，將使功率消耗以及/或成本產生不合意之增加，並可能在不需提升帶寬的普通接收操作模式中使帶寬增加。
所示配置可藉由設定不同接收渠道並具有不同雜訊曲線之類比數位轉換器，提供寬頻DPD監測作業，用以克服上述限制，並利用一重建濾波器將不同接收渠道之輸出訊號結合，以提供具有較大帶寬與較低雜訊之DPD監測作業。
雖然圖8所示DPD監測作業之一範例需利用一重建濾波器，但仍可利用其他配置方式。例如，雖然圖8所示之配置中，接收訊號於第一對接收第通濾波器323a與324a之輸出訊號上具有分支，但此處教示內容亦適 用於接收訊號於DPD監測訊號通道上其他位置分支之配置方式。
運用
利用上述方案之裝置可加以實施於各種電子設備中，適用電子設備可包含但不限於消費性電子產品、消費性電子產品部件、電子測適配備等。電子設備之範例亦可包含光學網路或其他通訊網路電路，包括基地台。消費性電子產品可包含但不限於手機、攝錄影機、相機、數位相機、可攜式記憶晶片、洗衣機、烘乾機、洗衣烘乾機、影印機、傳真機、掃瞄機、多功能周邊設備等。另外，電子設備可包含半成品，包括工業用、醫藥用與車用設備。
前述內容與權利主張可指「相連」或「相接」之元件或記述特徵。於此，除非另有特指，否則「相連」代表一元件/記述特徵經直接或間接與另一元件/記述特徵相互連接，且並非僅特指機械性連接。故，雖然元件與部件之圖示範例中展示各種示意結構，但於一實施例中仍可於結構中加入額外元件、裝置、記述特徵或部件(前提是所述電路功能並未因此受不利影響者)。
雖然本發明是以一個最佳實施例作說明，精於此技藝者能在不脫離本發明精神與範疇下作各種不同形式的改變。以上所舉實施例僅用以說明本發明而已，非用以限制本發明之範圍。舉凡不違本發明精神所從事的種種修改或改變，俱屬本發明申請專利範圍。
1‧‧‧第一類比數位轉換器
2‧‧‧第二類比數位轉換器
3‧‧‧第三類比數位轉換器
4‧‧‧第四類比數位轉換器
5‧‧‧第五類比數位轉換器
6‧‧‧第六類比數位轉換器
7‧‧‧重建濾波器
8a‧‧‧第一混波器
8b‧‧‧第二混波器
10‧‧‧電子系統
11a‧‧‧第一正交接收渠道
11b‧‧‧第二正交接收渠道
11c‧‧‧第三正交接收渠道

Claims (35)

  1. 一種用於正交接收訊號的類比數位轉換作業之裝置，該裝置包含：複數正交接收渠道，其中包含：一第一正交接收渠道，其經設置以接收一類比接收訊號，且包含第一對類比數位轉換器(ADC)，其具有一第一雜訊頻率曲線且經設置以產生第一對數位正交訊號；一第二正交接收渠道，其經設置以接收該類比接收訊號，且包含第二對類比數位轉換器(ADC)，其具有與該第一雜訊頻率曲線不同之一第二雜訊頻率曲線且經設置以產生第二對數位正交訊號，其中該第一雜訊頻率曲線於一第一頻率範圍中的雜訊較該第二雜訊頻率曲線的雜訊低，其中該第二雜訊頻率曲線於一第二頻率範圍中的雜訊較該第一雜訊頻率曲線的雜訊低；以及一重建濾波器，其經設置以將至少該第一對數位正交訊號及該第二對數位正交訊號結合，以產生一對輸出正交訊號，該對輸出正交訊號具有較該第一雜訊頻率曲線及該第二雜訊頻率曲線低之雜訊頻率。
  2. 如請求項1所述的裝置，其中該重建濾波器經進一步設置以根據將該第一對數位正交訊號的一第一數位I訊號及該第二對數位正交訊號的一第二數位I訊號結合，以產生該對輸出正交訊號的一輸出I訊號，且其中該重建濾波器經進一步設置以根據將該第一對數位正交訊號的一第一數位Q訊號及該第二對數位正交訊號的一第二數位Q訊號結合，以產生該對輸出正交訊號的一輸出Q訊號。
  3. 如請求項1所述的裝置，其中該重建濾波器包含： 一第一正交錯誤(QE)校正件，其經設置以校正該第一正交接收渠道之一同相位/正交相位(IQ)失衡；以及一第二正交錯誤校正件，其經設置以校正該第二正交接收渠道之一IQ失衡。
  4. 如請求項3所述的裝置，進一步包含：至少一失衡監測件，其經設置以測定下列任一者：該第一正交接收渠道之一第一渠道失衡，該第二正交接收渠道之一第二渠道失衡，以及該第一及第二正交接收渠道間之一渠道間失衡。
  5. 如請求項4所述的裝置，進一步包含：一處理器，其經設置以該第一渠道失衡，該第二渠道失衡，以及該渠道間失衡中至少一者為根據，產生校正資料，其中該處理器經設置以該校正資料為根據，控制該第一正交錯誤校正件，該第二正交錯誤校正件，以及一校準濾波器中至少一者。
  6. 如請求項4所述的裝置，進一步包含一多工器，其中該至少一失衡監測件包含與該多工器電性連接之一多工失衡監測件，其中該多工失衡監測件經設置以於一第一時槽中測定一第一渠道失衡，於第二時槽中測定一第二渠道失衡，以及於一第三時槽中測定一渠道間失衡。
  7. 如請求項3所述的裝置，其中該第一對數位正交訊號包含一第一數位I訊號及一第一數位Q訊號，且該第二對數位正交訊號包含一第二數位I訊號及一第二數位Q訊號，其中該第一正交錯誤校正件經設置以藉由校正該第一數位I訊號及該第一數位Q訊號之間的一增益錯誤以及一相位錯誤，產生一第一校正I訊號以及一第一校正Q訊號，且其中該 第二正交錯誤校正件經設置以藉由校正該第二數位I訊號及該第二數位Q訊號之間的一增益錯誤以及一相位錯誤，產生一第二校正I訊號以及一第二校正Q訊號。
  8. 如請求項7所述的裝置，進一步包含：一第一失衡監測件，經設置以將該第一數位I訊號與該第一數位Q訊號比較之結果為根據，產生一第一失衡監測訊號，其中該第一正交錯誤校正件經設置以該第一失衡監測訊號為根據，校正該第一正交接收渠道之IQ失衡；以及一第二失衡監測件，經設置以將該第二數位I訊號與該第二數位Q訊號比較之結果為根據，產生一第二失衡監測訊號，其中該第二正交錯誤校正件經設置以該第二失衡監測訊號為根據，校正該第二正交接收渠道之IQ失衡。
  9. 如請求項8所述的裝置，進一步包含：一第三失衡監測件，其經設置以(i)將該第一數位I訊號與該第二數位I訊號比較；(ii)將該第一數位I訊號與該第二數位Q訊號比較；(iii)將該第一數位Q訊號與該第二數位Q訊號比較；(iv)將該第二數位Q訊號與該第一數位I訊號比較；或(v)將由該第一數位I訊號及該第一數位Q訊號所呈現一複雜訊號與由該第二數位I訊號及該第二數位Q訊號呈現之一複雜訊號等，上述至少一者為基礎，產生一渠道間失衡訊號；以及一校準濾波器，其經設置以該渠道間失衡訊號為根據，校正該第一及第二正交接收渠道間之渠道間失衡。
  10. 如請求項7所述的裝置，進一步包含： 一第一失衡監測件，其經設置以該第一數位I訊號及該第一數位Q訊號之監測結果為根據，產生一第一相位監測訊號以及一第一增益監測訊號；一第一係數測定件，其經設置以該第一相位監測訊號及該第一增益監測訊號為根據，產生一第一複數之濾波係數，其中該第一正交錯誤校正件接收該第一複數濾波係數；一第二失衡監測件，其經設置以該第二數位I訊號及該第二數位Q訊號之監測結果為根據，產生一第二相位監測訊號以及一第二增益監測訊號；以及一第二係數測定件，其經設置以該第二相位監測訊號及該第二增益監測訊號為根據，產生一第二複數之濾波係數，其中該第二正交錯誤校正件接收該第二複數濾波係數。
  11. 如請求項7所述的裝置，其中該重建濾波器進一步包含：一第一延遲件，其經設置以延遲該第一校正I訊號，藉以產生一第一校準I訊號；一第二延遲件，其經設置以延遲該第一校正Q訊號，藉以產生一第一校準Q訊號；一校準濾波器，其經設置以校正該第一及第二正交接收渠道間之一渠道間失衡，其中該校準濾波器經設置以該第一正交接收渠道及該第二正交接收渠道間之一增益錯誤以及一相位錯誤為根據，藉由使該第二校正I訊號校準於該第一校準I訊號，以產生一第二校準I訊號，以及以該第一正交接收渠道及該第二正交接收渠道間之該增益錯誤及該相位錯誤為根據，藉由使該第二校正Q訊號校準於該第一校準Q訊號，以產生一第二校準Q訊號。
  12. 如請求項11所述的裝置，其中該對輸出正交訊號包含一輸出I訊號和一輸出Q訊號，其中該重建濾波器進一步包含：一合併濾波器，其經設置以藉由將該第一校準I訊號及該第二校準I訊號合併，以產生該輸出I訊號，並藉由將該第一校準Q訊號及該第二校準Q訊號合併，以產生該輸出Q訊號。
  13. 如請求項12所述的裝置，其中該合併濾波器包含：一第一低通濾波器，其經設置以將該第一校準I訊號進行低通濾波作業，以產生一低通濾波I訊號；一第一高通濾波器，其經設置以將該第二校準I訊號進行高通濾波作業，以產生一高通濾波I訊號；一第二低通濾波器，其經設置以將該第一校準Q訊號進行低通濾波作業，以產生一低通濾波Q訊號；一第二高通濾波器，其經設置以將該第二校準Q訊號進行高通濾波作業，以產生一高通濾波Q訊號；一第一加算器，其經設置以將該低通濾波I訊號及該高通濾波I訊號加總，以產生該輸出I訊號；以及一第二加算器，其經設置以將該低通濾波Q訊號及該高通濾波Q訊號加總，以產生該輸出Q訊號。
  14. 如請求項12所述的裝置，其中該合併濾波器包含：一第一減算器，其經設置以將該第二校準I訊號自該第一校準I訊號中減去，以產生一第一差異訊號；一第二減算器，其經設置以將該第二校準Q訊號自該第一校準Q訊號 中減去，以產生一第二差異訊號；一第三延遲件，其經設置以延遲該第二校準I訊號，以產生一全通濾波I訊號；一第四延遲件，其經設置以延遲該第二校準Q訊號，以產生一全通濾波Q訊號；一第一低通濾波器，其經設置以將該第一差異訊號進行低通濾波作業，以產生一低通濾波I訊號；一第二低通濾波器，其經設置以將該第二差異訊號進行低通濾波作業，以產生一低通濾波Q訊號；一第一加算器，其經設置以將該低通濾波I訊號及該全通濾波I訊號加總，以產生該輸出I訊號；以及一第二加算器，其經設置以將該低通濾波Q訊號及該全通濾波Q訊號加總，以產生該輸出Q訊號。
  15. 如請求項11所述的裝置，其中該校準濾波器包含：一第一濾波器，其經設置以將該第二校正I訊號進行濾波作業，以產生一濾波I訊號；一第二濾波器，其經設置以將該第二校正Q訊號進行濾波作業，以產生一濾波Q訊號；一第一可變增益件，其經設置以標測該第一校準Q訊號，以產生一標測Q訊號；一第二可變增益件，其經設置以標測該第一校準I訊號，以產生一標測I訊號； 一減算器，其經設置以將該標測Q訊號自該濾波I訊號中減去，以產生該第二校準I訊號；以及一加算器，其經設置以將該濾波Q訊號及該標測I訊號加總，以產生該第二校準Q訊號。
  16. 如請求項11所述的裝置，其中該校準濾波器包含：一第一濾波器，其經設置以將該第二校正I訊號進行濾波作業，以產生一第一濾波訊號；一第二濾波器，其經設置以將該第一校正Q訊號進行濾波作業，以產生一第二濾波訊號；一第三濾波器，其經設置以將該第二校正Q訊號進行濾波作業，以產生一第三濾波訊號；一第四濾波器，其經設置以將該第一校正I訊號進行濾波作業，以產生一第四濾波訊號；一減算器，其經設置以將該第二濾波訊號自該第一濾波訊號中減去，以產生該第二校準I訊號；以及一加算器，其經設置以將該第三濾波訊號及該第四濾波訊號加總，以產生該第二校準Q訊號。
  17. 如請求項7所述的裝置，其中該第一正交錯誤校正件包含：一第一校正延遲件，其經設置以延遲該第一數位I訊號，以產生該第一校正I訊號；一第一可變增益件，其經設置以標測該第一校正I訊號，以產生一第一 標測I訊號；一第一濾波器，其經設置以將該第一數位Q訊號進行濾波作業，以產生一第一濾波Q訊號；一第一加算器，其經設置以將該第一濾波Q訊號及該第一標測I訊號加總，以產生該第一校正Q訊號；其中該第二正交錯誤校正件包含：一第二校正延遲件，其經設置以延遲該第二數位I訊號，以產生該第二校正I訊號；一第二可變增益件，其經設置以標測該第二校正I訊號，以產生一第二標測I訊號；一第二濾波器，其經設置以將該第二數位Q訊號進行濾波作業，以產生一第二濾波Q訊號；一第二加算器，其經設置以將該第二濾波Q訊號及該第二標測I訊號加總，以產生該第二校正Q訊號。
  18. 如請求項7所述的裝置，其中該第一正交錯誤校正件包含：一第一校正延遲件，其經設置以延遲該第一數位I訊號，以產生該第一校正I訊號；一第一濾波器，其經設置以將該第一數位Q訊號進行濾波作業，以產生一第一濾波訊號；一第二濾波器，其經設置以將該第一數位I訊號進行濾波作業，以產生一第二濾波訊號； 一第一加算器，其經設置以將該第一濾波訊號及該第二濾波訊號加總，以產生該第一校正Q訊號；其中該第二正交錯誤校正件包含：一第二校正延遲件，其經設置以延遲該第二數位I訊號，以產生該第二校正I訊號；一第三濾波器，其經設置以將該第二數位Q訊號進行濾波作業，以產生一第三濾波訊號；一第四濾波器，其經設置以將該第二數位I訊號進行濾波作業，以產生一第四濾波訊號；以及一第二加算器，其經設置以將該第三濾波訊號及該第四濾波訊號加總，以產生該第二校正Q訊號。
  19. 如請求項1所述的裝置，其中該複數正交接收渠道進一步包含：一第三正交接收渠道，其經設置以接收該類比接收訊號，且包含第三對類比數位轉換器(ADC)，其具有一第三雜訊頻率曲線且經設置以產生第三對數位正交訊號，其中該重建濾波器經進一步設置以該第三對數位正交訊號為部分根據，產生該對輸出正交訊號。
  20. 如請求項1所述的裝置，進一步包含：一分時處理的失衡監測件，其經設置以於一第一時槽中測定一第一渠道失衡，於第二時槽中測定一第二渠道失衡，以及於一第三時槽中測定一渠道間失衡。
  21. 如請求項1所述的裝置，其中該類比接收訊號對應於一數位預失真(DPD)監測訊號。
  22. 一種正交接收訊號的類比數位轉換作業之電子實施方法，該方法包含下列步驟：於一第一正交接收渠道及一第二正交接收渠道接收一類比接收訊號；利用該第一正交渠道之第一對類比數位轉換器(ADC)產生第一對數位正交訊號，該第一對類比數位轉換器具有一第一雜訊頻率曲線；利用該第二正交接收渠道之第二對類比數位轉換器產生第二對數位正交訊號，該第二對類比數位轉換器具有與該第一雜訊頻率曲線相異之一第二雜訊頻率曲線，其中該第一雜訊頻率曲線於一第一頻率範圍中的雜訊較該第二雜訊頻率曲線的雜訊低，其中該第二雜訊頻率曲線於一第二頻率範圍中的雜訊較該第一雜訊頻率曲線的雜訊低；以及將至少該第一對數位正交訊號及該第二對數位正交訊號結合，以產生一對輸出正交訊號，該對輸出正交訊號具有較該第一雜訊頻率曲線及該第二雜訊頻率曲線低之雜訊頻率。
  23. 如請求項22所述的方法，其中產生該第一對數位正交訊號包含產生一第一數位I訊號及一第一數位Q訊號，其中產生該第二對數位正交訊號包含產生一第二數位I訊號及一第二數位Q訊號，且其中將至少該第一對數位正交訊號及該第二對數位正交訊號結合包含將該第一數位I訊號及該第二數位I訊號結合以產生該對輸出正交訊號的一輸出I訊號，以及將該第一數位Q訊號及該第二數位Q訊號結合以產生該對輸出正交訊號的一輸出Q訊號。
  24. 如請求項22所述的方法，其中接收該類比接收訊號包含接收一數位預失真(DPD)監測訊號，其中該第一對類比數位轉換器是於一第一收 發器中運作，且其中該第二對類比數位轉換器是於一第二收發器中運作。
  25. 如請求項24所述的方法，進一步包含下列步驟：利用一控制電路，將該第一收發器之該第一對類比數位轉換器進行數位設定於一帶通模式；以及利用該控制電路，將該第二收發器之該第二對類比數位轉換器進行數位設定於一低通模式。
  26. 如請求項22所述的方法，進一步包含下列步驟：利用該重建濾波器之一第一正交錯誤校正件，校正該第一正交接收渠道之一IQ失衡；以及利用該重建濾波器之一第二正交錯誤校正件，校正該第二正交接收渠道之一IQ失衡。
  27. 如請求項26所述的方法，進一步包含下列步驟：利用一校準濾波器，校正該第一及第二正交接收渠道間之一渠道間失衡。
  28. 一種收發系統，包含：一第一正交接收渠道，其經設置以接收一類比接收訊號，且包含第一對類比數位轉換器(ADC)，其具有一第一雜訊頻率曲線且經設置以產生第一對數位正交訊號；一第二正交接收渠道，其經設置以接收該類比接收訊號，且包含第二對類比數位轉換器(ADC)，其具有與該第一雜訊頻率曲線不同之一第二雜訊頻率曲線且經設置以產生第二對數位正交訊號，其中該第一雜訊頻率曲 線於一第一頻率範圍中的雜訊較該第二雜訊頻率曲線的雜訊低，其中該第二雜訊頻率曲線於一第二頻率範圍中的雜訊較該第一雜訊頻率曲線的雜訊低；以及一數位處理電路，包含一重建濾波器，其經設置以將至少該第一對數位正交訊號及該第二對數位正交訊號結合，以產生一對輸出正交訊號，其中該重建濾波器產生之該對輸出正交訊號具有較該第一雜訊頻率曲線及該第二雜訊頻率曲線低之雜訊頻率。
  29. 如請求項28所述的收發系統，其中該重建濾波器經進一步設置以根據將該第一對數位正交訊號的一第一數位I訊號及該第二對數位正交訊號的一第二數位I訊號結合，以產生該對輸出正交訊號的一輸出I訊號，且其中該重建濾波器經進一步設置以根據將該第一對數位正交訊號的一第一數位Q訊號及該第二對數位正交訊號的一第二數位Q訊號結合，以產生該對輸出正交訊號的一輸出Q訊號。
  30. 如請求項28所述的收發系統，其中該重建濾波器包含：一第一正交錯誤(QE)校正件，其經設置以校正該第一正交接收渠道之一同相位/正交相位(IQ)失衡；以及一第二正交錯誤校正件，其經設置以校正該第二正交接收渠道之一IQ失衡。
  31. 如請求項30所述的收發系統，其中該重建濾波器進一步包含一校準濾波器，其經設置以校正該第一及第二正交接收渠道間之一失衡。
  32. 如請求項28所述的收發系統，其中該類比接收訊號對應於一數位預失真(DPD)監測訊號，該收發系統並進一步包含： 一第一收發器，包含該第一正交接收渠道；一第二收發器，包含該第二正交接收渠道；以及一控制電路，其經設置以將該第一雜訊頻率曲線及該第二雜訊頻率曲線進行數位控制。
  33. 如請求項32所述的收發系統，其中當該收發系統運作於一數位預失真監測模式時，該控制電路經設置以將該第一對類比數位轉換器進行數位控制於一帶通模式，且其中當該收發系統運作於該數位預失真監測模式時，該控制電路經設置以將該第二對類比數位轉換器進行數位控制於一低通模式。
  34. 如請求項28所述的收發系統，進一步包含：一分時處理的失衡監測件，其經設置以於一第一時槽中測定一第一渠道失衡，於第二時槽中測定一第二渠道失衡，以及於一第三時槽中測定一渠道間失衡。
  35. 如請求項28所述的收發系統，其中該類比接收訊號對應於一數位預失真(DPD)監測訊號。
TW104100930A 2014-02-18 2015-01-12 用於正交接收信號的寬頻寬類比至數位轉換的裝置和方法 TWI571078B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/183,144 US9577689B2 (en) 2014-02-18 2014-02-18 Apparatus and methods for wide bandwidth analog-to-digital conversion of quadrature receive signals

Publications (2)

Publication Number Publication Date
TW201541909A TW201541909A (zh) 2015-11-01
TWI571078B true TWI571078B (zh) 2017-02-11

Family

ID=52469644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100930A TWI571078B (zh) 2014-02-18 2015-01-12 用於正交接收信號的寬頻寬類比至數位轉換的裝置和方法

Country Status (5)

Country Link
US (1) US9577689B2 (zh)
EP (1) EP2908439B1 (zh)
KR (1) KR101697752B1 (zh)
CN (1) CN104852735B (zh)
TW (1) TWI571078B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160050035A1 (en) * 2014-08-11 2016-02-18 Texas Instruments Incorporated Wireless receiver with signal profiler monitoring signal power per frequency band
GB2537800B (en) * 2014-12-22 2018-05-30 Imagination Tech Ltd IQ imbalance estimator
US9780991B2 (en) * 2015-01-07 2017-10-03 Qualcomm Incorporated I/Q imbalance correction for the combination of multiple radio frequency frontends
DE102016202241B4 (de) * 2015-02-15 2024-01-18 Skyworks Solutions, Inc. Stromloses schaltmodul
CN105656496B (zh) * 2016-01-08 2018-11-09 湖南基石通信技术有限公司 一种接收机自动增益控制方法及系统
US10057048B2 (en) * 2016-07-19 2018-08-21 Analog Devices, Inc. Data handoff between randomized clock domain to fixed clock domain
US10432434B2 (en) * 2016-07-20 2019-10-01 Tektronix, Inc. Multi-band noise reduction systems and methods
US10123221B2 (en) * 2016-09-23 2018-11-06 Intel IP Corporation Power estimation system and method
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
IT201700031177A1 (it) 2017-03-21 2018-09-21 St Microelectronics Srl Demodulatore compensato per segnali modulati in fase e quadratura, giroscopio mems includente il medesimo e metodo di demodulazione
IT201700031167A1 (it) * 2017-03-21 2018-09-21 St Microelectronics Srl Demodulatore per segnali modulati in fase e quadratura, giroscopio mems includente il medesimo e metodo di demodulazione
CN109347511B (zh) * 2018-11-26 2020-10-20 北京无线电测量研究所 一种宽带正交误差校正方法及装置
CN110113018B (zh) * 2019-04-03 2023-07-25 上海船舶电子设备研究所(中国船舶重工集团公司第七二六研究所) 基于水下背景强度的增益自动控制系统
US20220200616A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Transceiver and method and system for controlling an analog-to-digital converter in an observation path in the transceiver
TWI819932B (zh) * 2022-12-22 2023-10-21 瑞昱半導體股份有限公司 訊號預失真電路架構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160741A1 (en) * 2001-03-14 2002-10-31 Integrant Technologies, Inc. Image rejection mixer with mismatch compensation
US20070202825A1 (en) * 2006-02-23 2007-08-30 Joonbae Park Receiving circuit and method for compensating IQ mismatch
US20080232480A1 (en) * 2007-03-22 2008-09-25 Tuttle G Tyson Receiver architectures for digital radio broadcasts and associated methods
US20110057834A1 (en) * 2009-09-04 2011-03-10 Miller Steven R Multi-frequency gnss receiver baseband dsp
US20120206285A1 (en) * 2010-08-13 2012-08-16 Rf Micro Devices, Inc. Half-bandwidth based quadrature analog-to-digital converter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705949A (en) 1996-09-13 1998-01-06 U.S. Robotics Access Corp. Compensation method for I/Q channel imbalance errors
US20030058148A1 (en) 2001-09-21 2003-03-27 Sheen Timothy W. Multiple a-to-d converter scheme employing digital crossover filter
WO2004054194A1 (en) 2002-12-09 2004-06-24 Philips Intellectual Property & Standards Gmbh Phase/gain imbalance estimation or compensation
KR100457179B1 (ko) 2002-12-26 2004-11-16 한국전자통신연구원 Ｉ/ｑ 채널간 이득 및 위상 불일치 보상 기능을 갖는 직교복조 장치 및 그 방법
US7831220B2 (en) 2005-07-26 2010-11-09 Broadcom Corporation Methods and systems for calibrating for gain and phase imbalance and local oscillator feed-through
CN1794594A (zh) * 2005-12-31 2006-06-28 清华大学 全球数字广播用二步双正交零中频结构接收机的前端电路
US7894555B2 (en) 2007-08-02 2011-02-22 Telefonaktiebolaget Lm Ericsson (Publ) IQ imbalance image suppression
US8943112B2 (en) 2009-06-26 2015-01-27 Syntropy Systems, Llc Sampling/quantization converters
US8331506B2 (en) 2010-03-12 2012-12-11 Telefonaktiebolaget L M Ericsson (Publ) Frequency-dependent IQ imbalance estimation
US8509298B2 (en) 2011-01-06 2013-08-13 Analog Devices, Inc. Apparatus and method for adaptive I/Q imbalance compensation
US10050744B2 (en) 2012-03-16 2018-08-14 Analog Devices, Inc. Real-time I/Q imbalance correction for wide-band RF receiver
US9350487B2 (en) 2013-03-15 2016-05-24 Analog Devices, Inc. System and method quadrature error detection and correction
US9281907B2 (en) 2013-03-15 2016-03-08 Analog Devices, Inc. Quadrature error correction using polynomial models in tone calibration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160741A1 (en) * 2001-03-14 2002-10-31 Integrant Technologies, Inc. Image rejection mixer with mismatch compensation
US20070202825A1 (en) * 2006-02-23 2007-08-30 Joonbae Park Receiving circuit and method for compensating IQ mismatch
US20080232480A1 (en) * 2007-03-22 2008-09-25 Tuttle G Tyson Receiver architectures for digital radio broadcasts and associated methods
US20110057834A1 (en) * 2009-09-04 2011-03-10 Miller Steven R Multi-frequency gnss receiver baseband dsp
US20120206285A1 (en) * 2010-08-13 2012-08-16 Rf Micro Devices, Inc. Half-bandwidth based quadrature analog-to-digital converter

Also Published As

Publication number Publication date
US20150236739A1 (en) 2015-08-20
US9577689B2 (en) 2017-02-21
CN104852735A (zh) 2015-08-19
KR101697752B1 (ko) 2017-01-18
EP2908439A1 (en) 2015-08-19
EP2908439B1 (en) 2019-04-03
KR20150097391A (ko) 2015-08-26
TW201541909A (zh) 2015-11-01
CN104852735B (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
TWI571078B (zh) 用於正交接收信號的寬頻寬類比至數位轉換的裝置和方法
KR101831208B1 (ko) 트랜시버 캘리브레이션을 위한 장치 및 방법
KR100539874B1 (ko) 무선 송수신장치에서 자가 보상장치 및 방법
TWI536779B (zh) 校正傳送器／接收器的第一、第二訊號路徑之間的不匹配的校正方法與校正裝置
US8855580B2 (en) Methods and apparatus for reducing own-transmitter interference in low-IF and zero-IF receivers
KR100710125B1 (ko) Ｉｑ 불일치 및 반송파 누설을 보상하는 송수신 회로 및 그제어 방법
KR101356598B1 (ko) 트랜시버 결함들을 보상하기 위한 방법 및 장치
TWI469594B (zh) 低複雜性頻率選擇性ｉｑ失配數位ｒｘ平衡器和ｔｘ逆平衡器
US8867596B2 (en) Methods and apparatuses of calibrating I/Q mismatch in communication circuit
CN114374593B (zh) 用于WiFi宽带收发通路的IQ失衡补偿方法及应用
KR20070024756A (ko) 무선 송수신장치에서 자가 보상장치 및 방법
JP4901679B2 (ja) 無線送受信装置及び無線送信方法
US20110151792A1 (en) Method for second intercept point calibration based on opportunistic reception
WO2012103856A2 (zh) 通信校正装置及方法
CN105245475A (zh) 确定频率相关正交不平衡的通信单元、方法及集成电路
US10111280B2 (en) Multi-carrier base station receiver
JP2010504678A (ja) 送信機のアナログｉ／ｑ変調器をキャリブレーションするための方法およびシステム
TW201644243A (zh) 取樣相位差之補償裝置、取樣相位差之補償方法以及可補償取樣相位差之通訊裝置
KR101980862B1 (ko) 트랜시버 내 국부 발진기의 위상 동기화를 위한 장치 및 방법
JP5104561B2 (ja) 直交信号出力回路
TW201926914A (zh) 訊號發送裝置、偵測電路與其訊號偵測方法
TWI355811B (en) Apparatus with tunable filter and related adjustin
US10003415B1 (en) Method to remove measurement receiver counter intermodulation distortion for transmitter calibration
JP5696668B2 (ja) 受信機およびイメージ除去比測定方法
WO2013126302A2 (en) Mechanisms for the correction of i/q impairments, and measurement of transmitter impairments using offset local oscillators