TWI568196B - 鍵盤掃描電路、鍵盤及其掃描方法 - Google Patents

Description

鍵盤掃描電路、鍵盤及其掃描方法

本發明係為一種鍵盤掃描電路、鍵盤及其掃描方法，特別是一種防止鬼鍵現象的鍵盤掃描電路、鍵盤及其掃描方法。

現有鍵盤內部的鍵盤掃描電路，大都是採用掃描線與感應線交錯配置而形成掃描矩陣，並於每一個交錯處配置一個按鍵。但此種鍵盤掃描電路的設計無可避免導致了鬼鍵產生；因此，對於克服鬼鍵的產生，現有技術已有解決方案，係於每一個按鍵上設置二極體或是透過增加微處理器的I/O數量來擴大掃描矩陣。

本發明在於提供一種鍵盤掃描電路、鍵盤及其掃描方法，以簡易的硬體設計達到防止鬼鍵現象的產生。

本發明實施例提出一種鍵盤掃描電路，包括複數個開關元件、M條掃描線及N條感應線。任一條感應線具有一共同節點，且任一共同節點延伸有M條傳輸線。其中任一條傳輸線與該等掃描線的其中之一的相互交會處耦接有一個開關元件，且任一條感應線中的任兩條傳輸線經由各自耦接的開關元件所耦接對應的掃描線互為不同。

本發明實施例提出一種鍵盤，包括：複數個開關元件、M條掃描線、N條感應線及一微處理器。任一條感應線具有一共同節點，且任一共同節點延伸有M條傳輸線；以及微處理器耦接該些掃描線與該些感應線；其中任一條傳輸線與該等掃描線的其中之 一的相互交會處耦接有一個開關元件，且任一條感應線中的任兩條傳輸線經由各自耦接的開關元件所耦接對應的掃描線互為不同；其中微處理器透過該些掃描線輸出一掃描信號以及透過該些感應線接收一感應信號，以判斷各開關元件的狀態。

本發明實施例提出一種一種鍵盤掃描方法，適用於一鍵盤掃描電路，鍵盤掃描電路包括複數個開關元件、M條掃描線以及N條感應線，任一條感應線具有一共同節點，且任一共同節點延伸有M條傳輸線，其中任一條傳輸線與該等掃描線的其中之一的相互交會處耦接有一個開關元件，且任一條感應線中的任兩條傳輸線經由各自耦接的開關元件所耦接對應的掃描線互為不同，鍵盤掃描方法包括：透過該些掃描線輸出一掃描信號；透過該些感應線接收一感應信號；根據感應信號確認各開關元件的狀態。

本發明的具體手段為利用鍵盤掃描電路，其中每一條感應線與M條掃描線的相互交會處配置由一開關元件，且於M條掃描線與N條感應線的電路設計中，微處理器以M條掃描線其中之一作為掃描確認線及N條感應線其中之一作為感應確認線，並對M條掃描線輸出多組相異的掃描信號，以自N條感應線讀取掃描信號的結果，而判斷出掃描確認線與感應確認線所耦接的的開關元件是否導通，藉此達到防止鬼鍵現象的產生。所以，本發明之鍵盤掃描電路確實可克服習知技術鬼鍵的問題，以及提升按壓鍵盤的按鍵而輸出訊號的精確性。

以上之概述與接下來的實施例，皆是為了進一步說明本發明之技術手段與達成功效，然所敘述之實施例與圖式僅提供參考說明用，並非用來對本發明加以限制者。

1、2、3、4‧‧‧鍵盤

10‧‧‧微處理器

12、13、14、15‧‧‧鍵盤掃描電路

141、142、143、144‧‧‧逆流保護電路

S0~S3‧‧‧掃描線

T1~T8、T(4N)~T(4N-3)‧‧‧傳輸線

SW1~SW8、SW(4N)~SW(4N-3)‧‧‧開關元件

C1~CN‧‧‧共同節點

SC1~SC16‧‧‧掃描信號

D1~D4‧‧‧二極體

D5~D8‧‧‧稽納二極體

Z‧‧‧高阻抗邏輯準位

1‧‧‧第二邏輯準位

0‧‧‧第一邏輯準位

R0、R1~RN‧‧‧感應線

RT1~RT8、RT(4N)~RT(4N-3)‧‧‧第二電阻

RS0~RSN‧‧‧第一電阻

VCC‧‧‧電壓源

圖1為本發明一實施例之鍵盤示意圖。

圖2A為本發明另一實施例之鍵盤示意圖。

圖2B為配合使用於圖2A之掃描表。

圖3為本發明另一實施例之鍵盤示意圖。

圖4為本發明另一實施例之鍵盤示意圖。

圖5為本發明另一實施例之鍵盤掃描方法流程圖。

圖6為本發明另一實施例之掃描確認程序之方法流程圖。

圖1為本發明一實施例之鍵盤示意圖。請參閱圖1，鍵盤1包括一微處理器10及一鍵盤掃描電路12，其中微處理器10耦接於鍵盤掃描電路12。且此鍵盤掃描電路12包括有複數個開關元件、M條掃描線及N條感應線。為了方便說明，本實施例之M條掃描線以四條掃描線S0~S3來說明，N條感應線以一條感應線R0來說明。而複數個開關元件以四個開關元件SW1~SW4來說明。在其它實施例中，M例如為2、3、5、6或其它正整數，N例如為1、2、3、4...、31、32或其它正整數，本實施例不限制M及N的數值。

在本實施例中，微處理器10耦接四條掃描線S0~S3及一條感應線R0。值得注意的是，感應線R0具有一共同節點C1，且由共同節點C1延伸有M條傳輸線，本實施例之M條傳輸線以四條傳輸線T1~T4來說明。而一條感應線R0所延伸的傳輸線T1~T4的數量等於掃描線S0~S3的數量。換句話說，假設掃描線的數量為五條時，則一條感應線R0所延伸的傳輸線的數量亦為五條。因此在圖1中由感應線R0所延伸的四條傳輸線T1~T4與四條掃描線S0~S3將產生十六個相互交會處。

如圖1所示掃描線S0與傳輸線T1的相互交會處耦接有一個開關元件SW1，掃描線S1與傳輸線T2的相互交會處耦接有一個開關元件SW2，掃描線S2與傳輸線T3的相互交會處耦接有一個開關元件SW3，掃描線S3與傳輸線T4的相互交會處耦接有一個開關元件SW4。另外，本實施例開關元件的數量是由掃描線數量 與感應線數量的乘積決定。例如，圖1所述之掃描線S0~S3的數量為4乘以感應線R0數量為1而得出有4個開關元件SW1~SW4。

由於本實施例於感應線R0延伸出的傳輸線T1~T4與掃描線S0~S3於相互交會處並非均設置有開關元件，而是於掃描線S0~S3的任一條與一條感應線R0中的傳輸線T1~T4的任一條的相互交會處配置有一個開關元件，且感應線R0中的傳輸線T1~T4任兩條經由各自耦接的開關元件所耦接對應的掃描線互為不同，例如傳輸線T1經由開關元件SW1耦接於掃描線S0，傳輸線T2經由開關元件SW2耦接於掃描線S1，因此傳輸線T1及T2各自透過開關元件所耦接的掃描線互為不同。簡單來說，本實施例透過此種開關元件的配置方式使得微處理器10可準確地判斷出每一個開關元件SW1~SW4的導通或截止狀態，且可防止鬼鍵現象的產生。

此外，本實施例於鍵盤掃描電路12中的感應線R0的共同節點C1耦接有一個第一電阻RS0與M個第二電阻RT1~R4，本實施例之M個第二電阻以四個第二電阻RT1~R4來說明，且第一電阻RS0的阻值遠大於各第二電阻RT1~R4的阻值。其中第一電阻RS0耦接於一電壓源VCC與共同節點C1之間，共同節點C1與各傳輸線T1~T4之間耦接有第二電阻RT1~R4。因此電壓源VCC可以在第一電阻RS0與第二電阻RT1~R4形成的分壓電路上產生一分壓準位於共同節點C1，且此分壓準位是根據開關元件的導通或截止而相對變化。

舉例來說，當開關元件SW1~SW4均處於截止狀態時，電壓源VCC無法經由第一電阻RS0與第二電阻RT1~R4形成導通迴路，此時共同節點C1的電壓準位將產生第二邏輯準位，以下說明是將第二邏輯準位以高邏輯準位舉例說明。反之，當開關元件SW1~SW4的任一個導通時，電壓源VCC可經由第一電阻RS0與導通開關元件耦接的第二電阻形成導通迴路，此時共同節點C1的電壓準位將形成第一邏輯準位，以下說明是將第一邏輯準位以低 邏輯準位舉例說明。據此，微處理器10可以透過共同節點C1的電壓準位為第一邏輯準位或第二邏輯準位而相對判別這些開關元件SW1~SW4的導通或截止狀態。

以上已對本案鍵盤1的硬體架構提出說明，而本實施例之鍵盤1於實際運作時是由微處理器10透過掃描線S0~S3輸出一掃描信號以及透過感應線R0接收一感應信號，並透過感應信號判斷出各開關元件SW1~SW4的狀態。

在一實施例中，微處理器10判斷各開關元件SW1~SW4的狀態是分別對任一開關元件SW1~SW4執行一掃描確認程序。掃描確認程序執行時是以掃描線S0~S3的其中之一作為一掃描確認線以及以感應線的其中之一作為一感應確認線，由於圖1之感應線僅以一條感應線R0舉例說明，故感應線R0在此是作為感應確認線。因此當微處理器10透過掃描線S0~S3重複輸出多組相異的掃描信號，微處理器10可從感應確認線取得相對應的多個感應信號後，並對多個感應信號共同執行一邏輯運算而得到感應值，而最後微處理器10即可根據感應值判斷出掃描確認線與感應確認線所耦接的開關元件的狀態。

值得注意的是，上述多組相異的掃描信號中輸出給掃描確認線均為第一邏輯準位，以及多組相異的掃描信號中輸出給掃描確認線以外的其餘掃描線是在第二邏輯準位或高阻抗邏輯準位之間變化。在本實施例中，第一邏輯準位是使掃描確認線所耦接的開關元件於按壓時能導通，第二邏輯準位或高阻抗邏輯準位是使掃描線所耦接的開關元件於按壓時能禁止導通。另外，本實施例所述之邏輯運算是指微處理器10從感應確認線取得多個感應信號進行「或邏輯運算」，但本發明並不以此為限。

舉例來說，當對開關元件SW1執行掃描確認程序時，以掃描線S0為掃描確認線，及感應線R0為感應確認線，且本實施例之微處理器10基於掃描線的數量對掃描線S0進行多組掃描，亦即 在此實施例中微處理器10將對掃描線S0~S3輸出四組的掃描信號。所述4組掃描信號的內容舉例如下：

第一組掃描線信號(以下簡稱SC1)：掃描線S1~S3以高阻抗邏輯準位輸入，掃描確認線(S0)以第一邏輯準位輸入。

第二組掃描信號(以下簡稱SC2)：掃描線S2~S3以高阻抗邏輯準位輸入，掃描線S1以第二邏輯準位輸入，掃描確認線(S0)以第一邏輯準位輸入。

第三組掃描信號(以下簡稱SC3)：掃描線S1、S3以高阻抗邏輯準位輸入，掃描線S2以第二邏輯準位輸入，而掃描確認線(S0)以第一邏輯準位輸入。

第四組掃描線號(以下簡稱SC4)：掃描線S1~S2以高阻抗邏輯準位輸入，掃描線S3以第二邏輯準位輸入，而掃描確認線(S0)以第一邏輯準位輸入。

因此當微處理器10輸出上述掃描信號SC1~SC4之後，微處理器10可自感應線R0取得對應的多個感應信號後，並共同對這些感應信號執行「或邏輯運算」而得到感應值，而此感應值即可供微處理器10判斷出開關元件SW1的狀態。例如當感應值為第一邏輯準位時，微處理器10判斷出掃描確認線與感應確認線所耦接的開關元件SW1為導通狀態，以及當感應值為第二邏輯準位時，微處理器10判斷出掃描確認線與感應確認線所耦接的開關元件SW1為不導通狀態。同理可知，可以同樣方式分別判斷出其餘開關元件SW2~SW4的狀態。

圖2A為本發明另一實施例之鍵盤示意圖。圖2B為配合使用於圖2A之掃描表。請參閱圖2A，本實施例之鍵盤2相異於圖1之鍵盤1是於鍵盤掃描電路13中多了感應線R1及開關元件SW5~SW8。其中感應線R1之共同節點C2延伸有四條傳輸線T5~T8，且傳輸線T1~T8與掃描線S0~S3之間耦接有多個開關元件，由於圖2A所述之掃描線S0~S3的數量為4乘以感應線R0~R1 數量為2而得出有8個開關元件SW1~SW8。圖2A所示掃描線S0與傳輸線T1的相互交會處耦接有一個開關元件SW1，掃描線S1與傳輸線T2的相互交會處耦接有一個開關元件SW2，掃描線S2與傳輸線T3的相互交會處耦接有一個開關元件SW3，掃描線S3與傳輸線T4的相互交會處耦接有一個開關元件SW4。掃描線S0與傳輸線T5的相互交會處耦接有一個開關元件SW5，掃描線S1與傳輸線T6的相互交會處耦接有一個開關元件SW6，掃描線S2與傳輸線T7的相互交會處耦接有一個開關元件SW7，掃描線S3與傳輸線T8的相互交會處耦接有一個開關元件SW8。

簡單來說，本實施例的掃描線S0~S3的任一條與傳輸線T1~T8任一條的相互交會處配置有一個開關元件，以及各感應線R0、R1中的任兩條傳輸線經由各自耦接的開關元件所耦接對應的掃描線互為不同。

進一步來說，本實施例之微處理器10除了可以透過感應線R0、掃描線S0~S3判斷出四個開關元件SW1~SW4的狀態之外；微處理器10還可透過感應線R1、掃描線S0~S3以判斷出四個開關元件SW5~SW8是否處於導通狀態。

請參閱圖2B，其中圖2B的「Z」代表為高阻抗邏輯準位，「0」代表為第一邏輯準位，「1」代表為第二邏輯準位。掃描信號SC1~SC4是用以確認開關元件SW1及SW5的狀態，掃描信號SC5~SC8是用以確認開關元件SW2及SW6的狀態，掃描信號SC9~SC12是用以確認開關元件SW3及SW7的狀態，掃描信號SC13~SC16是用以確認開關元件SW4及SW8的狀態。

圖2A中的微處理器10同前述圖1是分別對各開關元件SW1~SW8執行掃描確認程序，進而得知各開關元件SW1~SW8的狀態。舉例來說，微處理器10判斷開關元件SW1方式為輸出多組掃描信號SC1~SC4，且掃描線S0作為掃描確認線，感應線R0作為感應確認線，微處理器10即可從感應線R0得到對應的多個 感應信號之後，再對這些感應信號透過「或邏輯運算」得出感應值。同樣的道理，微處理器10判斷開關元件SW5方式為輸出多組掃描信號SC1~SC4，掃描線S0作為掃描確認線，感應線R1作為感應確認線，微處理器10即可從感應線R1得到對應的多個感應信號之後，再對這些感應信號透過「或邏輯運算」得出感應值。而有關其餘開關元件的判斷方式則以依此方式類推，在此不予以詳述。

請參閱圖3為本發明另一實施例之鍵盤示意圖。本實施例的鍵盤3相較於圖2A的鍵盤2是於鍵盤掃描電路14中多了M個逆流保護電路，本實施例之M個逆流保護電路是以四組逆流保護電路141~144來說明。且本實施例是於掃描線S0~S3的任一條與微處理器10之間耦接有逆流保護電路。例如圖3所示掃描線S0與微處理器10之間耦接有逆流保護電路141，掃描線S1與微處理器10之間耦接有逆流保護電路142，掃描線S2與微處理器10之間耦接有逆流保護電路143，掃描線S3與微處理器10之間耦接有逆流保護電路144。

在實務上，各逆流保護電路中分別包括一二極體與一稽納二極體，例如逆流保護電路141中的二極體D1與稽納二極體D5並聯，且二極體D1的陽極耦接稽納二極體D5的陰極及微處理器10，二極體D1的陰極耦接於稽納二極體D5的陽極及開關元件SW1的一端。

值得一提的是，逆流保護電路是用以使微處理器10輸出給掃描線S0~S3的訊號更加穩定，藉此提升微處理器判斷開關元件SW1~SW8是否導通的準確性。上述逆流保護電路雖然是以二極體及稽納二極體舉例說明，但本實施例並不限制逆流保護電路的態樣。

請參閱圖4為本發明另一實施例之鍵盤示意圖。本實施例之鍵盤相較於圖2A之鍵盤2是於鍵盤掃描電路14中多了N-2條感 應線，也就是說本實施例的鍵盤掃描電路4包括N+1條感應線R0~RN與4條掃描線S0~S3，因此配合前述各實施例之說明可以得知此鍵盤4包括有(N+1)*4個開關元件。也就是說透過圖4之架構可以根據鍵盤實際使用上需求而擴充開關元件之數量。

請參閱圖5為本發明另一實施例之鍵盤掃描方法流程圖，並請一併參閱圖4。鍵盤掃描方法包括：於步驟S501中，透過該些掃描線S0~S3輸出一掃描信號。接著，於步驟503中，透過該些感應線R0~RN接收一感應信號。於步驟505中，微處理器10根據感應信號判斷各開關元件的狀態。例如當只有掃描線S0輸出為第一邏輯準位時，若開關元件SW1被按壓時，則微處理器10可從感應線R0得到第一邏輯準位的感應信號，反之若開關元件SW1未被按壓時，則微處理器10可從感應線R0得到第二邏輯準位的感應信號。

圖5所述之鍵盤掃描方式不侷限使用於圖4之鍵盤，亦可供使用於圖1、圖2A、圖3之鍵盤架構中，本發明並不以此為限。

請參閱圖6為本發明另一實施例之掃描確認程序流程圖，並請一併配合參閱圖4。圖6所示之掃描確認程序包括：於步驟S601中，以該些掃描線S0~S3的其中之一作為一掃描確認線。接著，於步驟S603中，以該些感應線R0~RN的其中之一作為一感應確認線。在實務上，微處理器10可根據掃描確認線及感應確認線以判斷各開關元件的狀態。例如微處理器10以掃描線S0作為掃描確認線，並以感應線R1作為一感應確認線，藉此可以判斷開關元件SW5的狀態。又如，微處理器10以掃描線S2作為掃描確認線，並以感應線RN作為一感應確認線，藉此可以判斷開關元件SW(4*N-2)的狀態。

於步驟S605中，透過該些掃描線S0~S3重複輸出多組相異的 掃描信號。為了方便說明，本實施例係以四組相異的掃描信號來說明。在其它實施例中，也可以是一組、二組、三組或多組相異的掃描信號來進行。本實施例不限制對該些掃描線S0~S3重複輸出多組相異的掃描信號的態樣。

於步驟S607中，多組相異的掃描信號中輸出給掃描確認線均為第一邏輯準位，以及多組相異的掃描信號中輸出給掃描確認線以外的該些掃描線S0~S3在第二邏輯準位或高阻抗邏輯準位之間變化。其中，第一邏輯準位是使掃描確認線所耦接的開關元件於按壓時能導通。其中，第二邏輯準位或高阻抗邏輯準位是使掃描線S0~S3所耦接的開關元件於按壓時禁止導通。

在實務上，相異的掃描信號例如為「微處理器以第一邏輯準位輸入掃描確認線。除掃描確認線外，微處理器分別以一高阻抗邏輯準位輸入其餘該些掃描線S0~S3而進行掃描。」或是「微處理器以第一邏輯準位輸入掃描確認線。除掃描確認線外，微處理器以一第二邏輯準位輸入其餘掃描線S0~S3其中之一，以及高阻抗邏輯準位輸入其餘掃描線S0~S3其中另一些而進行掃描。」本實施例不限制對該些掃描線S0~S3重複輸出多組相異的掃描信號的態樣。

於步驟S609中，從感應確認線取得多個感應信號後並共同執行一邏輯運算而得到一感應值。在實務上，邏輯運算是指對從感應確認線取得多個感應信號進行「或邏輯運算」。因此若多個感應信號其中之一係處於第二邏輯準位時，則感應值將處於第二邏輯準位。而若多個感應信號均係處於第一邏輯準位時，則感應值將處於第一邏輯準位。

於步驟S611中，根據感應值判斷出掃描確認線與感應確認線所耦接的開關元件的狀態。其中，根據感應值的判斷依據如步驟S613及步驟S615。

於步驟S613中，當感應值為第一邏輯準位時，判斷出掃描確 認線與感應確認線所耦接的開關元件為導通狀態。

於步驟S615中，當感應值為第二邏輯準位時，判斷出掃描確認線與感應確認線所耦接的開關元件為不導通狀態。

圖6所述之掃描確認程序不侷限使用於圖4之鍵盤，亦可供使用於圖1、圖2A、圖3之鍵盤架構中，本發明並不以此為限。另外圖6所述之掃描確認程序是屬於圖5所述之鍵盤掃描方法的一具體判斷開關元件的實施例，且可以更精準判斷開關元件的按壓狀態而能有效避免誤判。

綜上所述，本發明所述之鍵盤掃描電路透過上述各實施例揭露的開關元件配置方式，不但可以簡化硬體設計還可以使鍵盤有效避免鬼鍵產生。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

1‧‧‧鍵盤

10‧‧‧微處理器

12‧‧‧鍵盤掃描電路

S0~S4‧‧‧掃描線

T1~T4‧‧‧傳輸線

SW1~SW4‧‧‧開關元件

C1‧‧‧共同節點

R0‧‧‧感應線

RT1~RT4‧‧‧第二電阻

RS0‧‧‧第一電阻

VCC‧‧‧電壓源

Claims (16)

1. 一種鍵盤掃描電路，包括：複數個開關元件；M條掃描線；以及N條感應線，任一條該感應線具有一共同節點，且任一該共同節點延伸有M條傳輸線；其中任一條該傳輸線與該等掃描線的其中之一的相互交會處耦接有一個該開關元件，且任一條該感應線中的任兩條傳輸線經由各自耦接的該開關元件所耦接對應的該掃描線互為不同。
2. 如請求項1所述之鍵盤掃描電路，其中任一條該感應線的該共同節點耦接有一個第一電阻與M個第二電阻，其中該第一電阻耦接於一電壓源與該共同節點之間，該共同節點與各該傳輸線之間耦接有該第二電阻。
3. 如請求項2所述之鍵盤掃描電路，其中N及M為正整數，且該第一電阻的阻值大於該第二電阻的阻值。
4. 如請求項1所述之鍵盤掃描電路，更包括M個逆流保護電路，且任一該掃描線耦接有該逆流保護電路。
5. 一種鍵盤，包括：複數個開關元件；M條掃描線；N條感應線，任一條該感應線具有一共同節點，且任一該共同節點延伸有M條傳輸線；以及一微處理器，耦接該些掃描線與該些感應線；其中任一條該傳輸線與該等掃描線的其中之一的相互交會處耦接有一個該開關元件，且任一條該感應線中的任兩條傳輸線經由各自耦接的該開關元件所耦接對應的該掃描線互為不同； 其中該微處理器透過該些掃描線輸出一掃描信號以及透過該些感應線接收一感應信號，以判斷各該開關元件的狀態。
6. 如請求項5所述之鍵盤，其中該微處理器判斷各該開關元件的狀態是分別對任一該開關元件執行一掃描確認程序，該掃描確認程序執行時是以該些掃描線的其中之一作為一掃描確認線以及以該些感應線的其中之一作為一感應確認線，並透過該些掃描線重複輸出多組相異的該掃描信號，以供該微處理器從該感應確認線取得該些多個感應信號後並共同執行一邏輯運算而得到一感應值，該微處理器根據該感應值判斷出該掃描確認線與該感應確認線所耦接的該開關元件的狀態。
7. 如請求項6所述之鍵盤，其中多組相異的該掃描信號中輸出給該掃描確認線均為第一邏輯準位，以及多組相異的該掃描信號中輸出給該掃描確認線以外的該些掃描線在第二邏輯準位或高阻抗邏輯準位之間變化，其中該第一邏輯準位是使該掃描確認線所耦接的該開關元件於按壓時能導通，其中該第二邏輯準位或高阻抗邏輯準位是使該掃描線所耦接的該開關元件於按壓時禁止導通。
8. 如請求項6所述之鍵盤，其中該邏輯運算是指該微處理器從該感應確認線取得該些多個感應信號進行或邏輯運算。
9. 如請求項6所述之鍵盤，其中任一條該感應線的該共同節點耦接有一個第一電阻與M個第二電阻，其中該第一電阻耦接於一電壓源與該共同節點之間，該共同節點與各該傳輸線之間耦接有該第二電阻。
10. 如請求項9所述之鍵盤，其中N及M為正整數，且該第一電阻的阻值大於該第二電阻的阻值。
11. 如請求項9所述之鍵盤，更包括M個逆流保護電路，且任一該掃描線與該微處理間耦接有該逆流保護電路。
12. 一種鍵盤掃描方法，適用於一鍵盤掃描電路，該鍵盤掃描電路 包括複數個開關元件、M條掃描線以及N條感應線，任一條該感應線具有一共同節點，且任一該共同節點延伸有M條傳輸線，其中任一條該傳輸線與該等掃描線的其中之一的相互交會處耦接有一個該開關元件，且任一條該感應線中的任兩條傳輸線經由各自耦接的該開關元件所耦接對應的該掃描線互為不同，該鍵盤掃描方法包括：透過該些掃描線輸出一掃描信號；透過該些感應線接收一感應信號；根據該感應信號確認各該開關元件的狀態。
13. 如請求項12所述之鍵盤掃描方法，其中判斷各該開關元件的狀態是分別對任一該開關元件執行一掃描確認程序，該掃描確認程序包括：以該些掃描線的其中之一作為一掃描確認線；以該些感應線的其中之一作為一感應確認線；透過該些掃描線重複輸出多組相異的該掃描信號；從該感應確認線取得該些多個感應信號後並共同執行一邏輯運算而得到一感應值；以及根據該感應值判斷出該掃描確認線與該感應確認線所耦接的該開關元件的狀態。
14. 如請求項13所述之鍵盤掃描方法，其中多組相異的該掃描信號中輸出給該掃描確認線均為第一邏輯準位，以及多組相異的該掃描信號中輸出給該掃描確認線以外的該些掃描線在第二邏輯準位或高阻抗邏輯準位之間變化，其中該第一邏輯準位是使該掃描確認線所耦接的該開關元件於按壓時能導通，其中該第二邏輯準位或高阻抗邏輯準位是使該掃描線所耦接的該開關元件於按壓時禁止導通。
15. 如請求項13所述之鍵盤掃描方法，其中該邏輯運算是指對從該感應確認線取得該些多個感應信號進行或邏輯運算。
16. 如請求項15所述之鍵盤掃描方法，其中當該感應值為第一邏輯準位時，判斷出該掃描確認線與該感應確認線所耦接的該開關元件為導通狀態，以及當該感應值為第二邏輯準位時，判斷出該掃描確認線與該感應確認線所耦接的該開關元件為不導通狀態。