TWI568175B - 具有混合訊號回授控制的ｄ類放大器及其電路和方法 - Google Patents

具有混合訊號回授控制的ｄ類放大器及其電路和方法 Download PDF

Info

Publication number
TWI568175B
TWI568175B TW104112656A TW104112656A TWI568175B TW I568175 B TWI568175 B TW I568175B TW 104112656 A TW104112656 A TW 104112656A TW 104112656 A TW104112656 A TW 104112656A TW I568175 B TWI568175 B TW I568175B
Authority
TW
Taiwan
Prior art keywords
node
output
signal
adc
input
Prior art date
Application number
TW104112656A
Other languages
English (en)
Other versions
TW201547190A (zh
Inventor
馬丁 肯由
艾瑞克 森恩
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201547190A publication Critical patent/TW201547190A/zh
Application granted granted Critical
Publication of TWI568175B publication Critical patent/TWI568175B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H03M3/434—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one with multi-level feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Description

具有混合訊號回授控制的D類放大器及其電路和方法
本發明是有關於一種電子裝置，特別是有關於一種D類放大器。
放大器基於特定的操作特性而被分類。D類放大器，相對於A類、B類、或AB類放大器，使用電晶體的切換模式以控制電力傳送。D類放大器較佳的用於各應用中，因為閘極訊號的全「開」及全「關」特性保證了電路的驅動部分的電力的效率很高。因高效率及低熱散失特性，D類放大器常用做低頻放大器。一種示範性的低頻放大器應用為音訊放大器。
在一些應用中，類比輸入D類放大器被使用。然而，其需要高精準的類比元件並且通常需要複雜的類比控制。然而，在一些類比輸入D類放大器應用中所需要的類比元件，像是於其中的類比積分器及斜波產生器的應用，在今日半導體製程中，很難以足夠的精度而被可靠的製造出來。
在本揭露的一些實施例中，一種D類放大器包括一類比數位轉換器(analog-to-digital converter，ADC)、一數位濾波器、一數位脈衝寬度調變(pulse width modulation，PWM)單元、一第一預先驅動器單元、一第一輸出驅動器、及一第一迴授單元 ADC具有一第一輸入節點。該ADC用以在該ADC之該第一輸入節點上接收一第一類比輸入訊號以及一第一迴授訊號，以及基於該第一類比輸入訊號及該第一迴授訊號產生一第一數位訊號。該數位濾波器用以基於該第一數位訊號產生一第二數位訊號。該PWM單元用以基於該第二數位訊號產生一第一PWM訊號。該第一預先驅動器單元用以基於該第一PWM訊號產生一第一組控制訊號。該第一輸出驅動器，具有一輸出節點，該第一輸出驅動器用以基於該第一組控制訊號在該第一輸出驅動器之該輸出節點上產生一第一輸出訊號。該第一迴授單元，用以基於該第一輸出訊號產生該第一迴授訊號，一第一迴授路徑被定義為從該第一輸出驅動器之該輸出節點經由該第一迴授單元至該ADC之該第一輸入節點，以及該第一迴授路徑免於一低通濾波裝置，其具有小於該ADC之一取樣頻率之一截止頻率。
在本揭露的一些實施例中，係以該第一迴授路徑做為該第一類比輸入訊號之一負迴授路徑的方式，組態該ADC、該數位濾波器、該第一預先驅動器單元、該第一迴授單元。
在本揭露的一些實施例中，該第一迴授單元包括包括一電阻性網路，用以做為一分壓器。
在本揭露的一些實施例中，該ADC為連續時間ADC。
在本揭露的一些實施例中，該第一類比輸入訊號具有一訊號頻寬，其範圍從一零頻率至一既定頻率。該ADC之該取樣頻率不小於該既定頻率之一既定倍數，該既定倍數至少為2。
在本揭露的一些實施例中，該既定倍數為64、125或256。
在本揭露的一些實施例中，該數位濾波器包括一迴 路濾波器及一補償濾波器，該補償濾波器跟隨在迴路濾波器後。
在本揭露的一些實施例中，該ADC更包括一第二輸入節點，以及該ADC更用以在該ADC之該第二輸入節點上接收一第二類比輸入訊號以及一第二迴授訊號，以及基於該第一類比輸入訊號、該第一迴授訊號、該第二類比輸入訊號、及該第二迴授訊號，產生該第一數位訊號。該數位PWM單元更用以基於該第二數位訊號產生一第二PWM訊號。該D類放大器更包括一第二預先驅動器單元、一第二輸出驅動器、一第二迴授單元。該第二預先驅動器單元用以基於該第二PWM訊號產生一第二組控制訊號。該第二輸出驅動器具有一輸出節點，該第二輸出驅動器用以基於該第二組控制訊號在該第二輸出驅動器之該輸出節點上產生一第二輸出訊號。一第二迴授單元，用以基於該第二輸出訊號產生該第二迴授訊號。一第二迴授路徑被定義為從該第二輸出驅動器之該輸出節點經由該第二迴授單元至該ADC之該第二輸入節點，該第二迴授路徑免於一低通濾波裝置，其具有小於該ADC之該取樣頻率之一截止頻率。
在本揭露的一些實施例中，係以該第二迴授路徑做為該第二類比輸入訊號之一負迴授路徑的方式，組態該ADC、該數位濾波器、該第二預先驅動器單元、及該第二迴授單元。
在本揭露的一些實施例中，該第二迴授單元包括一電阻性網路，用以做為一分壓器。
在本揭露的一些實施例中，該ADC為一三角積分(delta-sigma)連續時間ADC。
在本揭露的一些實施例中，該ADC包括一第一整合階段、一第二整合階段、一量化器、及一或多個類比數位轉 換器(digital-to-analog converters，DACs)。該第一整合階段包括複數個輸入節點及複數個輸出節點，該第一整合階段之該等輸入節點耦合該ADC之該第一輸入節點及該第二輸入節點。該第二整合階段包括複數個輸入節點及複數個輸出節點，該第二整合階段之該等輸入節點耦合該第一整合階段之該等輸出節點。該量化器，包括複數個輸入節點及一或多個輸出節點，該量化器之該等輸入節點耦合該第二整合階段之該等輸出節點，以及該一或多個輸出節點用以攜載該第一數位訊號。該一或多個DACs用以基於該第一數位訊號在該第一整合階段之該等輸入節點及該第二整合階段之該等輸入節點產生迴授訊號。
在本揭露的一些實施例中，該一或多個DACs包括一電流導向式DAC，以及該電流導向式DAC包括一第一輸出節點、一第一輸出節點、一第二輸出節點、一控制單元、一電流胞。該控制單元用以基於該第二數位訊號產生第三組控制訊號。該電流胞包括一第一電流源、一第二電流源、及一組開關。該第一電流源用以注入一第一電流至該電流導向式DAC之該第一輸出節點或該電流導向式DAC之該第二輸出節點。該第二電流源，用以從該電流導向式DAC之該第一輸出節點或從該電流導向式DAC之該第二輸出節點汲取出一第二電流。該組開關用以，根據該第三組控制訊號，選擇性將該第一電流源或該第二電流源耦接該電流導向式DAC之該第一輸出節點或該電流導向式DAC之該第二輸出節點。
在本揭露的一些實施例中，一種電路包括一類比數位轉換器(ADC)、一數位濾波器、一數位脈衝寬度調變(digital pulse width modulation，PWM)單元、一第一預先 驅動器單元、一第一D類輸出驅動器、一第一電阻性網路、一第二預先驅動器單元、一第二D類輸出驅動器、及一第二電阻性網路。該ADC具有一非反向輸入節點、一反向輸入節點、及一N-位元數位輸出埠，N為正整數。該數位濾波器具有一輸入埠及一輸出埠，該數位濾波器之該輸入埠耦接該ADC之該輸出埠。該PWM單元，具有一輸入埠、一第一PWM輸出節點、及一第二PWM輸出節點，該數位PWM單元之該輸入埠耦接該數位濾波器之該輸出埠。該第一預先驅動器單元，包括一輸入節點、一第一輸出節點、及一第二輸出節點，該第一預先驅動器單元之該輸入節點耦接該第一PWM輸出節點。該第一D類輸出驅動器，具有一第一輸入節點、一第二輸入節點、及一輸出節點，該第一D類輸出驅動器之該第一輸入節點耦接該第一預先驅動器之該第一輸出節點，該第一D類輸出驅動器之該第二輸入節點耦接該第一預先驅動器單元之該第二輸出節點。該第一電阻性網路，具有一第一節點及一第二節點，該第一電阻性網路之該第一節點耦接該第一D類輸出驅動器之該輸出節點，以及該第一電阻性網路之該第二節點耦接該ADC之該非反向輸出節點。一第一迴授路徑被定義從該第一D類輸出驅動器之該輸出節點經由該第一電阻性網路至該ADC之該非反向輸入節點，以及該第一迴授路徑免於一低通濾波裝置，其具有小於該ADC之一取樣頻率之一截止頻率。該第二預先驅動器單元，包括一輸入節點、一第一輸出節點、及一第二輸出節點，該第二預先驅動器單元之該輸入節點耦接該第二PWM輸出節點。該第二D類輸出驅動器，具有一第一輸入節點、一第二輸入節點、及一輸出節點，該第二D類輸出驅動器之該第一輸入節點耦接該第二預先驅動器單元之該第 一輸出節點，該第二D類輸出驅動器之該第二輸入節點，耦接該第二預先驅動器單元之該第二輸出節點。該第二電阻性網路，具有一第一節點及一第二節點，該第二電阻性網路之該第一節點耦接該第二D類輸出驅動器之該輸出節點，以及該第二電阻性網路之該第二節點耦接該ADC之該反向輸入端，一第二迴授路徑被定義從該第二D類輸出驅動器之該輸出節點經由該第二電阻性網路至該ADC之該反向輸入節點，以及該第二迴授路徑免於一低通濾波裝置，其具有小於該ADC之該取樣頻率之一截止頻率。
在本揭露的一些實施例中，該ADC為一三角積分(delta-sigma)連續時間ADC。
在本揭露的一些實施例中，該電路更包括一第一電源供應節點、一第一參考節點、一第二電源供應節點、一第二參考節點。該第一電源供應節點具有一第一供應電壓準位。該第一參考節點具有一第一接地參考準位該第二電源供應節點具有一第二供應電壓準位，該第二供應電壓準位大於該第一供應電壓準位。該第二參考節點具有一第二接地參考準位，該第二接地參考準位本質上相同於該第一接地參考準位。該數位濾波器及該數位PWM單元電性耦接於該第一電源供應節點及該第一參考節點之間。該第一D類輸出驅動器及該第二D類輸出驅動器電性耦接於該第二電源供應節點及該第二參考節點之間。
在本揭露的一些實施例中，該ADC用以經由該非反向輸入端及該反向輸出端接收一對差動類比訊號，該對差動類比訊號具有一訊號頻寬，其範圍從一零頻率至一既定頻率，以及該ADC更用以接收具有該取樣頻率之一時脈訊號， 該取樣頻率不小於該既定頻率之一既定倍數，該既定倍數至少為2。
在本揭露的一些實施例中，該既定倍數為64、125或256。
在本揭露的一些實施例中，一種方法包括藉由一類比數位轉換器(analog-to-digital converter，ADC)基於一第一類比輸入訊號及一第一迴授訊號產生一第一數位訊號。該方法更包括藉由一數位濾波器基於該第一數位訊號產生一第二數位訊號。該方法更包括基於該第二數位訊號產生一第一PWM訊號；基於該第一PWM訊號產生一第一組控制訊號。該方法更包括藉由一第一D類輸出驅動器基於該第一組控制訊號產生一第一輸出訊號。該方法更包括基於按一既定比例將該第一輸出訊號尺度化，產生該第一迴授訊號。該方法更包括將該第一迴授訊號與該ADC耦合，執行該第一迴授訊號之產生及該第一迴授訊號之耦合不用執行一低通濾波操作，其具有小於該ADC之取樣頻率之一截止頻率。
在本揭露的一些實施例中，更基於一第二類比輸入訊號及一第二迴授訊號以執行該第一數位訊號之產生。該方法更包括基於該第二數位訊號產生一第二PWM訊號。該方法更包括基於該第二PWM訊號產生一第二組控制訊號。藉由一第二D類輸出驅動器基於該第二組控制訊號產生一第二輸出訊號。該方法更包括基於按該既定比例將該第二輸出訊號尺度化，產生該第二迴授訊號。該方法更包括將該第二迴授訊號耦合該ADC，執行該第二迴授訊號之產生及該第二迴授訊號之耦合而不用執行一低通濾波操作，其具有小於該ADC之取樣頻率之一截止頻率。
100‧‧‧D類放大器
110‧‧‧ADC
120‧‧‧數位濾波器
130‧‧‧PWM單元
140A‧‧‧第一預先驅動器單元
140B‧‧‧第二預先驅動器單元
150A‧‧‧第一D類輸出驅動器
150B‧‧‧第二D類輸出驅動器
160A‧‧‧第一迴授單元
160B‧‧‧第二迴授單元
126‧‧‧迴路濾波器
128‧‧‧補償濾波器
VINP‧‧‧非反向類比輸入訊號
VINN‧‧‧反向類比訊號
116‧‧‧節點
CLK‧‧‧時脈訊號
112A‧‧‧非反向輸入節點
112B‧‧‧反向輸入節點
172A‧‧‧耦合電阻性裝置
172B‧‧‧耦合電阻性裝置
174A‧‧‧電阻性裝置
174B‧‧‧電阻性裝置
AVDD‧‧‧類比電源供應準位
192‧‧‧類比電源供應節點
144‧‧‧第一輸出節點
122‧‧‧輸入埠
x(z)‧‧‧第一數位訊號
VFBN‧‧‧反向迴授訊號
VFBP‧‧‧非反向迴授訊號
VBAT‧‧‧介面供應電壓準位
G‧‧‧增益係數
GND‧‧‧介面參考接地準位
162A‧‧‧迴授電壓節點
162B‧‧‧迴授電壓節點
198‧‧‧介面參考節點
166A‧‧‧第二電阻性裝置
164A‧‧‧第一迴授電阻性裝置
166B‧‧‧電阻性裝置
164B‧‧‧電阻性裝置
DVDD‧‧‧數位供應電壓準位
194‧‧‧數位電源供應節點
134A‧‧‧第一輸出節點
142A‧‧‧輸入節點
124‧‧‧輸出埠
132‧‧‧輸入埠
y(z)‧‧‧第二數位訊號
144A‧‧‧第一輸出節點
152A‧‧‧第一輸入節點
134B‧‧‧第二輸出節點
142B‧‧‧輸入節點
144B‧‧‧輸出節點
152B‧‧‧輸出節點
VOUTN‧‧‧第一輸出訊號
VOUTP‧‧‧第二輸出訊號
196‧‧‧介面電源供應節點
157A‧‧‧P型電晶體
156A‧‧‧輸出節點
158A‧‧‧N型電晶體
198‧‧‧參考節點
157B‧‧‧電晶體
156B‧‧‧輸出節點
158B‧‧‧輸出節點
198‧‧‧介面參考節點
180‧‧‧負載
200‧‧‧Z域方塊示意圖
In(z)‧‧‧輸入訊號
Fb(z)‧‧‧迴授訊號的反向態
e(z)‧‧‧誤差訊號
q(z)‧‧‧量化誤差
NTF(z)‧‧‧雜訊轉移函數
x(z)‧‧‧數位訊號
H(z)‧‧‧轉移函數
D(z)‧‧‧轉移函數
y(z)‧‧‧數位訊號
P(z)‧‧‧PWM誤差訊號
Out(z)‧‧‧輸出訊號
210‧‧‧第一加法節點
220‧‧‧ADC轉移函數方塊
230‧‧‧迴路濾波器轉移函數方塊
240‧‧‧補償濾波器轉移函數方塊
250‧‧‧第二加法節點
260‧‧‧迴授方塊
300‧‧‧連續時間三角積分ADC
310‧‧‧第一整合階段
320‧‧‧第二整合階段
312‧‧‧運算放大器
314A‧‧‧第一電容性裝置
314B‧‧‧第二電容性裝置
316A‧‧‧反向輸入節點
316B‧‧‧非反向輸入節點
318A‧‧‧非反向輸出節點
318B‧‧‧反向輸出節點
322‧‧‧運算放大器
324A‧‧‧第三電容性裝置
324B‧‧‧第四電容性裝置
326A‧‧‧反向輸入節點
326B‧‧‧非反向輸入節點
328A‧‧‧非反向輸出節點
328B‧‧‧反向輸出節點
332‧‧‧電阻性裝置
334‧‧‧電阻性裝置
340‧‧‧量化器
342A‧‧‧反向輸入節點
342B‧‧‧非反向輸入節點
344‧‧‧輸出節點
350‧‧‧第一DAC
360‧‧‧第二DAC
372A‧‧‧第一輸入節點
372B‧‧‧第二輸入節點
374‧‧‧輸出節點
376‧‧‧時脈節點
400‧‧‧DAC
410‧‧‧偏壓單元
420‧‧‧控制單元
430‧‧‧電流胞
VREF‧‧‧參考電壓準位
412‧‧‧運算放大器
413‧‧‧P型電晶體
414‧‧‧P型電晶體
415‧‧‧偏壓電阻性裝置
416‧‧‧N型電晶體
417‧‧‧非反向輸入端
418‧‧‧輸出端耦接節點
419‧‧‧節點
422‧‧‧閂鎖器
424‧‧‧反向器
426‧‧‧反向器
432‧‧‧第一電流源
434‧‧‧第二電流源
435‧‧‧開關
436‧‧‧開關
437‧‧‧開關
438‧‧‧開關
442‧‧‧類比電源供應節點
444‧‧‧類比參考節點
452‧‧‧輸入節點
454‧‧‧輸出節點
456‧‧‧輸出節點
IREF‧‧‧參考電流準位
500‧‧‧操作D類放大器之方法
510‧‧‧操作
520‧‧‧操作
530A‧‧‧操作
530B‧‧‧操作
540A‧‧‧操作
540B‧‧‧操作
550A‧‧‧操作
550B‧‧‧操作
560A‧‧‧操作
560B‧‧‧操作
570A‧‧‧操作
580B‧‧‧操作
藉由參照前述說明及下列圖式，本揭露之技術特徵及優點得以獲得完全瞭解。
圖1為根據一些實施例，D類放大器之電路圖。
圖2為根據一些實施例，D類放大器之Z域方塊示意圖。
圖3為根據一些實施例，可用於D類放大器之連續時間三角積分ADC之電路圖。
圖4為根據一些實施例，可用於連續時間三角積分ADC之數位類比轉換器(DAC)之電路圖。
圖5為根據一些實施例，操作D類放大器之方法之流程圖。
以下揭露提供了許多不同的實施例或示例，用於實施所提供主題的不同特徵。以下描述組件和佈置的特定示例以簡化本揭露。當然這些僅僅是示例並不旨在進行限定。例如，以下描述中第一特徵形成在第二特徵上方或之上可以包括第一特徵和第二特徵直接接觸形成的實施例，還可包括在第一特徵和第二特徵之間形成額外特徵，從而使得第一特徵和第二特徵不直接接觸的實施例。此外，本揭露可以在各個示例中重複附圖標記和/或字母。該重複是為了簡單和清楚的目的，本身並不規定所討論的各種實施例和/或配置之間的關係。
在一些實施例中，D類放大器具有類比數位轉換器(analog-to-digital converter，ADC)，其准許在數位域(digital domain)中執行D類放大器的訊號處理操作。在至少一些實施例中，訊號處理操作主要執行於數位域。D類放大器具有免於低通濾波裝置的迴授路徑，低通濾波裝置具有小於ADC之取樣頻率的截 止頻率。又，在一些實施例中，ADC為連續時間ADC。據此，在至少一些實施例中，在D類放大器中的精準類比電路的需求能夠減少或消除。
圖1為根據一些實施例，一D類放大器100之電路圖。D類放大器100包括一類比數位轉換器(analog-to-digital converter，ADC)110、一數位濾波器120耦接ADC 110、一數位脈衝寬度調變(pulse width modulation，PWM)單元130耦接數位濾波器120、一第一預先驅動器單元140A及一第二預先驅動器單元140B耦接數位PWM單元130、一第一D類輸出驅動器150A耦接第一預先驅動器單元140A、以及一第二D類輸出驅動器150B耦接第二預先驅動器單元140B。D類放大器100更包括一第一迴授單元160A耦接於ADC 110及第一D類輸出驅動器150A之間、一第二迴授單元160B耦接於ADC 110及第二D類輸出驅動器150B之間、一耦合電阻性裝置172A耦接於ADC 110以接收非反向類比訊號VINP、一耦合電阻性裝置172B耦接於ADC 110以接收反向類比訊號VINN、一耦合電阻性裝置174A在ADC 110及迴授單元160A之間、以及一耦合電阻性裝置174B在ADC 110及迴授單元160B之間。D類輸出驅動器150A及D類輸出驅動器150B之輸出端可用於驅動負載180，負載180並非是D類放大器100之一部份。
ADC 110具有一非反向輸入節點112A、一反向輸入節點112B、及一數位輸出埠114。ADC 110在非反向輸入節點112A經由耦合電阻性裝置172A接收非反向類比輸入訊號VINP；又，ADC 110在反向輸入節點112B經由耦合電阻性裝置172B接收反向類比訊號VINN。亦，ADC 110在非反向輸入節點112A經由耦合電阻性裝置174A接收一反向迴授訊號VFBN；又，ADC 110在反向輸入節點112B經由耦合電阻性裝置174B接收一 非反向迴授訊號VFBP。迴授訊號VFBP及VFBN係由迴授單元160A及16B產生。ADC 110基於訊號VINP、VINN、VFBP、VFBN在數位輸出埠114產生一第一數位訊號(以Z域符號x(z)表示)。數位輸出埠114為一N-位元埠，其中N為正整數。因此，當N等於一時，第一數位訊號x(z)表示在埠114之單一節點上的訊號；或當等於2或更大時，表示埠114之N個節點上之集合訊號。
ADC 110更包括一時脈節點116，用以接收一時脈訊號CLK。時脈訊號CLK可做為ADC 110之取樣時脈以及具有一取樣頻率fS。在一些實施例中，輸入類比訊號VINP、VINN具有一訊號頻寬，其範圍從一零頻率至一既定頻率fBW，取樣頻率fS不小於既定頻率fBW之一既定倍數。在一些實施例中，既定倍數至少為2。在一些實施例中，既定倍數為64、125或256。在一些實施例中，D類放大器100可用於處理人可聽見的音頻訊號。據此，既定頻率fBW的範圍從8kHz至20kHz。
在一些實施例中，ADC 110為連續時間ADC。在一些實施例中，ADC 110連續時間三角積分(continuous-time delta-sigma)ADC。在一些實施例中，ADC 110為離散時間ADC。
在一些實施例中，ADC 110為離散時間ADC，一額外的去頻疊濾波器(anti-alias filter)設置於前述之ADC 110。在一些實施例中，連續時間ADC具有固有的去頻疊特性，以及以連續時間ADC實現之D類放大器100適合用於實現而不用額外的去頻疊濾波器。因此，相較於具有以切換式電容器實施之離散時間ADC，使用連續時間ADC更消除了與以切換式電容器實施方式有關之折疊雜訊(noise-folding)之議題。
在具有切換式電容器實施方式之離散時間ADC中， 取樣時脈頻率受限於運算放大器的設定需求以及受限於運算放大器之單一增一頻率的約20%。在連續時間ADC之一些實施例中，連續時間ADC之取樣時脈頻率受限於量化器的再生時間以及連續時間ADC中的迴授數位類比轉換器之更新率。因此，在一些應用中，連續時間ADC適合於操作在較高的取樣時脈頻率(大約大於2-4倍)，因此相較於以切換電容式實施的離散時間ADC，能達到較好的訊號頻寬。
D類放大器100更包括一類比電源供應節點192以及一類比參考節點(例如圖4中的節點444)。類比電源供應節點192用以具有一類比電源供應準位AVDD，以及類比參考節點用以具有一類比參考接地準位。類比電源供應節點192及類比參考節點定義一類比電源域。ADC 110電性耦接於類比電源供應節點192及類比參考節點之間，並被類比電源域供電。
數位濾波器120包括一輸入埠122及一輸出埠124。在一些實施例中，輸入埠122及輸出埠124也是N-位元埠。輸入埠122電性耦接ADC 110的輸出埠114。數位濾波器120用以基於第一數位訊號x(z)在輸出埠124產生一第二數位訊號(以Z域符號y(z)表示)。數位濾波器120包括一迴路濾波器126及一補償濾波器128，補償濾波器128跟隨在迴路濾波器126後。迴路濾波器126具有一轉移函數，其以Z域符號H(z)表示，並用以在一既定頻帶裡具有一高增益，例如從零頻率到既定頻率fBW，還用以移除ADC110的截斷誤差以及既定頻帶外的其他錯誤。補償濾波器128具有一轉移函數，其以Z域符號D(z)表示，用以增加D類放大器110的整個轉移函數的穩定性。
在一些實施例中，迴路濾波器126的轉移函數H(z)是基於D類放大器100設計需求被首先決定，而此設計需求有 關於D類放大器100的轉移函數的振幅觀點或增益觀點。之後，補償濾波器128的轉移函數D(z)被決定以引進一或多個極點或零點來穩定D類放大器100的轉移函數。在一些實施例中，迴路濾波器126及補償濾波器128指的是D類放大器100中兩個分離的電路單元。在一些實施例中，迴路濾波器126及補償濾波器128為概念性的單元，其指的是兩個設計步驟的結果，但仍被一整合電路單元實施。在一些實施例中，迴路濾波器126及補償濾波器128指的是執行一組數位訊號處理(digital signal processing，DSP)指令的數位訊號處理單元。
數位PWM單元130具有一輸入埠132、一第一輸出節點134A、及一第二輸出節點134B。數位PWM單元130的輸入埠132耦接數位濾波器120的輸出埠124，用以接收第二數位訊號y(z)。數位PWM單元130更用以基於第二數位訊號y(z)在第一輸出節點134A產生第一PWM訊號及第二輸出節點134B產生第二PWM訊號。在一些實施例中，第一PWM訊號及第二PWM訊號在邏輯上互補。在一些實施例中，只有產生第一PWM訊號及第二PWM訊號之其中一者，因此忽略相對應的輸出節點134A或134B。
D類放大器100更包括一數位電源供應節點194以及一數位參考節點(未顯示)。數位電源供應節點194用以具有一數位供應電壓準位DVDD，及該數位參考節點用以具有一數位參考接地準位。數位電源供應節點194及數位參考節點定義一數位電源域。數位濾波器120及數位PWM單元130電性耦接於數位電源供應節點194及數位參考節點之間，並被數位電源域供電。
D類放大器100也包括一介面電源供應節點196 及一介面參考節點198。介面電源供應節點196用以具有一介面供應電壓準位VBAT，以及介面參考節點用以具有一介面參考接地準位GND。介面電源供應節點196及介面參考節點198定義一介面電源域。在一些實施例中，介面供應電壓準位VBAT本質上為在D類放大器100中的電池電壓準位。
在一些實施例中，類比參考節點、數位參考節點、介面參考節點198用以載有本質上相同的電壓準位。在一些實施例中，類比參考節點、數位參考節點、介面參考節點198藉由一或多個靜電放電(electrostatic discharge，ESD)保護電路相互電性耦接。
預先驅動器單元140A具有一輸入節點142A、一第一輸出節點144A、及一第二輸出節點146A。輸入節點142A耦接PWM輸出節點134A。預先驅動器單元140A用以基於從數位PWM單元130經由輸入節點142A來的PWM訊號在輸出節點144A及146A產生一組控制訊號。
D類輸出驅動器150A包括一第一輸入節點152A、一第二輸入節點154A、及一輸出節點156A。輸入節點152A耦接輸出節點144A，以及輸入節點154A耦接輸出節點146A。D類輸出驅動器150A用以基於輸出節點152A及154A上的該組控制訊號在輸出節點156A產生一第一輸出訊號VOUTN。
D類輸出驅動器150A更包括一P型電晶體157A及一N型電晶體158A。P型電晶體157A具有一源極耦接電源供應節點196、一汲極耦接輸出節點156A、及一閘極耦接輸入節點152A。N型電晶體158A具有一源極耦接參考節點198、一汲極耦接輸出節點156A、及一閘極耦接輸入節點154A。在一些實施例中，在輸出節點144A及146A的該組控制訊號用以，根據 在節點142A的PWM訊號，導通電晶體157A及158A之一者。因此，輸出訊號VOUTN也是PWM訊號，該PWM訊號在相同於介面供應電壓準位VBAT之高電壓準位與相同於介面參考接地準位GND之低電壓準位間切換。在一些實施例中，以電晶體157A及158A同時不導通的方式在輸出節點144A及146A產生該組控制訊號。
預先驅動器單元140B及D類輸出驅動器150B被配置且被操作於相同於預先驅動器單元140A及D類輸出驅動器150A之方式。在預先驅動器單元140B及D類輸出驅動器150B中的元件相同或相似於在於預先驅動器單元140A及D類輸出驅動器150A中的元件被給予相同的參考號碼，除了標號「A」被標號「B」取代。因此其細節描述將省略。此外，D類輸出驅動器150B用以根據在輸出節點152B及154B上的該組控制訊號在輸出節點156B上產生第二輸出訊號VOUTP。因此，輸出訊號VOUTP也是PWM訊號，該PWM訊號在相同於介面供應電壓準位VBAT之高電壓準位與相同於介面參考接地準位GND之低電壓準位間切換。
輸出訊號VOUTP及VOUTN電性耦接負載180，並可用於驅動負載180。在一些實施例中，負載180包括揚聲器。在一些實施例中，負載180更包括低通濾波器。
迴授單元160A包括電阻性網路功能，做為分壓器。迴授單元160A包括迴授電壓節點162A、第一迴授電阻性裝置164A、及第二電阻性裝置166A。第一迴授電阻性裝置164A耦接於輸出節點156A及迴授電壓節點162A之間。第二迴授電阻性裝置166A耦接於迴授電壓節點162A及介面參考節點198之間。迴授單元160A用以基於輸出訊號VOUTN產生反向迴 授訊號VFBN。在一些實施例中，若電阻性裝置164A具有電阻直R1，電阻性裝置166A具有電阻值R2，增益係數定義為：G=R2/(R1+R2)
因此，反向迴授訊號VFBN為PWM訊號，該PWM訊號在相同於G．VBAT的高電壓準位及相同於介面參考接地準位GND之低電壓準位間切換。在一些實施例中，增益係數G小於1。在一些實施例中，增益係數G的範圍從0.3至0.7。在一些實施例中，增益係數G為0.4。
此外，迴授路徑被定義為從輸出節點156A經由迴授單元160A以及耦合電阻性裝置174A至輸入節點112A。在一些實施例中，迴授路徑免於低通濾波裝置，該低通濾波裝置具有小於ADC之一取樣頻率fS之一截止頻率。在一些實施例中，除了伴隨著在迴授路徑中的電器特性的寄生電容以外，沒有其他電容性裝置，像是金屬-氧化半導體(metal-oxide semiconductor，MOS)電容器、金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器，或在包含D類放大器100之積體電路晶片外部的電容器，電性耦接迴授路徑。
因此，在頻帶不會大於取樣頻率fS中，迴授路徑僅藉由電阻性網路將輸出訊號VOUTN尺度化至ADC 110可接受的電壓準位，而不需要任何額外的類比電路分析或任何用於有儲存能量能力的裝置的額外面積，該裝置像是電容性裝置或是電感性裝置。主要係在數位域執行訊號處理操作，而將減少或消除精準類比電路的需求。D類放大器100的迴路特性主要係由數位濾波器120決定，其中增益、極點、及零點可藉由在數位域中第一、第二、或高階迴路而被合適的實現，而 沒有類比電路的限制，例如對製程變異、雜訊以及受限的可達到的增益的弱點。在一些實施例中，D類放大器100能合適的達到高的帶內迴路增益(例如，>60dB)，以有效的抑制ADC 110及數位PWM單元130引起的雜訊以及輸出驅動器的非線性，以及達到足夠的電源雜訊抑制(sufficient Power Supply Rejection，PSR)。
迴授單元160B及耦合電阻性裝置174B配置且被操作於相同於迴授單元160A及耦合電阻性裝置174A之方式。在迴授單元160B中的元件相同或相似於在迴授單元160A中的元件被給予相同的參考號碼，除了標號「A」被標號「B」取代。因此其細節描述將省略。
D類放大器100具有差動模式組態，可用於處理一對差動類比訊號。因此，ADC 110用以接收一對差動類比訊號，像是非反向類比輸入訊號VINP以及反向類比訊號VINN，並輸出一對輸出訊號VOUTP及VOUTN。在一些實施例中，D類放大器100可修改為具有單端模式組態用以處理單端類比訊號。在此實施例中，ADC110用以接收參考訊號及類比訊號，像是類比訊號VINP及VINN之一者。只產生輸出訊號VOUTP及VOUTN之一者，並省略對應的預先驅動器單元140A/140B、輸出驅動器150A/150B、迴授單元160A/160B、耦合電阻性裝置174A/174B、及/或耦合電阻性裝置172A/172B。據此，在一些實施例中，輸出訊號及另一參考訊號驅動負載180。
圖2為根據一些實施例，D類放大器之Z域方塊示意圖200。Z域方塊示意圖200圖式說明各種訊號以及在D類放大器，例如D類放大器100中的各種元件的轉移函數。
Z域方塊示意圖200包括一第一加法節點210、一 ADC轉移函數方塊220、一迴路濾波器轉移函數方塊230、一補償濾波器轉移函數方塊240、一第二加法節點250、及一迴授方塊260。
加法節點210結合輸入訊號(具有Z域符號In(z))及反向態的迴授訊號(具有Z域符號Fb(z))，並據此產生一誤差訊號(具有Z域符號e(z))。輸入訊號In(z)對應至輸入訊號VINP及VINN的Z域符號。ADC轉移函數方塊220對應圖1之ADC 110之操作，其轉換誤差訊號e(z)至數位訊號x(z)。ADC轉移函數方塊220引入量化誤差q(z)，其進一步被雜訊轉移函數NTF(z)處理。換言之，數位訊號x(z)符合以下方程式：x(z)=e(z)+q(z)NTF(z)
在一些實施例中，NTF(z)符合以下方程式：NTF(z)=(1-z -1) M ，及M為正整數。
迴路濾波器轉移函數方塊230對應迴路濾波器126並具有一轉移函數H(z)。補償濾波器轉移函數方塊240對應補償濾波器128並具有一轉移函數D(z)。迴路濾波器轉移函數方塊230及補償濾波器轉移函數方塊240轉換數位訊號x(z)至數位訊號y(z)，其符合以下方程式。
y(z)=x(z)H(z)D(z)
在一些實施例中，H(z)符合以下方程式： ，G1為正實數。
在一些實施例中，D(z)具有等效拉普拉司轉移函數(Laplace transfer function)，其符合以下方程式： ，G2為正實數，z1為拉普拉斯域 (Laplace-domain)中的零點，p1及p2為拉普拉斯域中的極點。
加法節點250結合數位訊號y(z)及PWM誤差訊號P(z)以變成輸出訊號Out(z)。PWM誤差訊號P(z)對應由數位PWM單元130引入的量化誤差及/或由預先驅動單元140A/140B及D類輸出驅動器150A/150B引起的其他誤差。輸出訊號Out(z)對應輸出訊號VOUTP及VOUTN的Z域符號。因此，加法節點250對應到數位PWM單元130、預先驅動器單元140A/140B、或D類輸出驅動器150A/150B。
迴授方塊260具有增益係數G。迴授方塊260對應迴授單元160A/160B。在一些實施例中，增益係數G對應到電阻性裝置166A或166B之電阻值對上電阻性裝置164A及166A或164B及166B之整體電阻值的比值。舉例來說，若電阻性裝置164A或164B具有電阻值R1，電阻性裝置166A或166B具有電阻值R2，則增益係數G符合以下方程式：G=R2/(R1+R2)
因此，整體轉移函數為：
圖3為根據一些實施例，可用於D類放大器之連續時間三角積分ADC 300，例如D類放大器100中的ADC 110，之電路圖。ADC 300包括一第一整合階段310、一第二整合階段320、耦合性電阻裝置332及334連接至整合階段310及320、一量化 器330耦合至第二整合階段320、一第一數位類比轉換器DAC 350耦接第一整合階段310、以及一第二DAC 350耦接第二整合階段320。除此之外，ADC 300包括一第一輸入節點372A、一第二輸入節點372B、一輸出節點374、及一時脈節點376。在一些實施例中，當ADC 300用做為圖1之ADC 110時，第一輸入節點372A對應到節點112A、第二輸入節點372B對應到節點112B、輸出節點374對應到埠114、及時脈節點376對應到節點116。
第一整合階段310包括一運算放大器312、一第一電容性裝置314A、及一第二電容性裝置314B。運算放大器312包括一反向輸入節點316A、一非反向輸入節點316B、一非反向輸出節點318A、及一反向輸出節點318B。第一電容性裝置314A耦接於輸入節點316A及輸出節點318A之間。第二電容性裝置314B耦接於輸入節點316B及輸出節點318B之間。輸入節點316A耦接節點372A，且輸入節點316B耦接節點372B。
第二整合階段320包括一運算放大器322、一第三電容性裝置324A、及一第四電容性裝置324B。運算放大器322包括一反向輸入節點326A、一非反向輸入節點326B、一非反向輸出節點328A、及一反向輸出節點328B。第三電容性裝置324A耦接於輸入節點326A及輸出節點328A之間。第四電容性裝置324B耦接於輸入節點326B及輸出節點328B之間。輸入節點326A經由耦合電阻性裝置332耦接節點316A，輸入節點326B經由耦合電阻性裝置334耦接節點316B。
量化器340包括一反向輸入節點342A、一非反向輸入節點342B、及一輸出節點344。輸入節點342A耦接輸出節點328A，且輸入節點342B耦接輸出節點328B。輸出節點344耦接輸出節點374。量化器340為一-位元(one-bit)量化器。 在一些實施例中，量化器340包括比較器。在一些實施例中，量化器340為多-位元(multiple-bit)量化器。
第一DAC 350用以基於在輸出節點344上的數位訊號在第一整合階段310之輸入節點316A及316B上產生第一組迴授訊號。第二DAC 360用以基於在輸出節點344上的數位訊號在第二整合階段320之輸入節點326A及326B上產生第二組迴授訊號。在一些實施例中，僅有一個DAC用來提供迴授訊號至整合階段310及320。在一些實施例中，超過兩個DAC及對應的邏輯電路用於提供迴授訊號至整合階段310及320。
圖4為根據一些實施例，可用於連續時間三角積分ADC之數位類比轉換器(DAC)400，例如在ADC 300中的DAC 350或360，之電路圖。DAC 400為電流導向式(current-steering type)DAC，包括偏壓單元410、控制單元420、及一電流胞430耦接偏壓單元410及控制單元420。DAC 400更包括一類比電源供應節點442、一類比參考節點444、一輸入節點452、及輸出節點454及456。在一些實施例中，類比電源供應節點442對應圖1之類比電源供應節點192，並用以具有類比供應電壓準位AVDD，而類比參考節點444用以具有一類比參考接地準位。DAC 400用以提供輸出電流訊號，經由響應於在輸出節點452上的電壓準位的輸出節點454及456，至對應整合階段，例如整合階段310或320。
偏壓單元410包括一運算放大器412、P型電晶體413及414、一偏壓電阻性裝置415、及一N型電晶體416。運算放大器412具有一反向輸入端以接收參考電壓準位VREF、一非反向輸入端耦接節點417、以及一輸出端耦接節點418，其耦接至P型電晶體413的閘極。P型電晶體413更耦接於節點442及節點417之間，偏壓電阻性裝置415耦接於節點417及節點444之間。
P型電晶體414耦接於節點442及節點419之間，以及P型電晶體414的閘極耦接節點418。N型電晶體416耦接於節點419及節點444之間，且N型電晶體416的閘極及汲極耦接至節點419。
運算放大器412用以將節點417設定至本質上相同於參考電壓準位VREF的電壓準位。一參考電流準位IREF因此被節點417上的電壓準位及偏壓電阻性裝置415的電阻值決定。P型電晶體413因此被迫具有相同於參考電流準位IREF的源極至汲極電流準位，以及P型電晶體413的閘極電壓(節點418)因此根據參考電流準位IREF而被決定。P型電晶體413及P型電晶體414用以做為電流鏡，而N型電晶體416因此被迫具有相同於參考電流準位IREF的源極至汲極電流準位，N型電晶體416的閘極電壓(節點419)因此根據參考電流準位IREF而被決定。
控制單元420包括一閂鎖器422及反向器424及426。閂鎖器422耦接至輸入節點452，並用以接收及維持從ADC電路(DAC 400存在處)的輸出節點來的邏輯值，例如是節點344的輸出。閂鎖器422輸出第一對的差動訊號至反向器424及426及至電流胞430。反向器424及426更產生與第一對差動訊號互補的一第二對差動訊號至電流胞430。第一對及第二對差動訊號構成用來控制電流胞430之一組控制訊號。
電流胞430包括一第一電流源432、一第二電流源434、一組開關435、436、437、及438。第一電流源432包括一P型電晶體，其具有一源極耦接至節點422、一閘極耦接至節點418、及一汲極耦接至開關435及436。第一電流源432及電晶體413形成一電流鏡，因此第一電流源432設定為具有根據參考電流準位IREF而決定的源極至汲極電流準位。第二電流 源434包括N型電晶體，其具有源極耦接至節點444、閘極耦接至節點419、以及汲極耦接至開關437及438。第二電流源434及電晶體416形成電流鏡，因此第二電流源434設定為具有根據參考電流準位IREF而決定的源極至汲極電流準位。
開關435、436、437、及438用以，根據控制單元420的該組控制訊號，選擇性將第一電流源432或第二電流源434電性耦接至第一輸出節點454或第二輸出節點456。因此，第一電流源432用以注入電流至輸出節點454及456之一者，以及第二電流源434用以從輸出節點454及456之一者汲取出電流。
圖5為根據一些實施例，操作D類放大器，例如D類放大器100，之方法500之流程圖。可以了解的是可以在圖5繪示之方法500之前、期間、及/或後執行額外的操作，而這些其他過程僅會於此簡短描述。
如圖1及圖5所繪示，程序500從操作510開始，於其中，基於一第一類比輸入訊號VINP、一第一迴授訊號VFBN、一第二類比輸入訊號VINN、及一第二迴授訊號VFBP藉由一ADC 110產生第一數位訊號x(z)。程序500接著進行到操作520，於其中，藉由一數位濾波器120基於第一數位訊號產生一第二數位訊號y(z)。
在一些實施例中，當D類放大器100具有一單端模式組態，基於第一類比輸入訊號VINP及第一迴授訊號VFBN，產生第一數位訊號x(z)，而忽略第二類比輸入訊號VINN及第二迴授訊號VFBP。
程序500進行到操作530A及530B。在操作530A中，基於第二數位訊號y(z)在節點134A產生第一PWM訊號。在操作530B中，基於第二數位訊號y(z)在節點134B產生第二PWM訊 號。又，在操作540A中，基於第一PWM訊號，藉由預先驅動器單元140A產生第一組控制訊號。在操作540B中，基於第二PWM訊號，藉由預先驅動器單元140B產生第二組控制訊號。
程序500進行到操作550A及550B。在操作550A中，基於第一組控制訊號藉由輸出驅動器150A產生一第一輸出訊號VOUTN。在操作550B中，基於第二組控制訊號藉由輸出驅動器150B產生一第二輸出訊號VOUTP。
程序500接著進行到操作560A及560B。在操作560A中，基於藉由一既定比例將第一輸出訊號VOUTN尺度化，產生一第一迴授訊號VFBN。在操作560B中，基於藉由該既定比例將第二輸出訊號VOUTP尺度化，產生一第二迴授訊號VFBP。在一些實施例中，該既定比例是由迴授單元160A或160B的電阻性網路的電阻值所決定。除此之外，在操作570A中，第一迴授訊號VFBN與ADC 110耦合。在操作570B中，第二迴授訊號VFBP與ADC 110耦合。執行操作560A、560B、570A、及570B而不用執行低通濾波操作，該低通濾波操作具有小於ADC 110之取樣頻率之一截止頻率。
在一些實施例中，當D類放大器100具有單多模式組態時，省略操作530B、540B、550B、560B、及570B。
根據一實施例中，一種D類放大器包括一類比數位轉換器(analog-to-digital converter，ADC)、一數位濾波器、一數位脈衝寬度調變(pulse width modulation，PWM)單元、一第一預先驅動器單元、一第一輸出驅動器、及一第一迴授單元。ADC具有一第一輸入節點，用以在ADC之第一輸入節點上接收一第一類比輸入訊號以及一第一迴授訊號，以及基於該第一類比輸入訊號及該第一迴授訊號產生一第一數位訊號。數位濾波器用以基於該第一數位訊號產生一第二數位訊 號。PWM單元用以基於該第二數位訊號產生一第一PWM訊號。第一預先驅動器單元用以基於該第一PWM訊號產生一第一組控制訊號。第一輸出驅動器具有一輸出節點，並用以基於該第一組控制訊號在該第一輸出驅動器之該輸出節點上產生一第一輸出訊號。第一迴授單元用以基於該第一輸出訊號產生該第一迴授訊號。一第一迴授路徑被定義為從該第一輸出驅動器之該輸出節點經由該第一迴授單元至該ADC之該第一輸入節點，以及該第一迴授路徑免於一低通濾波裝置，其具有小於該ADC之一取樣頻率之一截止頻率。
根據另一實施例，一種電路包括一類比數位轉換器(ADC)、一數位濾波器、一數位脈衝寬度調變(digital pulse width modulation，PWM)單元、一第一預先驅動器單元、一第一D類輸出驅動器、一第一電阻性網路、一第二預先驅動器單元、一第二D類輸出驅動器、及一第二電阻性網路。ADC具有一非反向輸入節點、一反向輸入節點、及一N-位元數位輸出埠，N為正整數。數位濾波器具有一輸入埠及一輸出埠，該數位濾波器之該輸入埠耦接該ADC之該輸出埠。PWM單元具有一輸入埠、一第一PWM輸出節點、及一第二PWM輸出節點。該數位PWM單元之該輸入埠耦接該數位濾波器之該輸出埠。第一預先驅動器單元包括一輸入節點、一第一輸出節點、及一第二輸出節點，該第一預先驅動器單元之該輸入節點耦接該第一PWM輸出節點。第一D類輸出驅動器具有一第一輸入節點、一第二輸入節點、及一輸出節點。該第一D類輸出驅動器之該第一輸入節點耦接該第一預先驅動器之該第一輸出節點，該第一D類輸出驅動器之該第二輸入節點耦接該第一預先驅動器單元之該第二輸出節點。第一電阻性網路具有一第 一節點及一第二節點，該第一電阻性網路之該第一節點耦接該第一D類輸出驅動器之該輸出節點，以及該第一電阻性網路之該第二節點耦接該ADC之該非反向輸出節點，一第一迴授路徑被定義從該第一D類輸出驅動器之該輸出節點經由該第一電阻性網路至該ADC之該非反向輸入節點，以及該第一迴授路徑免於一低通濾波裝置，其具有小於該ADC之一取樣頻率之一截止頻率。第二預先驅動器單元包括一輸入節點、一第一輸出節點、及一第二輸出節點，該第二預先驅動器單元之該輸入節點耦接該第二PWM輸出節點。第二D類輸出驅動器具有一第一輸入節點、一第二輸入節點、及一輸出節點，該第二D類輸出驅動器之該第一輸入節點耦接該第二預先驅動器單元之該第一輸出節點，該第二D類輸出驅動器之該第二輸入節點，耦接該第二預先驅動器單元之該第二輸出節點。第二電阻性網路具有一第一節點及一第二節點，該第二電阻性網路之該第一節點耦接該第二D類輸出驅動器之該輸出節點，以及該第二電阻性網路之該第二節點耦接該ADC之該反向輸入端。第二迴授路徑被定義從該第二D類輸出驅動器之該輸出節點經由該第二電阻性網路至該ADC之該反向輸入節點，以及該第二迴授路徑免於一低通濾波裝置，其具有小於該ADC之該取樣頻率之一截止頻率。
根據另一實施例，一種方法包括藉由一類比數位轉換器(analog-to-digital converter，ADC)基於一第一類比輸入訊號及一第一迴授訊號產生一第一數位訊號，以及藉由一數位濾波器基於該第一數位訊號產生一第二數位訊號。基於該第二數位訊號產生一第一PWM訊號。基於該第一PWM訊號產生一第一組控制訊號。藉由一第一D類輸出驅動器基於該 第一組控制訊號產生一第一輸出訊號。基於按一既定比例將該第一輸出訊號尺度化，產生該第一迴授訊號。將該第一迴授訊號與該ADC耦合。執行該第一迴授訊號之產生及該第一迴授訊號之耦合而不用執行一低通濾波操作，其具有小於該ADC之取樣頻率之一截止頻率。
以上所述一些實施例的特徵，以使本領域內之技藝人士能更好的理解本揭露的各個概念。本領域內之技藝人士他們可以很容易的將本申請公開的內容作為基礎來設計或更改其他的工藝及結構，以實現與本申請介紹的實施例相同的目的和實現同樣的優點。本領域內之技藝人士還應該注意意識到這種等效構造並不背離本揭露精神的範疇，以及不在背離本揭露精神和範疇的情況下，可作各種改變、替代或更改。
100‧‧‧D類放大器
110‧‧‧ADC
120‧‧‧數位濾波器
130‧‧‧PWM單元
140A‧‧‧第一預先驅動器單元
140B‧‧‧第二預先驅動器單元
150A‧‧‧第一D類輸出驅動器
150B‧‧‧第二D類輸出驅動器
160A‧‧‧第一迴授單元
160B‧‧‧第二迴授單元
126‧‧‧迴路濾波器
128‧‧‧補償濾波器
VINP‧‧‧非反向類比輸入訊號
VINN‧‧‧反向類比訊號
116‧‧‧節點
CLK‧‧‧時脈訊號
112A‧‧‧非反向輸入節點
112B‧‧‧反向輸入節點
172A‧‧‧耦合電阻性裝置
172B‧‧‧耦合電阻性裝置
174A‧‧‧電阻性裝置
174B‧‧‧電阻性裝置
AVDD‧‧‧類比電源供應準位
192‧‧‧類比電源供應節點
144‧‧‧第一輸出節點
122‧‧‧輸入埠
x(z)‧‧‧第一數位訊號
VFBN‧‧‧反向迴授訊號
VFBP‧‧‧非反向迴授訊號
VBAT‧‧‧介面供應電壓準位
G‧‧‧增益係數
GND‧‧‧介面參考接地準位
162A‧‧‧迴授電壓節點
162B‧‧‧迴授電壓節點
198‧‧‧介面參考節點
166A‧‧‧第二電阻性裝置
164A‧‧‧第一迴授電阻性裝置
166B‧‧‧電阻性裝置
164B‧‧‧電阻性裝置
DVDD‧‧‧數位供應電壓準位
194‧‧‧數位電源供應節點
134A‧‧‧第一輸出節點
142A‧‧‧輸入節點
124‧‧‧輸出埠
132‧‧‧輸入埠
y(z)‧‧‧第二數位訊號
144A‧‧‧第一輸出節點
152A‧‧‧第一輸入節點
134B‧‧‧第二輸出節點
142B‧‧‧輸入節點
144B‧‧‧輸出節點
152B‧‧‧輸出節點
VOUTN‧‧‧第一輸出訊號
VOUTP‧‧‧第二輸出訊號
196‧‧‧介面電源供應節點
157A‧‧‧P型電晶體
156A‧‧‧輸出節點
158A‧‧‧N型電晶體
198‧‧‧參考節點
157B‧‧‧電晶體
156B‧‧‧輸出節點
158B‧‧‧輸出節點
198‧‧‧介面參考節點
180‧‧‧負載

Claims (10)

  1. 一種D類放大器，包括：一類比數位轉換器(analog-to-digital converter，ADC)具有一第一輸入節點，該ADC用以：在該ADC之該第一輸入節點接收一第一類比輸入訊號以及一第一迴授訊號；以及基於該第一類比輸入訊號及該第一迴授訊號產生一第一數位訊號；一數位濾波器，用以基於該第一數位訊號產生一第二數位訊號；一數位脈衝寬度調變(pulse width modulation，PWM)單元，用以基於該第二數位訊號產生一第一PWM訊號；一第一預先驅動器單元，用以基於該第一PWM訊號產生一第一組控制訊號；一第一輸出驅動器，具有一輸出節點，該第一輸出驅動器用以基於該第一組控制訊號在該第一輸出驅動器之該輸出節點產生一第一輸出訊號；以及一第一迴授單元，用以基於該第一輸出訊號產生該第一迴授訊號，一第一迴授路徑被定義為從該第一輸出驅動器之該輸出節點經由該第一迴授單元至該ADC之該第一輸入節點，以及該第一迴授路徑免於一低通濾波裝置，其具有小於該ADC之一取樣頻率之一截止頻率。
  2. 如申請專利範圍第1項所述之D類放大器，其中係以該第一迴授路徑做為該第一類比輸入訊號之一負迴授路徑的方式，組態該ADC、該數位濾波器、該第一預先驅動器單元、該第一迴授單元。
  3. 如申請專利範圍第1項所述之D類放大器，其中該ADC更包括一第二輸入節點，以及該ADC更用以：在該ADC之該第二輸入節點接收一第二類比輸入訊號以及一第二迴授訊號；以及基於該第一類比輸入訊號、該第一迴授訊號、該第二類比輸入訊號、及該第二迴授訊號，產生該第一數位訊號；該數位PWM單元，更用以基於該第二數位訊號產生一第二PWM訊號；以及該D類放大器更包括：一第二預先驅動器單元，用以基於該第二PWM訊號產生一第二組控制訊號；一第二輸出驅動器，具有一輸出節點，該第二輸出驅動器用以基於該第二組控制訊號在該第二輸出驅動器之該輸出節點上產生一第二輸出訊號；以及一第二迴授單元，用以基於該第二輸出訊號產生該第二迴授訊號，一第二迴授路徑被定義為從該第二輸出驅動器之該輸出節點經由該第二迴授單元至該ADC之該第二輸入節點，該第二迴授路徑免於一低通濾波裝置，其具有小於該ADC之該取樣頻率之一截止頻率。
  4. 如申請專利範圍第3項所述之D類放大器，其中係以該第二迴授路徑做為該第二類比輸入訊號之一負迴授路徑的方式，組態該ADC、該數位濾波器、該第二預先驅動器單元、及該第二迴授單元。
  5. 如申請專利範圍第3項所述之D類放大器，其中該ADC為三角積分(delta-sigma)連續時間ADC，並包括： 一第一整合階段，包括複數個輸入節點及複數個輸出節點，該第一整合階段之該等輸入節點耦合該ADC之該第一輸入節點及該第二輸入節點；一第二整合階段，包括複數個輸入節點及複數個輸出節點，該第二整合階段之該等輸入節點耦合該第一整合階段之該等輸出節點：一量化器，包括複數個輸入節點及一或多個輸出節點，該量化器之該等輸入節點耦合該第二整合階段之該等輸出節點，以及該一或多個輸出節點用以攜載該第一數位訊號；以及一或多個類比數位轉換器(digital-to-analog converters，DACs)用以基於該第一數位訊號在該第一整合階段之該等輸入節點及該第二整合階段之該等輸入節點產生迴授訊號。
  6. 如申請專利範圍第5項所述之D類放大器，其中該一或多個DACs包括一電流導向式DAC，以及該電流導向式DAC包括：一第一輸出節點；一第二輸出節點；一控制單元，用以基於該第二數位訊號產生一第三組控制訊號；以及一電流胞，包括：一第一電流源，用以注入一第一電流至該電流導向式DAC之該第一輸出節點或該電流導向式DAC之該第二輸出節點； 一第二電流源，用以從該電流導向式DAC之該第一輸出節點或從該電流導向式DAC之該第二輸出節點汲取出一第二電流；以及一組開關，用以，根據該第三組控制訊號，選擇性將該第一電流源或該第二電流源耦接該電流導向式DAC之該第一輸出節點或該電流導向式DAC之該第二輸出節點。
  7. 一種放大器電路，包括：一類比數位轉換器(ADC)，具有一非反向輸入節點、一反向輸入節點、及一N-位元數位輸出埠，N為正整數；一數位濾波器，具有一輸入埠及一輸出埠，該數位濾波器之該輸入埠耦接該ADC之該輸出埠；一數位脈衝寬度調變(digital pulse width modulation，PWM)單元，具有一輸入埠、一第一PWM輸出節點、及一第二PWM輸出節點，該數位PWM單元之該輸入埠耦接該數位濾波器之該輸出埠；一第一預先驅動器單元，包括一輸入節點、一第一輸出節點、及一第二輸出節點，該第一預先驅動器單元之該輸入節點耦接該第一PWM輸出節點；一第一D類輸出驅動器，具有一第一輸入節點、一第二輸入節點、及一輸出節點，該第一D類輸出驅動器之該第一輸入節點耦接該第一預先驅動器之該第一輸出節點，該第一D類輸出驅動器之該第二輸入節點耦接該第一預先驅動器單元之該第二輸出節點；一第一電阻性網路，具有一第一節點及一第二節點，該第一電阻性網路之該第一節點耦接該第一D類輸出驅 動器之該輸出節點，以及該第一電阻性網路之該第二節點耦接該ADC之該非反向輸出節點，一第一迴授路徑被定義從該第一D類輸出驅動器之該輸出節點經由該第一電阻性網路至該ADC之該非反向輸入節點，以及該第一迴授路徑免於一低通濾波裝置，其具有小於該ADC之一取樣頻率之一截止頻率；一第二預先驅動器單元，包括一輸入節點、一第一輸出節點、及一第二輸出節點，該第二預先驅動器單元之該輸入節點耦接該第二PWM輸出節點；一第二D類輸出驅動器，具有一第一輸入節點、一第二輸入節點、及一輸出節點，該第二D類輸出驅動器之該第一輸入節點耦接該第二預先驅動器單元之該第一輸出節點，該第二D類輸出驅動器之該第二輸入節點，耦接該第二預先驅動器單元之該第二輸出節點；以及一第二電阻性網路，具有一第一節點及一第二節點，該第二電阻性網路之該第一節點耦接該第二D類輸出驅動器之該輸出節點，以及該第二電阻性網路之該第二節點耦接該ADC之該反向輸入端，一第二迴授路徑被定義從該第二D類輸出驅動器之該輸出節點經由該第二電阻性網路至該ADC之該反向輸入節點，以及該第二迴授路徑免於一低通濾波裝置，其具有小於該ADC之該取樣頻率之一截止頻率。
  8. 如申請專利範圍第7項所述之放大器電路，更包括：一第一電源供應節點，具有一第一供應電壓準位；一第一參考節點，具有一第一接地參考準位； 一第二電源供應節點，具有一第二供應電壓準位，該第二供應電壓準位大於該第一供應電壓準位；以及一第二參考節點，具有一第二接地參考準位，該第二接地參考準位本質上相同於該第一接地參考準位，其中該數位濾波器及該數位PWM單元電性耦接於該第一電源供應節點及該第一參考節點之間；以及該第一D類輸出驅動器及該第二D類輸出驅動器電性耦接於該第二電源供應節點及該第二參考節點之間。
  9. 一種信號放大方法，包括：藉由一類比數位轉換器(analog-to-digital converter，ADC)，基於一第一類比輸入訊號及一第一迴授訊號產生一第一數位訊號；藉由一數位濾波器，基於該第一數位訊號產生一第二數位訊號；基於該第二數位訊號產生一第一PWM訊號；基於該第一PWM訊號產生一第一組控制訊號；藉由一第一D類輸出驅動器基於該第一組控制訊號產生一第一輸出訊號；基於按一既定比例將該第一輸出訊號尺度化，產生該第一迴授訊號；以及將該第一迴授訊號與該ADC耦合，執行該第一迴授訊號之產生及該第一迴授訊號之耦合不用執行一低通濾波操作，其具有小於該ADC之取樣頻率之一截止頻率。
  10. 如申請專利範圍第9項所述之信號放大方法，其中 更基於一第二類比輸入訊號及一第二迴授訊號以執行該第一數位訊號之產生；以及該信號放大方法更包括：基於該第二數位訊號產生一第二PWM訊號；基於該第二PWM訊號產生一第二組控制訊號；藉由一第二D類輸出驅動器，基於該第二組控制訊號產生一第二輸出訊號；基於按該既定比例將該第二輸出訊號尺度化，產生該第二迴授訊號；以及將該第二迴授訊號耦合該ADC，執行該第二迴授訊號之產生及該第二迴授訊號之耦合不用執行一低通濾波操作，其具有小於該ADC之取樣頻率之一截止頻率。
TW104112656A 2014-04-21 2015-04-21 具有混合訊號回授控制的ｄ類放大器及其電路和方法 TWI568175B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461982074P 2014-04-21 2014-04-21
US14/300,803 US9319011B2 (en) 2014-04-21 2014-06-10 Class-D amplifier having mixed signal feedback control

Publications (2)

Publication Number Publication Date
TW201547190A TW201547190A (zh) 2015-12-16
TWI568175B true TWI568175B (zh) 2017-01-21

Family

ID=54322849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112656A TWI568175B (zh) 2014-04-21 2015-04-21 具有混合訊號回授控制的ｄ類放大器及其電路和方法

Country Status (3)

Country Link
US (4) US9319011B2 (zh)
KR (1) KR101615825B1 (zh)
TW (1) TWI568175B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10110206B2 (en) * 2015-05-15 2018-10-23 Analog Devices Global Voltage controlled current path, a voltage clamp, and an electronic component including a voltage clamp
US10206037B2 (en) * 2016-07-06 2019-02-12 Texas Instruments Incorporated Amplifier speaker drive current sense
US10009036B2 (en) * 2016-09-09 2018-06-26 Samsung Electronics Co., Ltd System and method of calibrating input signal to successive approximation register (SAR) analog-to-digital converter (ADC) in ADC-assisted time-to-digital converter (TDC)
US10110181B2 (en) 2016-12-30 2018-10-23 Texas Instruments Incorporated Class-D amplifier with post filter feedback loop
KR20180109351A (ko) 2017-03-28 2018-10-08 엘에스산전 주식회사 비례공명 전류제어기
EP3413467A1 (en) * 2017-06-06 2018-12-12 Samsung SDI Co., Ltd Passive conjunction circuit and voltage measurement circuit
TWI693790B (zh) * 2017-09-21 2020-05-11 美商艾孚諾亞公司 用於耳機的數位至類比轉換器及放大器
US11205999B2 (en) * 2019-10-22 2021-12-21 Mediatek Inc. Amplifier with signal dependent mode operation
US11424724B2 (en) 2019-12-31 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Ampilfier with VCO-based ADC
US10931299B1 (en) * 2020-03-31 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter with VCO-based and pipelined quantizers
US11323183B1 (en) * 2020-11-05 2022-05-03 Hewlett Packard Enterprise Development Lp Analog front-end

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373334B1 (en) * 2000-06-12 2002-04-16 Cirrus Logic, Inc. Real time correction of a digital PWM amplifier
US6593806B1 (en) * 2001-08-10 2003-07-15 Cirrus Logic, Inc. Circuits and methods for compensating switched mode amplifiers
US7576606B2 (en) * 2007-07-25 2009-08-18 D2Audio Corporation Digital PWM amplifier having a low delay corrector
US8212612B2 (en) * 2010-07-19 2012-07-03 Broadcom Corporation Closed-loop class-D amplifier with modulated reference signal and related method
US8416017B2 (en) * 2009-10-19 2013-04-09 Meyer Sound Laboratories, Incorporated Circuit and method for reducing noise in class D amplifiers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281281B1 (en) 1995-11-09 2001-08-28 Daikin Industries, Ltd. Granulated powder of filled polytetrafluoroethylene for molding and process for the production thereof
US7026866B2 (en) * 2003-03-28 2006-04-11 Tripath Technology, Inc. DC offset self-calibration system for a switching amplifier
CN101069352A (zh) 2004-11-16 2007-11-07 皇家飞利浦电子股份有限公司 具有抗干扰保护的非浸入性滤波器的连续时间∑△模拟数字转换器
US7570693B2 (en) * 2005-09-26 2009-08-04 Ess Technology, Inc. Low noise digital to pulse width modulated converter with audio applications
DE102005061813B4 (de) * 2005-12-23 2012-10-11 Intel Mobile Communications GmbH Empfängerschaltung
KR100716527B1 (ko) 2006-03-06 2007-05-09 주식회사 쓰리에스테크놀로지 출력 주파수의 대역폭 제어가 가능한 시그마-델타 변조방식의 3-레벨 ｄ급 오디오 증폭기
US7816992B2 (en) 2006-07-07 2010-10-19 Yamaha Corporation Offset voltage correction circuit and class D amplifier
US20100045376A1 (en) 2008-08-25 2010-02-25 Eric Soenen Class d amplifier control circuit and method
US8305246B2 (en) * 2009-11-05 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Amplifier with digital input and digital PWM control loop
US8866544B2 (en) * 2011-04-15 2014-10-21 Fairchild Semiconductor Corporation Class D pulse width modulator with dual feedback
US9048791B2 (en) 2012-04-13 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-stage amplifier with pulse width modulation (PWM) noise shaping
US10778160B2 (en) * 2016-01-29 2020-09-15 Dolby Laboratories Licensing Corporation Class-D dynamic closed loop feedback amplifier
US10763811B2 (en) * 2018-07-25 2020-09-01 Cirrus Logic, Inc. Gain control in a class-D open-loop amplifier
US10771020B1 (en) * 2019-02-15 2020-09-08 Fluke Corporation Class D transconductance amplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373334B1 (en) * 2000-06-12 2002-04-16 Cirrus Logic, Inc. Real time correction of a digital PWM amplifier
US6593806B1 (en) * 2001-08-10 2003-07-15 Cirrus Logic, Inc. Circuits and methods for compensating switched mode amplifiers
US7576606B2 (en) * 2007-07-25 2009-08-18 D2Audio Corporation Digital PWM amplifier having a low delay corrector
US8416017B2 (en) * 2009-10-19 2013-04-09 Meyer Sound Laboratories, Incorporated Circuit and method for reducing noise in class D amplifiers
US8212612B2 (en) * 2010-07-19 2012-07-03 Broadcom Corporation Closed-loop class-D amplifier with modulated reference signal and related method

Also Published As

Publication number Publication date
US20180109231A1 (en) 2018-04-19
KR101615825B1 (ko) 2016-04-26
US10972062B2 (en) 2021-04-06
US9859855B2 (en) 2018-01-02
US20150303885A1 (en) 2015-10-22
KR20150121642A (ko) 2015-10-29
US9319011B2 (en) 2016-04-19
US20160204751A1 (en) 2016-07-14
US20200169231A1 (en) 2020-05-28
US10554186B2 (en) 2020-02-04
TW201547190A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
TWI568175B (zh) 具有混合訊號回授控制的ｄ類放大器及其電路和方法
US7193545B2 (en) Differential front-end continuous-time sigma-delta ADC using chopper stabilization
KR101229572B1 (ko) 디지털 대 아날로그 변환
Pavan Alias Rejection of Continuous-Time $\Delta\Sigma $ Modulators With Switched-Capacitor Feedback DACs
US20220368292A1 (en) Ampilfier with vco-based adc
Nandi et al. Continuous-Time $\Delta\Sigma $ Modulators With Improved Linearity and Reduced Clock Jitter Sensitivity Using the Switched-Capacitor Return-to-Zero DAC
TW201349757A (zh) 積分三角轉換器中用於將參考電流自輸入信號分隔開之方法及裝置
US9559674B2 (en) Low-ripple latch circuit for reducing short-circuit current effect
Zhang et al. A highly linear multi-level SC DAC in a power-efficient Gm-C continuous-time delta-sigma modulator
Yoon et al. A true 0.4-V delta–sigma modulator using a mixed DDA integrator without clock boosted switches
JP5198427B2 (ja) シグマデルタ変調器
TW201921843A (zh) 使用靴帶式開關之五位階切換電容式數位轉類比轉換器(dac)
US9800262B1 (en) Precision low noise continuous time sigma delta converter
Suguro et al. Low power DT delta-sigma modulator with ring amplifier SC-integrator
CN105281683B (zh) 具有混合信号反馈控制的d类放大器
EP4113847A1 (en) A sigma delta modulator and method therefor
TW201733271A (zh) 比較器及三角積分調變電路
Kinyua et al. A 105dBA SNR, 0.0031% THD+ N filterless class-D amplifier with discrete time feedback control in 55nm CMOS
Mittal et al. Low-power high-speed continuous-time/spl Sigma/-/spl Delta/modulators
US10784878B1 (en) Digital to analog converter tolerant to element mismatch
Ting et al. An 85 dB SNDR third-order ΔΣ modulator for audio applications
Ali et al. A novel 1V, 24µW, ΣΔ modulator using Amplifier & Comparator Based Switched Capacitor technique, with 10-kHz bandwidth and 64dB SNDR
JP2002118465A (ja) アナログ−デジタル変換器
Xu Design Considerations for Time-domain Ring Oscillator Based Low-pass Filters
CN113206671A (zh) 基于VCO实现的Sigma-Delta调制器及音频设备