TWI567929B - 靜電放電保護電路 - Google Patents
靜電放電保護電路 Download PDFInfo
- Publication number
- TWI567929B TWI567929B TW100126445A TW100126445A TWI567929B TW I567929 B TWI567929 B TW I567929B TW 100126445 A TW100126445 A TW 100126445A TW 100126445 A TW100126445 A TW 100126445A TW I567929 B TWI567929 B TW I567929B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- semiconductor switching
- switching element
- electrostatic discharge
- protection circuit
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
本發明係為一種靜電放電保護電路，特別是一種利用半導體開關元件組合而成的靜電放電保護電路。
靜電放電(Electrostatic Discharge，簡稱為ESD)是造成許多電子元件在受到過度電性應力(Electrical Overstress，簡稱為EOS)破壞的主要因素。為了避免電子元件受到靜電破壞，積體電路(Integrated Circuit，簡稱為IC)會利用靜電放電保護電路作為靜電放電時的靜電放電電流路徑，以免非預期的靜電放電電流產生並流入積體電路內部，導致積體電路受到損傷。
基本上，靜電放電會透過積體電路的腳位(pin)進入積體電路內。為防範此類靜電放電對積體電路內的功能電路造損傷，因此靜電放電保護電路在積體電路的佈局中，都會在輸入或輸出銲墊(bonding pad)旁，提供靜電放電保護電路，以就近旁排放靜電放電電流。
靜電放電防護的安排必須全方位地考慮到靜電放電測試的各種組合，因此在輸入墊片、輸出墊片、電壓源、接地端之間，所有可能存在之靜電放電的導通路徑，皆需要提供相對應之靜電放電保護電路。
請參見第一圖，其係於積體電路中，將靜電放電保護電路連接於輸出/入墊片(output pad/input pad)與內部功能電路
間，防止靜電放電電流毀損內部功能電路之全晶片防護架構示意圖。
為了防止靜電放電電流在輸入墊片12產生，輸入墊片12與內部功能電路11之間的第一節點N1，分別透過第一靜電放電保護電路101與第二靜電放電保護電路102而連接至電壓源Vdd與接地端Vss。其中第一靜電放電保護電路101被用來防止輸入墊片12與電壓源Vdd之間的靜電放電電流流至內部功能電路11，而第二靜電放電保護電路102被用來防止輸入墊片12與接地端Vss之間的靜電放電電流流至內部功能電路11。
同樣的，為了防止靜電放電電流在輸出墊片13產生，在輸出墊片13與內部功能電路11之間的第二節點N2，分別透過第三靜電放電保護電路103與第四靜電放電保護電路104而連接至電壓源Vdd與接地Vss。其中第三靜電放電保護電路103被用來防止輸出墊片13與電壓源Vdd之間的靜電放電電流流至內部功能電路11，而第四靜電放電保護電路104被用來防止輸出墊片13與接地端Vss之間的靜電放電電流流至內部功能電路11。
再者，靜電放電可能發生在電壓源Vdd與接地端Vss之間，因此在電壓源Vdd與接地端Vss間提供了第五靜電放電保護電路105。針對不同流向的靜電放電電流，前述的靜電放電保護電路所需考慮之設計也會不同，而本發明係探討電壓源Vdd與接地端Vss之間的靜電放電保護電路之設計。
請參見第二圖，其係針對電壓源與接地端之間的靜電放電保護電路之內部功能方塊之示意圖。簡單來說，第二圖將靜電放電保護電路20概括的區分為兩個跨接於電壓源Vdd與接地端Vss之間的子電路，即，靜電放電偵測電路207與靜電放電
箝制電路208。
使用靜電放電偵測電路207的目的是為了感測靜電放電Sesd是否產生，在感測到靜電放電發生時，產生相對應的控制信號給靜電放電箝制電路208，也就是說，靜電放電偵測電路207被用來偵測靜電放電的情形，但不會導通靜電放電電流。
另一方面，靜電放電箝制電路208則是在靜電放電產生時，透過靜電放電偵測電路207來觸發，利用靜電放電箝制電路208將靜電放電電流導通而避開晶片中的內部功能電路11。因此，靜電放電保護電路20感測靜電放電的啟動臨界電壓，必須小於內部功能電路11之損壞臨界電壓，方能有效的避免內部功能電路11受到靜電放電的損害。
請參見第三圖，其係一般靜電放電箝制電路之電流相對於電壓關係之示意圖。一般說來，用來代表靜電放電箝制電路特性的參數包含：觸發電壓(Trigger Voltage，簡稱為Vt)、保持電壓(Holding Voltage，簡稱為Vh)與二次崩潰電流It2。
簡單來說，靜電放電箝制電路208的觸發電壓Vt相當於開啟靜電放電箝制電路208功能之電壓，也對應於靜電放電電流被導通的速度。在設計靜電放電箝制電路208時，其觸發電壓Vt需要比內部功能電路的觸發電壓低，才能在靜電放電發生時，較功能電路先行反應而產生靜電放電電流，避免靜電放電之電壓影響內部功能電路。換言之，靜電放電箝制電路208的觸發電壓Vt太高時，代表靜電放電箝制電路208的啟動時點也越遲，而可能使靜電放電箝制電路208的存在不具價值。此外，靜電放電箝制電路208在觸發電壓Vt時，電路特性會發生驟回(Snapback)的現象。
保持電壓Vh的意義則是半導體元件在發生驟回崩潰
(Snapback Breakdown)時的電壓，其電壓值通常需要大於電壓源Vdd的電壓，否則當半導體元件發生驟回崩潰時，由於半導體元件上的保持電壓Vh將維持固定，若電壓源Vdd之電壓值大於保持電壓Vh時，將在半導體元件持續產生漏電流，一旦如此，半導體元件將會燒毀而稱為瞬間閉鎖(transient latch up)。因此，在設計靜電放電箝制電路208時，保持電壓Vh的電壓值必須大於電壓源Vdd的電壓值。
當靜電放電的電壓超過次崩潰點(second-breakdown point)時，代表靜電放電電流將會急速增加，而二次崩潰電流It2相當於靜電放電箝制電路208所能承受之漏電流的程度，一旦靜電放電電流達到二次崩潰電流It2時，將導致漏電流漂移，且靜電放電箝制電路208中的半導體元件將會燒毀。
亦即，當靜電放電所產生的瞬間電壓達到觸發電壓Vt時，靜電放電箝制電路208將被觸發，而後當靜電放電箝制電路208兩端的電壓差值下降時，漏電流與電壓之間的關係則發生折線變化而被拉回至保持電壓Vh，而電壓持續變化導致漏電流之增加達到二次崩潰漏電流It2時，代表靜電放電箝制電路208已經達到崩毀的情形。
承上所述，靜電放電箝制電路208的設計必須考慮其觸發電壓Vt、保持電壓Vh與次崩潰漏電流It2等特性，方能使靜電放電箝制電路有效的發揮其效果，為此，本發明便以此為目的發展合適的靜電放電箝制電路。
本發明係為一種靜電放電保護電路，設置於一第一電壓端
點與一第二電壓端點間，該靜電放電保護電路包含：一第一半導體開關元件，電性連接於該第一電壓端點，該第一半導體開關元件係於該第一電壓端點之電壓符合一啟動條件時導通，使一靜電放電電流透過該第一電壓端點而流經該第一半導體開關元件；以及一第二半導體開關元件，電性連接於該第一半導體開關元件與該第二電壓端點之間，用以將該靜電放電電流由該第一半導體開關元件導通至該第二電壓端點。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
根據前述說明可以發現，靜電放電箝制電路的設計必須考慮其觸發電壓Vt、保持電壓Vh與二次崩潰漏電流It2等特性，期能找出觸發電壓Vt低、保持電壓Vh高、二次崩潰電流It2高之組合。
靜電放電保護電路包含靜電放電偵測電路與靜電放電箝制電路，根據兩者所連接之端點的不同，靜電放電偵測電路與靜電放電箝制電路之間的連線方式可被區分為閘極驅動(gate-driven)，與基體觸發(substrate triggered)兩類，以下分別利用第四圖(a)(b)來說明這兩種類型的連線關係。
在第四圖(a)(b)中，靜電放電偵測電路407的設計與操作方式彼此相似，其中包含：一個由電阻R、電容C所組成的低通濾波器(Low Pass Filter，簡稱為LPF)，以及一個由N型金氧半電晶體(簡稱為NMOS)與P型金氧半電晶體(簡稱為PMOS)所組成的反向器(Inverter)4071。以下便以第四圖(a)
為例，說明靜電放電偵測電路407的作用。
請參見第四圖(a)，其係靜電放電偵測電路透過閘極驅動方式連接至靜電放電箝制電路之示意圖。
當晶片內的功能電路處於正常操作狀態時，第三節點N3被連接到電壓源Vdd，此時的第四節點N4的電位為Vdd，使得反向器4071內的PMOS電晶體關閉，並使得反向器4071的NMOS電晶體導通。由於反向器4071內的NMOS被連接至接地端Vss，一旦導通時，第五節點N5的電位與接地端相同，即Vss，因此並不會使靜電放電箝制電路408a內的NMOS電晶體導通。
當靜電放電產生在第三節點N3時，靜電放電使第三節點N3的電壓驟增，但第四節點N4則因為低通濾波器的頻率響應而暫時維持在低電位，連帶的使反向器4071內的PMOS電晶體與NMOS電晶體的閘極均為低電位，也就是使PMOS電晶體導通、NMOS電晶體關閉。當PMOS電晶體導通時，連帶使第五節點N5的電壓變成與第三節點N3相同之靜電放電的高電位。
透過第五節點N5的電壓變化，使靜電放電箝制電路408a兩端的電壓壓差變大而使內部的NMOS電晶體導通，讓產生於第三節點N3上的靜電得以透過靜電放電箝制電路408a而導通至接地端Vss。
由於第四圖(a)中的第五節點N5被連接至靜電放電箝制電路208a內的NMOS電晶體的閘極，採用此種連接方式時，被稱為閘極驅動方式。
請參見第四圖(b)，其係靜電放電偵測電路透過基體觸發方式連接至靜電放電箝制電路之示意圖。關於靜電放電偵測電
路的用途與行為，因為與第四圖(a)相似，此處不再贅述，兩者的差別是，第四圖(b)的第六節點N6被連接至靜電放電箝制電路408b內部之NMOS電晶體的基底，採用此種連接方式時，被稱為是基體觸發方式。
另外，也可以利用場氧化層電晶體(Field Oxide Device，簡稱為FOD)作為靜電放電箝制電路，但因為場氧化層電晶體不具閘極，僅能採用基體觸發方式相連接，而無法採用閘極驅動方式。再者，在不具有閘極的情況下，場氧化層電晶體僅能使用內部形成的類似BJT之構造來導通靜電放電電流，此種類型的元件在製程資料中較為少見，而必須在電路設計時提供額外的元件資料。
換言之，現有的作法所能使用的連接方式較為有限，就實現時的製程而言也不夠便利，因此本發明構思在靜電放電箝制電路中，以PMOS電晶體、NMOS電晶體之種類，選擇適當的組合，由於PMOS電晶體、NMOS電晶具有閘極，因此靜電放電箝制電路可以利用閘極驅動方式或基體觸發方式連接於靜電放電偵測電路，此外，PMOS電晶體、NMOS電晶體的製程也相容於一般的積體電路製程，實現起來也較為容易。
本發明在此提出一種設置於第一電壓端點V1(例如：電壓源Vdd)與第二電壓端點V2(例如：接地端Vss)間的靜電放電保護電路，搭配晶片內部的功能電路使用，其中靜電放電保護電路的啟動臨界電壓小於內部功能電路之損壞臨界電壓。
根據本發明的構想，此處的靜電放電保護電路可以單獨包含靜電放電箝制電路，也可選擇性的包含靜電放電偵測電路。靜電放電箝制電路與靜電放電偵測電路均設置於第一電壓端點V1與第二電壓端點V2間。
請參見第五圖(a)，其係本發明所採用之靜電放電保護電路僅包含靜電放電箝制電路之示意圖。在靜電放電保護電路50未包含靜電放電偵測電路的情況下，一旦靜電放電箝制電路51在第一電壓端點V1之電壓值大於啟動臨界電壓時，產生靜電放電電流，進而使第一電壓端點V1上產生的靜電，得以透過靜電放電箝制電路51導通至第二電壓端點V2。
靜電放電箝制電路51主要包含：第一半導體開關元件501，與第二半導體開關元件502。其中的第一半導體開關元件501電性連接於第一電壓端點V1，第一半導體開關元件501係於第一電壓端點V1之電壓符合啟動條件時導通，故第一電壓端點V1產生之靜電放電電流得以流經一半導體開關元件501；而第二半導體開關元件502則電性連接於第一半導體開關元件501與第二電壓端點V2之間，也就是利用第二半導體開關元件502將靜電放電電流由第一半導體開關元件501導通至第二電壓端點V2。附帶說明的是，啟動條件指的是在第一端點電壓V1之電壓值大於靜電放電箝制電路51的啟動臨界電壓。
再者，前述的靜電放電箝制電路51還可進一步包含：第三半導體開關元件503，電性連接於第二半導體開關元件502與第二電壓端點V2之間，其中第三半導體開關元件503係將靜電放電電流由第二半導體開關元件502導通至第二電壓端點V2。
換言之，假設前述的半導體開關元件為NMOS的前提下，當靜電放電箝制電路僅包含兩個NMOS電晶體時，對第一NMOS電晶體來說，其汲極與源極分別電性連接於第一電壓端點V1與第二NMOS電晶體的汲極；對第二NMOS電晶體來
說，其源極則電性連接於第二電壓端點V2。
當靜電放電箝制電路包含三個NMOS電晶體時，第一NMOS電晶體的連接方式並未改變，而第二NMOS電晶體的汲極與源極分別電性連接於第一NMOS電晶體的源極，與第三NMOS電晶體的汲極、第三NMOS電晶體的源極則與第二電壓端點相連接。同理，當靜電放電箝制電路51內的NMOS電晶體個數增加時，其連接方式可由前述說明推導得出。
另一方面，在靜電放電保護電路50同時包含靜電放電偵測電路與靜電放電箝制電路51的情況下，靜電放電箝制電路51將提早開啟，也就是讓靜電放電箝制電路51的觸發電壓得以下降。一旦靜電放電發生在第一電壓端點V1，使得第一電壓端點V1之電壓符合啟動條件時，將使靜電放電偵測電路52產生觸發電壓，而此觸發電壓將驅動靜電放電箝制電路產生靜電放電電流。以下則以第五圖(b)(c)說明當靜電放電保護電路50同時包含靜電放電偵測電路52與靜電放電箝制電路51之連接方式。
請參見第五圖(b)，其係將第五圖(a)所提供之靜電放電箝制電路中的各個半導體開關元件均連接於靜電放電偵測電路52之示意圖。其中所有半導體開關元件均電性連接於靜電放電偵測電路52。
請參見第五圖(c)，其係將第五圖(b)搭配閘極驅動方式時，靜電放電箝制電路中的各個半導體開關元件與靜電放電偵測電路之連接方式之示意圖。
在此圖式中，第一半導體開關元件501之汲極電連接於第一電壓端點V1；第一半導體開關元件501之源極與第二半導體開關元件502之汲極電連接；第二半導體開關元件502之源
極與第三半導體開關元件503之汲極電連接；第三半導體開關元件503的源極則電連接於第二電壓端點V2。
再者，這些半導體開關元件的閘極除了彼此電連接外，靜電放電偵測電路52也電連接於這些半導體開關元件的閘極上。
請參見第五圖(d)，其係將第五圖(b)搭配基體觸發方式時，靜電放電箝制電路中的各個半導體開關元件與靜電放電偵測電路之連接方式之示意圖。
在此圖式中，第一半導體開關元件501、第二半導體開關元件502、第三半導體開關元件503與第一電壓端點V1、第二電壓端點V2之連接方式均與第五圖(c)類似，差別在於這些半導體開關元件的基體係彼此電連接於靜電放電偵測電路52。
請參見第五圖(e)，其係將第五圖(a)所提供之靜電放電箝制電路51中的第一半導體開關元件501連接於靜電放電偵測電路52，而其他半導體開關元件以串接方式連接於第一半導體開關元件501與第二電壓端點V2間之示意圖。其中第二半導體開關元件502之一端(如：汲極)係電性連接於第一半導體開關元件501之一端(如：源極)。而第三半導體開關元件503則電連接於第二半導體開關元件502與第二電壓端點V2之間。
當然，依據閘極驅動或基體觸發方式的不同，第一半導體開關元件501與靜電放電偵測電路52之間的連接方式也可能不同，此處可參考前述第五圖(c)(d)之作法，惟第二半導體開關元件502與第三半導體開關元件503此時並未電連接於靜電放電偵測電路52。
換言之，第五圖(b)與第五圖(e)的差異在於，前者的每個
半導體開關元件均彼此相連接於靜電放電偵測電路52，而採用後者的作法時，除了第一半導體開關元件501外，其餘的半導體開關元件的閘極係連接於自身的一個端點，以及位於上方的半導體開關元件的一個端點。
承上所述，假設前述圖示中的半導體開關元件均為NMOS電晶體，則第一半導體開關元件501(第一NMOS電晶體)、第二半導體開關元件502(第二NMOS電晶體)、第三半導體開關元件503(第三NMOS電晶體)則第五圖(b)與第五圖(a)的連接方式分別為：
使用第五圖(b)之連接方式時，第一NMOS電晶體、第二NMOS電晶體、第三NMOS電晶體除了彼此相連接外，亦均與靜電放電偵測電路52相連。再者，第一NMOS電晶體的汲極於第一電壓端點V1電性連接、第一NMOS電晶體的源極與第二NMOS電晶體的汲極電性連接、第二NMOS電晶體的源極與第三NMOS電晶體的汲極電性連接、第三NMOS的源極與第二電壓端點電性連接。
使用第五圖(e)之連接方式時，僅有第一NMOS電晶體以閘極或基體電連接至靜電放電偵測電路，而第二NMOS電晶體的閘極係電性連接於第一NMOS電晶體的源極、第三NMOS電晶體的閘極係電性連接於第二NMOS電晶體的源極。
為了承受高電位變化之靜電放電，提供較佳的靜電防護效果，本發明所提供的靜電放電保護電路的組合，係可搭配第五圖所舉例之連接方式。此外，為了說明元件之連接方式，以下的實施例假設靜電放電箝制電路51所包含的半導體開關元件的個數為三個，但是在實際應用中，半導體開關元件所連接的個數並不以此為限。
舉例來說，靜電放電箝制電路51可能包含第四半導體開關元件(未繪示)，而第四半導體開關元件的種類則與第二半導體開關元件502、第三半導體開關元件503相同。亦即，新增加之半導體開關元件在靜電放電箝制電路51中的連接方式，則可類推第五圖(a)(b)(e)中，第三半導體開關元件503的連接方式。
透過前述的說明可以發現，本發明的主要構想是：將靜電放電保護電路50設置於第一電壓端點V1與第二電壓端點V2間，靜電放電保護電路50至少包含：第一半導體開關元件501與第二半導體開關元件502。其中第一半導體開關元件501電性連接於第一電壓端點V1，當第一電壓端點V1之電壓符合預設的啟動條件時，第一半導體開關元件501將導通靜電放電電流，即，此而由第一電壓端點V1產生靜電放電電流流過第一半導體開關元件501。而第二半導體開關元件502則電性連接於第一半導體開關元件501與第二電壓端點V2之間，用以將靜電放電電流由第一半導體開關元件501導通至第二電壓端點V2。
為了進一步說明如何實現本發明的構想，以下首先利用第六圖之列表說明本發明所採用的半導體開關元件的可能種類，接著以第七圖至第十五圖說明本發明之較佳實施例如何選擇半導體開關元件並組合，搭配第五圖(a)(b)(e)所討論的半導體開關元件的連接方式，組合而成靜電放電保護電路。
請參見第六圖，其係本發明於前述較佳實施例中，所使用的各種類型之半導體開關元件與相關特性之列表。第一個欄位為半導體開關元件的類別、第二個欄位為半導體開關元件的閘極厚度之類型、第三個欄位為個別半導體開關元件的崩潰電
壓、第四個欄位代表在應用時，半導體開關元件的可應用的電晶體結構，以下依據各列所示之不同元件類型來說明。
此表格的第一列說明的是閘極、汲極可以承受高電壓的高電壓半導體開關元件(HV)，此種半導體開關元件具有閘極較厚(High Gate，簡稱為HG)、具有崩潰電壓大於第一電壓端點V1之電壓的特性，可使用於NMOS電晶體。
第二列則說明低崩潰電壓半導體開關元件(Low Breakdown Voltage Device，簡稱為LBD)的閘極較厚(HG)、具有崩潰電壓小於第一電壓端點V1之電壓的特性，可使用於NMOS電晶體。
第三列說明屬於矽控整流器元件(Silicon-Controlled Rectifier，簡稱為SCR)類型之高電壓矽控半導體開關元件(HVSCR)具有較厚的閘極(HG)，其特性為崩潰電壓大於第一電壓端點V1之電壓、導通時可箝制在低電壓，以及寄生電容小等。
第四列說明低電壓半導體開關元件(Low Voltage Device with Low Gate，簡稱為LV)的閘極較薄、具有崩潰電壓小於第一電壓端點V1之電壓的特性，可使用於NMOS電晶體、PMOS電晶體。再者，低電壓半導體開關元件(LV)所需的電路面積相對較小，因此可以節省電路的使用成本。
在第五列中，厚閘極低電壓半導體開關元件(Low Voltage Device with High Gate，簡稱為HGLV)的閘極較厚、具有崩潰電壓小於第一電壓端點V1之電壓的特性，可使用於NMOS電晶體、PMOS電晶體。
為了便於說明起見，在以下的實施例中，若未特別說明，均假設靜電放電箝制電路內的半導體開關元件的種類為
NMOS電晶體，但是在實際應用時，對於PMOS電晶體之類型亦可相對應的選用與替代。
在本案所提出的較佳實施例中，可以根據連接方式之組合變化而區分為三大種類：第一大種類指的是在第七圖至第九圖中，靜電放電箝制電路以相同類型之半導體開關元件的組合，搭配第五圖(a)(b)之連接方式；第二大種類則是在第十圖至第十二圖中，選擇以低電壓半導體開關元件(LV)作為靜電放電箝制電路內的第二半導體開關元件、第三半導體開關元件，並搭配第五圖(a)(e)之連接方式；第三大種類則是在第十三圖至第十五圖中，以不同類型的半導體開關元件搭配厚閘極低電壓半導體開關元件(HGLV)之組合，其連接方式可以是第五(a)(b)(e)之任一種。
本發明所採用的第一較佳實施例可以根據第五圖(a)或第五圖(b)之連接方式，對半導體開關元件加以連接。在此較佳實施例中，半導體開關元件為均為高電壓半導體開關元件，此種半導體開關元件的特性是崩潰電壓大於第一電壓端點V1之電壓。再者，此較佳實施例利用第七圖(a)討論在靜電放電保護電路僅包含靜電放電箝制電路的情形；以及利用第七圖(b)則討論靜電放電保護電路同時包含靜電放電箝制電路與靜電放電偵測電路的情形。
請參見第七圖(a)，其係由高電壓半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。第一半導體開關元件、第二半導體開關元件與第三半導體開關元件均為高電壓半導體開關元件(HV)，其崩潰電壓大於第一電壓端點V1之電壓。
在第七圖(a)中，靜電放電保護電路70a僅包含靜電放電箝
制電路71a，其中靜電放電箝制電路71a係由第一高電壓半導體開關元件(HV)701a、第二高電壓半導體開關元件(HV)702a、第三高電壓半導體開關元件(HV)703a所串接而成。
請參見第七圖(b)，其係由高電壓半導體開關元件為組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
在第七圖(b)中，靜電放電保護電路70b同時包含了靜電放電箝制電路71b與靜電放電偵測電路72b，其中靜電放電箝制電路71b包含：第一高電壓半導體開關元件(HV)701b、第二高電壓半導體開關元件(HV)702b與第三高電壓半導體開關元件(HV)703b。該等高電壓半導體開關元件被設置於第一電壓端點與第二電壓端點間，且高電壓半導體開關元件彼此間不但以串接方式連接外，均個別與靜電放電偵測電路72b相連接。
承上所述，根據使用閘極驅動或基體觸發方式之不同，靜電放件箝制電路71b內的高電壓半導體開關元件(HV)連接於靜電放電偵測電路72b的方式也可能不同。例如：採用閘極驅動作法時，個別的高電壓半導體開關元件(HV)均透過自身的閘極電連接於靜電放電偵測電路72b；使用基體觸發之作法時，個別的高電壓半導體開關元件(HV)均透過基體而電連接於靜電放電偵測電路72b。
使用高電壓半導體開關元件(HV)的主要目的是因為靜電放電箝制電路所使用的元件，必須具有可承受高壓的閘極與汲極，倘若全部使用低電壓半導體開關元件(LV)時，其可靠度(reliability)將發生問題。
在靜電放電箝制電路中使用串接的高電壓半導體開關元
件(HV)時，根據所串接之高電壓半導體開關元件(HV)個數而對應之電壓變化與電流變化之關係曲線，亦將隨著所串接之元件個數而變化。在串接之高電壓半導體開關元件(HV)的個數不同時，靜電放電箝制電路的觸發電壓Vt與保持電壓Vh將對應產生變化。
請參見第七圖(c)，其係採用第七圖(b)架構時，當靜電放電箝制電路所包含之高電壓半導體開關元件的個數不同時，靜電放電箝制電路的觸發電壓、保持電壓與二次崩潰電流之列表。
僅使用一個高電壓半導體開關元件(HV)時，靜電放電箝制電路的觸發電壓Vt為41.9伏特、保持電壓Vh為14伏特，而二次崩潰電流It2為2.13安培；當串接之高電壓半導體開關元件(HV)的個數為兩個時，靜電放電箝制電路的觸發電壓Vt為59伏特、保持電壓Vh為27.7伏特，而二次崩潰電流It2為2.44安培；當串接之高電壓半導體開關元件(HV)的個數達到為三個時，靜電放電箝制電路的觸發電壓Vt為81.5伏特、保持電壓Vh為40伏特，而二次崩潰電流It2為2.29安培。
本發明所採用的第二較佳實施例可以根據第八圖(a)或第八圖(b)之圖式實現。在此較佳實施例中，第一半導體開關元件、第二半導體開關元件與第三半導體開關元件均使用高電壓矽控半導體開關元件(HVSCR)。高電壓矽控半導體開關元件(HVSCR)的特性是崩潰電壓大於第一電壓端點V1之電壓。第八圖(a)與第八圖(b)的差別是，前者討論在靜電放電保護電路80a僅包含靜電放電箝制電路81a的情形，而後者則討論靜電放電保護電路80b同時包含靜電放電箝制電路81b與靜電放電偵測電路82b的情形。
請參見第八圖(a)，其係由高電壓矽控整流半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
在第八圖(a)中，靜電放電保護電路80a僅包含靜電放電箝制電路81a，其中靜電放電箝制電路81a係由第一高電壓矽控半導體開關元件(HVSCR)801a、第二高電壓矽控半導體開關元件(HVSCR)802a、第三高電壓矽控半導體開關元件(HVSCR)803a所串接而成。
請參見第八圖(b)，其係由高電壓矽控整流半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
在第八圖(b)中，靜電放電保護電路80b同時包含了靜電放電箝制電路81b與靜電放電偵測電路82b，其中靜電放電箝制電路81b包含：第一高電壓矽控半導體開關元件(HVSCR)801b、第二高電壓矽控半導體開關元件(HVSCR)802b、第三高電壓矽控半導體開關元件(HVSCR)803b，且各該高電壓矽控半導體開關元件(HVSCR)均電性連接於靜電放電偵測電路82b。
當靜電放電箝制電路81b與靜電放電偵測電路82b一併使用時，根據使用閘極驅動或基體觸發方式之不同，靜電放件箝制電路81b內的高電壓矽控半導體開關元件(HVSCR)連接於靜電放電偵測電路82b的方式也可能不同。例如：使用如第五圖(c)所示的閘極驅動之作法時，個別的高電壓矽控半導體開關元件(HVSCR)均透過自身的閘極電連接於靜電放電偵測電路82b；使用如第五圖(d)所示的基體觸發之作法時，個別的
高電壓矽控半導體開關元件(HVSCR)均透過各自的基體而電連接於靜電放電偵測電路82b。
再者，儘管第八圖(a)(b)之圖式僅以三個相連接之高電壓矽控半導體開關元件(HVSCR)作為舉例，但在實際應用中，靜電放電箝制電路81a、81b所採用的高電壓矽控半導體開關元件(HVSCR)的個數係可根據實際需要而改變。
本發明所採用的第三較佳實施例可以選擇使用第九圖(a)或第九圖(b)的連接方式，使用低崩潰電壓半導體元件(LBD)作為靜電放電箝制電路91a、91b，並選擇性搭配靜電放電偵測電路92b使用。在此較佳實施例中，靜電放電箝制電路91a、91b中的第一半導體開關元件、第二半導體開關元件與第三半導體開關元件為均為低崩潰電壓半導體開關元件(LBD)，其特性是崩潰電壓小於第一電壓端點V1之電壓。第九圖(a)所示之靜電放電保護電路90a僅包含靜電放電箝制電路91a，而第九圖(b)所示之靜電放電保護電路90b同時包含靜電放電箝制電路91b與靜電放電偵測電路92b。
請參見第九圖(a)，其係由低崩潰電壓半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
在第九圖(a)中，靜電放電保護電路90a僅包含靜電放電箝制電路91a，其中靜電放電箝制電路91a係由第一低崩潰電壓半導體開關元件(LBD)901a、第二低崩潰電壓半導體開關元件(LBD)902a、第三低崩潰電壓半導體開關元件(LBD)903a所串接而成。
請參見第九圖(b)，其係由低崩潰電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，
並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
在第九圖(b)中，靜電放電保護電路90b同時包含了含靜電放電箝制電路91b與靜電放電偵測電路92b。其中的靜電放電箝制電路91b包含：第一低崩潰電壓半導體開關元件(LBD)901b、第二低崩潰電壓半導體開關元件(LBD)902b、第三低崩潰電壓半導體開關元(LBD)件903b，且各該低崩潰電壓半導體開關元件(LBD)均電性連接於靜電放電偵測電路92b。
也就是說，靜電放電箝制電路91b中的每一個低崩潰電壓半導體開關元件(LBD)除了兩兩串接外，根據使用閘極驅動或基體觸發方式之不同，個別的低崩潰電壓半導體開關元件(LBD)連接於靜電放電偵測電路92b上的方式也可能不同。
例如：使用閘極驅動之作法時，個別的低崩潰電壓半導體開關元件(LBD)均透過自身的閘極電連接於靜電放電偵測電路92b；使用基體觸發之作法時，個別的低崩潰電壓半導體開關元件(LBD)均透過基體電連接於靜電放電偵測電路92b。
請參見第九圖(c)，其係採用第九圖(b)之架構下，因應靜電放電箝制電路所包含之低崩潰電壓半導體開關元件(LBD)的個數不同，靜電放電箝制電路的觸發電壓Vt、保持電壓Vh與二次崩潰電流It2之列表。
當串接之低崩潰電壓半導體開關元件(LBD)的個數為兩個時，靜電放電箝制電路的觸發電壓Vt為26.9伏特、保持電壓Vh為20.2伏特，而二次崩潰電流It2為2.6安培；當串接之低崩潰電壓半導體開關元件(LBD)的個數為三個時，靜電放電箝制電路的觸發電壓Vt為38.0伏特、保持電壓Vh為30.4伏特，而二次崩潰電流It2為3.5安培。
需注意的是，儘管第九圖(a)(b)之圖式僅以三個相連接之低崩潰電壓半導體開關元件(LBD)作為舉例，但在實際應用中，靜電放電箝制電路91b所採用的低崩潰電壓半導體開關元件(LBD)的個數係可根據實際需要而改變。
根據前述說明可以發現，在第七圖至第九圖各圖式中，靜電放電箝制電路71a、71b、81a、81b、91a、91b分別單獨使用了高電壓半導體開關元件(HV)、高電壓矽控半導體開關元件(HVSCR)、低崩潰電壓半導體開關元件(LBD)。
另一方面，第十圖至第十五圖之圖式則以高電壓半導體開關元件(HV)、低崩潰電壓半導體開關元件(LBD)、高電壓矽控半導體開關元件(LVSCR)選擇性搭配低電壓半導體開關元件(LV)、厚閘極低電壓半導體開關元件(HGLV)的組合，形成靜電放電箝制電路。當然，這些較佳實施例中的靜電放電箝制電路，均可以彈性的搭配靜電放電偵測電路來使用。
首先歸納在第十圖至第十二圖之各圖式所代表的較佳實施例中，係以不同類型的半導體開關元件搭配低電壓半導體開關元件(LV)的組合，而選擇採用第五圖(a)與第五圖(e)之連接方式。需注意的是，為了簡化說明，以下的圖式係以兩個低電壓半導體開關元件(LV)作為舉例，但是實際使用的低電壓半導體開關元件(LV)個數，則可以根據需要而彈性的調整。
本發明所採用的第四較佳實施例請參考第十圖(a)(b)之圖式，在此較佳實施例中，第一半導體開關元件為高電壓半導體開關元件(HV)、第二半導體開關元件與第三半導體開關元件為低電壓半導體開關元件(LV)，其中高電壓半導體開關
元件(HV)的崩潰電壓大於第一電壓端點V1之電壓，而低電壓半導體開關元件(LV)的崩潰電壓小於第一電壓端點V1之電壓。
請參見第十圖(a)，其係由高電壓半導體開關元件、低電壓半導體開關元件之組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
在第十圖(a)中，靜電放電保護電路100a僅包含靜電放電箝制電路101a，其中靜電放電箝制電路101a係由第一高電壓半導體開關元件(HV)1001a、第二低電壓半導體開關元件(LV)1002a、第三低電壓半導體開關元件(LV)1003a所串接而成。
請參見第十圖(b)，其係由高電壓半導體開關元件、低電壓半導體開關元件之組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(e)之連接方式實現靜電放電保護電路之示意圖。
在第十圖(b)中，靜電放電保護電路100b同時包含了靜電放電箝制電路101b與靜電放電偵測電路102b，其中靜電放電箝制電路101b係由第一高電壓半導體開關元件(HV)1001b、第二低電壓半導體開關元件(LV)1002b、第三低電壓半導體開關元件(LV)1003b組成。
靜電放電偵測電路102b與靜電放電箝制電路101b同樣設置在第一電壓端點V1與第二電壓端點V2間，而靜電放電偵測電路102b電性連接至靜電放電箝制電路101b中的第一高電壓半導體開關元件1001b。
假設此處的半導體開關元件的結構均為NMOS時，第一高電壓半導體開關元件(HV)1001b的源極與下方的第二低電
壓半導體開關元件(LV)1002b之汲極相連；第二低電壓半導體開關元件(LV)1002b的源極與下方的第三低電壓半導體開關元件(LV)1003b之汲極相連；且僅第一高電壓半導體開關元件(HV)1001a透過其上之閘極或基體而與靜電放電偵測電路102b相連接。
請參見第十圖(c)，其係採用第十圖(b)架構時，以一個高電壓半導體開關元件搭配使用五個低電壓半導體開關元件組合而成靜電放電箝制電路時，靜電放電箝制電路的觸發電壓、保持電壓與二次崩潰電流之列表。由此表格可以看出，採用第十圖(b)之連接方式，而低電壓半導體開關元件(LV)的個數為五個時，靜電放電箝制電路的觸發電壓Vt為61.2伏特、保持電壓Vh為39.2伏特、二次崩潰電流It2為2.81安培。相較於高電壓半導體開關元件(HV)的面積(如：61.4μ×98.6μm≒6054μm2)由於低電壓半導體開關元件(LV)所佔用的面積(如：79.6μ×30μm=2388μm2)較小，因此，即使在使用低電壓半導體開關元件(LV)組合時，靜電放電箝制電路時所需使用的半導體開關元件個數需要較多，但就整體的電路面積考量下，仍有可能具有優勢。
本發明所採用的第五較佳實施例請參考第十一圖(a)(b)，第一半導體開關元件為低崩潰電壓半導體開關元件(LBD)，而第二半導體開關元件、第三半導體開關元件均為低電壓半導體開關元件(LV)。其中低崩潰電壓半導體開關元件(LBD)與低電壓半導體開關元件(LV)的特性是崩潰電壓均小於第一電壓端點V1之電壓。此外，第十一圖(a)與第十一圖(b)的靜電放電保護電路110a、110b差別是，前者僅包含靜電放電箝制電路111a，後者則討論同時包含靜電放電箝制電路111b與
靜電放電偵測電路112b的情形。
請參見第十一圖(a)，其係由低崩潰電壓半導體開關元件、低電壓半導體開關元件之組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
在第十一圖(a)中，靜電放電保護電路110a僅包含靜電放電箝制電路111a，其中靜電放電箝制電路111a係由第一低崩潰電壓半導體開關元件(LBD)1101a、第二低電壓半導體開關元件(LV)1102a、第三低電壓半導體開關元件(LV)1103a所串接而成。
請參見第十一圖(b)，其係由低崩潰電壓半導體開關元件、低電壓半導體開關元件之組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(e)之連接方式實現靜電放電保護電路之示意圖。
在第十一圖(b)中，靜電放電保護電路110b同時包含了靜電放電箝制電路111b與靜電放電偵測電路112b，其中靜電放電箝制電路111b包含：第一低崩潰電壓半導體開關元件(LBD)1101b、第二低電壓半導體開關元件(LV)1102b、第三低電壓半導體開關元件(LV)1103b。前述的半導體開關係串接於第一電壓端點V1與第二電壓端點V2間，且第一低崩潰電壓半導體開關元件(LBD)1101b可根據閘極驅動或基體觸發的方式，電性連接於靜電放電偵測電路112b。
本發明所採用的第六較佳實施例可以搭配第十二圖(a)或第十二圖(b)之連接方式使用。在第六較佳實施例中，第一半導體開關元件為高電壓矽控整流半導體開關元件(HVSCR)，而第二半導體開關元件、第三半導體開關元件均為低電壓半導體開關元件(LV)。高電壓矽控整流半導體開關元件(HVSCR)
的特性是崩潰電壓大於第一電壓端點V1之電壓，而低電壓半導體開關元件(LV)的特性是崩潰電壓小於第一電壓端點V1之電壓。此外，第十二圖(a)指的是當靜電放電保護電路120a僅包含靜電放電箝制電路121a的情形，第十二圖(b)則討論在靜電放電保護電路120b同時包含靜電放電箝制電路121b與靜電放電偵測電路122b的情形。
請參見第十二圖(a)，其係以高電壓矽控整流半導體開關元件、低電壓半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
在第十二圖(a)中，靜電放電保護電路120a僅包含靜電放電箝制電路121a，其中靜電放電箝制電路121a係由第一高電壓矽控半導體開關元件(HVSCR)1201a、第二低電壓半導體開關元件(LV)1202a、第三低電壓半導體開關元件(LV)1203a所串接而成。
請參見第十二圖(b)，其係由高電壓矽控整流半導體開關元件、低電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(e)之連接方式實現靜電放電保護電路之示意圖。
在第十二圖(b)中，靜電放電保護電路120b同時包含了靜電放電箝制電路121b與靜電放電偵測電路122b，其中靜電放電箝制電路121b係由第一高電壓矽控半導體開關元件(HVSCR)1201b、第二低電壓半導體開關元件(LV)1202b、第三低電壓半導體開關元件(LV)1203b所組成，該些半導體開關元件彼此電性連接，並以彼此串接的方式，設置於第一電壓端點V1與第二電壓端點V2之間。再者，第一高電壓矽控半導體開關元件(HVSCR)1201b的一端亦可根據前述第五圖
(c)(d)之閘極驅動或基體觸發方式，電性連接於靜電放電偵測電路122b上。
相較於前述的第十圖至第十二圖以低電壓半導體開關(LV)元件作為搭配使用的主要對象，於第十三圖至第十五圖之各圖式所說明的較佳實施例中，係以不同類型的半導體開關元件，搭配至少一個厚閘極低電壓半導體開關元件(HGLV)的方式，選擇以第五圖(a)(b)(e)之一種來連接。需注意的是，儘管以下的圖式中，厚閘極低電壓半導體開關元件(HGLV)的個數為兩個，但在實際應用中，厚閘極低電壓半導體開關元件(HGLV)的個數可以彈性的增加或減少。
本發明所採用的第七較佳實施例請參考第十三圖(a)(b)(c)，第一半導體開關元件為高電壓半導體開關元件(LV)，而第二半導體開關元件、第三半導體開關元件均為厚閘極低電壓半導體開關元件(HGLV)。其中高電壓半導體開關元件(HV)的特性是崩潰電壓大於第一電壓端點V1之電壓，而厚閘極低電壓半導體開關元件(HGLV)的特性是崩潰電壓小於第一電壓端點V1之電壓。此外，第十三圖(a)討論的是當靜電放電保護電路僅包含靜電放電箝制電路131a的情形；第十三圖(b)(c)則討論在靜電放電保護電路同時包含靜電放電箝制電路131b、131c與靜電放電偵測電路132b、132c的情形。
請參見第十三圖(a)，其係由高電壓半導體開關元件、厚閘極低電壓半導體開關元件之組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
在第十三圖(a)中，靜電放電保護電路130a僅包含靜電放電箝制電路131a，其中靜電放電箝制電路131a係由第一高電
壓半導體開關元件(HV)1301a、第二厚閘極低電壓半導體開關元件(HGLV)1302a、第三厚閘極低電壓半導體開關元件(HGLV)1303a所串接而成。
請參見第十三圖(b)，其係由高電壓半導體開關元件、厚閘極低電壓半導體開關元件之組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
在第十三圖(b)中，靜電放電保護電路130b同時包含了靜電放電箝制電路131b與靜電放電偵測電路132b，其中靜電放電箝制電路131b包含：第一高電壓半導體開關元件(HV)1301b、第二厚閘極低電壓半導體開關元件(HGLV)1302b、第三厚閘極低電壓半導體開關元件(HGLV)1303b。此外，第一高電壓半導體開關元件(HV)1301b及該等厚閘極低電壓半導體開關元件(HGLV)均電性連接於靜電放電偵測電路132b。
需注意的是，靜電放電箝制電路131b內的半導體開關元件，與靜電放電偵測電路132b之電連接方式，可根據閘極驅動或基體觸發的方式而有變化。
請參見第十三圖(c)，其係由高電壓半導體開關元件、厚閘極低電壓半導體開關元件之組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(e)之連接方式實現靜電放電保護電路之較佳實施例。
在第十三圖(c)中，靜電放電保護電路130c同時包含了靜電放電箝制電路131c與靜電放電偵測電路132c。其中靜電放電箝制電路131c包含：第一高電壓半導體開關元件(HV)1301c、第二厚閘極低電壓半導體開關元件(HGLV)1302c、
第三厚閘極低電壓半導體開關元件(HGLV)1303c。此外，該等厚閘極低電壓半導體開關元件彼此串接，其中僅有第一高電壓半導體開關元件(HV)1301c以閘極驅動或基體觸發的方式電性連接於靜電放電偵測電路132c。
本發明所採用的第八較佳實施例請參考第十四圖(a)(b)(c)之圖式，第一半導體開關元件為低崩潰電壓半導體開關元件(LBD)，而第二半導體開關元件、第三半導體開關元件均為厚閘極低電壓半導體開關元件(HGLV)。低崩潰電壓半導體開關元件(LBD)的特性是崩潰電壓小於第一電壓端點V1之電壓，而厚閘極低電壓半導體開關元件(HGLV)的特性是崩潰電壓小於第一電壓端點V1之電壓。此外，第十四圖(a)係討論在靜電放電保護電路僅包含靜電放電箝制電路141a的情形，第十四圖(b)(c)則說明在靜電放電保護電路140b、140c同時包含靜電放電箝制電路141b、141c與靜電放電偵測電路142b、142c的情形。
請參見第十四圖(a)，其係以低崩潰電壓半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
在第十四圖(a)中，靜電放電保護電路140a僅包含靜電放電箝制電路141a，其中靜電放電箝制電路141a係由第一低崩潰電壓半導體開關元件(LBD)1401a、第二厚閘極低電壓半導體開關元件(HGLV)1402a、第三厚閘極低電壓半導體開關元件(HGLV)1403a所串接而成。
請參見第十四圖(b)，其係由低崩潰電壓半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電
路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
在第十四圖(b)中，靜電放電保護電路140b同時包含了靜電放電箝制電路141b與靜電放電偵測電路142b，其中靜電放電箝制電路141b包含：第一低崩潰電壓半導體開關元件(LBD)1401b、第二厚閘極低電壓半導體開關元件(HGLV)1402b、第三厚閘極低電壓半導體開關元件(HGLV)1403b，該等半導體開關元件均電性連接於靜電放電偵測電路142b上。
需注意的是，靜電放電箝制電路141b內的半導體開關元件，與靜電放電偵測電路142b之電連接方式，可根據閘極驅動或基體觸發的方式而有變化。
請參見第十四圖(c)，其係由低崩潰電壓半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(e)之連接方式實現靜電放電保護電路之示意圖。
在第十四圖(c)中，靜電放電保護電路140c同時包含了靜電放電箝制電路141c與靜電放電偵測電路142c，其中靜電放電箝制電路141c包含：第一低崩潰電壓半導體開關元件(LBD)1401c、第二厚閘極低電壓半導體開關元件(HGLV)1402c、第三厚閘極低電壓半導體開關元件(HGLV)1403c。這些半導體開關元件彼此以串接的方式，電性連接於第一電壓端點V1與第二電壓端點V2之間，其中第一低崩潰電壓半導體開關元件(LBD)1401c係可以閘極驅動或基體觸發的方式，電性連接於靜電放電偵測電路152c。
本發明所採用的第九較佳實施例請參考第十五圖(a)(b)(c)
之圖式，第一半導體開關元件為高電壓矽控整流半導體開關元件(HVSCR)，而第二半導體開關元件、第三半導體開關元件均為厚閘極低電壓半導體開關元件(HGLV)。其中高電壓矽控半導體開關元件(HVSCR)的特性是崩潰電壓大於第一電壓端點V1之電壓，而厚閘極低電壓半導體開關元件(HGLV)的特性是崩潰電壓小於第一電壓端點V1之電壓。
此外，第十五圖(a)係討論在靜電放電保護電路150a僅包含靜電放電箝制電路151a的情形，第十五圖(b)(c)則討論靜電放電保護電路150b、150c同時包含靜電放電箝制電路151b、151c與靜電放電偵測電路152b、152c的情形。
請參見第十五圖(a)，其係由高電壓矽控整流半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
在第十五圖(a)中，靜電放電保護電路150a僅包含靜電放電箝制電路151a，其中靜電放電箝制電路151a係由第一高電壓矽控半導體開關元件(HVSCR)1501a、第二厚閘極低電壓半導體開關元件(HGLV)1502a、第三厚閘極低電壓半導體開關元件(HGLV)1503a所串接而成。
請參見第十五圖(b)，其係由高電壓矽控整流半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
在第十五圖(b)中，靜電放電保護電路150b同時包含了靜電放電箝制電路151b與靜電放電偵測電路152b，其中靜電放電箝制電路151b包含：第一高電壓矽控半導體開關元件
(HVSCR)1501b、第二厚閘極低電壓半導體開關元件(HGLV)
1502a、第三厚閘極低電壓半導體開關元件(HGLV)1503b，這些半導體開關元件不但彼此串接，且可依據閘極驅動或基體觸發的方式，電連接於靜電放電偵測電路152b上。
請參見第十五圖(c)，其係由高電壓矽控整流半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(e)之連接方式實現靜電放電保護電路之示意圖。
在第十五圖(c)中，靜電放電保護電路150c同時包含了靜電放電箝制電路151c與靜電放電偵測電路152c，其中靜電放電箝制電路151c包含：第一高電壓矽控半導體開關元件(HVSCR)1501c、第二厚閘極低電壓半導體開關元件(HGLV)1502c、第三厚閘極低電壓半導體開關元件(HGLV)1503c，這些半導體開關元件以串接方式電性連接於彼此，且第一高電壓矽控半導體開關元件(HVSCR)1501c係透過閘極驅動或基體觸發的方式，電連接於靜電放電偵測電路152c上。
歸納前述的說明可以發現，本發明在第一、二、三較佳實施例中，係以相同類型的半導體開關元件作為靜電放電箝制電路的組合，包含：在第七圖各圖式所提供的第一較佳實施例中，係全部以高電壓半導體開關元件(HV)之組合作為靜電放電箝制電路；在第八圖各圖式所提供的第二較佳實施例中，係全部以高電壓矽控整流半導體開關元件(HVSCR)之組合，作為靜電放電箝制電路；在第九圖各圖式所提供的第三較佳實施例中，係全部以低崩潰電壓半導體開關元件(LBD)之組合作為靜電放電箝制電路。
另一方面，前述的第四較佳實施例至第九較佳實施例中，則是使用不同種類的半導體開關元件組合而形成的靜電放電箝制電路，根據所選用的第二半導體開關元件502、第三半導體開關元件503之種類，該等實施例還可被進一步區分為兩類：其一為與低電壓半導體開關元件(LV)相連接者、其二為與厚閘極低電壓半導體開關元件(HGLV)相連接者。
在與低電壓半導體開關元件(LV)相連之類型中的第四、五、六較佳實施例中：第四較佳實施例的第十圖各圖式係使用由高電壓半導體開關元件(HV)搭配低電壓半導體開關元件(LV)的組合方式，來實現靜電放電箝制電路；第五較佳實施例的第十一圖各圖式，使用的是由低崩潰電壓半導體開關元件(LBD)搭配低電壓半導體開關元件(LV)的組合方式，來實現靜電放電箝制電路；第六較佳實施例的第十二圖各圖式使用的是由高電壓矽控半導體開關元件(HVSCR)搭配低電壓半導體開關元件(LV)的組合方式，來實現靜電放電箝制電路。
在與厚閘極低電壓半導體開關元件(HGLV)相連之類型中的第七、八、九較佳實施例中：說明第七較佳實施例的第十三圖各圖式是由高電壓半導體開關元件(HV)搭配厚閘極低電壓半導體開關元件(HGLV)的組合方式，來實現靜電放電箝制電路；說明第八較佳實施例的第十四圖各圖式，使用的是由低崩潰電壓半導體開關元件(LBD)搭配厚閘極低電壓半導體開關元件(HGLV)的組合方式，來實現靜電放電箝制電路；說明第九較佳實施例的第十五圖各圖式，係由高電壓矽控半導體開關元件(HVSCR)搭配厚閘極低電壓半導體開關元件(HGLV)的組合方式，來實現靜電放電箝制電路。
綜上所述，本發明藉由調整半導體開關元件之堆疊數目，使得堆疊的半導體開關元件的結構在驟迴崩潰狀態下的持有電壓超過電壓源的電壓，此處的高電壓源的電壓係以30伏特為例，但在一般情況下，可能10伏特即可當作高電壓。如此，在不需要增加或改變製程步驟下，便可以達到避免高電壓積體電路發生閉鎖效應或類似閉鎖效應的目的。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
本案圖式中所包含之各元件列示如下：
11‧‧‧內部功能電路
12‧‧‧輸入墊片
13‧‧‧輸出墊片
20、50、70a、70b、80a、80b、90a、90b、100a、100b、110a、110b、120a、120b、130a、130b、130c、140a、140b、140c、150a、150b、150c‧‧‧靜電放電保護電路
101‧‧‧第一靜電放電保護電路
102‧‧‧第二靜電放電保護電路
103‧‧‧第三靜電放電保護電路
104‧‧‧第四靜電放電保護電路
105‧‧‧第五靜電放電保護電路
207、407、52、72b、82b、92b、102b、112b、122b、132b、132c、142b、142c、152b、152c‧‧‧靜電放電偵測電路
208、408a、408b、51、71a、71b、81a、81b、91a、91b、101a、101b、111a、111b、121a、121b、131a、131b、131c、141a、141b、141c、151a、151b、151c‧‧‧靜電放電箝制電路
4071‧‧‧反向器
501‧‧‧第一半導體開關元件
502‧‧‧第二半導體開關元件
503‧‧‧第二半導體開關元件
701a、701b、1001a、1001b、1301a、1301b、1301c‧‧‧第一高電壓半導體開關元件
702a、702b‧‧‧第二高電壓半導體開關元件
703a、703b‧‧‧第三高電壓半導體開關元件
801a、801b、1201a、1201b、1501a、1501b、1501c‧‧‧第一高電壓矽控半導體開關元件
802a、802b‧‧‧第二高電壓矽控半導體開關元件
803a、803b‧‧‧第三高電壓矽控半導體開關元件
901a、901b、1101a、1101b、1401a、1401b、1401c‧‧‧第一低崩潰電壓半導體開關元件
902a、902b‧‧‧第二低崩潰電壓半導體開關元件
903a、903b‧‧‧第三低崩潰電壓半導體開關元件
1002a、1002b、1102a、1102b、1202a、1202b‧‧‧第二低電壓半導體開關元件
1003a、1003b、1103a、1103b、1203a、1203b‧‧‧第三低電壓半導體開關元件
1302a、1302b、1302c、1402a、1402b、1402c、1502a、1502b、1502c‧‧‧第二厚閘極低電壓半導體開關元件
1303a、1303b、1303c、1403a、1403b、1403c、1503a、1503b、1503c‧‧‧第三厚閘極低電壓半導體開關元件
本案得藉由下列圖式及說明，俾得更深入之了解：第一圖，其係於積體電路中，將靜電放電保護電路連接於輸出/入墊片與內部功能電路間，防止靜電放電電流毀損內部功能電路之全晶片防護架構示意圖。
第二圖，其係針對電壓源與接地端之間的靜電防護電路之內部功能方塊之示意圖。
第三圖，其係一般靜電放電箝制電路之電流相對於電壓關係之示意圖。
第四圖(a)，其係靜電放電偵測電路透過閘極驅動方式連接至靜電放電箝制電路之示意圖。
第四圖(b)，其係靜電放電偵測電路透過基體觸發方式連接至靜電放電箝制電路之示意圖。
第五圖(a)，其係本發明所採用之靜電放電保護電路僅包含靜電
放電箝制電路之示意圖。
第五圖(b)，其係將第五圖(a)所提供之靜電放電箝制電路中的各個半導體開關元件均連接於靜電放電偵測電路之示意圖。
第五圖(c)，其係將第五圖(b)搭配閘極驅動方式時，靜電放電箝制電路中的各個半導體開關元件與靜電放電偵測電路之連接方式之示意圖。
第五圖(d)，其係將第五圖(b)搭配基體觸發方式時，靜電放電箝制電路中的各個半導體開關元件與靜電放電偵測電路之連接方式之示意圖。
第五圖(e)，其係將第五圖(a)所提供之靜電放電箝制電路中的第一半導體開關元件連接於靜電放電偵測電路，而其他半導體開關元件以串接方式連接於第一半導體開關元件與第二電壓端點間之示意圖。
第六圖，其係本發明於前述較佳實施例中，所使用的各種類型之半導體開關元件與相關特性之列表。
第七圖(a)，其係由高電壓半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
第七圖(b)，其係由高電壓半導體開關元件為組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
第七圖(c)，其係採用第七圖(b)架構時，當靜電放電箝制電路所包含之高電壓半導體開關元件的個數不同時，靜電放電箝制電路的觸發電壓、保持電壓與二次崩潰電流之列表。
第八圖(a)，其係由高電壓矽控整流半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保
護電路之示意圖。
第八圖(b)，其係由高電壓矽控整流半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
第九圖(a)，其係由低崩潰電壓半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
第九圖(b)，其係由低崩潰電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
第九圖(c)，其係採用第九圖(b)之架構下，因應靜電放電箝制電路所包含之低崩潰電壓半導體開關元件的個數不同，靜電放電箝制電路的觸發電壓、保持電壓與二次崩潰電流之列表。
第十圖(a)，其係由高電壓半導體開關元件、低電壓半導體開關元件之組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
第十圖(b)，其係由高電壓半導體開關元件、低電壓半導體開關元件之組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(c)之連接方式實現靜電放電保護電路之示意圖。
第十圖(c)，其係採用第十圖(b)架構時，以一個高電壓半導體開關元件搭配使用五個低電壓半導體開關元件組合而成靜電放電箝制電路時，靜電放電箝制電路的觸發電壓、保持電壓與二次崩潰電流之列表。
第十一圖(a)，其係由低崩潰電壓半導體開關元件、低電壓半導體開關元件之組合而成之靜電放電箝制電路，根據第五圖(a)
之連接方式實現靜電放電保護電路之示意圖。
第十一圖(b)，其係由低崩潰電壓半導體開關元件、低電壓半導體開關元件之組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(c)之連接方式實現靜電放電保護電路之示意圖。
第十二圖(a)，其係以高電壓矽控整流半導體開關元件、低電壓半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
第十二圖(b)，其係由高電壓矽控整流半導體開關元件、低電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(c)之連接方式實現靜電放電保護電路之示意圖。
第十三圖(a)，其係由高電壓半導體開關元件、厚閘極低電壓半導體開關元件之組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
第十三圖(b)，其係由高電壓半導體開關元件、厚閘極低電壓半導體開關元件之組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
第十三圖(c)，其係由高電壓半導體開關元件、厚閘極低電壓半導體開關元件之組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(c)之連接方式實現靜電放電保護電路之較佳實施例。
第十四圖(a)，其係以低崩潰電壓半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
第十四圖(b)，其係由低崩潰電壓半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
第十四圖(c)，其係由低崩潰電壓半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(c)之連接方式實現靜電放電保護電路之示意圖。
第十五圖(a)，其係由高電壓矽控整流半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，根據第五圖(a)之連接方式實現靜電放電保護電路之示意圖。
第十五圖(b)，其係由高電壓矽控整流半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(b)之連接方式實現靜電放電保護電路之示意圖。
第十五圖(c)，其係由高電壓矽控整流半導體開關元件、厚閘極低電壓半導體開關元件組合而成之靜電放電箝制電路，搭配靜電放電偵測電路的使用，並根據第五圖(e)之連接方式實現靜電放電保護電路之示意圖。
501‧‧‧第一半導體開關元件
502‧‧‧第二半導體開關元件
503‧‧‧第三半導體開關元件
51‧‧‧靜電放電箝制電路
50‧‧‧靜電放電保護電路
Claims (32)
- 一種靜電放電保護電路，設置於一第一電壓端點與一第二電壓端點間，該靜電放電保護電路包含：一第一半導體開關元件，電性連接於該第一電壓端點，該第一半導體開關元件係於該第一電壓端點之電壓符合一啟動條件時導通，使一靜電放電電流透過該第一電壓端點而流經該第一半導體開關元件；以及一第二半導體開關元件，電性連接於該第一半導體開關元件與該第二電壓端點之間，用以將該靜電放電電流由該第一半導體開關元件導通至該第二電壓端點；其中該第一半導體開關元件與該第二半導體開關元件均為低崩潰電壓半導體開關元件，其崩潰電壓小於該第一電壓端點之電壓。
- 如申請專利範圍第1項所述之靜電放電保護電路，其中該第一半導體開關元件係為一第一電晶體，而該第二半導體開關元件係為一第二電晶體，而該第一電晶體之第一及第二端係分別電性連接於該第一電壓端點與該第二電晶體，而該第二電晶體之第一及第二端係分別電性連接於該第一電晶體與該第二電壓端點。
- 如申請專利範圍第2項所述之靜電放電保護電路，其中該第一電晶體之一閘極係與該第二電晶體之一閘極電性連接。
- 如申請專利範圍第2項所述之靜電放電保護電路，其中該第二電晶體之一閘極係電性連接於該第一電晶體之第二端。
- 如申請專利範圍第1項所述之靜電放電保護電路更包含：一靜電放電偵測電路，設置於該第一電壓端點與該第二電壓端點間，其係在該第一電壓端點之電壓符合該啟動條件時傳送一觸發電壓至該第一半導體開關元件，進而產生該靜電放電電流。
- 如申請專利範圍第1項所述之靜電放電保護電路，其中更包含：一第三半導體開關元件，電性連接於該第二半導體開關元件與該第二電壓端點之間，其中該第三半導體開關元件係將該靜電放電電流由該第二半導體開關元件導通至該第二電壓端點。
- 如申請專利範圍第1項所述之靜電放電保護電路，其中該啟動條件係指該第一電壓端點之電壓值大於一啟動臨界電壓。
- 如申請專利範圍第7項所述之靜電放電保護電路，其係搭配一功能電路使用，而該啟動臨界電壓小於該功能電路之一損壞臨界電壓。
- 一種靜電放電保護電路，設置於一第一電壓端點與一第二電壓端點間，該靜電放電保護電路包含：一第一半導體開關元件，電性連接於該第一電壓端點，該第一半導體開關元件係於該第一電壓端點之電壓符合一啟動條件時導通，使一靜電放電電流透過該第一電壓端點而流經該第一半導體開關元件；以及 一第二半導體開關元件，電性連接於該第一半導體開關元件與該第二電壓端點之間，用以將該靜電放電電流由該第一半導體開關元件導通至該第二電壓端點；其中該第一半導體開關元件係為一高電壓半導體開關元件，其崩潰電壓大於該第一電壓端點之電壓，而該第二半導體開關元件係為一低電壓半導體開關元件，崩潰電壓小於該第一電壓端點之電壓。
- 如申請專利範圍第9項所述之靜電放電保護電路，其中該第一半導體開關元件係為一第一電晶體，而該第二半導體開關元件係為一第二電晶體，而該第一電晶體之第一及第二端係分別電性連接於該第一電壓端點與該第二電晶體，而該第二電晶體之第一及第二端係分別電性連接於該第一電晶體與該第二電壓端點。
- 如申請專利範圍第10項所述之靜電放電保護電路，其中該第一電晶體之一閘極係與該第二電晶體之一閘極電性連接。
- 如申請專利範圍第10項所述之靜電放電保護電路，其中該第二電晶體之一閘極係電性連接於該第一電晶體之第二端。
- 如申請專利範圍第9項所述之靜電放電保護電路更包含：一靜電放電偵測電路，設置於該第一電壓端點與該第二電壓端點間，其係在該第一電壓端點之電壓符合該啟動條件時傳送一觸發電壓至該第一半導體開關元件，進而產生該靜電放電電流。
- 如申請專利範圍第13項所述之靜電放電保護電路，其中更包含：一第三半導體開關元件，電性連接於該第二半導體開關元件與該第二電壓端點之間，其中該第三半導體開關元件係將該靜電放電電流由該第二半導體開關元件導通至該第二電壓端點。
- 一種靜電放電保護電路，設置於一第一電壓端點與一第二電壓端點間，該靜電放電保護電路包含：一第一半導體開關元件，電性連接於該第一電壓端點，該第一半導體開關元件係於該第一電壓端點之電壓符合一啟動條件時導通，使一靜電放電電流透過該第一電壓端點而流經該第一半導體開關元件；以及一第二半導體開關元件，電性連接於該第一半導體開關元件與該第二電壓端點之間，用以將該靜電放電電流由該第一半導體開關元件導通至該第二電壓端點；其中該第一半導體開關元件係為低崩潰電壓半導體開關元件，其崩潰電壓小於該第一電壓端點之電壓，而該第二半導體開關元件係為低電壓半導體開關元件，其崩潰電壓小於該第一電壓端點之電壓。
- 如申請專利範圍第15項所述之靜電放電保護電路，其中該第一半導體開關元件係為一第一電晶體，而該第二半導體開關元件係為一第二電晶體，而該第一電晶體之第一及第二端係分別電性連接於該第一電壓端點與該第二電晶體，而該第二電晶體之第一及第二端係分別電性連接於該第一電晶體與該第 二電壓端點。
- 如申請專利範圍第16項所述之靜電放電保護電路，其中該第一電晶體之一閘極係與該第二電晶體之一閘極電性連接。
- 如申請專利範圍第16項所述之靜電放電保護電路，其中該第二電晶體之一閘極係電性連接於該第一電晶體之第二端。
- 如申請專利範圍第15項所述之靜電放電保護電路更包含：一靜電放電偵測電路，設置於該第一電壓端點與該第二電壓端點間，其係在該第一電壓端點之電壓符合該啟動條件時傳送一觸發電壓至該第一半導體開關元件，進而產生該靜電放電電流。
- 如申請專利範圍第19項所述之靜電放電保護電路，其中更包含：一第三半導體開關元件，電性連接於該第二半導體開關元件與該第二電壓端點之間，其中該第三半導體開關元件係將該靜電放電電流由該第二半導體開關元件導通至該第二電壓端點。
- 一種靜電放電保護電路，設置於一第一電壓端點與一第二電壓端點間，該靜電放電保護電路包含：一第一半導體開關元件，電性連接於該第一電壓端點，該第一半導體開關元件係於該第一電壓端點之電壓符合一啟動條件時導通，使一靜電放電電流透過該第一電壓端點而流經該第一半導體開關元件；以及 一第二半導體開關元件，電性連接於該第一半導體開關元件與該第二電壓端點之間，用以將該靜電放電電流由該第一半導體開關元件導通至該第二電壓端點；其中該第一半導體開關元件係為高電壓半導體開關元件，其崩潰電壓大於該第一電壓端點之電壓，而該第二半導體開關元件係為厚閘極低電壓半導體開關元件，其崩潰電壓小於該第一電壓端點之電壓。
- 如申請專利範圍第21項所述之靜電放電保護電路，其中該第一半導體開關元件係為一第一電晶體，而該第二半導體開關元件係為一第二電晶體，而該第一電晶體之第一及第二端係分別電性連接於該第一電壓端點與該第二電晶體，而該第二電晶體之第一及第二端係分別電性連接於該第一電晶體與該第二電壓端點。
- 如申請專利範圍第22項所述之靜電放電保護電路，其中該第一電晶體之一閘極係與該第二電晶體之一閘極電性連接。
- 如申請專利範圍第22項所述之靜電放電保護電路，其中該第二電晶體之一閘極係電性連接於該第一電晶體之第二端。
- 如申請專利範圍第21項所述之靜電放電保護電路更包含：一靜電放電偵測電路，設置於該第一電壓端點與該第二電壓端點間，其係在該第一電壓端點之電壓符合該啟動條件時傳送一觸發電壓至該第一半導體開關元件，進而產生該靜電放電電流。
- 如申請專利範圍第25項所述之靜電放電保護電路，其中更包含：一第三半導體開關元件，電性連接於該第二半導體開關元件與該第二電壓端點之間，其中該第三半導體開關元件係將該靜電放電電流由該第二半導體開關元件導通至該第二電壓端點。
- 一種靜電放電保護電路，設置於一第一電壓端點與一第二電壓端點間，該靜電放電保護電路包含：一第一半導體開關元件，電性連接於該第一電壓端點，該第一半導體開關元件係於該第一電壓端點之電壓符合一啟動條件時導通，使一靜電放電電流透過該第一電壓端點而流經該第一半導體開關元件；以及一第二半導體開關元件，電性連接於該第一半導體開關元件與該第二電壓端點之間，用以將該靜電放電電流由該第一半導體開關元件導通至該第二電壓端點；其中該第一半導體開關元件係為低崩潰電壓半導體開關元件，其崩潰電壓小於該第一電壓端點之電壓，而該第二半導體開關元件係為厚閘極低電壓半導體開關元件，其崩潰電壓小於該第一電壓端點之電壓。
- 如申請專利範圍第27項所述之靜電放電保護電路，其中該第一半導體開關元件係為一第一電晶體，而該第二半導體開關元件係為一第二電晶體，而該第一電晶體之第一及第二端係分別電性連接於該第一電壓端點與該第二電晶體，而該第二電晶體之第一及第二端係分別電性連接於該第一電晶體與該第 二電壓端點。
- 如申請專利範圍第28項所述之靜電放電保護電路，其中該第一電晶體之一閘極係與該第二電晶體之一閘極電性連接。
- 如申請專利範圍第28項所述之靜電放電保護電路，其中該第二電晶體之一閘極係電性連接於該第一電晶體之第二端。
- 如申請專利範圍第27項所述之靜電放電保護電路更包含：一靜電放電偵測電路，設置於該第一電壓端點與該第二電壓端點間，其係在該第一電壓端點之電壓符合該啟動條件時傳送一觸發電壓至該第一半導體開關元件，進而產生該靜電放電電流。
- 如申請專利範圍第31項所述之靜電放電保護電路，其中更包含：一第三半導體開關元件，電性連接於該第二半導體開關元件與該第二電壓端點之間，其中該第三半導體開關元件係將該靜電放電電流由該第二半導體開關元件導通至該第二電壓端點。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100126445A TWI567929B (zh) | 2011-07-26 | 2011-07-26 | 靜電放電保護電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100126445A TWI567929B (zh) | 2011-07-26 | 2011-07-26 | 靜電放電保護電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201306231A TW201306231A (zh) | 2013-02-01 |
| TWI567929B true TWI567929B (zh) | 2017-01-21 |
Family
ID=48169285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100126445A TWI567929B (zh) | 2011-07-26 | 2011-07-26 | 靜電放電保護電路 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI567929B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9472545B2 (en) | 2014-01-31 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement with electrostatic discharge (ESD) protection |
| CN106373959B (zh) * | 2015-07-22 | 2019-08-13 | 华邦电子股份有限公司 | 静电放电防护电路及具有静电放电防护机制的芯片 |
| TWI555292B (zh) * | 2015-07-22 | 2016-10-21 | 華邦電子股份有限公司 | 靜電放電防護電路及具有靜電放電防護機制的晶片 |
| TWI587593B (zh) * | 2016-03-22 | 2017-06-11 | 世界先進積體電路股份有限公司 | 積體電路以及靜電放電保護電路 |
| US10177135B2 (en) | 2016-05-18 | 2019-01-08 | Vanguard International Semiconductor Corporation | Integrated circuit and electrostatic discharge protection circuit thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080225451A1 (en) * | 2006-01-24 | 2008-09-18 | Ansel George M | Cascode active shunt gate oxide protect during electrostatic discharge event |
| US20090237847A1 (en) * | 2008-03-19 | 2009-09-24 | Junhyeong Ryu | Stacked scr with high holding voltage |
| US20100208398A1 (en) * | 2008-12-26 | 2010-08-19 | Vanguard International Semiconductor Corporation | Electrostatic discharge protection circuit and intefrated circuit utilizing the same |
-
2011
- 2011-07-26 TW TW100126445A patent/TWI567929B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080225451A1 (en) * | 2006-01-24 | 2008-09-18 | Ansel George M | Cascode active shunt gate oxide protect during electrostatic discharge event |
| US20090237847A1 (en) * | 2008-03-19 | 2009-09-24 | Junhyeong Ryu | Stacked scr with high holding voltage |
| US20100208398A1 (en) * | 2008-12-26 | 2010-08-19 | Vanguard International Semiconductor Corporation | Electrostatic discharge protection circuit and intefrated circuit utilizing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201306231A (zh) | 2013-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7777999B2 (en) | Electrostatic discharge (ESD) protection device | |
| JP6215222B2 (ja) | 高保持電圧、混合電圧ドメイン静電気放電クランプ | |
| US9478979B2 (en) | Semiconductor ESD circuit and method | |
| TWI567929B (zh) | 靜電放電保護電路 | |
| US8711535B2 (en) | ESD protection circuit and ESD protection device thereof | |
| US7638857B2 (en) | Structure of silicon controlled rectifier | |
| JP5540801B2 (ja) | Ｅｓｄ保護回路及び半導体装置 | |
| US20070069310A1 (en) | Semiconductor controlled rectifiers for electrostatic discharge protection | |
| US9153679B2 (en) | Silicon-controlled rectification device with high efficiency | |
| US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
| JP2007531284A (ja) | ソース／バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置 | |
| US10504886B1 (en) | Low-capacitance electro-static-discharge (ESD) protection structure with two floating wells | |
| JP2003124336A (ja) | Ｃｍｏｓ出力段用ｅｓｄ保護装置 | |
| JP2012253233A (ja) | 半導体装置 | |
| US8477467B2 (en) | Electrostatic discharge protection circuit | |
| KR20120082830A (ko) | 반도체 장치 | |
| WO2011108445A1 (ja) | Ｅｓｄ保護回路及びこれを備えた半導体装置 | |
| TWI511262B (zh) | 無閂鎖靜電放電保護 | |
| EP2846359B1 (en) | LVTSCR device | |
| JP2010129663A (ja) | 半導体装置 | |
| US7465994B2 (en) | Layout structure for ESD protection circuits | |
| US7589359B1 (en) | Silicon controlled rectifier | |
| JP2012094565A (ja) | 半導体集積回路のｅｓｄ保護素子およびそのｅｓｄ保護回路 | |
| US8080832B1 (en) | Semiconductor device for electrostatic discharge protection | |
| US7420793B2 (en) | Circuit system for protecting thin dielectric devices from ESD induced damages |